JP3400110B2 - 発光ダイオード - Google Patents

発光ダイオード

Info

Publication number
JP3400110B2
JP3400110B2 JP14648794A JP14648794A JP3400110B2 JP 3400110 B2 JP3400110 B2 JP 3400110B2 JP 14648794 A JP14648794 A JP 14648794A JP 14648794 A JP14648794 A JP 14648794A JP 3400110 B2 JP3400110 B2 JP 3400110B2
Authority
JP
Japan
Prior art keywords
layer
light
light emitting
total reflection
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14648794A
Other languages
English (en)
Other versions
JPH0818097A (ja
Inventor
昌規 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14648794A priority Critical patent/JP3400110B2/ja
Priority to US08/278,178 priority patent/US5537433A/en
Priority to EP94305419A priority patent/EP0635893B1/en
Priority to DE69408374T priority patent/DE69408374T2/de
Publication of JPH0818097A publication Critical patent/JPH0818097A/ja
Application granted granted Critical
Publication of JP3400110B2 publication Critical patent/JP3400110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表示用・通信用・信号
伝送用などに用いられる発光ダイオードに関する。
【0002】
【従来の技術】従来より、上述の発光ダイオード(以下
LEDという)において、内部の発光領域で発生した光
を有効に取り出すこと、即ち、外部出射効率の向上は、
高出力や高効率の発光を得るために非常に重要なことで
ある。
【0003】ところが、発光波長を吸収するような基板
を用いた場合には、下方へ向かう光が基板に吸収されて
出射光として利用できず、外部出射効率が低下する要因
となる。このため、基板と発光部との間に多層反射層を
設けて基板による光吸収を防止する対策が考えられてい
る。
【0004】図12に、従来のLEDの一例として、発
光波長に対して不透明な基板上に多層反射層を配して上
面から光を出射させるLEDの断面図を示す。このLE
Dは以下のようにして作製される。
【0005】図12に示すように、まず、n型GaAs
基板510上の全面に、n型AlInP/AlGaIn
P多層反射層(AlInP層の層厚=0.041μm、
AlGaInP層の層厚=0.040μm、ペア数2
0)511、n型AlGaInPクラッド層512、ア
ンドープAlGaInP発光層513、p型AlGaI
nPクラッド層514さらにp型GaAsコンタクト層
515を順次積層する。その後、素子表面に表面電極5
16を蒸着して設け、この表面電極516およびp型G
aAsコンタクト層515を素子中央部のみ残してエッ
チングする。また、素子裏面には裏面電極517を蒸着
して設ける。
【0006】
【発明が解決しようとする課題】上記従来のLEDにお
いては、多層反射膜511が特定の入射方向の光(この
場合、垂直入射光)に対してのみ高反射率となる性質を
有している。このため、発光領域から真下へ向かう光線
pだけが多層反射層511により反射されて上方から出
射されるが、発光領域から斜め下方向へ向かう光線qは
多層反射層511に吸収されて、外部出射に寄与しない
という問題があった。
【0007】また、上記LEDにおいては、多層反射層
511が主として真下へ向かう光pを反射するため、光
が専らチップ上面から取り出され、チップ側面からの出
射光量は極めて少ない。このため、以下に示すような簡
便な実装方法を適用するのに不都合であった。
【0008】即ち、LEDをワイヤボンドを行わずに直
接プリント基板に実装する簡便な実装方法として、例え
ば特開昭57−49284号公報には次のような方法が
示されている。
【0009】図13(a)に示すように、まず、n型半
導体基板710上にp型半導体層711が積層されてp
n接合面712近傍で光を発生するLEDチップの上面
に電極713を形成し、また、その下面に電極714を
形成して、各電極上にはんだを塗布する。一方、このL
EDチップを実装するためのプリント基板部として、図
13(b)に示すように、絶縁性基板715上に電極配
線716,717を印刷し、その上にソルダーレジスト
膜718を形成し、さらに接着剤719を塗布したもの
を用意する。このプリント基板部の上に上記LEDチッ
プを固定し、はんだを加熱して一旦溶融後、固化させる
ことにより、電極配線716,717とLEDの電極7
13,714をそれぞれ電気的に接続するはんだ719
とする。このようにしてLEDチップを横置きして固定
することにより、チップ側面から光が出射される。
【0010】上記実装方法は、チップ側面から多くの光
が取り出せるLEDを前提としている。一般に、半導体
レーザにおいては、活性層の上下をクラッド層で覆った
導波路構造となっており、光は活性層を導波する。この
場合の導波現象は、活性層とクラッド層との界面におけ
る全反射により生じると考えられ、全反射された光は、
ほとんど活性層中に閉じ込められる。活性層は光を強く
吸収するので、電流注入量が少ない時には光が外部に取
り出される割合はごく小さく、僅かにレーザ出射端面近
傍の光だけが外部に漏れることになる。また、電流注入
量がレーザ発振閾値を超えると、全反射した光が増幅さ
れてレーザ発振が生じて、出射端面からレーザ光が出射
される。しかし、レーザ発振しないLEDにおいては側
面から光が出射する割合は小さい。光を吸収する不透明
基板上に多層反射膜を形成した上記従来のLEDにおい
ても、上述のようにチップ側面からの出射光量が極めて
少ないので、上記簡便な実装法を適用するのは実用的で
はなかった。
【0011】本発明は上記従来の問題を解決するもの
で、発光領域から発生する光が不透光層または不透明基
板に吸収されるのを防ぐと共に、発光領域から斜め方向
に向かう光を外部出射に寄与させて、外部出射効率およ
び電流利用効率の向上を図ることができるLEDを提供
することを目的とする。また、本発明は、主としてチッ
プ側面から光を取り出すことができ、簡便に実装して生
産性を向上させることができるLEDを提供することを
他の目的とする。
【0012】
【課題を解決するための手段】本発明の発光ダイオード
は、透明で絶縁性を有する基板に、バッファ層と、第1
導電型クラッド層と、発光層と、第2導電型クラッド層
と、第2導電型クラッド層よりも屈折率が小さい第2導
電型全反射層と、第2導電型電極と、第1導電型クラッ
ド層に接する第1導電型電極とがその順番にそれぞれ設
けられ、第2導電型全反射層の層厚と屈折率との積が、
発光領域で発生した光の波長の1.41倍以上であっ
て、発光層で発生した光の一部が、導波することなく光
線として第2導電型全反射層で反射され、第2導電型ク
ラッド層の側面全体より出射され、第1導電型クラッド
層と第2導電型クラッド層とがGaNまたはAlGaI
nNからなり、第2導電型全反射層が第1導電型クラッ
ド層および第2導電型クラッド層より屈折率が低いAl
GaInNからなり、それにより上記目的が達成され
る。
【0013】また、本発明の発光ダイオードは、発光領
域の一方の広面に、発光領域で発生する光に対して透明
な第1の透光半導体層と、第1の透光半導体層よりも屈
折率が小さい第1の全反射半導体層と、発光領域で発生
する光に対して不透明な第1の不透光半導体層または不
透明基板とがその順番にそれぞれ設けられ、発光領域の
他方の広面に、発光領域で発生する光に対して透明な第
2の透光半導体層と、第2の透光半導体層よりも屈折率
が小さい第2の全反射半導体層と、発光領域で発生する
光に対して不透明な第2の不透光半導体層または不透明
基板とがその順番にそれぞれ設けられ、第1の全反射
導体層の層厚と屈折率との積および第2の全反射半導体
層の層厚と屈折率との積は、それぞれ発光領域で発生し
た光の波長の1.41倍以上であって、発光領域で発生
した光の一部が、導波することなく光線として第1の全
反射半導体層および第2の全反射半導体層の少なくとも
一方で反射され、第1の透光半導体層および第2の透光
半導体層の側面全体より出射され、そのことにより上記
目的が達成される。
【0014】バッファ層、第1導電型クラッド層、発光
層、第2導電型クラッド層および第2導電型全反射層
は、それぞれAlGaInN混晶により形成されるのが
望ましい。
【0015】
【0016】発光領域と、第1導電型クラッド層および
第2導電型クラッド層の側面または第1の透光半導体
および第2の透光半導体層の側面とに保護膜が形成され
ているのが望ましい。
【0017】第1導電型電極が、第2導電型電極、第2
導電型全反射層、第2導電型クラッド層および発光層の
それぞれの一部を除去することによって露出した第1導
電型クラッド層の一部に接するように形成されている
が望ましい。
【0018】
【0019】第1の透光半導体層および第2の透光半導
層がGaNまたはAlGaInNからなり、第1の全
反射半導体層および第2の全反射半導体層が第1の透光
半導体層および第2の透光半導体層より屈折率が低いA
lGaInNからなるのが望ましい。
【0020】
【0021】なお、本発明においては、50%以上の反
射率が得られる媒質を全反射層と定義している。
【0022】
【作用】本発明においては、発光領域(p型層とn型層
との接合界面、p型層とn型層との間に設けられた発光
層など)と、発光領域で発生する光に対して透明な透光
層(クラッド層など)、および発光領域で発生する光に
対して不透明な不透光層(バッファ層、キャップ層、電
極など)または不透明基板がこの順に配設されている。
透光層と不透光層または不透明基板との間には、透光層
に接して透光層より屈折率が小さい全反射層が設けら
れ、発光領域で発生した光のうち、不透光層または不透
明基板側に向かう光は、この全反射層により反射されて
不透光層または不透明基板まで達しない。よって、各半
導体層または基板として光を吸収するものを用いても光
が吸収されることはなく、発光の外部への取り出し効率
を向上させることができる。また、発光領域と全反射層
との間に発光波長に対して透明で吸収も発光も生じない
透光層が存在するので、全反射層により反射された光の
少なくとも一部が透光層の側面から外部に放出される。
よって、レーザ発振しないLEDにおいても側面から光
を取り出すことができ、横置き実装に適したLEDとす
ることができる。
【0023】また、発光領域の一方の広面に、発光領域
で発生する光に対して透明な第1の透光層、および発光
領域で発生する光に対して不透明な第1の不透光層また
は不透明基板が、発光領域側からこの順に配設され、発
光領域の第1の透光層とは反対側面に、該発光領域で発
生する光に対して透明な第2の透光層、および発光領域
で発生する光に対して不透明な第2の不透光層が、発光
領域側からこの順に配設されている場合、即ち、発光領
域の上下両面に不透光層または不透明基板が存在する場
合には、第1の透光層と第1の不透光層または不透明基
板との間、および第2の透光層と第2の不透光層との間
に、各透光層に接して各透光層より屈折率が小さい第1
および第2の全反射層を設けた構成とする。この場合、
光が第1の全反射層および第2の全反射層の両方で反射
されるので、発光層の下部へ向かう光だけでなく、発光
層の上部へ向い電極近傍で吸収される光も側面に導くこ
とができ、より効率的に側面に導くことができる。
【0024】十分な反射率を得るためには全反射層の膜
厚を大きくする必要があり、膜厚と屈折率との積(光路
長)が発光ダイオードの中心発光波長の1.41倍以上
であるのが望ましい。この値は、波長によらずに近似的
に適用することができる。
【0025】全反射層の材料は、入射側(透光層)より
屈折率が小さいだけでなく、格子整合する材料が望まし
い。透光層がAlGaAsからなる場合、全反射層は透
光層より屈折率が低いAlAs、AlGaAs(但しA
l混晶比が透光層より大)、AlInPまたはAlGa
InPからなるのが望ましい。透光層がAlGaInP
からなる場合、全反射層は透光層より屈折率が低いAl
As、AlGaAs、AlInPまたはAlGaInP
(但しAl混晶比が透光層より大)からなるのが望まし
い。透光層がGaAsPからなる場合、全反射層は透光
層より屈折率が低いGaP、GaAsP(但しP混晶比
が透光層より大)またはAlGaAsからなるのが望ま
しい。透光層がZnSeまたはZnSSeからなる場
合、全反射層は透光層より屈折率が低いZnCdS、Z
nCdSSeまたはZnMgSSeからなるのが望まし
い。透光層がZnMgSSeからなる場合、全反射層は
透光層より屈折率が低いZnCdS、ZnCdSSeま
たはZnMgSSe(但しMg混晶比またはS混晶比が
透光層より大)からなるのが望ましい。透光層がGaN
からなる場合、全反射層は透光層より屈折率が低いAl
GaInNからなるのが望ましい。透光層がAlGaI
nNからなる場合、全反射層は透光層より屈折率が低い
AlGaInN(但しAl混晶比が透光層より大、また
はIn混晶比が透光層より小)からなるのが望ましい。
【0026】透光層の側面に、保護膜を形成すると、側
面での電気的リークを防止でき、またLEDを構成する
半導体結晶の劣化を防止することができる。
【0027】基体表面に第1の電極および第2の電極を
形成してプリント基板を作製し、この第1の電極および
第2の電極の近傍に、発光ダイオードの表面電極および
裏面電極の表面と第1の電極および第2の電極の基体と
反対側面とが略直交するように発光ダイオードを配設
(横置き)して、第1の電極と表面電極と、および第2
の電極と裏面電極とを各々電気的に接続すると、ワイヤ
ボンドを行わずにLEDチップをプリント基板に直接実
装することができるので、工程が単純であり、電気接続
の信頼性が高い。本発明のLEDは側面からの光取り出
し量を多くすることができるので、このような横置き実
装が可能となる。
【0028】
【実施例】以下、本発明の実施例について説明する。
【0029】(実施例1)図1は本発明における実施例
1のAlGaInP系LEDの断面図である。なお、各
層の厚みについては基板表面に垂直方向の厚みを示して
おり、また、GaInPはGa0.5In0.5P、AlIn
PはAl0.5In0.5P、AlGaInPは(AlyGa
1-y0.5In0.5Pの略とする。
【0030】図1において、表面が(100)面である
n型GaAs基板10上に、厚み0.5μmのn型Ga
Asバッファ層11、厚み0.2μmのn型Al0.5
0.5As中間バンドギャップ層12、厚み1μmのn
型AlAs全反射層14、厚み25μmのn型AlGa
InP(y=0.7)クラッド層15、厚み1μmのア
ンドープAlGaInP(y=0.5)発光層16、厚
み25μmのp型AlGaInP(y=0.7)クラッ
ド層17、厚み1μmのp型AlAs全反射層18、厚
み0.2μmのp型Al0.5Ga0.5As中間バンドギャ
ップ層20、さらに厚み1μmのp型GaAsコンタク
ト層21が形成されている。さらに、コンタクト層21
の上にはAuZnからなる表面電極(この場合p側電
極)25が形成され、基板10の半導体層成長面と反対
側の表面にはAuGeからなる裏面電極(この場合n側
電極)26が形成されている。このLEDにおいて、ク
ラッド層15,18は発光層16で発生する光に対して
透明であり、基板10、バッファ層11、コンタクト層
21は発光層16で発生する光に対して不透明である。
また、全反射層14,18の屈折率は、クラッド層1
5,17の屈折率より小さい。以上によりAlGaIn
P系LEDが構成される。
【0031】このLEDは、以下のようにして作製する
ことができる。
【0032】まず、表面が(100)面であるn型Ga
As基板10の上に、MOCVD(有機金属気相成長)
法によりn型GaAsバッファ層11、n型Al0.5
0.5As中間バンドギャップ層12、n型AlAs全
反射層14、n型AlGaInP(y=0.7)クラッ
ド層15、アンドープAlGaInP(y=0.5)発
光層16、p型AlGaInP(y=0.7)クラッド
層17、p型AlAs全反射層18、p型Al0.5Ga
0.5As中間バンドギャップ層20、さらにp型GaA
sコンタクト層21を順次積層して形成する。
【0033】次に、表面電極25および裏面電極26を
形成して各電極上にはんだ(図示せず)を塗布した後、
140μm間隔でダイシングしてチップに分割する。こ
のようにして、図2に示すようなLEDチップ30が得
られる。
【0034】この複数のLEDチップ30を、図2に示
すような縦配線C1、C2、C3および横配線R1、R
2、R3などがマトリクス状に配線されたプリント基板
31上に、チップ30の表面電極25および26が縦配
線および横配線の表面に略垂直となるように配設し、表
面電極25が横配線と、裏面電極26が縦配線と接続す
るように横置きに実装する。その後、プリント基板全体
を覆うように保護用樹脂を塗布する。
【0035】以下に、このLEDの動作原理を図3を参
照しながら説明する。図3において、媒質1は屈折率
3.527の透光層であり、媒質2は媒質1の屈折率よ
り低い屈折率3.189の全反射層であり、媒質3は屈
折率4.066−0.276iの不透光層である。ま
た、LEDの側面4は屈折率1.5の媒質(樹脂)5と
の界面をである。さらに、Aは媒質1から媒質2への光
の入射角、Cは側面4から出射する光が満たすべき側面
への入射角、dは媒質2の層厚を示している。
【0036】図4に、図3における入射角Aが50°お
よび66°の場合について、媒質2の層厚dを変化させ
た時の反射率Rの変化を計算した結果を示す。ただし、
光の波長λは0.564μmとした。図4に示すよう
に、入射角Aが全反射臨界角Ac=64.7°に満たな
い50°の時は、反射率Rは媒質2の層厚dの値の増加
に従って周期的に増減を繰り返す。また、入射角Aが全
反射臨界角Acを超える66°の時は全反射条件A>A
cを満たすので、媒質2の層厚dが波長λに比べて十分
大きければ反射率Rは100%となるが、媒質2の層厚
dが薄い場合には反射率Rは小さい。
【0037】また、反射率Rが50%を超える場合、即
ち、媒質2が全反射層となるのは媒質2の層厚dが0.
25μm程度の時であり、100%近くの反射率となる
のは媒質2の層厚dが約1μm以上の時である。これ
は、入射角Aが全反射条件A>Acを満たしていても媒
質2にエバネッセント波と称される光の染み出しがある
ので、十分な反射率を得るにはその染み出し距離よりも
媒質2の層厚dが十分大きい必要があるためである。媒
質2が全反射層となる50%以上の反射率を得るための
下限層厚は0.25μmであるが、これは波長により変
化する。これを光路長(屈折率×層厚)に直すと波長の
1.41倍(3.189×0.25μm/0.564μ
m)に相当し、この値は波長によらず適用できる。
【0038】ここで、全反射層の下限層厚は、従来用い
られている多層反射層中の低屈折率層の層厚に比べて非
常に大きい。多層反射層中の低屈折率層厚はλ/4n
(nは屈折率であり、光路長は波長の0.25倍であ
る。これに比べて全反射層の光路長は波長の1.41倍
であり、両者の比は少なくとも5.6倍以上である。し
たがって、多層反射層はブラッグ反射、全反射層は全反
射であり、動作原理も全く異なり両者は別物である。
【0039】このような全反射層(媒質2)が形成され
た素子側面4から光を出射させる場合、素子側面4から
出射する光が満たすべき入射角Cの条件は、0°<C<
Cmaxである。媒質1から媒質5へ出射する光の全反
射臨界角Cmaxはarcsin(1.5/3.52
7)=25.16である。また、素子側面4が全反射層
(媒質2)と垂直とすると、A=90°−Cとなる。し
たがって、全反射層(媒質2)が素子側面4から出射す
る光を高反射率で反射するようにするには、Amin=
90°−Cmax=64.84°であり、64.84°
<A<90°である光に対して高反射率であるようにす
ればよい。Amin=64.84は全反射層(媒質2)
の全反射臨界角Ac=64.7とほぼ等しく、素子側面
4から出射する光を高反射率で反射させることができ
る。
【0040】したがって、全反射層(媒質2)は、層厚
dが十分厚い場合、素子側面4から出射する光をほぼ完
全に反射させることができ、素子側面4から光を出射さ
せるLEDの場合には従来用いられてきた多層反射層を
用いる必要はない。ただし、全反射臨界角Acは媒質1
と媒質2の屈折率差に依存し、全反射臨界角Cmaxは
媒質1と媒質5の屈折率差に依存するので、用いる媒質
の組み合わせによっては全反射層と多層反射層とを併用
してもよい。組み合わせる多層反射層は、素子側面4へ
出射する光に対する反射率を補うべく斜め入射光に対し
て高反射率のものを用いることができ、また、上面へ出
射するべく垂直入射に近い光に対して高反射率のものを
用いることもできる。
【0041】各材料の屈折率は厳密には判っていない場
合が多いが、一般にはバンドギャップの大きい材料の屈
折率が低い。特にIII−V族半導体においては、II
I族元素中、InよりGa、GaよりAlの比率の大き
い材料の屈折率が低く、V族元素中、AsよりP、Pよ
りNの比率の大きい材料の屈折率が低い。II−VI族
半導体においても、II族元素中、CdよりZn、Zn
よりMgの比率の大きい材料の屈折率が低く、VI族元
素中、TeよりSe、SeよりSの比率の大きい材料の
屈折率が低い。同様にIV族半導体(SiC、SiGe
など)においても、GeよりSi、SiよりCの比率の
大きい材料の屈折率が低い。
【0042】このように、クラッド層などの透光層より
屈折率が低い材料からなる全反射層を不透光層(基板、
バッファ層およびコンタクト層など)と透光層との間に
透光層に接するように形成した場合には、光を素子側面
から出射させるLEDに適している。
【0043】図5(a)に光を上面から出射させた場合
の模式図を示し、図5(b)に光を側面から出射させた
場合の模式図を示す。光を上面から出射させる場合に
は、図5(a)に示すように、点Pから出射した光のう
ち、上面から出射される成分は上面での全反射のために
制約されて円状の領域6だけになる。よって、上面から
出射できる光の立体角の全立体角に対する割合は5.1
%となる。一方、光を側面出射させる場合には、図5
(b)に示すように、円柱の中心軸上の点Qから出射し
た光は、円柱側面のベルト状の領域7より出射される。
よって、素子側面から出射できる光の立体角の全立体角
に対する割合は44.1%となり、上面から出射できる
光の立体角に比べて圧倒的に大きいことがわかる。
【0044】ここで、全反射層を用いずに側面から光を
出射させるには、中央で発した光線が不透明基板や不透
光層に吸収されることなく側面に到達するように、透光
性領域を十分厚くするか、または基板に斜めに入射した
光を反射させる必要がある。しかし、不透明基板や不透
光層と透光領域との間に全反射層を設けることにより、
透光領域を極端に厚くすることなく、中央で発生した光
を側面まで導くことができ、外部出射効率を向上させる
ことができる。また、全反射層を発光層の下部だけでは
なく上部にも設けることにより、上部へ向い電極近傍で
吸収される光も側面へ導くことができる。
【0045】本実施例のLEDにおいては、全反射層1
4,18が形成されているので、光が発光層16から下
部へ向ってバッファ層11および基板10に吸収される
のを防ぐことができ、また、発光層16から上部へ向か
ってコンタクト層21や電極近傍で吸収されるのも防ぐ
ことができる。この発光層16から発生する光は、直接
側面に達する光線aの他に、上部や下部へ向かい全反射
層14,18で反射されて素子側面まで導かれる光線
b,cも透光層(クラッド層15、17)の側面から外
部に出射されるので、外部出射効率を高めて高電流利用
効率とすることができる。
【0046】本実施例におけるLEDは光出射面が素子
側面であり、上面に出射面が形成されていないので、チ
ップサイズを140μm角に小さくすることができた。
このため、素子サイズが300μm角である従来の素子
に比べて1ウェハ当りの素子数を4倍以上にすることが
でき、生産性を大幅に向上させることができる。
【0047】また、本実施例におけるLEDは、中心波
長560nmで発光し、従来の上面出射型LEDの約
1.7倍の光度を得ることができる。これは上述したよ
うに、上面に出射できる光の割合より側面へ出射できる
光の割合が大きいことによる。
【0048】このように、チップ側面から多量の光を取
り出すことができるので、チップを横置きにしてプリン
ト基板に実装することができ、単純な生産工程で信頼性
が高い電気接続を行うことができる。また、横置きによ
り高密度に実装できるので、多数のLEDを狭い領域に
配置することができる。よって、面状または線状LED
光源、LEDディスプレイ、LEDを用いたインターコ
ネクションなどに好適に用いることができ、表示用・通
信用・信号伝送用に広く適用することができる。
【0049】なお、本実施例においては、以下のような
変更が可能である。
【0050】上記した全反射層14,18は、透光層で
あるクラッド層15,17より屈折率の低い材料からな
るものであればいずれも用いることができるが、格子整
合を考慮すると透光層より屈折率が低いAlAs、Al
GaAs(但しAl混晶比が透光層より大)、AlIn
PまたはAlGaInPからなるものが望ましい。ま
た、全反射層14,18の層厚は0.25μm以上であ
ればよいが、発光波長によっては全反射層の光路長が波
長の1.41倍になるように屈折率および層厚を調節す
るのが望ましい。さらに、透光層としてAlGaAs層
を形成した場合にも同様に、透光層より屈折率が低いA
lAs、AlGaAs、AlInPまたはAlGaIn
P層を用いることができるが、その場合はAlGaIn
P層としてAl混晶比が透光層より大のものを用いるこ
とができる。
【0051】また、LEDチップは、本実施例では、は
んだを用いて電極配線と電気的に接続させたが、はんだ
以外の導電性材料、例えばAgペースト、導電性樹脂な
どを用いて電極配線と電気的に接続させてもよい。ま
た、図2におけるプリント基板31上に実装する以外
に、通常のカップ型ステムにダイボンドしてワイヤボン
ドした後、樹脂封止してもよい。
【0052】さらに、本実施例では、LEDチップの電
極25,26は、表面および裏面の全面に形成したが、
上面または下面の一部からも光が出射できるように電極
の一部を除去してもよい。その場合、除去する電極の下
に形成した全反射層も同時に除去してクラッド層または
広義のクラッド層である電流拡散層などが直接外部(樹
脂、空気または真空など)に接するようにすると、界面
での屈折率差が大きくなるので全反射層の働きが大きく
なり好適となる。
【0053】さらに、本実施例では表面電極25として
AuZnを使用したが、その他のp側オーミック電極と
使用してもよい。また、本実施例では裏面電極26とし
てAuGeを使用したが、その他のn側オーミック電極
を使用してもよい。
【0054】さらに、本実施例では、中間バンドギャッ
プ層12,20は素子への印加電圧を減少させる効果が
あるが、必ずしも形成しなくてもよく、AlGaAs以
外にGaAsとAlAsとの間のバンドギャップを有す
る他の材料(AlGaInPなど)を用いてもよい。ま
た、組成を徐々に変化させたグレーデッド層としてもよ
く、超格子層としてもよい。
【0055】さらに、本実施例では、基板10の導電型
はn型としたが、n型に限らず、p型であってもよい。
この場合、各層の導電型を全て反対にする必要がある。
また、本実施例では、基板10の面方位は(100)と
したが、(100)に限定されず、どの面方位であって
もよい。
【0056】さらに、本実施例では、各半導体層11〜
21はMOCVD法で形成したが、MBE(分子線エピ
タキシ)法、ガスソースMBE法、MOMBE(有機金
属MBE)法、CBE(化学ビームエピタキシ)法など
の成長法で形成してもよい。
【0057】(実施例2)図6は、本発明における実施
例2のAlGaInP系LEDの上面図であり、図7は
その断面図である。
【0058】図6および図7において、表面が(10
0)面であるn型GaAs基板50の上部が一部除去さ
れて円錐台状になっており、その上に、厚み0.5μm
のn型GaAsバッファ層51、厚み0.2μmのn型
GaInP中間バンドギャップ層52、厚み1μmのn
型AlInP全反射層53、厚み25μmのn型AlG
aInP(y=0.7)クラッド層55、厚み1μmの
アンドープAlGaInP(y=0.5)発光層56、
厚み25μmのp型AlGaInP(y=0.7)クラ
ッド層57、厚み1μmのp型AlInP全反射層5
9、厚み0.2μmのp型GaInP中間バンドギャッ
プ層60、さらに厚み1μmのp型GaAsコンタクト
層61が順次形成されて、側面69がやや傾斜した10
0μmφのメサ形状68が形成される。このメサ形状6
8の側面69には、SiO2からなる保護膜67が形成
されている。また、コンタクト層61の上には表面電極
(この場合p側電極)65が形成され、また、基板50
の半導体層成長面と反対側の表面には裏面電極(この場
合n側電極)66が形成されている。以上によりAlG
aInP系LEDが構成される。
【0059】このLEDにおいて、クラッド層55,5
7は発光層56で発生する光に対して透明であり、基板
50、バッファ層51、コンタクト層61は発光層56
で発生する光に対して不透明である。また、全反射層5
3,59の屈折率は、クラッド層55,57の屈折率よ
り小さい。
【0060】このLEDは、以下のようにして作製する
ことができる。
【0061】まず、表面が(100)面であるn型Ga
As基板50の上に、MOCVD法によりn型GaAs
バッファ層51、n型GaInP中間バンドギャップ層
52、n型AlInP全反射層53、n型AlGaIn
P(y=0.7)クラッド層55、アンドープAlGa
InP(y=0.5)発光層56、p型AlGaInP
(y=0.7)クラッド層57、p型AlInP全反射
層59、p型GaInP中間バンドギャップ層60、さ
らにp型GaAsコンタクト層61を順次積層形成す
る。
【0062】次に、表面電極65および裏面電極66を
基板50側およびコンタクト層61側全面に蒸着し、表
面電極65上に100μmφのレジストパターンを形成
する。続いて、ウェットエッチングにより各層をエッチ
ングし、深さ50μmの溝を形成する。このエッチング
により各層の側面はやや傾斜した側面69となり、10
0μmφのメサ形状68が形成される。
【0063】その後、SiO2保護膜67を側面69上
に形成する。その際、保護膜67が表面電極65上にも
付着してしまうので、レジストで側面69を覆った後、
エッチングで表面電極65上の保護膜を除去する。
【0064】次に、ウェハを140μm間隔でダイシン
グしてチップに分割する。
【0065】その後、図8に示すように、ステム80に
Agペーストを塗布し、LEDチップ81の裏面電極6
6を下にしてステム80に貼り付ける。表面電極65と
リード線82との間はワイヤ83で接続し、ステム全体
を樹脂84で封止する。
【0066】本実施例のLEDにおいては、全反射層5
3,59が形成されているので、光が発光層56から下
部へ向ってバッファ層51および基板50に吸収される
のを防ぐことができ、また、発光層56から上部へ向か
ってコンタクト層61や電極近傍で吸収されるのも防ぐ
ことができる。また、発光層56から発生する光は、直
接側面に達する光線の他に、上部や下部へ向かい全反射
層53,59で反射されて側面まで導かれる光線g,h
も透光層であるクラッド層55,57の側面から外部に
出射される。これらの光線は、図8に点線で示すように
ステム80の側壁に反射されて樹脂84の全面から外部
に放出される。
【0067】本実施例のLEDよれば、メサ形状68が
設けられているので以下のような利点を有する。
【0068】第1に、円錐状にすることにより四角柱に
比べて外部出射効率が増大する。第2に、側面68にダ
イシングによるダメージが生じないので信頼性の点で有
利である。第3に、側面69に保護膜67を形成するこ
とができる。
【0069】このように、保護膜67が形成されている
ことにより、側面69における電気的リークを防止する
と共に、LEDを構成する半導体結晶の劣化を防ぐこと
ができる。この保護膜67の層厚×屈折率を発光波長の
1/4とすることにより反射防止膜としての役割を果た
すことができ、光出射効率をさらに増大させることがで
きる。
【0070】さらに、このLEDチップは、側面69に
保護膜67が施されているので、実施例1に示したよう
な横置き実装にも適している。
【0071】なお、本実施例では、メサ形状68は、円
錐形状としたが、円錐以外の形状、例えば八角錐、六角
錐、四角錐、三角錐などであってもよい。また、本実施
例では、側面69は基板50表面に対してやや傾けた
が、基板50に垂直としてもよい。さらに、メサ形状6
8を形成するためのエッチングは、本実施例では、表面
電極65および裏面電極66の形成後に行ったが、電極
形成前に行ってもよい。また、このエッチングは、RI
BE(反応性イオンビームエッチング)法などにより行
ってもよい。
【0072】また、保護膜67としてはSiO2の他に
アルミナ、窒化シリコン、その他の誘電体層を用いるこ
とができ、これらの形成法としては真空蒸着法、スパッ
タ法などが挙げられる。また、保護膜67として、Al
GaAs、AlGaInP、その他の半導体膜を用いて
もよい。ただし、保護膜67として半導体膜を形成する
場合には、表面電極65および裏面電極66の形成前に
行うのが望ましい。さらに、保護膜67として樹脂を用
いてもよい。
【0073】その他、実施例1で示したのと同様な変更
も可能である。
【0074】(実施例3)図9は、本実施例における実
施例2のGaAsP系LEDの断面図である。なお、G
aAsPはGaAs1-xxの略とする。
【0075】図9において、表面が(111)B面であ
るn型GaP基板70上に、厚み25μmのn型GaA
sP(xを0.6〜0.5まで徐々に変化させる)グレ
ーデッドバッファ層71、厚み50μmのn型GaAs
P(x=0.65)層72、n型GaAsP:N(x=
0.65)層73、p型GaAsP:N(x=0.6
5)層74、さらに厚み5μmのp型GaP全反射層7
5が順次形成されている。さらに、この全反射層75上
には表面電極(この場合p側電極)76が形成され、基
板70の半導体層成長面と反対側の表面には裏面電極
(この場合n側電極)77が形成されている。以上によ
りGaAsP系LEDが構成される。
【0076】このLEDにおいて、発光はn型GaAs
P:N(x=0.65)層73およびp型GaAsP:
N(x=0.65)層74の界面に形成されるpn接合
の近傍で生じる。透光層は、発光領域で発生する光に対
して透明であり、電極76、77は発光領域で発生する
光に対して不透明である。また、全反射層75の屈折率
は、透光層の屈折率より小さい。
【0077】このLEDは、以下のようにして作製する
ことができる。
【0078】まず、表面が(111)B面であるn型G
aP基板70上に、LPE法によりn型GaAsPグレ
ーデッドバッファ層71、n型GaAsP層72、n型
GaAsP:N層73、さらにアンドープGaP全反射
層75を順次積層形成する。
【0079】次に、このウェハとZnとを石英管に入れ
て700℃に加熱し、表面からZnを拡散させる。これ
によりn型GaAsP:N層73の上部とアンドープG
aP全反射層75とがp型に変換され、各々p型GaA
sP:N層74とp型GaP全反射層75とになる。こ
の工程により、n型GaP基板80の裏面もp型に変換
されるが、この部分は研磨により除去する。
【0080】続いて、表面電極76および裏面電極77
をそれぞれ全面に蒸着し、250μm間隔でダイシング
してチップに分割する。
【0081】その後、実施例1と同様にしてプリント基
板に横置き実装する。
【0082】本実施例のLEDにおいては、全反射層7
5が形成されているので、光が発光領域から上部へ向っ
て表面電極76に吸収されるのを防ぐことができる。発
光領域から発生する光は、直接側面に達する光線の他
に、上部へ向かう光も全反射層75で反射されて側面ま
で導かれ、光線kとして透光層(GaAsP:N層7
3、74)の側面から外部に出射されるので、高い外部
出射効率が得られる。
【0083】また、GaP基板70は組成が全反射層7
5と同一であり、発光領域から下部へ向かう光は基板7
0により反射され、結果として全反射層75と類似の効
果を有する。しかし、本発明における全反射層は、発光
領域から見て吸収領域の手前に意図的に挿入した全反射
用薄膜であるので、本発明の思想とは異なるものであ
る。
【0084】本実施例においては、GaPとGaAsP
との格子係数が異なるので、GaP基板70上に徐々に
組成を変化させたGaAsPグレーデッドバッファ層7
1を設けてGaAsP層を成長させ、格子不整合に起因
する結晶欠陥が発光領域に及ぶのを防いでいる。一方、
GaAsP層上に形成したGaP全反射層75は、既に
発光領域が形成されているので、グレーデッドバッファ
層を省略しても発光領域に格子欠陥が及びにくい。この
ため、本実施例においては、全反射層の下にはグレーデ
ッドバッファ層を形成していないが、形成してもよい。
【0085】また、本実施例では、GaP基板上にGa
AsP層を成長させているが、GaAs基板上に成長さ
せてもよい。一般に、黄色・橙色・赤色のGaAsP系
LEDにはGaP基板が使用され、赤色・赤外のGaA
sP系LEDにはGaAs基板が用いられる。
【0086】全反射層75は、透光層より屈折率の低い
材料からなるものであればいずれも用いることができる
が、格子整合を考慮すると透光層より屈折率が低いGa
P、GaAsP(但しP混晶比が透光層より大)または
AlGaAsからなるものが望ましい。また、全反射層
75は、光路長が波長の1.41倍以上になるように屈
折率および層厚を調節するのが望ましい。
【0087】その他、実施例1,2で示したのと同様な
変更も可能である。
【0088】(実施例4)図10は、本発明における実
施例4のZnCdSe系LEDの断面図である。なお、
ZnCdSeはZn1-xCdxSe、ZnCdSはZn
1-xCdxS、ZnMgSSeはZn1-xMgxySe1-y
の略とする。
【0089】図10において、n型GaAs基板100
上に、厚み0.5μmのn型GaAsバッファ層10
1、厚み0.2μmのn型Al0.5Ga0.5As第1中間
バンドギャップ層102、厚み0.2μmのn型AlA
s第2中間バンドギャップ層103、厚み1μmのn型
ZnCdS全反射層104、厚み20μmのn型ZnS
Seクラッド層105、厚み0.01μmのアンドープ
ZnCdS(X=0.2)歪み量子井戸発光層106、
厚み20μmのp型ZnSSeクラッド層107、厚み
1μmのp型ZnCdS全反射層108、厚み0.2μ
mのn型AlAs第2中間バンドギャップ層109、厚
み0.2μmのn型Al0.5Ga0.5As第1中間バンド
ギャップ層110、さらに厚み1μmのp型GaAsコ
ンタクト層111が順次形成されている。さらに、この
コンタクト層111上には表面電極(この場合p側電
極)115が形成され、また、基板100の半導体層成
長面と反対側の表面には裏面電極(この場合n側電極)
116が形成されている。以上によりZnCdSe系L
EDが構成される。
【0090】このLEDにおいて、クラッド層105,
108は発光層106で発生する光に対して透明であ
り、基板100、バッファ層101、コンタクト層11
1は発光層106で発生する光に対して不透明である。
また、全反射層104,108の屈折率は、クラッド層
105,107の屈折率より小さい。
【0091】このLEDは、以下のようにして作製する
ことができる。
【0092】まず、n型GaAs基板100上に、MB
E法によりn型GaAsバッファ層101、n型Al
0.5Ga0.5As第1中間バンドギャップ層102、n型
AlAs第2中間バンドギャップ層103、n型ZnC
dS全反射層104、n型ZnSSeクラッド層10
5、アンドープZnCdS(X=0.2)歪み量子井戸
発光層106、p型ZnSSeクラッド層107、p型
ZnCdS全反射層108、n型AlAs第2中間バン
ドギャップ層109、n型Al0.5Ga0.5As第1中間
バンドギャップ層110、さらにp型GaAsコンタク
ト層111を順次積層形成する。
【0093】続いて、表面電極115および裏面電極1
16を形成して140μm角のチップに分割し、実施例
1と同様にしてプリント基板に横置き実装する。
【0094】したがって、本実施例のLEDにおいて
は、全反射層104,108が形成されているので、光
が発光層106から下部へ向ってバッファ層101およ
び基板100に吸収されるのを防ぐことができ、また、
発光層106から上部へ向かってコンタクト層111や
電極近傍で吸収されるのも防ぐことができる。また、発
光層106から発生する光は、直接側面に達する光線の
他に、上部や下部へ向かい全反射層104,108で反
射されて側面まで導かれる光線iおよび光線jも透光層
であるクラッド層105,107の側面から外部に出射
されるので、外部出射効率を高めることができる。
【0095】また、このLEDは、フルカラー表示に不
可欠な波長492nmの青色で発光し、従来の上面出射
型LEDの約2.2倍の光度を得ることができる。
【0096】本実施例においては、ZnCdSの屈折率
がクラッド層105,107を構成するZnSSeの屈
折率より小さいことを利用して、ZnCdS層を全反射
層としている。ただし、ZnCdSおよびZnSSeの
混晶比はGaAs基板100に格子整合するように設定
する。
【0097】なお、全反射層104,108としては、
透光層より屈折率が低いZnCdS、ZnCdSSeま
たはZnMgSSeなどを用いることができる。
【0098】また、これら全反射層104,108に対
して光入射側の媒質であるクラッド層105,107と
しては、ZnSe、ZnSSeまたはZnMgSSeが
可能である。クラッド層がZnMgSSeからなる場合
にも、全反射層104,108はクラッド層105,1
07より屈折率が低いZnCdS、ZnCdSSeまた
はZnMgSSeを用いることが可能である。ZnMg
SSeを用いる場合には、Mg混晶比またはS混晶比が
透光層より大きいものを用いることができる。また、ク
ラッド層105,107は、それぞれZnS/ZnSe
歪み超格子層であってもよい。
【0099】さらに、発光層106の混晶比xは特に限
定されず、ZnSe(x=0)であってもよい。また、
発光層106は例えばZnSe/ZnCdSe多重量子
井戸構造であってもよい。
【0100】さらに、各半導体層104〜108の材料
としては、II族元素としてCd、Zn、Mgなど、V
I族元素としてTe、Se、Sなどを用いたII−VI
族半導体を用いることができる。
【0101】さらに、各半導体層の成長はMBE法以外
にMOCVD法、MOMBE法、ガスソースMBE法、
CBE法などで行ってもよく、実施例2と同様のメサ形
状の形成を行ってもよい。
【0102】その他、実施例1〜3に示したような変更
が可能である。
【0103】(実施例5)図11は、本実施例における
実施例5のAlGaInN系LEDの断面図である。
【0104】図11において、サファイア基板300上
に、AlNバッファ層301、n型GaNクラッド層3
02、n型GaInN発光層303、p型GaNクラッ
ド層304、さらにp型AlGaN全反射層305が順
次形成されている。これらn型クラッド層302からp
型全反射層305は、n型クラッド層302が露出する
ように一部除去されている。さらに、p型全反射層30
5上にはAuからなるp側電極306が形成され、ま
た、n型クラッド層302の露出部上にはAlからなる
n側電極307が形成されている。以上によりAlGa
InN系LEDが構成される。
【0105】このLEDにおいて、クラッド層302、
304は発光層303で発生する光に対して透明であ
り、電極306,307は発光層303で発生する光に
対して不透明である。また、全反射層305の屈折率は
クラッド層304の屈折率より小さい。
【0106】このLEDは、以下のようにして作製する
ことができる。
【0107】まず、サファイア基板300上に、MOC
VD法によりAlNバッファ層301、n型GaNクラ
ッド層302、n型GaInN発光層303、p型Ga
Nクラッド層304、さらにp型AlGaN全反射層3
05を順次積層形成する。
【0108】次に、素子の一部をn型GaNクラッド層
302が露出するまでエッチングする。続いて、p型全
反射層305上にp側電極306を形成し、また、n型
クラッド層302の露出部上にn側電極307を形成す
る。
【0109】その後、250μm角のチップにダイシン
グして分割し、ステムにマウントしてp側電極306お
よびn側電極307にワイヤボンドを行い、樹脂封止を
行う。
【0110】従来のAlGaInN系LEDにおいて
は、p型GaN層の抵抗を下げることが困難でp型Ga
Nクラッド層で十分に電流拡散できず、発光が主として
p側電極の下で生じていた。このため、p側電極方向へ
の進光はそこで吸収されて有効に利用できないという問
題があった。
【0111】本実施例のLEDにおいては、p側電極3
06の下にp型全反射層305が形成されているので、
光が発光層303から上部へ向ってp側電極306に吸
収されるのを防ぐことができる。発光層303から発生
してp側電極306へ向かう光線tは、全反射層305
で反射されて側面まで導かれ、クラッド層303の側面
から外部に出射されるので、外部出射効率を高めること
ができる。
【0112】この全反射層305としては、クラッド層
304より屈折率が低いAlGaInNを用いることが
できる。クラッド層304としてAlGaInNを用い
る場合には、全反射層305はクラッド層304より屈
折率が低いAlGaInN(ただし、Al混晶比が透光
層より大、またはIn混晶比が透光層より小)を用いる
のが好ましい。
【0113】その他、実施例1〜4と同様な変更が可能
である。
【0114】なお、本発明は上記した実施例1〜5で示
したものに限られず、発光領域と、発光領域より発した
光に対して透明な透光層と、発光領域より発した光に対
して不透明で発光波長を吸収するような不透光層または
不透明基板とが形成されている構造のLEDであれば、
その他の材料および構造を有する各種LEDについても
適用することができる。
【0115】
【発明の効果】以上のように本発明によれば、透光層
(クラッド層など)と不透光層(バッファ層、コンタク
ト層、基板、電極など)との間に全反射層を形成するこ
とにより、従来、不透光層に斜めに入射して吸収されて
いた光をLEDチップの側面などから有効に取り出すこ
とができるので、小型で単純な構成で高い外部出射効率
を得ることができて、電流利用効率を高めることができ
る。また、LEDチップの側面から多くの光を取り出す
ことができるので、LEDチップをプリント基板に横置
き実装する簡便な実装方法を行うことができる。
【0116】したがって、本発明のLEDは、AlGa
InP系、AlGaAs系、GaAsP系、AlGaI
nN系などのIII−V族系、またはII−VI族系の
LEDなど、各種LEDの高輝度化・高効率化および生
産性の向上に大きな効果を発揮させることができる。
【図面の簡単な説明】
【図1】本発明における実施例1のAlGaInP系L
EDを示す断面図である。
【図2】図1のLEDをマトリクス状に横置き実装した
状態を示す上面図である。
【図3】本発明の動作原理を説明するための断面図であ
る。
【図4】本発明の原理を説明するための反射層厚dと反
射率Rとの関係を示すグラフである。
【図5】本発明の原理を説明するための模式図であり、
(a)は素子の上面からの出射光の範囲を示す図、
(b)は素子の側面からの出射光の範囲を示す図であ
る。
【図6】本発明における実施例2のAlGaInP系L
EDを示す上面図である。
【図7】図6のAlGaInP系LEDを示す断面図で
ある。
【図8】図7のAlGaInP系LEDを樹脂封止した
状態を示す断面図である。
【図9】本発明における実施例3のGaAsP系LED
を示す断面図である。
【図10】本発明における実施例4のZnCdSe系L
EDを示す断面図である。
【図11】本発明における実施例5のAlGaInN系
LEDを示す断面図である。
【図12】従来のLEDの断面図である。
【図13】LEDの横置き実装方法を説明するための図
であり、(a)はLEDチップの斜視図であり、(b)
は実装した状態を示す断面図である。
【符号の説明】
10,50,70,100,300 基板 11,51,101,301 バッファ層 12,20,52,60,102,103,109,1
10 中間バンドギャップ層 14,18,53,59,75,104,108,30
5 全反射層 15,17,55,57,105,107,302,3
04 クラッド層 16,56,106,303 発光層 21,61,111 コンタクト層 25,26,65,66,76,77,115,11
6,306,307 電極 71 グレーデッドバッファ層 72 GaAsP層 73,74 GaAsP:N層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−132486(JP,A) 特開 昭49−131790(JP,A) 特開 平4−23366(JP,A) 特開 昭57−39594(JP,A) 特開 昭63−187680(JP,A) 特開 平6−69537(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 33/00 H01S 5/00

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 透明で絶縁性を有する基板に、バッファ
    層と、第1導電型クラッド層と、発光層と、第2導電型
    クラッド層と、該第2導電型クラッド層よりも屈折率が
    小さい第2導電型全反射層と、第2導電型電極と、該第
    1導電型クラッド層に接する第1導電型電極とがその順
    番にそれぞれ設けられ、 該第2導電型全反射層の層厚と屈折率との積が、発光領
    域で発生した光の波長の1.41倍以上であって、 該発光層で発生した光の一部が、導波することなく光線
    として該第2導電型全反射層で反射され、該第2導電型
    クラッド層の側面全体より出射され 前記第1導電型クラッド層と前記第2導電型クラッド層
    とがGaNまたはAlGaInNからなり、前記第2導
    電型全反射層が該第1導電型クラッド層および該第2導
    電型クラッド層より屈折率が低いAlGaInNからな
    、発光ダイオード。
  2. 【請求項2】 発光領域の一方の広面に、該発光領域で
    発生する光に対して透明な第1の透光半導体層と、該第
    1の透光半導体層よりも屈折率が小さい第1の全反射
    導体層と、該発光領域で発生する光に対して不透明な第
    1の不透光半導体層または不透明基板とがその順番にそ
    れぞれ設けられ、 該発光領域の他方の広面に、該発光領域で発生する光に
    対して透明な第2の透光半導体層と、該第2の透光半導
    層よりも屈折率が小さい第2の全反射半導体層と、該
    発光領域で発生する光に対して不透明な第2の不透光
    導体層または不透明基板とがその順番にそれぞれ設けら
    れ、 該第1の全反射半導体層の層厚と屈折率との積および該
    第2の全反射半導体層の層厚と屈折率との積は、それぞ
    れ該発光領域で発生した光の波長の1.41倍以上であ
    って、 該発光領域で発生した光の一部が、導波することなく光
    線として該第1の全反射半導体層および該第2の全反射
    半導体層の少なくとも一方で反射され、該第1の透光
    導体層および該第2の透光半導体層の側面全体より出射
    される、発光ダイオード。
  3. 【請求項3】 前記バッファ層、前記第1導電型クラッ
    ド層、前記発光層、前記第2導電型クラッド層および前
    記第2導電型全反射膜は、それぞれAlGaInN混晶
    により形成される請求項1に記載の発光ダイオード。
  4. 【請求項4】 前記発光領域と、前記第1導電型クラッ
    ド層および前記第2導電型クラッド層の側面または前記
    第1の透光半導体層および前記第2の透光半導体層の側
    面とに保護膜が形成されている請求項1または請求項2
    に記載の発光ダイオード。
  5. 【請求項5】 前記第1導電型電極が、前記第2導電型
    電極、前記第2導電型全反射層、前記第2導電型クラッ
    ド層および前記発光層のそれぞれの一部を除去すること
    によって露出した前記第1導電型クラッド層の一部に接
    するように形成されている請求項1に記載の発光ダイオ
    ード。
  6. 【請求項6】 前記第1の透光半導体層および前記第2
    の透光半導体層がGaNまたはAlGaInNからな
    り、前記第1の全反射半導体層および前記第2の全反射
    半導体層が該第1の透光半導体層および該第2の透光
    導体層より屈折率が低いAlGaInNからなる請求項
    2に記載の発光ダイオード。
JP14648794A 1993-07-22 1994-06-28 発光ダイオード Expired - Fee Related JP3400110B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14648794A JP3400110B2 (ja) 1994-06-28 1994-06-28 発光ダイオード
US08/278,178 US5537433A (en) 1993-07-22 1994-07-21 Semiconductor light emitter
EP94305419A EP0635893B1 (en) 1993-07-22 1994-07-22 Semiconductor light emitter
DE69408374T DE69408374T2 (de) 1993-07-22 1994-07-22 Lichtemittierende Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14648794A JP3400110B2 (ja) 1994-06-28 1994-06-28 発光ダイオード

Publications (2)

Publication Number Publication Date
JPH0818097A JPH0818097A (ja) 1996-01-19
JP3400110B2 true JP3400110B2 (ja) 2003-04-28

Family

ID=15408750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14648794A Expired - Fee Related JP3400110B2 (ja) 1993-07-22 1994-06-28 発光ダイオード

Country Status (1)

Country Link
JP (1) JP3400110B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332300A (ja) * 1999-05-14 2000-11-30 Unisplay Sa Ledランプ
JP2002141551A (ja) * 2000-10-31 2002-05-17 Fuji Photo Film Co Ltd 発光ダイオード
JP4155847B2 (ja) * 2003-03-12 2008-09-24 三洋電機株式会社 積層型発光ダイオード素子
JP5250856B2 (ja) * 2006-06-13 2013-07-31 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子の製造方法
JP2008153681A (ja) * 2008-01-23 2008-07-03 Kyocera Corp Ledアレイ
KR101459893B1 (ko) * 2013-04-25 2014-11-07 성낙대 금속선재 밴딩장치용 수급장치
CN114068785A (zh) * 2021-09-30 2022-02-18 华灿光电(浙江)有限公司 增加侧向出光的发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
JPH0818097A (ja) 1996-01-19

Similar Documents

Publication Publication Date Title
US5537433A (en) Semiconductor light emitter
US7355212B2 (en) Light emitting element
US7122446B2 (en) Semiconductor light-emitting element
US6646292B2 (en) Semiconductor light emitting device and method
US7268371B2 (en) Light extraction from a semiconductor light emitting device via chip shaping
US6794688B2 (en) Semiconductor light-emitting device and manufacturing method therefor, and LED lamp and LED display
JP2006066518A (ja) 半導体発光素子および半導体発光素子の製造方法
US6936864B2 (en) Semiconductor light emitting element
JP4077137B2 (ja) 半導体発光素子及びその製造方法
JP3400110B2 (ja) 発光ダイオード
US7095041B2 (en) High-efficiency light emitting diode
JP2006040998A (ja) 半導体発光素子、半導体発光素子用エピタキシャルウェハ
JPH0738151A (ja) 光半導体装置
JP4162700B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010323

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140221

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees