JP4155847B2 - 積層型発光ダイオード素子 - Google Patents
積層型発光ダイオード素子 Download PDFInfo
- Publication number
- JP4155847B2 JP4155847B2 JP2003066785A JP2003066785A JP4155847B2 JP 4155847 B2 JP4155847 B2 JP 4155847B2 JP 2003066785 A JP2003066785 A JP 2003066785A JP 2003066785 A JP2003066785 A JP 2003066785A JP 4155847 B2 JP4155847 B2 JP 4155847B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting diode
- diode element
- light
- emitting unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、積層型発光ダイオード素子に関し、特に、複数の発光部が積層された構造を有する積層型発光ダイオード素子に関する。
【０００２】
【従来の技術】
従来、窒化物系半導体を用いた発光ダイオード素子が知られている。この発光ダイオード素子のうち、高輝度の発光ダイオード素子では、動作電流が非常に大きくなるため、電流による発熱が大きくなるという不都合がある。
【０００３】
そこで、従来、動作電流を低減する構造が提案されている（たとえば、特許文献１参照）。この特許文献１には、絶縁性基板上に所定の間隔を隔てて複数の発光ダイオード素子を配置するとともに、各発光ダイオード素子間を内部配線によって接続した構造が開示されている。
【０００４】
【特許文献１】
特開平１１−１５０３０３号公報
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された構造では、電極とは別に、絶縁性基板上に形成された隣接する発光ダイオード素子を接続するために内部配線が必要であるため、構造が複雑になるという問題点があった。また、上記特許文献１に開示された構造は、絶縁性基板を用いることを前提とした構造であるため、この構造をそのまま導電性基板を用いる発光ダイオード素子に適用するのは困難である。
【０００５】
また、導電性基板上に形成された発光ダイオード素子を直列に接続する方法として、発光ダイオード素子を電極を介して縦方向に積層する方法も考えられる。しかしながら、このように複数の発光ダイオード素子を積層する方法では、導電性基板が発光波長に対して透明でない場合には、外部への光の取り出し効率が小さくなるという問題点がある。また、導電性基板が発光波長に対して透明な場合でも、電極の光の透過性は小さいため、これによっても外部への光の取り出し効率が低下するという問題点がある。特に、窒化物系半導体においては、ｐ側電極のオーミック特性を向上させるために、ｐ側電極として金属からなる電極を用いる必要があるため、ｐ側電極の光の透過性が小さい。このため、特に、窒化物系半導体を用いた発光ダイオード素子では、外部への光の取り出し効率が低下するという問題点がある。
【０００６】
この発明は上記のような課題を解決するためになされたものであり、この発明の１つの目的は、簡単な構成で、動作電流を低減しながら、光の取り出し効率の低下を抑制することが可能な積層型発光ダイオード素子を提供することである。
【０００７】
この発明のもう１つの目的は、導電性基板を用いた発光ダイオード素子に容易に適用可能な積層型発光ダイオード素子を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】
この発明の一の局面による積層型発光ダイオード素子は、第１発光層を含む第１発光部と、第１発光部に積層するように形成され、第２発光層を含む第２発光部とを備え、第１発光部および第２発光部の側面が光の出射面である。
【０００９】
この一の局面による積層型発光ダイオード素子では、上記のように、第１発光層を含む第１発光部に積層するように第２発光層を含む第２発光部を設けるとともに、第１発光部および第２発光部の側面を光の出射面とすることによって、基板や電極による遮光および光の吸収を低減することができるので、光の取り出し効率の低下を抑制することができる。また、第１発光部および第２発光部を積層することによって、１つの発光部のみを有する構造に比べて、動作電流を低減することができる。これにより、電流による発熱が少なくなるので、エネルギ効率を向上させることができる。また、第１発光部および第２発光部を積層することによって、従来の隣接する素子間を内部配線により接続する構造と異なり、内部配線が不要になるので、構造を簡素化することができる。
【００１０】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部および第２発光部は、それぞれ、ｐｎ接合を含み、第１発光部と第２発光部とは、電極を介して積層されている。このように構成すれば、ｐｎ接合を有する第１発光部とｐｎ接合を有する第２発光部とを電気的に直列に接続することができるので、容易に、低い動作電流で発光層を駆動することができる。
【００１１】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部は、第１発光層の表面側に位置する第１表面電極と、第１発光層の裏面側に位置する第１裏面電極とを含み、第２発光部は、第２発光層の表面側に位置する第２表面電極と、第２発光層の裏面側に位置する第２裏面電極とを含み、第１発光部と第２発光部とは、第１発光部の第１裏面電極と第２発光部の第２表面電極とが接触するように積層されている。このように構成すれば、容易に、第１発光部と第２発光部とを、第１裏面電極および第２表面電極を介して積層することができる。
【００１２】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部と第２発光部とは、電気的に直列に接続されている。このように構成すれば、発光ダイオード素子において、動作電流を低減することができるので、電流による発熱を少なくすることができる。
【００１３】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光層および第２発光層は、半導体層を含み、第１発光層を構成する半導体層の結晶方位と、第２発光層を構成する半導体層の結晶方位とは、実質的に一致している。このように構成すれば、第１発光部と第２発光部とを積層した後、へき開などにより、容易に、各積層型発光ダイオード素子に分割することができる。
【００１４】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部は、第１発光層の裏面側に位置するとともに、第１裏面電極がその裏面上に形成される透光性の第１導電性基板を含み、第２発光部は、第２発光層の裏面側に位置するとともに、第２裏面電極がその裏面上に形成される透光性の第２導電性基板を含む。このように構成すれば、上記一の局面による第１発光部および第２発光部の側面からの光の出射によって、第１導電性基板および第２導電性基板による遮光および光の吸収を低減することができるので、容易に、光の取り出し効率の低下を抑制することができる。また、このように構成すれば、本発明を、導電性基板を用いた発光ダイオード素子に容易に適用することができる。
【００１５】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１基板の裏面および第２基板の裏面は、凹凸形状を有する。このように構成すれば、凹凸形状による反射によって、光の出射面への入射角度が変化するので、光の取り出し効率を高めることができる。
【００１６】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部の発光波長と、第２発光部の発光波長とは、実質的に等しい。このように構成すれば、同一波長の高輝度の積層型発光ダイオード素子を得ることができる。
【００１７】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部の表面、裏面、第２発光部の表面および裏面以外の面で、光の出射面以外の少なくとも一部に形成された反射膜をさらに備える。このように構成すれば、反射膜により光の出射面からの光の取り出し効率を向上させることができる。
【００１８】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部の表面および裏面と、第２発光部の表面および裏面とは、長辺と短辺との長さの異なる平行四辺形の形状を有し、出射面の１辺は、長辺により構成される。このように構成すれば、光の出射面の面積を大きくすることができる。また、平行四辺形の短辺の長さが光の出射する方向の長さになるので、発光素子内での光の伝搬する距離を短くすることができる。これによって、光の発光層での再吸収や、光の電極および基板での吸収を低減することができるので、光の取り出し効率を向上させることができる。
【００１９】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部および第２発光部の出射面でない側面が、頂点が直角でない平行四辺形の形状を有する。このように構成すれば、発光ダイオード素子内での電極および基板による光の反射により、光の出射面への入射角度が変化するので、光の出射面への入射角度が変化しない頂点が直角な平行四辺形（長方形）の形状に比べて、光の取り出し効率を向上させることができる。
【００２０】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００２１】
（第１実施形態）
図１は、本発明の第１実施形態による積層型発光ダイオード素子の概略構成を示した斜視図であり、図２は、図１に示した第１実施形態による積層型発光ダイオード素子の詳細構造を示した断面図である。
【００２２】
図１および図２を参照して、この第１実施形態による積層型発光ダイオード素子では、同じ発光波長を有する３つのｐｎ接合を有する発光ダイオード素子１０ａ、１０ｂおよび１０ｃが積層されることによって形成されている。発光ダイオード素子１０ａは、ｐ側電極８ａおよびｎ側電極９ａを有する。発光ダイオード素子１０ｂは、ｐ側電極８ｂおよびｎ側電極９ｂを有する。発光ダイオード素子１０ｃは、ｐ側電極８ｃおよびｎ側電極９ｃを有する。なお、発光ダイオード素子１０ａ、１０ｂおよび１０ｃは、本発明の「第１発光部」または「第２発光部」の一例である。
【００２３】
そして、発光ダイオード素子１０ｃ上には、発光ダイオード素子１０ｃのｐ側電極８ｃおよび発光ダイオード素子１０ｂのｎ側電極９ｂを介して、発光ダイオード素子１０ｂが積層されている。また、発光ダイオード素子１０ｂ上には、発光ダイオード素子１０ｂのｐ側電極８ｂおよび発光ダイオード素子１０ａのｎ側電極９ａを介して、発光ダイオード素子１０ａが積層されている。
【００２４】
ここで、第１実施形態による積層型発光ダイオード素子では、積層された３つの発光ダイオード素子１０ａ、１０ｂおよび１０ｃの上面または下面ではなく側面（出射面２５）から光が出射される。また、図１に示した第１実施形態による積層型発光ダイオード素子では、発光部の裏面２５１は、長辺２５３と短辺２５２との長さの異なる平行四辺形（長方形）で構成されており、その長辺２５３により光の出射面２５の１辺が構成されている。
【００２５】
また、積層された発光ダイオード素子１０ａ、１０ｂおよび１０ｃの光の出射面２５以外の２つの側面には、それぞれ、反射膜２１および２２が形成されている。この反射膜２１および２２は、ＳｉＯ2膜、ＳｉＮ膜またはＴｉＯ2膜などの絶縁膜からなる誘電体多層膜により構成されている。ここで、誘電体の各層の膜厚は、各層の屈折率をｎ、発光波長をλとすると、λ／（４ｎ）付近に設定することが好ましい。
【００２６】
次に、図２を参照して、第１実施形態による積層型発光ダイオード素子の詳細構造について説明する。まず、発光ダイオード素子１０ａの構造について説明する。発光ダイオード素子１０ａでは、約８０μｍ〜約１２０μｍの厚みを有するｎ型ＧａＮ基板１ａ上に、約５μｍの厚みを有する単結晶のＳｉドープＧａＮからなるｎ型層２が形成されている。ｎ型層２上には、約０．１５μｍの厚みを有する単結晶のＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層３が形成されている。ｎ型クラッド層３上には、約５ｎｍの厚みを有する単結晶のアンドープＧａＮからなる障壁層４ａ（６層）と約５ｎｍの厚みを有する単結晶のアンドープＧａ0.9Ｉｎ0.1Ｎからなる井戸層４ｂ（５層）とを交互に積層したＭＱＷ（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ：多重量子井戸）構造を有する発光層４が形成されている。なお、ｎ型ＧａＮ基板１ａは、発光波長に対して略透明であるが、特に、酸素ドープｎ型ＧａＮ基板を用いた場合には若干の吸収がある。
【００２７】
発光層４上には、約１０ｎｍの厚みを有する単結晶のアンドープＧａＮからなる保護層５が形成されている。保護層５上には、約０．１５μｍの厚みを有する単結晶のＭｇドープＡｌ0.1Ｇａ0.9Ｎからなるｐ型クラッド層６が形成されている。ｐ型クラッド層６上には、約０．３μｍの厚みを有するＭｇドープＧａ0.95Ｉｎ0.05Ｎからなるｐ型コンタクト層７が形成されている。
【００２８】
ｐ型コンタクト層７上のほぼ全面には、下から上に向かって、約２ｎｍの厚みを有するＰｄ膜からなる透光性のオーミック電極、約２００ｎｍの厚みを有するＩＴＯ膜からなる酸化物透明電極膜、約１μｍの厚みを有するＡｇ膜からなる金属反射膜、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｐ側電極８ａが形成されている。Ｐｄ膜からなるオーミック電極は、厚みが約２ｎｍと薄いので、光の吸収が小さくなる。また、ＩＴＯ膜からなる酸化物透明電極膜は光の吸収が小さい。さらに、透光性のオーミック電極と金属反射膜との間に酸化物透明電極を有することにより、透光性のオーミック電極との反応による金属反射膜の反射率の低下が抑制される。また、Ａｇ膜からなる金属反射膜は、反射率が高いので、Ａｕ−Ｓｎからなるパッド金属膜による光の吸収を低減することができる。また、Ｐｔ膜からなるバリア金属膜は、金属反射膜とパッド金属膜との反応を抑制するので、金属反射膜の反射率の低下が抑制される。パッド金属膜は、融着しやすい金属であるＡｕ−Ｓｎ膜からなる。
【００２９】
ｎ型ＧａＮ基板１ａの裏面には、約０．１μｍ〜約１０μｍの深さと、約０．１μｍ〜約１０μｍの幅とを有する凹凸形状が形成されている。
【００３０】
このｎ型ＧａＮ基板１ａの裏面の凹凸形状のほぼ全面を覆うように、裏面に近い側から、約１μｍの厚みを有するＡｇ膜からなるオーミック電極、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｎ側電極９ａが形成されている。ここで、Ａｇからなるオーミック電極は、金属反射膜としての機能も有する。また、バリア金属膜はオーミック電極とパッド金属膜との反応を抑制するので、金属反射膜の反射率の低下が抑制される。
【００３１】
なお、発光ダイオード素子１０ｂおよび１０ｃは、基本的に上記した発光ダイオード素子１０ａと同様の組成および膜厚を有する各層および各電極を含んでいる。ただし、発光ダイオード素子１０ｂおよび１０ｃのｎ型ＧａＮ基板１ｂおよび１ｃは、発光ダイオード素子１０ａのｎ型ＧａＮ基板１ａの厚み（約８０μｍ〜約１２０μｍ）よりも小さい厚み（約２０μｍ〜約６０μｍ）を有する。
【００３２】
第１実施形態では、上記のように、ｐｎ接合を有する３つの発光ダイオード素子１０ａ、１０ｂおよび１０ｃを、各電極８ｂ、９ａ、８ｃおよび９ｂを介して積層するとともに、発光ダイオード素子１０ａ、１０ｂおよび１０ｃの側面を光の出射面２５とすることによって、基板や電極による遮光および光の吸収を低減することができるので、光の取り出し効率の低下を抑制することができる。また、発光ダイオード素子１０ａ、１０ｂおよび１０ｃを積層することによって、１つの発光素子のみを有する構造に比べて、動作電流を低減することができる。これにより、電流による発熱が少なくなるので、エネルギ効率を向上させることができる。
【００３３】
また、第１実施形態では、ｐｎ接合を有する３つの発光ダイオード素子１０ａ、１０ｂおよび１０ｃを、各電極８ｂ、９ａ、８ｃおよび９ｂを介して積層することによって、従来の隣接する素子間を内部配線により接続する構造と異なり、内部配線が不要になるので、構造を簡素化することができる。
【００３４】
また、第１実施形態では、ｎ型ＧａＮ基板１ａ、１ｂおよび１ｃの裏面を凹凸形状に形成することによって、その凹凸形状による反射により光の出射面２５への入射角度が変化するので、光の取り出し効率を高めることができる。
【００３５】
また、第１実施形態では、積層型発光ダイオード素子の表面および裏面以外の面で、光の出射面２５以外の２つの面に反射膜２１および２２を設けることによって、その反射膜２１および２２により光の出射面２５からの光の取り出し効率を向上させることができる。
【００３６】
また、第１実施形態では、発光部の裏面２５１は、長辺２５３と短辺２５２との長さの異なる平行四辺形（長方形）で構成されており、その長辺２５３が光の出射面２５の１辺を構成することによって、光の出射面２５の面積を大きくすることができる。また、平行四辺形（長方形）の短辺２５２の長さが光の出射する方向の長さになるので、発光素子内での光の伝播する距離を短くすることができる。これによっても、光の取り出し効率を向上させることができる。
【００３７】
また、第１実施形態の積層構造は、導電性基板としてのｎ型ＧａＮ基板１ａ、１ｂおよび１ｃを用いた発光ダイオード素子１０ａ、１０ｂおよび１０ｃに容易に適用することができる。
【００３８】
図３〜図６は、第１実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図２〜図６を参照して、第１実施形態による積層型発光ダイオード素子の製造プロセスについて説明する。
【００３９】
まず、図３に示すように、酸素ドープやＳｉドープなどが施された（０００１）Ｇａ面を有する約２００μｍ〜約４００μｍの厚みのｎ型ＧａＮ基板１を準備する。そして、ＭＯＶＰＥ法を用いて、ｎ型ＧａＮ基板１上に、窒化物系半導体からなる各層２〜７を形成する。
【００４０】
具体的には、ｎ型ＧａＮ基板１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約５０％）、原料ガスとしてＮＨ3およびＴＭＧａ、ドーパントガスとしてＳｉＨ4を用いて、ｎ型ＧａＮ基板１の（０００１）Ｇａ面上に、単結晶のＳｉドープＧａＮからなるｎ型層２を、約３μｍ／ｈの成長速度で約５μｍの厚みに成長させる。その後、ｎ型ＧａＮ基板１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＳｉＨ4を用いて、ｎ型層２上に、単結晶のＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層３を約３μｍ／ｈの成長速度で約０．１５μｍの厚みに成長させる。
【００４１】
次に、ｎ型ＧａＮ基板１を単結晶成長温度である約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約５％）、原料ガスとしてＮＨ3、ＴＥＧａ（トリエチルガリウム）、ＴＭＩｎを用いて、ｎ型クラッド層３上に、単結晶のアンドープＧａＮからなる約５ｎｍの厚みの障壁層４ａ（６層）と、単結晶のアンドープＧａ0.9Ｉｎ0.1Ｎからなる約６ｎｍの厚みの井戸層４ｂ（５層）とを交互に成長させることによって、ＭＱＷ構造を有する発光層４を約０．４ｎｍ／ｓの成長速度で成長させる。さらに連続して、単結晶のアンドープＧａＮからなる保護層５を約０．４ｎｍ／ｓの成長速度で約１０ｎｍの厚みに成長させる。
【００４２】
その後、ｎ型ＧａＮ基板１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＣｐ2Ｍｇを用いて、保護層５上に、単結晶のＭｇドープＡｌ0.1Ｇａ0.9Ｎからなるｐ型クラッド層６を約３μｍ／ｈの成長速度で約０．１５μｍの厚みに成長させる。
【００４３】
次に、ｎ型ＧａＮ基板１を、単結晶成長温度である約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約５％）、原料ガスとしてＮＨ3、ＴＥＧａ、ＴＭＩｎ、ドーパントガスとしてＣｐ2Ｍｇを用いて、ｐ型クラッド層６上に、ＭｇドープＧａ0.95Ｉｎ0.05Ｎからなるｐ型コンタクト層７を、約３μｍ／ｈの成長速度で約０．３μｍの厚みに成長させる。
【００４４】
なお、上記ｐ型クラッド層６およびｐ型コンタクト層７を結晶成長させる際に、キャリアガスの水素組成を低く（約１％〜約５％）することによって、Ｎ2雰囲気中で熱処理することなく、Ｍｇドーパントを活性化することができる。これにより、Ｎ2雰囲気中で熱処理を行うことなく、高キャリア濃度のｐ型半導体層を得ることができる。
【００４５】
次に、ｎ型ＧａＮ基板１の裏面を、ｎ型ＧａＮ基板１の厚みが約８０μｍ〜約１２０μｍになるまで研磨またはエッチングを行う。さらに研磨またはエッチングを行うことによって、図４に示すように、約０．１μｍ〜約１０μｍの深さと約０．１μｍ〜約１０μｍの幅とを有する凹凸形状の裏面を含むｎ型ＧａＮ基板１ａを形成する。
【００４６】
次に、図５に示すように、真空蒸着法を用いて、ｐ型コンタクト層７上のほぼ全面に、下から上に向かって、約２ｎｍの厚みを有するＰｄ膜からなるオーミック電極、約２００ｎｍの厚みを有するＩＴＯ膜からなる酸化物透明電極膜、約１μｍの厚みを有するＡｇ膜からなる金属反射膜、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜を順次積層することによって、ｐ側電極８ａを形成する。また、ｎ型ＧａＮ基板１ａの裏面のほぼ全面を覆うように、真空蒸着法を用いて、裏面に近い側から、約１μｍの厚みを有するＡｇ膜からなるオーミック電極、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜を順次積層することによって、ｎ側電極９ａを形成する。
【００４７】
このようにして、図５に示したような形状を有する１つ目の発光ダイオード素子１０ａを形成した後、図３に示した製造プロセスを用いて２つ目の発光ダイオード素子１０ｂを形成した基板を用意する。そして、その２つ目の発光ダイオード素子１０ｂの上面上にｐ側電極８ｂを形成した後、図６に示すように、発光ダイオード素子１０ａと１０ｂとの面内の結晶方位が一致するように、１つ目の発光ダイオード素子１０ａの裏面に２つ目の発光ダイオード素子１０ｂの表面が対向する向きに貼り合わせる。この場合、真空中や窒素・アルゴンなどの不活性ガス中や水素・ハイニガスなどの還元性ガス中で貼り合わせるのが、電極の酸化を防ぐために好ましい。
【００４８】
その後、２つ目の発光ダイオード素子１０ｂの裏面を、ｎ型ＧａＮ基板１ｂの厚みが約２０μｍ〜約６０μｍになるまで研磨またはエッチングを施す。さらに、研磨またはエッチングを用いてｎ型ＧａＮ基板１ｂの裏面に、約０．１μｍ〜約１０μｍの深さと約０．１μｍ〜約１０μｍの幅とを有する凹凸形状を形成する。その後、その２つ目の発光ダイオード素子１０ｂのｎ型ＧａＮ基板１ｂの裏面に、ｎ側電極９ｂを形成する。
【００４９】
さらに、同様にして、２つ目の発光ダイオード素子１０ｂの裏面に、図２に示したように、約２０μｍ〜約６０μｍの厚みのｎ型ＧａＮ基板１ｃを有する３つ目の発光ダイオード素子１０ｃを、発光ダイオード素子１０ｂと１０ｃとの面内の結晶方位が一致するように貼り合わせる。
【００５０】
なお、３つ目の発光ダイオード素子１０ｃの裏面も凹凸形状に形成する。そのｎ型ＧａＮ基板１ｃの凹凸形状の裏面に、ｎ側電極９ｃを形成する。
【００５１】
その後、電極を形成した面の平面形状が、長辺２ｍｍ、短辺１５０μｍの長方形の形状で直方体になるように、ダイシングなどにより各素子に分割する。具体的には、まず、図２に示した基板を幅２ｍｍのバー状に分割する。その後、光の出射面２５の側面となる両面に、ＳｉＯ2、ＳｉＮ、ＴｉＯ2膜などの絶縁膜からなる誘電体多層膜により構成される反射膜２１および２２を形成する。その後、バー状の素子を約１５０μｍの幅に、ダイシングやレーザスクライブを用いて分割する。これにより、図１に示したような第１実施形態による積層型発光ダイオード素子が形成される。
【００５２】
なお、図１に示した第１実施形態による積層型発光ダイオード素子からなるチップは、次のようにして組み立てられる。まず、一例としては、図７に示すように、一方の端子１０１の側面の平坦部に、チップの光の出射面が端子のリード１０１ａ、１０２ａと反対側になるようにチップを半田１０４を介してダイボンドした後、ボンディングワイヤ１０３によって他方の端子１０２に接続する。なお、図７では、チップの反射膜２１を一部を省略して示している。
【００５３】
また、他の例としては、図８に示すように、積層型発光ダイオード素子からなるチップに端子１１１および１１２を半田１１４を介して融着した後、図９および図１０に示すように、光の出射面２５のみが露出するように、熱伝導性樹脂１１３によりモールドする。なお、図８、９はチップを光の出射面の方から見た図である。
【００５４】
第１実施形態の製造プロセスでは、上記のように３つの発光ダイオード素子１０ａ〜１０ｃの結晶方位が一致するように積層することによって、へき開などを用いて容易に個々の積層型発光素子に分割することができる。
【００５５】
また、１つ目の発光ダイオード素子１０ａのｎ型ＧａＮ基板１ａの厚みを、２つ目および３つ目の発光ダイオード素子１０ｂおよび１０ｃのｎ型ＧａＮ基板１ｂおよび１ｃの厚みよりも厚く形成することによって、厚みの大きいｎ型ＧａＮ基板１ａにより、貼り合わせ時のハンドリングを容易にすることができる。また、ｎ型ＧａＮ基板１ｂおよび１ｃの小さい厚みにより、積層型発光素子全体の厚みを小さくすることができるので、各素子に分割することが容易になる。
【００５６】
（第２実施形態）
図１１は、本発明の第２実施形態による積層型発光ダイオード素子の概略構成を示した斜視図である。図１２は、図１１に示した第２実施形態による積層型発光素子の詳細構造を示した断面図である。図１１および図１２を参照して、この第２実施形態では、上記第１実施形態と異なり、発光素子の側面が、頂点が直角でない平行四辺形の形状を有するなどの特徴点を含む積層型発光ダイオード素子について説明する。
【００５７】
まず、図１１を参照して、この第２実施形態による積層型発光ダイオード素子では、支持基板５０に、５つの発光ダイオード素子３０ａ、３０ｂ、３０ｃ、３０ｄおよび３０ｅが積層するように形成されている。なお、発光ダイオード素子３０ａ、３０ｂ、３０ｃ、３０ｄおよび３０ｅは、本発明の「第１発光部」または「第２発光部」の一例である。支持基板５０の表面および裏面には、それぞれ電極５１および５２が形成されている。発光ダイオード素子３０ａの表面には、ｐ側電極４２ａが形成されており、裏面には、ｎ側電極４３ａが形成されている。発光ダイオード素子３０ｂの表面には、ｐ側電極４２ｂが形成されており、裏面には、ｎ側電極４３ｂが形成されている。また、発光ダイオード素子３０ｃの表面には、ｐ側電極４２ｃが形成されており、裏面には、ｎ側電極４３ｃが形成されている。発光ダイオード素子３０ｄの表面には、ｐ側電極４２ｄが形成されており、裏面には、ｎ側電極４３ｄが形成されている。また、発光ダイオード素子３０ｅの表面には、ｐ側電極４２ｅが形成されており、裏面には、ｎ側電極４３ｅが形成されている。
【００５８】
１つ目の発光ダイオード素子３０ａは、支持基板５０に対して、支持基板５０の電極５２および発光ダイオード素子３０ａのｐ側電極４２ａを介して積層されている。また、２つ目の発光ダイオード素子３０ｂは、１つ目の発光ダイオード素子３０ａに対して、１つ目の発光ダイオード素子３０ａのｎ側電極４３ａおよび２つ目の発光ダイオード素子３０ｂのｐ側電極４２ｂを介して積層されている。また、３つ目の発光ダイオード素子３０ｃは、２つ目の発光ダイオード素子３０ｂに対して、２つ目の発光ダイオード素子３０ｂのｎ側電極４３ｂおよび３つ目の発光ダイオード素子３０ｃのｐ側電極４２ｃを介して積層されている。また、４つ目の発光ダイオード素子３０ｄは、３つ目の発光ダイオード素子３０ｃに対して、３つ目の発光ダイオード素子３０ｃのｎ側電極４３ｃおよび４つ目の発光ダイオード素子３０ｄのｐ側電極４２ｄを介して積層されている。また、５つ目の発光ダイオード素子３０ｅは、４つ目の発光ダイオード素子３０ｄに対して、４つ目の発光ダイオード素子３０ｄのｎ側電極４３ｄおよび５つ目の発光ダイオード素子３０ｅのｐ側電極４２ｅを介して積層されている。
【００５９】
ここで、第２実施形態による積層型発光ダイオード素子では、図１１に示すように、積層された５つの発光ダイオード素子３０ａ〜３０ｅの側面（出射面４５）から光が出射される。また、第２実施形態による積層型発光ダイオード素子の光の出射面４５でない側面は、頂点の角度αが直角でない（約７０°）平行四辺形の形状を有するように形成されている。また、光の出射面４５と対向する面には、ＳｉＯ2膜、ＳｉＮ膜、ＴｉＯ2膜などの絶縁膜からなる誘電体多層膜により構成される反射膜６１が形成されている。
【００６０】
次に、図１２を参照して、第２実施形態による積層型発光ダイオード素子の詳細構造について説明する。この第２実施形態による積層型発光ダイオード素子では、ｐ型のダイヤモンド基板、ｎ型ＳｉＣ基板または多結晶のｎ型ＡｌＮなどの導電性でかつ熱伝導性がよい材料からなる約２００μｍ〜約１ｍｍの厚みを有する支持基板５０が設けられている。その支持基板５０の表面および裏面には、それぞれ電極５１および５２が形成されている。そして、支持基板５０に対して、５つの発光ダイオード素子３０ａ〜３０ｅが積層されている。
【００６１】
１つ目の発光ダイオード素子３０ａは、図１２に示すように、約５μｍの厚みを有する単結晶のＳｉドープＧａＮからなるｎ型層３４上に、約４０ｎｍの厚みを有するＳｉドープＡｌ0.2Ｇａ0.8Ｎからなる層と約４０ｎｍの厚みを有する単結晶のＳｉドープＧａＮからなる層とがそれぞれ交互に１０層ずつ積層されたｎ型多層反射膜３５が形成されている。ｎ型多層反射膜３５上には、約０．１５μｍの厚みを有する単結晶のＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層３６が形成されている。
【００６２】
ｎ型クラッド層３６上には、約５ｎｍの厚みを有する単結晶のアンドープＧａ0.9Ｉｎ0.1Ｎからなる井戸層により構成されるＳＱＷ（Ｓｉｎｇｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ：単一量子井戸）構造の発光層３７が形成されている。発光層３７上には、約１０ｎｍの厚みを有する単結晶のアンドープＧａＮからなる保護層３８が形成されている。
【００６３】
保護層３８上には、約０．１５μｍの厚みを有する単結晶のＭｇドープＡｌ0.1Ｇａ0.9Ｎからなるｐ型クラッド層３９が形成されている。ｐ型クラッド層３９上には、約４０ｎｍの厚みを有する単結晶のＭｇドープＡｌ0.2Ｇａ0.8Ｎ層と、約４０ｎｍの厚みを有する単結晶のＭｇドープＧａＮ層とをそれぞれ交互に１０層ずつ積層したｐ型多層反射膜４０が形成されている。ｐ型多層反射膜４０上には、約０．３μｍの厚みを有するアンドープＧａ0.95Ｉｎ0.05Ｎからなるｐ側コンタクト層４１が形成されている。ｐ側コンタクト層４１上には、下から上に向かって、約２ｎｍの厚みを有するＰｄ膜からなるオーミック電極、約２００ｎｍの厚みを有するＩＴＯ膜からなる酸化物透明電極膜、約１μｍの厚みを有するＡｇ膜からなる金属反射膜、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｐ側電極４２ａが形成されている。また、ｎ型層３４の裏面には、裏面に近い側から、約１μｍの厚みを有するＡｇ膜からなるオーミック電極、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｎ側電極４３ａが形成されている。
【００６４】
このようにして、１つ目の発光ダイオード素子３０ａが形成されている。
【００６５】
また、発光ダイオード素子３０ａ〜３０ｅが積層された積層型発光ダイオード素子の出射面４５と対向する面上には、反射膜６１が形成されている。
【００６６】
なお、他の４つの発光ダイオード素子３０ｂ〜３０ｅも、発光ダイオード素子３０ａと同様の組成および膜厚を有する各層および各電極を備えている。
【００６７】
第２実施形態では、上記のように、５つの発光ダイオード素子３０ａ〜３０ｅを導電性の支持基板５０に対して積層するとともに、発光ダイオード素子３０ａ〜３０ｅの表面および裏面ではなく側面を出射面４５とすることによって、基板や電極による遮光および光の吸収を低減することができるので、光の取り出し効率の低下を抑制することができる。また、５つの発光ダイオード素子３０ａ〜３０ｅを積層することによって、１つの発光素子のみを有する構造に比べて、動作電流を低減することができる。これにより、電流による発熱が少なくなるので、エネルギ効率を向上させることができる。
【００６８】
また、第２実施形態では、発光部３０ｃの表面側は、長辺４５４と短辺４５５との長さの異なる平行四辺形（長方形）で構成されており、その長辺４５４が発光部３０ｃの光の出射面（光の出射面４５の一部）の１辺を構成することによって、発光部３０ｃの光の出射面の面積を大きくすることができる。また、平行四辺形（長方形）の短辺４５５の長さが光の出射する方向の長さになるので、発光素子内での光の伝播する距離を短くすることができる。これによっても、光の取り出し効率を向上させることができる。
【００６９】
また、第２実施形態では、頂点の角度αが直角でない平行四辺形の形状に側面形状を形成することによって、積層型発光ダイオード素子内での電極および基板による光の反射により光の出射面４５の入射角度が変化するので、光の出射面への入射角度が変化しない頂点が直角の平行四辺形形状に比べて、光の取り出し効率を向上させることができる。
【００７０】
なお、第２実施形態のその他の効果は上記第１実施形態と同様である。
【００７１】
図１３〜図１６は、本発明の第２実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図１２〜図１６を参照して、第２実施形態による積層型発光ダイオード素子の製造プロセスについて説明する。
【００７２】
まず、図１３に示すように、（１１１）Ｇａ面を有するＧａＰ基板、（１１１）Ｇａ面を有するＧａＡｓ基板、または、（１１１）面を有するＳｉ基板などからなる基板３１上に、ストライプ状の開口部、または、六角形や円形の点在する開口部を有するＳｉＯ2膜またはＳｉＮx膜などからなる選択成長マスク３２を形成する。以下、ＭＯＶＰＥ法を用いて、窒化物系半導体からなる各層３３〜４１を形成する。具体的には、約４００℃〜約７００℃の温度条件下で、原料ガスとして、ＮＨ3およびＴＭＧａまたはＴＭＡｌ、ドーパントガスとしてＳｉＨ4を用いて、非単結晶のＧａＮやＡｌＧａＮやＡｌＮからなるＳｉドープ低温バッファ層３３を約１０ｎｍ〜約５０ｎｍの厚みに成長させる。
【００７３】
その後、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約５０％）、原料ガスとしてＮＨ3およびＴＭＧａ、ドーパントガスとしてＳｉＨ4を用いて、基板３１上に、約５μｍの厚みを有する単結晶のＳｉドープＧａＮからなるｎ型層３４を約３μｍ／ｈの成長速度で成長させる。その後、基板３１を単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態にして、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＳｉＨ4を用いて、ｎ型層３４上に、約４０ｎｍの厚みを有する単結晶のＳｉドープＡｌ0.2Ｇａ0.8Ｎ層と、約４０ｎｍの厚みを有する単結晶のＳｉドープＧａＮ層とをそれぞれ交互に１０層ずつ約３μｍ／ｈの成長速度で成長させることによりｎ型多層反射膜３５を形成する。
【００７４】
その後、基板３１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＳｉＨ4を用いて、ｎ型多層反射膜３５上に、約０．１５μｍの厚みを有する単結晶のＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層３６を約３μｍ／ｈの成長速度で成長させる。
【００７５】
次に、基板３１を、単結晶成長温度である約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態にして、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約５％）、原料ガスとしてＮＨ3、ＴＥＧａ、ＴＭＩｎを用いて、ｎ型クラッド層３６上に、約５ｎｍの厚みの単結晶のアンドープＧａ0.9Ｉｎ0.1Ｎからなる井戸層３４を成長させることにより、ＳＱＷ構造を有する発光層３７を約０．４ｎｍ／ｓの成長速度で成長させる。さらに連続して、約１０ｎｍの厚みを有する単結晶のアンドープＧａＮからなる保護層３８を約０．４ｎｍ／ｓの成長速度で成長させる。
【００７６】
その後、基板３１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態にして、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＣｐ2Ｍｇを用いて、保護層３８上に、約０．１５μｍの厚みを有する単結晶のＭｇドープＡｌ0.1Ｇａ0.9Ｎからなるｐ型クラッド層３９を約３μｍ／ｈの成長速度で成長させる。その後、基板３１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態にして、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＣｐ2Ｍｇを用いて、ｐ型クラッド層３９上に、単結晶の約４０ｎｍの厚みのＭｇドープＡｌ0.2Ｇａ0.8Ｎ層と、単結晶の約４０ｎｍの厚みのＭｇドープＧａＮ層とをそれぞれ交互に１０層ずつ約３μｍ／ｈの成長速度で成長させることによって、ｐ型多層反射膜４０を形成する。
【００７７】
なお、ｎ型多層反射膜３５とｐ側多層反射膜４０とを構成する各層の膜厚は各層の屈折率をｍ、発光波長をλとすると、λ／（４ｍ）付近に設定するのが好ましい。発光層３７を挟むようにｎ型多層反射膜３５とｐ型多層反射膜４０を形成することによって、光はｎ型多層反射膜３５とｐ型多層反射膜４０の間で反射を繰り返しやすくなる。したがって、電極に当たる光が減少するので、電極による光の吸収を低減することができる。これにより、光の取り出し効率を向上することができる。
【００７８】
なお、ｐ型クラッド層３９およびｐ型多層反射膜４０を結晶成長する際に、キャリアガスの水素組成を低く（約１％〜約３％）することによって、Ｎ2雰囲気中で熱処理することなく、Ｍｇドーパントを活性化することができる。これにより、Ｎ2雰囲気中で熱処理を施すことなく、高キャリア濃度のｐ型半導体層を得ることができる。
【００７９】
次に、基板３１を、単結晶成長温度である約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約５％）、原料ガスとしてＮＨ3、ＴＥＧａ、ＴＭＩｎを用いて、ｐ型多層反射膜４０上に、約０．３μｍの厚みを有するアンドープＧａ0.95Ｉｎ0.05Ｎからなるｐ側コンタクト層４１を約３μｍ／ｈの成長速度で成長させる。
【００８０】
その後、基板３１を、約４００℃〜約９００℃（たとえば、約８００℃）のアニール温度に保持した状態で、成長装置内をＮ2雰囲気にして、窒化物半導体をアニール処理する。これにより、窒化物半導体中の水素濃度を、約５×１０18ｃｍ-3以下に低下させる。その後、Ｃｐ2Ｍｇを、Ｎ2をキャリアガスとして流し、主としてｐ側コンタクト層４１中にＭｇを約１×１０18ｃｍ-3〜約１×１０19ｃｍ-3だけ拡散させることによって、ｐ側コンタクト層４１をｐ型化する。
【００８１】
この後、ｐ型のダイヤモンド基板、ｎ型のＳｉＣ基板または多結晶のｎ型ＡｌＮ基板などからなる支持基板５０を準備する。そして、図１４に示すように、ｐ側コンタクト層４１上に、下から上に向かって、真空蒸着法により、約２ｎｍの厚みを有するＰｄ膜からなるオーミック電極、約２００ｎｍの厚みを有するＩＴＯ膜からなる酸化物透明電極膜、約１μｍの厚みを有するＡｇ膜からなる金属反射膜、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜を順次積層することによって、ｐ側電極４２を形成する。また、支持基板５０の表面および裏面に、それぞれ電極５１および５２を形成する。その後、基板３１の表面側のｐ側電極４２を支持基板５０の電極５２側に貼り合わせる。この場合、支持基板５０と、発光ダイオード素子３０ａとの形状がほぼ等しいことが好ましい。また、ダイヤモンド基板またはβ−ＳｉＣ基板などの立方晶の支持基板を用いる場合は、支持基板の面方位を（１１１）面とし、支持基板の［１−１０］方向と発光ダイオード素子３０ａの［１−１００］方向が一致するように貼り合わせることが好ましい。あるいは、α−ＳｉＣなどの六方晶の支持基板を用いる場合は、支持基板と発光ダイオード素子３０ａの面内の面方位が一致するように貼り合わせることが好ましい。
【００８２】
この後、発光ダイオード素子３０ａの裏面に位置する基板３１および選択成長マスク３２をウェットエッチングなどにより除去することによって、低温バッファ層３３を露出させる。さらに、裏面をｎ型層３４が露出するまで研磨してもよい。
【００８３】
この後、図１５に示すように、真空蒸着法により、ｎ型層３４の裏面上に、裏面に近い側から、約１μｍの厚みを有するＡｇ膜からなるオーミック電極、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜を順次積層することによって、図１５に示すように、ｎ側電極４３ａを形成する。
【００８４】
さらに、図１３と同様の方法を用いて形成された２つ目の発光ダイオード素子３０ｂの表面にｐ側電極４２ｂを形成する。そして、図１６に示すように、１つ目の発光ダイオード素子３０ａのｎ側電極４３ａに対して、２つ目の発光ダイオード素子３０ｂのｐ側電極４２ｂを貼り合わせる。この場合、１つ目の発光ダイオード素子３０ａと２つ目の発光ダイオード素子３０ｂとの結晶方位が一致するように貼り合わせる。この後、２つ目の発光ダイオード素子３０ｂの基板３１および選択成長マスク３２をウェットエッチングにより除去することによって、低温バッファ層３３を露出させる。その後、ｎ型層３４が露出するまで少し研磨してもよい。その後、２つ目の発光ダイオード素子３０ｂの裏面にｎ側電極４３ｂを形成する。さらに、同様にして、２つ目の発光ダイオード素子３０ｂの裏面に、３つ目の発光ダイオード素子３０ｃ、４つ目の発光ダイオード素子３０ｄおよび５つ目の発光ダイオード素子３０ｅを順次貼り合わせることによって、図１２に示したような構造が得られる。
【００８５】
なお、５つの発光ダイオード素子３０ａ〜３０ｅは、ほぼ同じ発光波長スペクトルを有しているとともに、ほぼ同じ形状を有している。
【００８６】
この後、素子を、平行六面体になるようにダイシングなどにより分割する。具体的には、電極を形成した面の平面形状が、約１ｍｍの長辺と約２００μｍの短辺とを有する長方形形状になるように分割する。また、光の出射面４５の形状が、約１ｍｍの長辺を有する長方形形状になるように分割する。さらに、光の出射面４５と電極を形成した面のなす角度α（図１１参照）が、約７０°になるように分割する。より詳細には、まず、素子を約２００μｍの幅を有するバー状に、ダイシングやレーザスクライブを用いて分割する。この場合、光の出射面４５と電極を形成した面のなす角度αが約７０°になるようにする。分割後、光の出射面４５と反対側の面に、ＳｉＯ2、ＳｉＮ、ＴｉＯ2膜などの絶縁膜からなる誘電体多層膜により構成される反射膜６１を形成する。ここで、誘電体の各層の膜厚は、各層の屈折率をｎ、発光波長をλとすると、λ／（４ｎ）付近に設定することが好ましい。その後、バー状の素子を約１ｍｍ幅に分割する。これにより、図１１に示したような形状の第２実施形態による積層型発光ダイオード素子が得られる。
【００８７】
なお、図１１に示した積層型発光ダイオード素子からなるチップは、次のようにして組み立てられる。まず、一例としては、図１７に示すように、端子１０１の側面の平坦部に、チップの光の出射面が端子のリード１０１ａ、１０２ａと反対側になるようにチップを半田１０４を介してダイボンドした後、ボンディングワイヤ１０３により他方の端子１０２に接続する。また、他の例として、図１８に示すように、チップに端子１１１および１１２を半田１１４を介して融着した後、図１９および図２０に示すように、光の出射面４５のみが露出するように、熱伝導性樹脂１１３によりモールドするようにしてもよい。なお、図１８、１９はチップを光の出射面の方から見た図である。
【００８８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００８９】
たとえば、上記第１実施形態では、３つの発光ダイオード素子１０ａ〜１０ｃを積層した例を示すとともに、第２実施形態では５つの発光ダイオード素子３０ａ〜３０ｅを積層した例を示したが、本発明はこれに限らず、積層する発光ダイオード素子の数は、２つ以上であればいくらでもよい。
【００９０】
また、上記実施形態では、窒化物系半導体の各層を、窒化物系半導体の（０００１）面上に積層した例を示したが、本発明はこれに限らず、窒化物系半導体の各層を、窒化物系半導体の他の方向に積層してもよい。たとえば、窒化物系半導体の（１−１００）や（１１−２０）面などの（Ｈ、Ｋ、−Ｈ−Ｋ、０）面上に、窒化物系半導体の各層を積層してもよい。この場合、発光層にピエゾ電場が発生しないので、発光層の発光効率を向上させることができる。また、それぞれの面方位からオフしている基板を用いてもよい。
【００９１】
また、上記実施形態では、発光層として、ＭＱＷ構造またはＳＱＷ構造の発光層を用いたが、本発明はこれに限らず、量子効果を有しない大きい厚みの単層からなる発光層を用いてもよい。
【００９２】
また、上記実施形態では、窒化物系半導体の結晶構造は、ウルツ鉱型構造であってもよいし、閃亜鉛鉱型構造であってもよい。
【００９３】
また、上記第２実施形態では、ＧａＰ基板、ＧａＡｓ基板またはＳｉ基板などからなる基板上に各層を形成した後、その基板を支持基板に貼り付け、その後、上記の基板をウェットエッチングにより除去する例を示したが、本発明はこれに限らず、サファイア基板上に各層を形成した後、そのサファイア基板を支持基板に貼り付け、その後、サファイア基板を研磨により除去するようにしてもよい。
【００９４】
また、上記実施形態では、窒化物系半導体各層の結晶成長を、ＭＯＶＰＥ法を用いて行ったが、本発明はこれに限らず、ＨＶＰＥ法、または、ＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、ＮＨ3、ＳｉＨ4、ＧｅＨ4およびＣｐ2Ｍｇなどを原料ガスとして用いるガスソースＭＢＥ法などを用いて結晶成長を行ってもよい。
【００９５】
上記実施形態では、絶縁性の誘電体多層膜からなる反射膜を用いた例を示したが、本発明はこれに限らず、反射率の高いＡｌ、Ａｇなどの金属からなる反射膜を用いてもよい。なお、この場合、金属からなる反射膜は絶縁膜を介して形成することが好ましい。なお、上記実施形態で用いた絶縁性の誘電体多層膜からなる反射膜は、反射率は低いが短絡しにくいという利点がある。また、反射膜を光の出射面と反対側の面、および、光の出射面の側面となる面の３つの面に形成するようにしてもよい。
【００９６】
また、上記実施形態では、ｐ側電極として、Ｐｄ膜からなるオーミック電極、ＩＴＯ膜からなる酸化物透明電極膜、Ａｇからなる金属反射膜、Ｐｔ膜からなるバリア金属膜およびＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｐ側電極を用いたが、本発明はこれに限らず、他の材料からなるオーミック電極、酸化物透明電極膜、金属反射膜、バリア金属膜およびパッド金属膜が順次積層されたｐ側電極を用いても良い。たとえば、オーミック電極としては、Ｐｄに代えてＮｉ、Ｐｔを用いることが可能である。また、金属反射膜としては、Ａｇに代えてＡｌ、Ｒｈを用いることが可能である。また、バリア金属膜としては、Ｐｔ膜に代えてＴｉ膜などを用いることが可能である。パッド金属膜としては、Ａｕ−Ｓｎに代えてＡｕなどを用いることが可能である。また、下から上に向かって、Ｐｔ膜からなるオーミック電極、Ｐｄ膜からなるバリア金属膜およびＡｕ膜からなるパッド金属膜が順次積層されたｐ側電極を用いてもよい。
【００９７】
また、上記実施形態では、ｎ側電極として、Ａｇ膜からなるオーミック電極、Ｐｔ膜からなるバリア金属膜およびＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｎ側電極を用いたが、本発明はこれに限らず、他の材料からなるオーミック電極、バリア金属膜およびパッド金属膜を用いても良い。たとえば、オーミック電極としては、Ａｇに代えてＡｌを用いることが可能である。また、バリア金属膜としては、Ｐｔに代えてＴｉなどを用いることが可能である。パッド金属膜としては、Ａｕ−Ｓｎに代えてＡｕなどを用いることが可能である。
【００９８】
なお、第２実施形態において、発光層の両側に半導体からなる多層反射膜を形成したが、本発明はこれに限らず、多層反射膜は発光層の片側に形成してもよい。この場合においても、電極による光の吸収を低減する効果を有する。また、第１実施形態に多層反射膜を形成してもよく、この場合にｎ側に多層反射膜を形成することにより、基板による光の吸収を低減する効果を有する。
【図面の簡単な説明】
【図１】本発明の第１実施形態による積層型発光ダイオード素子の概略構成を示した斜視図である。
【図２】図１に示した第１実施形態による積層型発光ダイオード素子の詳細構造を示した断面図である。
【図３】本発明の第１実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図４】本発明の第１実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図５】本発明の第１実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図６】本発明の第１実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図７】第１実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の一例を示した断面図である。
【図８】第１実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の他の例を示した断面図である。
【図９】第１実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の他の例を示した平面図である。
【図１０】図９に示した工程の側面図である。
【図１１】本発明の第２実施形態による積層型発光ダイオード素子の概略構成を示した斜視図である。
【図１２】図１１に示した第２実施形態による積層型発光ダイオード素子の詳細構造を示した断面図である。
【図１３】本発明の第２実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図１４】本発明の第２実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図１５】本発明の第２実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図１６】本発明の第２実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図１７】第２実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の一例を説明するための断面図である。
【図１８】第２実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の他の例を説明するための平面図である。
【図１９】第２実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の他の例を説明するための平面図である。
【図２０】図１９に示した工程の側面図である。
【符号の説明】
１ａ、１ｂ、１ｃ ｎ型ＧａＮ基板
４ 発光層
８ａ、８ｂ、８ｃ ｐ側電極
９ａ、９ｂ、９ｃ ｎ側電極
１０ａ、１０ｂ、１０ｃ 発光ダイオード素子
２１、２２ 反射膜
３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ 発光ダイオード素子
３７ 発光層
４２ａ〜４２ｅ ｐ側電極
４３ａ〜４３ｅ ｎ側電極
５０ 支持基板
５１、５２ 電極
【発明の属する技術分野】
この発明は、積層型発光ダイオード素子に関し、特に、複数の発光部が積層された構造を有する積層型発光ダイオード素子に関する。
【０００２】
【従来の技術】
従来、窒化物系半導体を用いた発光ダイオード素子が知られている。この発光ダイオード素子のうち、高輝度の発光ダイオード素子では、動作電流が非常に大きくなるため、電流による発熱が大きくなるという不都合がある。
【０００３】
そこで、従来、動作電流を低減する構造が提案されている（たとえば、特許文献１参照）。この特許文献１には、絶縁性基板上に所定の間隔を隔てて複数の発光ダイオード素子を配置するとともに、各発光ダイオード素子間を内部配線によって接続した構造が開示されている。
【０００４】
【特許文献１】
特開平１１−１５０３０３号公報
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された構造では、電極とは別に、絶縁性基板上に形成された隣接する発光ダイオード素子を接続するために内部配線が必要であるため、構造が複雑になるという問題点があった。また、上記特許文献１に開示された構造は、絶縁性基板を用いることを前提とした構造であるため、この構造をそのまま導電性基板を用いる発光ダイオード素子に適用するのは困難である。
【０００５】
また、導電性基板上に形成された発光ダイオード素子を直列に接続する方法として、発光ダイオード素子を電極を介して縦方向に積層する方法も考えられる。しかしながら、このように複数の発光ダイオード素子を積層する方法では、導電性基板が発光波長に対して透明でない場合には、外部への光の取り出し効率が小さくなるという問題点がある。また、導電性基板が発光波長に対して透明な場合でも、電極の光の透過性は小さいため、これによっても外部への光の取り出し効率が低下するという問題点がある。特に、窒化物系半導体においては、ｐ側電極のオーミック特性を向上させるために、ｐ側電極として金属からなる電極を用いる必要があるため、ｐ側電極の光の透過性が小さい。このため、特に、窒化物系半導体を用いた発光ダイオード素子では、外部への光の取り出し効率が低下するという問題点がある。
【０００６】
この発明は上記のような課題を解決するためになされたものであり、この発明の１つの目的は、簡単な構成で、動作電流を低減しながら、光の取り出し効率の低下を抑制することが可能な積層型発光ダイオード素子を提供することである。
【０００７】
この発明のもう１つの目的は、導電性基板を用いた発光ダイオード素子に容易に適用可能な積層型発光ダイオード素子を提供することである。
【０００８】
【課題を解決するための手段および発明の効果】
この発明の一の局面による積層型発光ダイオード素子は、第１発光層を含む第１発光部と、第１発光部に積層するように形成され、第２発光層を含む第２発光部とを備え、第１発光部および第２発光部の側面が光の出射面である。
【０００９】
この一の局面による積層型発光ダイオード素子では、上記のように、第１発光層を含む第１発光部に積層するように第２発光層を含む第２発光部を設けるとともに、第１発光部および第２発光部の側面を光の出射面とすることによって、基板や電極による遮光および光の吸収を低減することができるので、光の取り出し効率の低下を抑制することができる。また、第１発光部および第２発光部を積層することによって、１つの発光部のみを有する構造に比べて、動作電流を低減することができる。これにより、電流による発熱が少なくなるので、エネルギ効率を向上させることができる。また、第１発光部および第２発光部を積層することによって、従来の隣接する素子間を内部配線により接続する構造と異なり、内部配線が不要になるので、構造を簡素化することができる。
【００１０】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部および第２発光部は、それぞれ、ｐｎ接合を含み、第１発光部と第２発光部とは、電極を介して積層されている。このように構成すれば、ｐｎ接合を有する第１発光部とｐｎ接合を有する第２発光部とを電気的に直列に接続することができるので、容易に、低い動作電流で発光層を駆動することができる。
【００１１】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部は、第１発光層の表面側に位置する第１表面電極と、第１発光層の裏面側に位置する第１裏面電極とを含み、第２発光部は、第２発光層の表面側に位置する第２表面電極と、第２発光層の裏面側に位置する第２裏面電極とを含み、第１発光部と第２発光部とは、第１発光部の第１裏面電極と第２発光部の第２表面電極とが接触するように積層されている。このように構成すれば、容易に、第１発光部と第２発光部とを、第１裏面電極および第２表面電極を介して積層することができる。
【００１２】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部と第２発光部とは、電気的に直列に接続されている。このように構成すれば、発光ダイオード素子において、動作電流を低減することができるので、電流による発熱を少なくすることができる。
【００１３】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光層および第２発光層は、半導体層を含み、第１発光層を構成する半導体層の結晶方位と、第２発光層を構成する半導体層の結晶方位とは、実質的に一致している。このように構成すれば、第１発光部と第２発光部とを積層した後、へき開などにより、容易に、各積層型発光ダイオード素子に分割することができる。
【００１４】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部は、第１発光層の裏面側に位置するとともに、第１裏面電極がその裏面上に形成される透光性の第１導電性基板を含み、第２発光部は、第２発光層の裏面側に位置するとともに、第２裏面電極がその裏面上に形成される透光性の第２導電性基板を含む。このように構成すれば、上記一の局面による第１発光部および第２発光部の側面からの光の出射によって、第１導電性基板および第２導電性基板による遮光および光の吸収を低減することができるので、容易に、光の取り出し効率の低下を抑制することができる。また、このように構成すれば、本発明を、導電性基板を用いた発光ダイオード素子に容易に適用することができる。
【００１５】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１基板の裏面および第２基板の裏面は、凹凸形状を有する。このように構成すれば、凹凸形状による反射によって、光の出射面への入射角度が変化するので、光の取り出し効率を高めることができる。
【００１６】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部の発光波長と、第２発光部の発光波長とは、実質的に等しい。このように構成すれば、同一波長の高輝度の積層型発光ダイオード素子を得ることができる。
【００１７】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部の表面、裏面、第２発光部の表面および裏面以外の面で、光の出射面以外の少なくとも一部に形成された反射膜をさらに備える。このように構成すれば、反射膜により光の出射面からの光の取り出し効率を向上させることができる。
【００１８】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部の表面および裏面と、第２発光部の表面および裏面とは、長辺と短辺との長さの異なる平行四辺形の形状を有し、出射面の１辺は、長辺により構成される。このように構成すれば、光の出射面の面積を大きくすることができる。また、平行四辺形の短辺の長さが光の出射する方向の長さになるので、発光素子内での光の伝搬する距離を短くすることができる。これによって、光の発光層での再吸収や、光の電極および基板での吸収を低減することができるので、光の取り出し効率を向上させることができる。
【００１９】
上記一の局面による積層型発光ダイオード素子において、好ましくは、第１発光部および第２発光部の出射面でない側面が、頂点が直角でない平行四辺形の形状を有する。このように構成すれば、発光ダイオード素子内での電極および基板による光の反射により、光の出射面への入射角度が変化するので、光の出射面への入射角度が変化しない頂点が直角な平行四辺形（長方形）の形状に比べて、光の取り出し効率を向上させることができる。
【００２０】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００２１】
（第１実施形態）
図１は、本発明の第１実施形態による積層型発光ダイオード素子の概略構成を示した斜視図であり、図２は、図１に示した第１実施形態による積層型発光ダイオード素子の詳細構造を示した断面図である。
【００２２】
図１および図２を参照して、この第１実施形態による積層型発光ダイオード素子では、同じ発光波長を有する３つのｐｎ接合を有する発光ダイオード素子１０ａ、１０ｂおよび１０ｃが積層されることによって形成されている。発光ダイオード素子１０ａは、ｐ側電極８ａおよびｎ側電極９ａを有する。発光ダイオード素子１０ｂは、ｐ側電極８ｂおよびｎ側電極９ｂを有する。発光ダイオード素子１０ｃは、ｐ側電極８ｃおよびｎ側電極９ｃを有する。なお、発光ダイオード素子１０ａ、１０ｂおよび１０ｃは、本発明の「第１発光部」または「第２発光部」の一例である。
【００２３】
そして、発光ダイオード素子１０ｃ上には、発光ダイオード素子１０ｃのｐ側電極８ｃおよび発光ダイオード素子１０ｂのｎ側電極９ｂを介して、発光ダイオード素子１０ｂが積層されている。また、発光ダイオード素子１０ｂ上には、発光ダイオード素子１０ｂのｐ側電極８ｂおよび発光ダイオード素子１０ａのｎ側電極９ａを介して、発光ダイオード素子１０ａが積層されている。
【００２４】
ここで、第１実施形態による積層型発光ダイオード素子では、積層された３つの発光ダイオード素子１０ａ、１０ｂおよび１０ｃの上面または下面ではなく側面（出射面２５）から光が出射される。また、図１に示した第１実施形態による積層型発光ダイオード素子では、発光部の裏面２５１は、長辺２５３と短辺２５２との長さの異なる平行四辺形（長方形）で構成されており、その長辺２５３により光の出射面２５の１辺が構成されている。
【００２５】
また、積層された発光ダイオード素子１０ａ、１０ｂおよび１０ｃの光の出射面２５以外の２つの側面には、それぞれ、反射膜２１および２２が形成されている。この反射膜２１および２２は、ＳｉＯ2膜、ＳｉＮ膜またはＴｉＯ2膜などの絶縁膜からなる誘電体多層膜により構成されている。ここで、誘電体の各層の膜厚は、各層の屈折率をｎ、発光波長をλとすると、λ／（４ｎ）付近に設定することが好ましい。
【００２６】
次に、図２を参照して、第１実施形態による積層型発光ダイオード素子の詳細構造について説明する。まず、発光ダイオード素子１０ａの構造について説明する。発光ダイオード素子１０ａでは、約８０μｍ〜約１２０μｍの厚みを有するｎ型ＧａＮ基板１ａ上に、約５μｍの厚みを有する単結晶のＳｉドープＧａＮからなるｎ型層２が形成されている。ｎ型層２上には、約０．１５μｍの厚みを有する単結晶のＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層３が形成されている。ｎ型クラッド層３上には、約５ｎｍの厚みを有する単結晶のアンドープＧａＮからなる障壁層４ａ（６層）と約５ｎｍの厚みを有する単結晶のアンドープＧａ0.9Ｉｎ0.1Ｎからなる井戸層４ｂ（５層）とを交互に積層したＭＱＷ（Ｍｕｌｔｉｐｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ：多重量子井戸）構造を有する発光層４が形成されている。なお、ｎ型ＧａＮ基板１ａは、発光波長に対して略透明であるが、特に、酸素ドープｎ型ＧａＮ基板を用いた場合には若干の吸収がある。
【００２７】
発光層４上には、約１０ｎｍの厚みを有する単結晶のアンドープＧａＮからなる保護層５が形成されている。保護層５上には、約０．１５μｍの厚みを有する単結晶のＭｇドープＡｌ0.1Ｇａ0.9Ｎからなるｐ型クラッド層６が形成されている。ｐ型クラッド層６上には、約０．３μｍの厚みを有するＭｇドープＧａ0.95Ｉｎ0.05Ｎからなるｐ型コンタクト層７が形成されている。
【００２８】
ｐ型コンタクト層７上のほぼ全面には、下から上に向かって、約２ｎｍの厚みを有するＰｄ膜からなる透光性のオーミック電極、約２００ｎｍの厚みを有するＩＴＯ膜からなる酸化物透明電極膜、約１μｍの厚みを有するＡｇ膜からなる金属反射膜、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｐ側電極８ａが形成されている。Ｐｄ膜からなるオーミック電極は、厚みが約２ｎｍと薄いので、光の吸収が小さくなる。また、ＩＴＯ膜からなる酸化物透明電極膜は光の吸収が小さい。さらに、透光性のオーミック電極と金属反射膜との間に酸化物透明電極を有することにより、透光性のオーミック電極との反応による金属反射膜の反射率の低下が抑制される。また、Ａｇ膜からなる金属反射膜は、反射率が高いので、Ａｕ−Ｓｎからなるパッド金属膜による光の吸収を低減することができる。また、Ｐｔ膜からなるバリア金属膜は、金属反射膜とパッド金属膜との反応を抑制するので、金属反射膜の反射率の低下が抑制される。パッド金属膜は、融着しやすい金属であるＡｕ−Ｓｎ膜からなる。
【００２９】
ｎ型ＧａＮ基板１ａの裏面には、約０．１μｍ〜約１０μｍの深さと、約０．１μｍ〜約１０μｍの幅とを有する凹凸形状が形成されている。
【００３０】
このｎ型ＧａＮ基板１ａの裏面の凹凸形状のほぼ全面を覆うように、裏面に近い側から、約１μｍの厚みを有するＡｇ膜からなるオーミック電極、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｎ側電極９ａが形成されている。ここで、Ａｇからなるオーミック電極は、金属反射膜としての機能も有する。また、バリア金属膜はオーミック電極とパッド金属膜との反応を抑制するので、金属反射膜の反射率の低下が抑制される。
【００３１】
なお、発光ダイオード素子１０ｂおよび１０ｃは、基本的に上記した発光ダイオード素子１０ａと同様の組成および膜厚を有する各層および各電極を含んでいる。ただし、発光ダイオード素子１０ｂおよび１０ｃのｎ型ＧａＮ基板１ｂおよび１ｃは、発光ダイオード素子１０ａのｎ型ＧａＮ基板１ａの厚み（約８０μｍ〜約１２０μｍ）よりも小さい厚み（約２０μｍ〜約６０μｍ）を有する。
【００３２】
第１実施形態では、上記のように、ｐｎ接合を有する３つの発光ダイオード素子１０ａ、１０ｂおよび１０ｃを、各電極８ｂ、９ａ、８ｃおよび９ｂを介して積層するとともに、発光ダイオード素子１０ａ、１０ｂおよび１０ｃの側面を光の出射面２５とすることによって、基板や電極による遮光および光の吸収を低減することができるので、光の取り出し効率の低下を抑制することができる。また、発光ダイオード素子１０ａ、１０ｂおよび１０ｃを積層することによって、１つの発光素子のみを有する構造に比べて、動作電流を低減することができる。これにより、電流による発熱が少なくなるので、エネルギ効率を向上させることができる。
【００３３】
また、第１実施形態では、ｐｎ接合を有する３つの発光ダイオード素子１０ａ、１０ｂおよび１０ｃを、各電極８ｂ、９ａ、８ｃおよび９ｂを介して積層することによって、従来の隣接する素子間を内部配線により接続する構造と異なり、内部配線が不要になるので、構造を簡素化することができる。
【００３４】
また、第１実施形態では、ｎ型ＧａＮ基板１ａ、１ｂおよび１ｃの裏面を凹凸形状に形成することによって、その凹凸形状による反射により光の出射面２５への入射角度が変化するので、光の取り出し効率を高めることができる。
【００３５】
また、第１実施形態では、積層型発光ダイオード素子の表面および裏面以外の面で、光の出射面２５以外の２つの面に反射膜２１および２２を設けることによって、その反射膜２１および２２により光の出射面２５からの光の取り出し効率を向上させることができる。
【００３６】
また、第１実施形態では、発光部の裏面２５１は、長辺２５３と短辺２５２との長さの異なる平行四辺形（長方形）で構成されており、その長辺２５３が光の出射面２５の１辺を構成することによって、光の出射面２５の面積を大きくすることができる。また、平行四辺形（長方形）の短辺２５２の長さが光の出射する方向の長さになるので、発光素子内での光の伝播する距離を短くすることができる。これによっても、光の取り出し効率を向上させることができる。
【００３７】
また、第１実施形態の積層構造は、導電性基板としてのｎ型ＧａＮ基板１ａ、１ｂおよび１ｃを用いた発光ダイオード素子１０ａ、１０ｂおよび１０ｃに容易に適用することができる。
【００３８】
図３〜図６は、第１実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図２〜図６を参照して、第１実施形態による積層型発光ダイオード素子の製造プロセスについて説明する。
【００３９】
まず、図３に示すように、酸素ドープやＳｉドープなどが施された（０００１）Ｇａ面を有する約２００μｍ〜約４００μｍの厚みのｎ型ＧａＮ基板１を準備する。そして、ＭＯＶＰＥ法を用いて、ｎ型ＧａＮ基板１上に、窒化物系半導体からなる各層２〜７を形成する。
【００４０】
具体的には、ｎ型ＧａＮ基板１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約５０％）、原料ガスとしてＮＨ3およびＴＭＧａ、ドーパントガスとしてＳｉＨ4を用いて、ｎ型ＧａＮ基板１の（０００１）Ｇａ面上に、単結晶のＳｉドープＧａＮからなるｎ型層２を、約３μｍ／ｈの成長速度で約５μｍの厚みに成長させる。その後、ｎ型ＧａＮ基板１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＳｉＨ4を用いて、ｎ型層２上に、単結晶のＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層３を約３μｍ／ｈの成長速度で約０．１５μｍの厚みに成長させる。
【００４１】
次に、ｎ型ＧａＮ基板１を単結晶成長温度である約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約５％）、原料ガスとしてＮＨ3、ＴＥＧａ（トリエチルガリウム）、ＴＭＩｎを用いて、ｎ型クラッド層３上に、単結晶のアンドープＧａＮからなる約５ｎｍの厚みの障壁層４ａ（６層）と、単結晶のアンドープＧａ0.9Ｉｎ0.1Ｎからなる約６ｎｍの厚みの井戸層４ｂ（５層）とを交互に成長させることによって、ＭＱＷ構造を有する発光層４を約０．４ｎｍ／ｓの成長速度で成長させる。さらに連続して、単結晶のアンドープＧａＮからなる保護層５を約０．４ｎｍ／ｓの成長速度で約１０ｎｍの厚みに成長させる。
【００４２】
その後、ｎ型ＧａＮ基板１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＣｐ2Ｍｇを用いて、保護層５上に、単結晶のＭｇドープＡｌ0.1Ｇａ0.9Ｎからなるｐ型クラッド層６を約３μｍ／ｈの成長速度で約０．１５μｍの厚みに成長させる。
【００４３】
次に、ｎ型ＧａＮ基板１を、単結晶成長温度である約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約５％）、原料ガスとしてＮＨ3、ＴＥＧａ、ＴＭＩｎ、ドーパントガスとしてＣｐ2Ｍｇを用いて、ｐ型クラッド層６上に、ＭｇドープＧａ0.95Ｉｎ0.05Ｎからなるｐ型コンタクト層７を、約３μｍ／ｈの成長速度で約０．３μｍの厚みに成長させる。
【００４４】
なお、上記ｐ型クラッド層６およびｐ型コンタクト層７を結晶成長させる際に、キャリアガスの水素組成を低く（約１％〜約５％）することによって、Ｎ2雰囲気中で熱処理することなく、Ｍｇドーパントを活性化することができる。これにより、Ｎ2雰囲気中で熱処理を行うことなく、高キャリア濃度のｐ型半導体層を得ることができる。
【００４５】
次に、ｎ型ＧａＮ基板１の裏面を、ｎ型ＧａＮ基板１の厚みが約８０μｍ〜約１２０μｍになるまで研磨またはエッチングを行う。さらに研磨またはエッチングを行うことによって、図４に示すように、約０．１μｍ〜約１０μｍの深さと約０．１μｍ〜約１０μｍの幅とを有する凹凸形状の裏面を含むｎ型ＧａＮ基板１ａを形成する。
【００４６】
次に、図５に示すように、真空蒸着法を用いて、ｐ型コンタクト層７上のほぼ全面に、下から上に向かって、約２ｎｍの厚みを有するＰｄ膜からなるオーミック電極、約２００ｎｍの厚みを有するＩＴＯ膜からなる酸化物透明電極膜、約１μｍの厚みを有するＡｇ膜からなる金属反射膜、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜を順次積層することによって、ｐ側電極８ａを形成する。また、ｎ型ＧａＮ基板１ａの裏面のほぼ全面を覆うように、真空蒸着法を用いて、裏面に近い側から、約１μｍの厚みを有するＡｇ膜からなるオーミック電極、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜を順次積層することによって、ｎ側電極９ａを形成する。
【００４７】
このようにして、図５に示したような形状を有する１つ目の発光ダイオード素子１０ａを形成した後、図３に示した製造プロセスを用いて２つ目の発光ダイオード素子１０ｂを形成した基板を用意する。そして、その２つ目の発光ダイオード素子１０ｂの上面上にｐ側電極８ｂを形成した後、図６に示すように、発光ダイオード素子１０ａと１０ｂとの面内の結晶方位が一致するように、１つ目の発光ダイオード素子１０ａの裏面に２つ目の発光ダイオード素子１０ｂの表面が対向する向きに貼り合わせる。この場合、真空中や窒素・アルゴンなどの不活性ガス中や水素・ハイニガスなどの還元性ガス中で貼り合わせるのが、電極の酸化を防ぐために好ましい。
【００４８】
その後、２つ目の発光ダイオード素子１０ｂの裏面を、ｎ型ＧａＮ基板１ｂの厚みが約２０μｍ〜約６０μｍになるまで研磨またはエッチングを施す。さらに、研磨またはエッチングを用いてｎ型ＧａＮ基板１ｂの裏面に、約０．１μｍ〜約１０μｍの深さと約０．１μｍ〜約１０μｍの幅とを有する凹凸形状を形成する。その後、その２つ目の発光ダイオード素子１０ｂのｎ型ＧａＮ基板１ｂの裏面に、ｎ側電極９ｂを形成する。
【００４９】
さらに、同様にして、２つ目の発光ダイオード素子１０ｂの裏面に、図２に示したように、約２０μｍ〜約６０μｍの厚みのｎ型ＧａＮ基板１ｃを有する３つ目の発光ダイオード素子１０ｃを、発光ダイオード素子１０ｂと１０ｃとの面内の結晶方位が一致するように貼り合わせる。
【００５０】
なお、３つ目の発光ダイオード素子１０ｃの裏面も凹凸形状に形成する。そのｎ型ＧａＮ基板１ｃの凹凸形状の裏面に、ｎ側電極９ｃを形成する。
【００５１】
その後、電極を形成した面の平面形状が、長辺２ｍｍ、短辺１５０μｍの長方形の形状で直方体になるように、ダイシングなどにより各素子に分割する。具体的には、まず、図２に示した基板を幅２ｍｍのバー状に分割する。その後、光の出射面２５の側面となる両面に、ＳｉＯ2、ＳｉＮ、ＴｉＯ2膜などの絶縁膜からなる誘電体多層膜により構成される反射膜２１および２２を形成する。その後、バー状の素子を約１５０μｍの幅に、ダイシングやレーザスクライブを用いて分割する。これにより、図１に示したような第１実施形態による積層型発光ダイオード素子が形成される。
【００５２】
なお、図１に示した第１実施形態による積層型発光ダイオード素子からなるチップは、次のようにして組み立てられる。まず、一例としては、図７に示すように、一方の端子１０１の側面の平坦部に、チップの光の出射面が端子のリード１０１ａ、１０２ａと反対側になるようにチップを半田１０４を介してダイボンドした後、ボンディングワイヤ１０３によって他方の端子１０２に接続する。なお、図７では、チップの反射膜２１を一部を省略して示している。
【００５３】
また、他の例としては、図８に示すように、積層型発光ダイオード素子からなるチップに端子１１１および１１２を半田１１４を介して融着した後、図９および図１０に示すように、光の出射面２５のみが露出するように、熱伝導性樹脂１１３によりモールドする。なお、図８、９はチップを光の出射面の方から見た図である。
【００５４】
第１実施形態の製造プロセスでは、上記のように３つの発光ダイオード素子１０ａ〜１０ｃの結晶方位が一致するように積層することによって、へき開などを用いて容易に個々の積層型発光素子に分割することができる。
【００５５】
また、１つ目の発光ダイオード素子１０ａのｎ型ＧａＮ基板１ａの厚みを、２つ目および３つ目の発光ダイオード素子１０ｂおよび１０ｃのｎ型ＧａＮ基板１ｂおよび１ｃの厚みよりも厚く形成することによって、厚みの大きいｎ型ＧａＮ基板１ａにより、貼り合わせ時のハンドリングを容易にすることができる。また、ｎ型ＧａＮ基板１ｂおよび１ｃの小さい厚みにより、積層型発光素子全体の厚みを小さくすることができるので、各素子に分割することが容易になる。
【００５６】
（第２実施形態）
図１１は、本発明の第２実施形態による積層型発光ダイオード素子の概略構成を示した斜視図である。図１２は、図１１に示した第２実施形態による積層型発光素子の詳細構造を示した断面図である。図１１および図１２を参照して、この第２実施形態では、上記第１実施形態と異なり、発光素子の側面が、頂点が直角でない平行四辺形の形状を有するなどの特徴点を含む積層型発光ダイオード素子について説明する。
【００５７】
まず、図１１を参照して、この第２実施形態による積層型発光ダイオード素子では、支持基板５０に、５つの発光ダイオード素子３０ａ、３０ｂ、３０ｃ、３０ｄおよび３０ｅが積層するように形成されている。なお、発光ダイオード素子３０ａ、３０ｂ、３０ｃ、３０ｄおよび３０ｅは、本発明の「第１発光部」または「第２発光部」の一例である。支持基板５０の表面および裏面には、それぞれ電極５１および５２が形成されている。発光ダイオード素子３０ａの表面には、ｐ側電極４２ａが形成されており、裏面には、ｎ側電極４３ａが形成されている。発光ダイオード素子３０ｂの表面には、ｐ側電極４２ｂが形成されており、裏面には、ｎ側電極４３ｂが形成されている。また、発光ダイオード素子３０ｃの表面には、ｐ側電極４２ｃが形成されており、裏面には、ｎ側電極４３ｃが形成されている。発光ダイオード素子３０ｄの表面には、ｐ側電極４２ｄが形成されており、裏面には、ｎ側電極４３ｄが形成されている。また、発光ダイオード素子３０ｅの表面には、ｐ側電極４２ｅが形成されており、裏面には、ｎ側電極４３ｅが形成されている。
【００５８】
１つ目の発光ダイオード素子３０ａは、支持基板５０に対して、支持基板５０の電極５２および発光ダイオード素子３０ａのｐ側電極４２ａを介して積層されている。また、２つ目の発光ダイオード素子３０ｂは、１つ目の発光ダイオード素子３０ａに対して、１つ目の発光ダイオード素子３０ａのｎ側電極４３ａおよび２つ目の発光ダイオード素子３０ｂのｐ側電極４２ｂを介して積層されている。また、３つ目の発光ダイオード素子３０ｃは、２つ目の発光ダイオード素子３０ｂに対して、２つ目の発光ダイオード素子３０ｂのｎ側電極４３ｂおよび３つ目の発光ダイオード素子３０ｃのｐ側電極４２ｃを介して積層されている。また、４つ目の発光ダイオード素子３０ｄは、３つ目の発光ダイオード素子３０ｃに対して、３つ目の発光ダイオード素子３０ｃのｎ側電極４３ｃおよび４つ目の発光ダイオード素子３０ｄのｐ側電極４２ｄを介して積層されている。また、５つ目の発光ダイオード素子３０ｅは、４つ目の発光ダイオード素子３０ｄに対して、４つ目の発光ダイオード素子３０ｄのｎ側電極４３ｄおよび５つ目の発光ダイオード素子３０ｅのｐ側電極４２ｅを介して積層されている。
【００５９】
ここで、第２実施形態による積層型発光ダイオード素子では、図１１に示すように、積層された５つの発光ダイオード素子３０ａ〜３０ｅの側面（出射面４５）から光が出射される。また、第２実施形態による積層型発光ダイオード素子の光の出射面４５でない側面は、頂点の角度αが直角でない（約７０°）平行四辺形の形状を有するように形成されている。また、光の出射面４５と対向する面には、ＳｉＯ2膜、ＳｉＮ膜、ＴｉＯ2膜などの絶縁膜からなる誘電体多層膜により構成される反射膜６１が形成されている。
【００６０】
次に、図１２を参照して、第２実施形態による積層型発光ダイオード素子の詳細構造について説明する。この第２実施形態による積層型発光ダイオード素子では、ｐ型のダイヤモンド基板、ｎ型ＳｉＣ基板または多結晶のｎ型ＡｌＮなどの導電性でかつ熱伝導性がよい材料からなる約２００μｍ〜約１ｍｍの厚みを有する支持基板５０が設けられている。その支持基板５０の表面および裏面には、それぞれ電極５１および５２が形成されている。そして、支持基板５０に対して、５つの発光ダイオード素子３０ａ〜３０ｅが積層されている。
【００６１】
１つ目の発光ダイオード素子３０ａは、図１２に示すように、約５μｍの厚みを有する単結晶のＳｉドープＧａＮからなるｎ型層３４上に、約４０ｎｍの厚みを有するＳｉドープＡｌ0.2Ｇａ0.8Ｎからなる層と約４０ｎｍの厚みを有する単結晶のＳｉドープＧａＮからなる層とがそれぞれ交互に１０層ずつ積層されたｎ型多層反射膜３５が形成されている。ｎ型多層反射膜３５上には、約０．１５μｍの厚みを有する単結晶のＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層３６が形成されている。
【００６２】
ｎ型クラッド層３６上には、約５ｎｍの厚みを有する単結晶のアンドープＧａ0.9Ｉｎ0.1Ｎからなる井戸層により構成されるＳＱＷ（Ｓｉｎｇｌｅ Ｑｕａｎｔｕｍ Ｗｅｌｌ：単一量子井戸）構造の発光層３７が形成されている。発光層３７上には、約１０ｎｍの厚みを有する単結晶のアンドープＧａＮからなる保護層３８が形成されている。
【００６３】
保護層３８上には、約０．１５μｍの厚みを有する単結晶のＭｇドープＡｌ0.1Ｇａ0.9Ｎからなるｐ型クラッド層３９が形成されている。ｐ型クラッド層３９上には、約４０ｎｍの厚みを有する単結晶のＭｇドープＡｌ0.2Ｇａ0.8Ｎ層と、約４０ｎｍの厚みを有する単結晶のＭｇドープＧａＮ層とをそれぞれ交互に１０層ずつ積層したｐ型多層反射膜４０が形成されている。ｐ型多層反射膜４０上には、約０．３μｍの厚みを有するアンドープＧａ0.95Ｉｎ0.05Ｎからなるｐ側コンタクト層４１が形成されている。ｐ側コンタクト層４１上には、下から上に向かって、約２ｎｍの厚みを有するＰｄ膜からなるオーミック電極、約２００ｎｍの厚みを有するＩＴＯ膜からなる酸化物透明電極膜、約１μｍの厚みを有するＡｇ膜からなる金属反射膜、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｐ側電極４２ａが形成されている。また、ｎ型層３４の裏面には、裏面に近い側から、約１μｍの厚みを有するＡｇ膜からなるオーミック電極、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｎ側電極４３ａが形成されている。
【００６４】
このようにして、１つ目の発光ダイオード素子３０ａが形成されている。
【００６５】
また、発光ダイオード素子３０ａ〜３０ｅが積層された積層型発光ダイオード素子の出射面４５と対向する面上には、反射膜６１が形成されている。
【００６６】
なお、他の４つの発光ダイオード素子３０ｂ〜３０ｅも、発光ダイオード素子３０ａと同様の組成および膜厚を有する各層および各電極を備えている。
【００６７】
第２実施形態では、上記のように、５つの発光ダイオード素子３０ａ〜３０ｅを導電性の支持基板５０に対して積層するとともに、発光ダイオード素子３０ａ〜３０ｅの表面および裏面ではなく側面を出射面４５とすることによって、基板や電極による遮光および光の吸収を低減することができるので、光の取り出し効率の低下を抑制することができる。また、５つの発光ダイオード素子３０ａ〜３０ｅを積層することによって、１つの発光素子のみを有する構造に比べて、動作電流を低減することができる。これにより、電流による発熱が少なくなるので、エネルギ効率を向上させることができる。
【００６８】
また、第２実施形態では、発光部３０ｃの表面側は、長辺４５４と短辺４５５との長さの異なる平行四辺形（長方形）で構成されており、その長辺４５４が発光部３０ｃの光の出射面（光の出射面４５の一部）の１辺を構成することによって、発光部３０ｃの光の出射面の面積を大きくすることができる。また、平行四辺形（長方形）の短辺４５５の長さが光の出射する方向の長さになるので、発光素子内での光の伝播する距離を短くすることができる。これによっても、光の取り出し効率を向上させることができる。
【００６９】
また、第２実施形態では、頂点の角度αが直角でない平行四辺形の形状に側面形状を形成することによって、積層型発光ダイオード素子内での電極および基板による光の反射により光の出射面４５の入射角度が変化するので、光の出射面への入射角度が変化しない頂点が直角の平行四辺形形状に比べて、光の取り出し効率を向上させることができる。
【００７０】
なお、第２実施形態のその他の効果は上記第１実施形態と同様である。
【００７１】
図１３〜図１６は、本発明の第２実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図１２〜図１６を参照して、第２実施形態による積層型発光ダイオード素子の製造プロセスについて説明する。
【００７２】
まず、図１３に示すように、（１１１）Ｇａ面を有するＧａＰ基板、（１１１）Ｇａ面を有するＧａＡｓ基板、または、（１１１）面を有するＳｉ基板などからなる基板３１上に、ストライプ状の開口部、または、六角形や円形の点在する開口部を有するＳｉＯ2膜またはＳｉＮx膜などからなる選択成長マスク３２を形成する。以下、ＭＯＶＰＥ法を用いて、窒化物系半導体からなる各層３３〜４１を形成する。具体的には、約４００℃〜約７００℃の温度条件下で、原料ガスとして、ＮＨ3およびＴＭＧａまたはＴＭＡｌ、ドーパントガスとしてＳｉＨ4を用いて、非単結晶のＧａＮやＡｌＧａＮやＡｌＮからなるＳｉドープ低温バッファ層３３を約１０ｎｍ〜約５０ｎｍの厚みに成長させる。
【００７３】
その後、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約５０％）、原料ガスとしてＮＨ3およびＴＭＧａ、ドーパントガスとしてＳｉＨ4を用いて、基板３１上に、約５μｍの厚みを有する単結晶のＳｉドープＧａＮからなるｎ型層３４を約３μｍ／ｈの成長速度で成長させる。その後、基板３１を単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態にして、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＳｉＨ4を用いて、ｎ型層３４上に、約４０ｎｍの厚みを有する単結晶のＳｉドープＡｌ0.2Ｇａ0.8Ｎ層と、約４０ｎｍの厚みを有する単結晶のＳｉドープＧａＮ層とをそれぞれ交互に１０層ずつ約３μｍ／ｈの成長速度で成長させることによりｎ型多層反射膜３５を形成する。
【００７４】
その後、基板３１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＳｉＨ4を用いて、ｎ型多層反射膜３５上に、約０．１５μｍの厚みを有する単結晶のＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型クラッド層３６を約３μｍ／ｈの成長速度で成長させる。
【００７５】
次に、基板３１を、単結晶成長温度である約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態にして、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約５％）、原料ガスとしてＮＨ3、ＴＥＧａ、ＴＭＩｎを用いて、ｎ型クラッド層３６上に、約５ｎｍの厚みの単結晶のアンドープＧａ0.9Ｉｎ0.1Ｎからなる井戸層３４を成長させることにより、ＳＱＷ構造を有する発光層３７を約０．４ｎｍ／ｓの成長速度で成長させる。さらに連続して、約１０ｎｍの厚みを有する単結晶のアンドープＧａＮからなる保護層３８を約０．４ｎｍ／ｓの成長速度で成長させる。
【００７６】
その後、基板３１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態にして、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＣｐ2Ｍｇを用いて、保護層３８上に、約０．１５μｍの厚みを有する単結晶のＭｇドープＡｌ0.1Ｇａ0.9Ｎからなるｐ型クラッド層３９を約３μｍ／ｈの成長速度で成長させる。その後、基板３１を、単結晶成長温度である約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態にして、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約３％）、原料ガスとしてＮＨ3、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてＣｐ2Ｍｇを用いて、ｐ型クラッド層３９上に、単結晶の約４０ｎｍの厚みのＭｇドープＡｌ0.2Ｇａ0.8Ｎ層と、単結晶の約４０ｎｍの厚みのＭｇドープＧａＮ層とをそれぞれ交互に１０層ずつ約３μｍ／ｈの成長速度で成長させることによって、ｐ型多層反射膜４０を形成する。
【００７７】
なお、ｎ型多層反射膜３５とｐ側多層反射膜４０とを構成する各層の膜厚は各層の屈折率をｍ、発光波長をλとすると、λ／（４ｍ）付近に設定するのが好ましい。発光層３７を挟むようにｎ型多層反射膜３５とｐ型多層反射膜４０を形成することによって、光はｎ型多層反射膜３５とｐ型多層反射膜４０の間で反射を繰り返しやすくなる。したがって、電極に当たる光が減少するので、電極による光の吸収を低減することができる。これにより、光の取り出し効率を向上することができる。
【００７８】
なお、ｐ型クラッド層３９およびｐ型多層反射膜４０を結晶成長する際に、キャリアガスの水素組成を低く（約１％〜約３％）することによって、Ｎ2雰囲気中で熱処理することなく、Ｍｇドーパントを活性化することができる。これにより、Ｎ2雰囲気中で熱処理を施すことなく、高キャリア濃度のｐ型半導体層を得ることができる。
【００７９】
次に、基板３１を、単結晶成長温度である約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態で、キャリアガスとしてＨ2およびＮ2（Ｈ2の含有率は約１％〜約５％）、原料ガスとしてＮＨ3、ＴＥＧａ、ＴＭＩｎを用いて、ｐ型多層反射膜４０上に、約０．３μｍの厚みを有するアンドープＧａ0.95Ｉｎ0.05Ｎからなるｐ側コンタクト層４１を約３μｍ／ｈの成長速度で成長させる。
【００８０】
その後、基板３１を、約４００℃〜約９００℃（たとえば、約８００℃）のアニール温度に保持した状態で、成長装置内をＮ2雰囲気にして、窒化物半導体をアニール処理する。これにより、窒化物半導体中の水素濃度を、約５×１０18ｃｍ-3以下に低下させる。その後、Ｃｐ2Ｍｇを、Ｎ2をキャリアガスとして流し、主としてｐ側コンタクト層４１中にＭｇを約１×１０18ｃｍ-3〜約１×１０19ｃｍ-3だけ拡散させることによって、ｐ側コンタクト層４１をｐ型化する。
【００８１】
この後、ｐ型のダイヤモンド基板、ｎ型のＳｉＣ基板または多結晶のｎ型ＡｌＮ基板などからなる支持基板５０を準備する。そして、図１４に示すように、ｐ側コンタクト層４１上に、下から上に向かって、真空蒸着法により、約２ｎｍの厚みを有するＰｄ膜からなるオーミック電極、約２００ｎｍの厚みを有するＩＴＯ膜からなる酸化物透明電極膜、約１μｍの厚みを有するＡｇ膜からなる金属反射膜、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜を順次積層することによって、ｐ側電極４２を形成する。また、支持基板５０の表面および裏面に、それぞれ電極５１および５２を形成する。その後、基板３１の表面側のｐ側電極４２を支持基板５０の電極５２側に貼り合わせる。この場合、支持基板５０と、発光ダイオード素子３０ａとの形状がほぼ等しいことが好ましい。また、ダイヤモンド基板またはβ−ＳｉＣ基板などの立方晶の支持基板を用いる場合は、支持基板の面方位を（１１１）面とし、支持基板の［１−１０］方向と発光ダイオード素子３０ａの［１−１００］方向が一致するように貼り合わせることが好ましい。あるいは、α−ＳｉＣなどの六方晶の支持基板を用いる場合は、支持基板と発光ダイオード素子３０ａの面内の面方位が一致するように貼り合わせることが好ましい。
【００８２】
この後、発光ダイオード素子３０ａの裏面に位置する基板３１および選択成長マスク３２をウェットエッチングなどにより除去することによって、低温バッファ層３３を露出させる。さらに、裏面をｎ型層３４が露出するまで研磨してもよい。
【００８３】
この後、図１５に示すように、真空蒸着法により、ｎ型層３４の裏面上に、裏面に近い側から、約１μｍの厚みを有するＡｇ膜からなるオーミック電極、約１００ｎｍの厚みを有するＰｔ膜からなるバリア金属膜および約３００ｎｍの厚みを有するＡｕ−Ｓｎ膜からなるパッド金属膜を順次積層することによって、図１５に示すように、ｎ側電極４３ａを形成する。
【００８４】
さらに、図１３と同様の方法を用いて形成された２つ目の発光ダイオード素子３０ｂの表面にｐ側電極４２ｂを形成する。そして、図１６に示すように、１つ目の発光ダイオード素子３０ａのｎ側電極４３ａに対して、２つ目の発光ダイオード素子３０ｂのｐ側電極４２ｂを貼り合わせる。この場合、１つ目の発光ダイオード素子３０ａと２つ目の発光ダイオード素子３０ｂとの結晶方位が一致するように貼り合わせる。この後、２つ目の発光ダイオード素子３０ｂの基板３１および選択成長マスク３２をウェットエッチングにより除去することによって、低温バッファ層３３を露出させる。その後、ｎ型層３４が露出するまで少し研磨してもよい。その後、２つ目の発光ダイオード素子３０ｂの裏面にｎ側電極４３ｂを形成する。さらに、同様にして、２つ目の発光ダイオード素子３０ｂの裏面に、３つ目の発光ダイオード素子３０ｃ、４つ目の発光ダイオード素子３０ｄおよび５つ目の発光ダイオード素子３０ｅを順次貼り合わせることによって、図１２に示したような構造が得られる。
【００８５】
なお、５つの発光ダイオード素子３０ａ〜３０ｅは、ほぼ同じ発光波長スペクトルを有しているとともに、ほぼ同じ形状を有している。
【００８６】
この後、素子を、平行六面体になるようにダイシングなどにより分割する。具体的には、電極を形成した面の平面形状が、約１ｍｍの長辺と約２００μｍの短辺とを有する長方形形状になるように分割する。また、光の出射面４５の形状が、約１ｍｍの長辺を有する長方形形状になるように分割する。さらに、光の出射面４５と電極を形成した面のなす角度α（図１１参照）が、約７０°になるように分割する。より詳細には、まず、素子を約２００μｍの幅を有するバー状に、ダイシングやレーザスクライブを用いて分割する。この場合、光の出射面４５と電極を形成した面のなす角度αが約７０°になるようにする。分割後、光の出射面４５と反対側の面に、ＳｉＯ2、ＳｉＮ、ＴｉＯ2膜などの絶縁膜からなる誘電体多層膜により構成される反射膜６１を形成する。ここで、誘電体の各層の膜厚は、各層の屈折率をｎ、発光波長をλとすると、λ／（４ｎ）付近に設定することが好ましい。その後、バー状の素子を約１ｍｍ幅に分割する。これにより、図１１に示したような形状の第２実施形態による積層型発光ダイオード素子が得られる。
【００８７】
なお、図１１に示した積層型発光ダイオード素子からなるチップは、次のようにして組み立てられる。まず、一例としては、図１７に示すように、端子１０１の側面の平坦部に、チップの光の出射面が端子のリード１０１ａ、１０２ａと反対側になるようにチップを半田１０４を介してダイボンドした後、ボンディングワイヤ１０３により他方の端子１０２に接続する。また、他の例として、図１８に示すように、チップに端子１１１および１１２を半田１１４を介して融着した後、図１９および図２０に示すように、光の出射面４５のみが露出するように、熱伝導性樹脂１１３によりモールドするようにしてもよい。なお、図１８、１９はチップを光の出射面の方から見た図である。
【００８８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００８９】
たとえば、上記第１実施形態では、３つの発光ダイオード素子１０ａ〜１０ｃを積層した例を示すとともに、第２実施形態では５つの発光ダイオード素子３０ａ〜３０ｅを積層した例を示したが、本発明はこれに限らず、積層する発光ダイオード素子の数は、２つ以上であればいくらでもよい。
【００９０】
また、上記実施形態では、窒化物系半導体の各層を、窒化物系半導体の（０００１）面上に積層した例を示したが、本発明はこれに限らず、窒化物系半導体の各層を、窒化物系半導体の他の方向に積層してもよい。たとえば、窒化物系半導体の（１−１００）や（１１−２０）面などの（Ｈ、Ｋ、−Ｈ−Ｋ、０）面上に、窒化物系半導体の各層を積層してもよい。この場合、発光層にピエゾ電場が発生しないので、発光層の発光効率を向上させることができる。また、それぞれの面方位からオフしている基板を用いてもよい。
【００９１】
また、上記実施形態では、発光層として、ＭＱＷ構造またはＳＱＷ構造の発光層を用いたが、本発明はこれに限らず、量子効果を有しない大きい厚みの単層からなる発光層を用いてもよい。
【００９２】
また、上記実施形態では、窒化物系半導体の結晶構造は、ウルツ鉱型構造であってもよいし、閃亜鉛鉱型構造であってもよい。
【００９３】
また、上記第２実施形態では、ＧａＰ基板、ＧａＡｓ基板またはＳｉ基板などからなる基板上に各層を形成した後、その基板を支持基板に貼り付け、その後、上記の基板をウェットエッチングにより除去する例を示したが、本発明はこれに限らず、サファイア基板上に各層を形成した後、そのサファイア基板を支持基板に貼り付け、その後、サファイア基板を研磨により除去するようにしてもよい。
【００９４】
また、上記実施形態では、窒化物系半導体各層の結晶成長を、ＭＯＶＰＥ法を用いて行ったが、本発明はこれに限らず、ＨＶＰＥ法、または、ＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、ＮＨ3、ＳｉＨ4、ＧｅＨ4およびＣｐ2Ｍｇなどを原料ガスとして用いるガスソースＭＢＥ法などを用いて結晶成長を行ってもよい。
【００９５】
上記実施形態では、絶縁性の誘電体多層膜からなる反射膜を用いた例を示したが、本発明はこれに限らず、反射率の高いＡｌ、Ａｇなどの金属からなる反射膜を用いてもよい。なお、この場合、金属からなる反射膜は絶縁膜を介して形成することが好ましい。なお、上記実施形態で用いた絶縁性の誘電体多層膜からなる反射膜は、反射率は低いが短絡しにくいという利点がある。また、反射膜を光の出射面と反対側の面、および、光の出射面の側面となる面の３つの面に形成するようにしてもよい。
【００９６】
また、上記実施形態では、ｐ側電極として、Ｐｄ膜からなるオーミック電極、ＩＴＯ膜からなる酸化物透明電極膜、Ａｇからなる金属反射膜、Ｐｔ膜からなるバリア金属膜およびＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｐ側電極を用いたが、本発明はこれに限らず、他の材料からなるオーミック電極、酸化物透明電極膜、金属反射膜、バリア金属膜およびパッド金属膜が順次積層されたｐ側電極を用いても良い。たとえば、オーミック電極としては、Ｐｄに代えてＮｉ、Ｐｔを用いることが可能である。また、金属反射膜としては、Ａｇに代えてＡｌ、Ｒｈを用いることが可能である。また、バリア金属膜としては、Ｐｔ膜に代えてＴｉ膜などを用いることが可能である。パッド金属膜としては、Ａｕ−Ｓｎに代えてＡｕなどを用いることが可能である。また、下から上に向かって、Ｐｔ膜からなるオーミック電極、Ｐｄ膜からなるバリア金属膜およびＡｕ膜からなるパッド金属膜が順次積層されたｐ側電極を用いてもよい。
【００９７】
また、上記実施形態では、ｎ側電極として、Ａｇ膜からなるオーミック電極、Ｐｔ膜からなるバリア金属膜およびＡｕ−Ｓｎ膜からなるパッド金属膜が順次積層されたｎ側電極を用いたが、本発明はこれに限らず、他の材料からなるオーミック電極、バリア金属膜およびパッド金属膜を用いても良い。たとえば、オーミック電極としては、Ａｇに代えてＡｌを用いることが可能である。また、バリア金属膜としては、Ｐｔに代えてＴｉなどを用いることが可能である。パッド金属膜としては、Ａｕ−Ｓｎに代えてＡｕなどを用いることが可能である。
【００９８】
なお、第２実施形態において、発光層の両側に半導体からなる多層反射膜を形成したが、本発明はこれに限らず、多層反射膜は発光層の片側に形成してもよい。この場合においても、電極による光の吸収を低減する効果を有する。また、第１実施形態に多層反射膜を形成してもよく、この場合にｎ側に多層反射膜を形成することにより、基板による光の吸収を低減する効果を有する。
【図面の簡単な説明】
【図１】本発明の第１実施形態による積層型発光ダイオード素子の概略構成を示した斜視図である。
【図２】図１に示した第１実施形態による積層型発光ダイオード素子の詳細構造を示した断面図である。
【図３】本発明の第１実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図４】本発明の第１実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図５】本発明の第１実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図６】本発明の第１実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図７】第１実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の一例を示した断面図である。
【図８】第１実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の他の例を示した断面図である。
【図９】第１実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の他の例を示した平面図である。
【図１０】図９に示した工程の側面図である。
【図１１】本発明の第２実施形態による積層型発光ダイオード素子の概略構成を示した斜視図である。
【図１２】図１１に示した第２実施形態による積層型発光ダイオード素子の詳細構造を示した断面図である。
【図１３】本発明の第２実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図１４】本発明の第２実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図１５】本発明の第２実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図１６】本発明の第２実施形態による積層型発光ダイオード素子の製造プロセスを説明するための断面図である。
【図１７】第２実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の一例を説明するための断面図である。
【図１８】第２実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の他の例を説明するための平面図である。
【図１９】第２実施形態による積層型発光ダイオード素子からなるチップの組み立て方法の他の例を説明するための平面図である。
【図２０】図１９に示した工程の側面図である。
【符号の説明】
１ａ、１ｂ、１ｃ ｎ型ＧａＮ基板
４ 発光層
８ａ、８ｂ、８ｃ ｐ側電極
９ａ、９ｂ、９ｃ ｎ側電極
１０ａ、１０ｂ、１０ｃ 発光ダイオード素子
２１、２２ 反射膜
３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ 発光ダイオード素子
３７ 発光層
４２ａ〜４２ｅ ｐ側電極
４３ａ〜４３ｅ ｎ側電極
５０ 支持基板
５１、５２ 電極
Claims (10)
- 第１発光層を含む第１発光部と、
前記第１発光部に積層するように形成され、第２発光層を含む第２発光部とを備え、
前記第１発光部および前記第２発光部の側面が光の出射面である、積層型発光ダイオード素子であって、
前記第１発光部および前記第２発光部とは、それぞれ、ｐｎ接合を含み、
前記第１発光部と前記第２発光部とは、電極を介して積層されているとともに、
前記第１発光層および前記第２発光層は、半導体層を含み、
前記第１発光層を構成する半導体層の結晶方位と、前記第２発光層を構成する半導体層の結晶方位とは、実質的に一致している、積層型発光ダイオード素子。 - 前記第１発光部は、前記第１発光層の表面側に位置する第１表面電極と、前記第１発光層の裏面側に位置する第１裏面電極とを含み、
前記第２発光部は、前記第２発光層の表面側に位置する第２表面電極と、前記第２発光層の裏面側に位置する第２裏面電極とを含み、
前記第１発光部と前記第２発光部とは、前記第１発光部の第１裏面電極と前記第２発光部の第２表面電極とが接触するように積層されている、請求項１に記載の積層型発光ダイオード素子。 - 前記第１発光部は、
前記第１発光層の裏面側に位置するとともに、前記第１裏面電極がその裏面上に形成される透光性の第１導電性基板を含み、
前記第２発光部は、
前記第２発光層の裏面側に位置するとともに、前記第２裏面電極がその裏面上に形成される透光性の第２導電性基板を含む、請求項２に記載の積層型発光ダイオード素子。 - 前記第１発光部と前記第２発光部とは、電気的に直列に接続されている、請求項１〜３のいずれか１項に記載の積層型発光ダイオード素子。
- 第１発光層を含む第１発光部と、
前記第１発光部に積層するように形成され、第２発光層を含む第２発光部とを備え、
前記第１発光部および前記第２発光部の側面が光の出射面である、積層型発光ダイオード素子であって、
前記第１発光部は、前記第１発光層の裏面側に位置する透光性の第１導電性基板とを含み、
前記第２発光部は、前記第２発光層の裏面側に位置する透光性の第２導電性基板とを含み、
前記第１導電性基板の裏面および前記第２導電性基板の裏面は、凹凸形状を有する、積層型発光ダイオード素子。 - 前記第１導電性基板の裏面上には、第１裏面電極が形成されると共に、前記第２導電性基板の裏面上には、第２裏面電極が形成される、請求項５に記載の積層型発光ダイオード素子。
- 前記第１発光部の発光波長と、前記第２発光部の発光波長とは、実質的に等しい、請求項１〜６のいずれか１項に記載の積層型発光ダイオード素子。
- 前記第１発光部の表面、裏面、前記第２発光部の表面および裏面以外の面で、前記光の出射面以外の少なくとも一部に形成された反射膜をさらに備える、請求項１〜７のいずれか１項に記載の積層型発光ダイオード素子。
- 前記第１発光部の表面および裏面と、前記第２発光部の表面および裏面とは、長辺と短辺との長さの異なる平行四辺形の形状を有し、前記出射面の１辺は、前記長辺により構成される、請求項１〜８のいずれか１項に記載の積層型発光ダイオード素子。
- 前記第１発光部および前記第２発光部の出射面でない側面が、頂点が直角でない平行四辺形の形状を有する、請求項１〜９のいずれか１項に記載の積層型発光ダイオード素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003066785A JP4155847B2 (ja) | 2003-03-12 | 2003-03-12 | 積層型発光ダイオード素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003066785A JP4155847B2 (ja) | 2003-03-12 | 2003-03-12 | 積層型発光ダイオード素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004281445A JP2004281445A (ja) | 2004-10-07 |
| JP4155847B2 true JP4155847B2 (ja) | 2008-09-24 |
Family
ID=33284588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003066785A Expired - Lifetime JP4155847B2 (ja) | 2003-03-12 | 2003-03-12 | 積層型発光ダイオード素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4155847B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385228B2 (en) | 2005-02-14 | 2008-06-10 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting element and light-emitting device |
| JP4956014B2 (ja) * | 2005-02-14 | 2012-06-20 | 株式会社東芝 | 半導体発光素子及び発光装置 |
| JP5384783B2 (ja) * | 2005-02-18 | 2014-01-08 | フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー | 半導体発光素子のための逆分極発光領域 |
| WO2006104063A1 (ja) * | 2005-03-28 | 2006-10-05 | Tokyo Institute Of Technology | 窒化物系深紫外発光素子およびその製造方法 |
| US20070029555A1 (en) * | 2005-08-04 | 2007-02-08 | Lester Steven D | Edge-emitting LED light source |
| JP5446059B2 (ja) * | 2006-04-24 | 2014-03-19 | 豊田合成株式会社 | ＧａＮ系半導体発光素子の製造方法 |
| JP5250856B2 (ja) * | 2006-06-13 | 2013-07-31 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体発光素子の製造方法 |
| TWI506813B (zh) * | 2013-04-09 | 2015-11-01 | Unity Opto Technology Co Ltd | Single crystal dual light source light emitting element |
| JP6520373B2 (ja) * | 2015-05-14 | 2019-05-29 | 日亜化学工業株式会社 | 発光素子 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5718771Y2 (ja) * | 1976-05-25 | 1982-04-20 | ||
| JPS58138096A (ja) * | 1982-02-10 | 1983-08-16 | 富士通株式会社 | プリント配線板の安定化処理方法 |
| JPS5923579A (ja) * | 1982-07-29 | 1984-02-07 | Matsushita Electric Ind Co Ltd | 緑色系発光ダイオ−ドおよびその製造方法 |
| JP3139757B2 (ja) * | 1990-08-21 | 2001-03-05 | 株式会社東芝 | 半導体発光装置 |
| JPH0537016A (ja) * | 1991-07-26 | 1993-02-12 | Fujikura Ltd | 半導体発光素子 |
| JPH05251739A (ja) * | 1992-03-06 | 1993-09-28 | Toshiba Corp | 半導体発光デバイス |
| JP3022049B2 (ja) * | 1993-05-14 | 2000-03-15 | シャープ株式会社 | チップ部品型の発光ダイオードの実装方法 |
| JP3400110B2 (ja) * | 1994-06-28 | 2003-04-28 | シャープ株式会社 | 発光ダイオード |
| JP2630206B2 (ja) * | 1993-08-16 | 1997-07-16 | 日本電気株式会社 | 高出力パルスレーザダイオードモジュール |
| JPH0888431A (ja) * | 1994-09-16 | 1996-04-02 | Mitsubishi Electric Corp | 半導体レーザ装置及びその製造方法 |
| JP3195720B2 (ja) * | 1994-12-20 | 2001-08-06 | シャープ株式会社 | 多色ｌｅｄ素子およびその多色ｌｅｄ素子を用いたｌｅｄ表示装置、並びに多色ｌｅｄ素子の製造方法 |
| JPH10117018A (ja) * | 1996-10-11 | 1998-05-06 | Citizen Electron Co Ltd | チップ型発光ダイオード |
| JP3439063B2 (ja) * | 1997-03-24 | 2003-08-25 | 三洋電機株式会社 | 半導体発光素子および発光ランプ |
| US6229160B1 (en) * | 1997-06-03 | 2001-05-08 | Lumileds Lighting, U.S., Llc | Light extraction from a semiconductor light-emitting device via chip shaping |
| JP3505374B2 (ja) * | 1997-11-14 | 2004-03-08 | 三洋電機株式会社 | 発光部品 |
| TW465123B (en) * | 2000-02-02 | 2001-11-21 | Ind Tech Res Inst | High power white light LED |
| JP2002170989A (ja) * | 2000-12-04 | 2002-06-14 | Sharp Corp | 窒化物系化合物半導体発光素子 |
| JP4046485B2 (ja) * | 2001-06-05 | 2008-02-13 | シャープ株式会社 | 窒化物系化合物半導体発光素子 |
| JP4244542B2 (ja) * | 2001-08-28 | 2009-03-25 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体発光素子及びその製造方法 |
| JP2004071884A (ja) * | 2002-08-07 | 2004-03-04 | Sanyo Electric Co Ltd | 半導体発光素子 |
-
2003
- 2003-03-12 JP JP2003066785A patent/JP4155847B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004281445A (ja) | 2004-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5304662B2 (ja) | 発光素子 | |
| KR101290629B1 (ko) | 광전 소자 및 그 제조방법 | |
| US8158987B2 (en) | Light-emitting diode and method for fabrication thereof | |
| JP4604488B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| JP5276959B2 (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
| US20040113156A1 (en) | Semiconductor light emitting device and method for fabricating the same | |
| EP1239524A2 (en) | Semiconductor light emitting device and method of fabrication | |
| KR20080087135A (ko) | 질화물 반도체 발광 소자 | |
| TW200522399A (en) | Semiconductor element and manufacturing method for the same | |
| JP2005150675A (ja) | 半導体発光ダイオードとその製造方法 | |
| KR20080065666A (ko) | 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자 제조방법 | |
| JP4622335B2 (ja) | 半導体レーザ素子 | |
| JP2007103690A (ja) | 半導体発光装置及びその製造方法 | |
| JP3921989B2 (ja) | 半導体発光素子 | |
| JP5032033B2 (ja) | 発光ダイオード | |
| US20110233516A1 (en) | Optical semiconductor device including protrusion structure of parallelogram cells and its manufacturing method | |
| JP3087831B2 (ja) | 窒化物半導体素子 | |
| EP1511137A2 (en) | Resonant cavity light emitting device | |
| JP5557649B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
| JP2014082496A (ja) | 発光素子 | |
| JP4155847B2 (ja) | 積層型発光ダイオード素子 | |
| JP2004503096A (ja) | ＩｎＧａＮベースの発光ダイオードチップ及びその製造方法 | |
| JP5586371B2 (ja) | 発光ダイオード、発光ダイオードランプ及び照明装置 | |
| JP5298927B2 (ja) | 発光素子 | |
| JP2009277898A (ja) | 半導体発光素子及び半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4155847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |