CN102017193B - 具有双面钝化的半导体发光器件 - Google Patents
具有双面钝化的半导体发光器件 Download PDFInfo
- Publication number
- CN102017193B CN102017193B CN2008801282116A CN200880128211A CN102017193B CN 102017193 B CN102017193 B CN 102017193B CN 2008801282116 A CN2008801282116 A CN 2008801282116A CN 200880128211 A CN200880128211 A CN 200880128211A CN 102017193 B CN102017193 B CN 102017193B
- Authority
- CN
- China
- Prior art keywords
- layer
- doping semiconductor
- semiconductor layer
- passivation layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000006798 recombination Effects 0.000 claims abstract description 9
- 238000005215 recombination Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004062 sedimentation Methods 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 101
- 238000005530 etching Methods 0.000 description 13
- 238000010276 construction Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035899 viability Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
一种发光器件，该器件包括：衬底，位于所述衬底上的第一掺杂半导体层，位于所述第一掺杂半导体层上的第二掺杂半导体层，位于所述第一和第二掺杂层之间的多量子阱(MQW)有源层。该器件还包括与所述第一掺杂层连接的第一电极和第一钝化层，其中所述第一钝化层位于所述第一电极和所述第一掺杂层之间除欧姆接触区域之外的区域。所述第一钝化层实质上使第一电极与所述第一掺杂层的边缘隔离，从而降低表面复合。进一步地，该器件包括与所述第二掺杂层连接的第二电极和第二钝化层，其中所述第二钝化层实质上覆盖所述第一和第二掺杂层的侧壁、所述MQW有源层的侧壁和第二掺杂层的水平表面。
Description
技术领域
本发明涉及半导体发光器件的设计。更具体而言，本发明涉及一种有效降低漏电流、增强器件可靠性的新颖的具有双面钝化的半导体器件。
背景技术
期望固态照明引领下一代照明技术。高亮度发光二极管从用于显示器件的光源到替代灯泡用于常规照明，其应用的范围逐渐扩大。通常情况下，成本，能效及亮度是决定LED的商业可行性的三个最主要的衡量标准。
LED产生的光线来自“夹于”受主掺杂层(p-型掺杂层)和施主掺杂层(n-型掺杂层)间的有源区域。当LED被施以正向电压时，载流子，包括来自p-型掺杂层的空穴和来自n-型掺杂层的电子在有源区域内复合。在直接禁带材料中，这种在有源区域内的复合过程会释放出光子形式的能量或者是对应材料的禁带能量的光线。
为了保证LED的高效率，期望载流子只在有源区域内复合，而不会在其他区域如LED的侧面复合。然而，由于在LED侧面的晶体结构的中断(abrupt termination)，所以在这样的表面上有大量的复合中心。此外，LED表面对周围环境非常敏感，这可能产生额外的杂质和缺陷。环境诱发的损害会严重地降低LED的可靠性和稳定性。为使LED与诸如温度，离子杂质，外界电场，热等多种环境因素隔绝，并且保持LED的操作性和稳定性，需要格外注重保持表面洁净和保证LED封装的可靠性。此外，利用表面钝化保护LED的表面，即在LED表面上沉积非反应性材料的薄层，也同样重要。
图1图示了具有垂直电极结构的LED的常规的钝化方法。在图1中，从上至下依次为钝化层100，n-侧(或p-侧)电极102，n-型(或p-型)掺杂半导体层104，基于多量子阱(MQW)结构的有源层106，p-型(或n-型)掺杂半导体层108，p-侧(或n-侧)电极110，以及衬底112。
钝化层阻止载流子在LED表面上发生不必要的复合。对于图1中所示的垂直电极的LED结构来说，在MQW有源区域106的侧壁上容易发生表面复合。然而，常规钝化层如图1所示的层100的侧壁覆盖效果较弱。这种弱的侧壁覆盖通常由普通的薄膜沉积技术得到，如等离子体增强化学汽相沉积(PECVD)和磁电溅射沉积。对于具有更陡峭台阶如台阶高于2μm的器件来说，通过钝化层得到的侧壁覆盖的质量会更差，这也是大多垂直电极LED存在的一个问题。在这种情况下，钝化层通常具有很多能明显降低阻止载流子表面复合能力的孔。增大的表面复合率反过来增加了反向漏电流量，进而降低LED的效率和稳定性。
发明内容
本发明的一个实施例提供了一种发光器件。该器件包括衬底，在衬底上的第一掺杂半导体层，在第一掺杂半导体层上的第二掺杂半导体层，以及在第一掺杂半导体层和第二掺杂半导体层之间的多量子阱(MQW)有源层。该器件还包括与第一掺杂半导体层连接的第一电极，以及位于第一电极和第一掺杂半导体层之间的除欧姆接触区域之外的区域的第一钝化层，其中第一钝化层实质上使第一电极与第一掺杂半导体层的边缘隔离，从而降低表面复合。进一步的，该器件包括与第二掺杂半导体层连接的第二电极和第二钝化层，其中第二钝化层实质上覆盖第一和第二掺杂半导体层侧壁、MQW有源层的侧壁、和未被第二电极覆盖的第二掺杂半导体层的部分水平表面。
在该实施例的一个变型中，衬底包括下列材料中的至少一种：Cu，Cr，Si，以及SiC。
在该实施例的一个变型中，第一和/或第二钝化层包括下列材料中的至少一种：SiOx，SiNx，或SiOxNy。
在该实施例的一个变型中，第一掺杂半导体层是p型掺杂半导体层。
在该实施例的一个变型中，第二掺杂半导体层是n型掺杂半导体层。
在该实施例的一个变型中，MQW有源层包括GaN和InGaN。
在该实施例的一个变型中，第一和第二掺杂半导体层在具有由沟槽和台面组成的预制图形的衬底上生长。
在该实施例的一个变型中，第一和/或第二钝化层通过以下方法中的至少一个来形成：等离子体增强化学汽相沉积(PECVD)，磁电溅射沉积和电子束(e-束)蒸发。
在该实施例的一个变型中，第一钝化层的厚度在100～2000埃间，第二钝化层的厚度在300～10000埃间。
在该实施例的一个变型中，第一电极的边缘和其他层的边缘之间存在一定的距离。
附图说明
图1图示了具有垂直电极结构的LED的常规钝化方法。
图2A图示了根据本发明一个实施例的具有预制图形的部分衬底。
图2B图示了根据本发明的一个实施例的预制图形化的衬底的横截面。
图3图示了根据本发明的一个实施例的具有双面钝化的发光器件的制备过程的图表说明。
具体实施方式
给出以下的描述，以使得本领域技术人员能够制造和使用本发明，且这些描述是在具体应用及其需求的背景下提供的。公开实施例的各种修改对本领域技术人员而言是显而易见的，且在不离开本发明的精神实质和范围的情况下，这里限定的一般原理可以应用到其它实施例和应用。因而，本发明不限于所示出的实施例，而是与权利要求的最宽范围一致。
本发明的实施例提供了一种具有双面钝化的LED器件的制造方法。覆盖器件的上、下两面的双面钝化能有效降低载流子的表面复合，从而提高LED器件的可靠性。在一个实施例中，在LED的外表面上沉积两层钝化层(上钝化层和下钝化层)，而不是仅沉积单层钝化层。下钝化层的存在使p-型(或n-型)掺杂层的边缘和p-侧(或n-侧)电极充分的隔离。另外，因为下钝化层沉积在层叠的半导体结构的水平表面，而不是该结构的垂直侧壁，所以下钝化层避免了与一般薄膜沉积技术有关的常见的侧壁覆盖问题。因此，下钝化层往往比常规的单面钝化层具有更好的表面质量。
衬底制备
InGaAlN(InxGayAl1-x-yN，0＜＝x＜＝1，0＜＝y＜＝1)是制备短波长发光器件的可选材料之一。为了在常规大面积衬底(如硅晶片)上生长无裂纹的多层InGaAlN，以推进高质量，低成本，短波长LED的大规模生产，本发明介绍这种具有由沟槽和台面组成的预制图形的衬底的生长方法。具有沟槽和台面的预制图形化的衬底能够有效释放在衬底表面和多层结构之间由于晶格系数和热膨胀系数失配引起的在多层结构中产生的应力。
图2A是根据本发明实施例的利用光刻和等离子刻蚀技术得到的具有预先刻蚀图案的一部分衬底的顶视图。刻蚀的结果是形成了方形台面200和沟槽202。图2B是根据一个实施例的沿着图2A的水平线A-A’的预制图形化的衬底的横截面视图，因此它更加清楚地说明了台面和沟槽的结构。如图2B所示，沟槽204的边界有效地形成了独立台面结构的边界，如台面206和部分台面(partial mesas)208和210。每个台面限定一个独立的表面区域用于生长各自的半导体器件。
值得注意的是，可应用不同的光刻和蚀刻技术在半导体衬底上形成沟槽和台面。同样值得注意的是，除了形成图2A所示的方形台面200外，可以通过改变沟槽202的图案来形成其他可供选择的台面形状。这些可供选择的几何图案可包括但不限于：三角形，矩形，平行四边形，六边形，圆形或其他不规则图形。
制造具有双面钝化的发光器件
图3列出多个图形用于说明了根据本发明实施例的具有双面钝化的发光器件的制造步骤。在步骤A中，准备好具有沟槽和台面的预制图形化的衬底后，形成InGaAlN多层结构。多种生长技术包括但不限于金属有机化学汽相沉积(MOCVD)可用于形成InGaAlN多层结构。制造得到的LED结构可包括：衬底302，可以是硅晶片；n-型掺杂半导体层304，可以是Si掺杂GaN层；有源层306，可以是GaN/InGaAlN MQW结构；p-型掺杂半导体层308，可以是Mg掺杂GaN层。应注意的是，p-型层和n-型层间的生长顺序可以颠倒。
在步骤B中，在p-型掺杂半导体层上沉积第一(下)钝化层310。可用于形成下钝化层310的材料包括但不限于：氧化硅(SiOx)，氮化硅(SiNx)和氮氧化硅(SiOxNy)。多种薄膜沉积技术如PECVD和磁电溅射沉积可应用于沉积下钝化层310。下钝化层的厚度可在100～2000埃之间。在一个实施例中，下钝化层厚大约为500埃。对应步骤B的图形图示了下钝化层310沉积后的LED结构的横截面。
为了在p-型掺杂半导体层和电极(p-侧电极)间留有欧姆接触的区域，在步骤C中，应用光刻和蚀刻技术刻蚀掉部分钝化层而形成钝化层312。在一个实施例中，刻蚀面积的选择应该满足有足够的区域面积用于电接触，且器件边缘与p-侧电极之间可获得足够的距离。
在步骤D中，刻蚀下钝化层312后，在多层结构316上沉积一金属层以形成电极。若多层结构的上层是p-型掺杂材料，那么电极就是p-侧电极。p-侧电极可以是多种类型的金属，如镍(Ni)，金(Au)，铂(Pt)，以及它们的合金。金属层314可利用蒸发技术如电子束(e-束)蒸发来沉积。
在步骤F中，将多层结构316倒置，以邦定至支撑导电结构318。应注意的是，在一个实施例中，支撑导电衬底结构318包括支撑衬底320和邦定层322。此外，为了推进邦定进程，可在金属层314上沉积邦定金属层。支撑衬底层320是导电性的，且可包括硅(Si)，铜(Cu)，碳化硅(SiC)，镉(Cr)，以及其他材料。邦定层322可包括金(Au)。
在步骤G中，邦定后，去除衬底302。可用于去除衬底302的技术可包括但不限于：机械研磨，干法刻蚀，化学刻蚀，以及上述方法的任何组合。在一个实施例中，应用化学刻蚀方法可完全去除衬底302，该方法包括将多层结构浸入氢氟酸，硝酸和醋酸组成的溶液中。应注意的是支撑衬底层320不会被化学刻蚀腐蚀。
在步骤H中，为了减少表面复合中心并且确保贯穿整个器件的材料的高质量，去除多层结构的边缘。尽管如此，若生长过程能保证多层结构良好的边缘质量，那么，边缘去除操作就是可供选择的。
在步骤I中，去除边缘后，在多层结构的上部形成另一个电极324。应注意的是，因为在晶片邦定步骤期间，多层结构312已被倒置，现在的上层是n-型掺杂半导体。因此，新形成的电极是n-侧电极。金属组成和n-侧电极的形成步骤与p-侧电极的金属组成和形成步骤相似。
在步骤J中，沉积第二(或上)钝化层326。可用于形成上钝化层的材料可包括但不限于：SiOx，SiNx和SiOxNy。值得注意的是，可选择相同或不同的材料形成上、下钝化层。多种薄膜沉积技术如PECVD和磁电溅射沉积可应用于沉积上钝化层。上钝化层的厚度可在300～10000埃之间。在一个实施例中，上钝化层的厚度大约为2000埃。
在步骤K中，对上钝化层326进行光刻图形化和刻蚀操作，以暴露n-侧电极。
具体实施例
在一个实施例中，常规衬底被图形化和刻蚀后形成独立的台面。每个台面的尺寸大约为300×300μm2。下钝化层由500埃厚的SiO2层形成，而上钝化层由2000埃厚的SiO2层形成。刻蚀后，p-侧电极的尺寸大约为250×250μm2。去除边缘后器件的上表面面积大约为280×280μm2。
在一个实施例中，每个台面的尺寸大约为300×300μm2。下钝化层由500埃厚的SiO2层形成，而上钝化层由2000埃厚的SiNx层形成。刻蚀后，p-侧电极的尺寸大约为250×250μm2。去除边缘后器件上表面的面积大约为280×280μm2。
在一个实施例中，每个台面的尺寸大约为300×300μm2，下钝化层由100埃厚的SiNx层形成，而上钝化层由5000埃厚的SiNx层形成。刻蚀后，p-侧电极的尺寸大约为260×260μm2。去除边缘后器件上表面的面积大约为280×280μm2。
在一个实施例中，每个台面的尺寸大约为300×300μm2，下钝化层由1000埃厚的SiNx层形成，而上钝化层由500埃厚的SiO2层形成。刻蚀后，p-侧电极的尺寸大约为230×230μm2。去除边缘后器件上表面的面积大约为280×280μm2。
在一个实施例中，每个台面的尺寸大约为300×300μm2，下钝化层由500埃厚的SiO2层形成，而上钝化层由10000埃厚的SiO2层形成。刻蚀后，p-侧电极的尺寸大约为230×230μm2。去除边缘后器件上表面的面积大约为280×280μm2。
本发明实施例的前述描述仅为说明和描述的目的而给出。它们并非穷尽性的，或并不旨在将本发明限制成这里所公开的形式。因而，对本领域技术人员而言，许多修改和变化是显而易见的。另外，上述公开内容并非旨在限制本发明。本发明的范围由所附权利要求来限定。
Claims (18)
1.一种半导体发光器件，该器件包括：支撑衬底，位于所述支撑衬底上的第一掺杂半导体层，位于所述第一掺杂半导体层上的第二掺杂半导体层，位于所述第一和第二掺杂半导体层之间的多量子阱(MQW)有源层，以及与所述第一掺杂半导体层连接的第一电极，位于所述第一电极和所述第一掺杂半导体层之间除欧姆接触区域之外的区域的第一钝化层，其中所述第一钝化层使所述第一电极与所述第一掺杂半导体层的边缘隔离，从而减少表面复合，与所述第二掺杂半导体层连接的第二电极，以及第二钝化层，其中所述第二钝化层覆盖所述第一和第二掺杂半导体层的侧壁、所述MQW有源层的侧壁和未被第二电极覆盖的第二掺杂半导体层的部分水平表面。
2.根据权利要求1的半导体发光器件，其特征在于所述支撑衬底包括下列材料中的至少一种：Cu，Cr，Si，以及SiC。
3.根据权利要求1的半导体发光器件，其特征在于所述第一和/或第二钝化层包括下列材料中的至少一种：氧化硅(SiOx)，氮化硅(SiNx)和氮氧化硅(SiNxOy)。
4.根据权利要求1的半导体发光器件，其特征在于所述第一掺杂半导体层是p-型掺杂半导体层。
5.根据权利要求1的半导体发光器件，其特征在于所述第二掺杂半导体层是n-型掺杂半导体层。
6.根据权利要求1的半导体发光器件，其特征在于所述MQW有源层包括GaN和InGaN。
7.根据权利要求1的半导体发光器件，其特征在于所述第二掺杂半导体层在具有沟槽和台面的预制图形的第一衬底上生长。
8.根据权利要求1的半导体发光器件，其特征在于所述第一和/或第二钝化层是通过下列方法中的至少一种来形成：等离子增强汽相沉积(PECVD)，磁电溅射沉积或电子束(e-束)蒸发。
9.根据权利要求1的半导体发光器件，其特征在于所述第一钝化层的厚度在100～2000埃之间，所述第二钝化层的厚度在300～10000埃之间。
10.一种制造半导体发光器件的方法，该方法包括：在第一衬底上生长多层半导体结构，其中所述多层半导体结构包括第一掺杂半导体层，MQW有源层及第二掺杂半导体层；形成第一钝化层，其中所述第一钝化层使所述第一掺杂半导体的边缘与随后生长的第一电极隔离；形成与所述第一掺杂半导体层连接的第一电极；使所述多层半导体结构与第二衬底邦定；去除所述第一衬底；形成与所述第二掺杂半导体层连接的第二电极；以及形成第二钝化层，其中所述第二钝化层覆盖了所述第一和第二掺杂半导体层的侧壁、所述MQW有源层的侧壁、和未被所述第二电极覆盖的所述第二掺杂半导体层的部分表面。
11.根据权利要求10的方法，其特征在于第二衬底包括下列材料中的至少一种：Cu，Cr，Si和SiC。
12.根据权利要求10的方法，其特征在于所述第一和/或第二钝化层包括下列材料中的至少一种：氧化硅(SiOx)，氮化硅(SiNx)和氮氧化硅(SiNxOy)。
13.根据权利要求10的方法，其特征在于所述第一掺杂半导体层是p-型掺杂半导体层。
14.根据权利要求10的方法，其特征在于所述第二掺杂半导体层是n-型掺杂半导体层。
15.根据权利要求10的方法，其特征在于所述MQW有源层包括GaN和InGaN。
16.根据权利要求10的方法，其特征在于所述第一掺杂半导体层在具有沟槽和台面的预制图形的第一衬底上生长。
17.根据权利要求10的方法，其特征在于所述第一和/或第二钝化层至少是通过下列方法中的至少一种来形成：等离子增强汽相沉积(PECVD)，磁电溅射沉积或电子束(e-束)蒸发。
18.根据权利要求10的方法，其特征在于所述第一钝化层的厚度在100～2000埃之间，所述第二钝化层的厚度在300～10000埃之间。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2008/000581 WO2009117845A1 (en) | 2008-03-25 | 2008-03-25 | Semiconductor light-emitting device with double-sided passivation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102017193A CN102017193A (zh) | 2011-04-13 |
| CN102017193B true CN102017193B (zh) | 2012-05-30 |
Family
ID=41112905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008801282116A Active CN102017193B (zh) | 2008-03-25 | 2008-03-25 | 具有双面钝化的半导体发光器件 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7943942B2 (zh) |
| EP (1) | EP2257997A4 (zh) |
| JP (1) | JP2011517851A (zh) |
| KR (1) | KR20110006652A (zh) |
| CN (1) | CN102017193B (zh) |
| WO (1) | WO2009117845A1 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5288852B2 (ja) * | 2008-03-21 | 2013-09-11 | スタンレー電気株式会社 | 半導体素子の製造方法 |
| WO2009117845A1 (en) * | 2008-03-25 | 2009-10-01 | Lattice Power (Jiangxi) Corporation | Semiconductor light-emitting device with double-sided passivation |
| KR20090119596A (ko) * | 2008-05-16 | 2009-11-19 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101072034B1 (ko) * | 2009-10-15 | 2011-10-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101081193B1 (ko) | 2009-10-15 | 2011-11-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101014013B1 (ko) * | 2009-10-15 | 2011-02-10 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101182920B1 (ko) * | 2010-07-05 | 2012-09-13 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| US8563334B2 (en) * | 2010-09-14 | 2013-10-22 | Tsmc Solid State Lighting Ltd. | Method to remove sapphire substrate |
| US8754424B2 (en) | 2011-08-29 | 2014-06-17 | Micron Technology, Inc. | Discontinuous patterned bonds for semiconductor devices and associated systems and methods |
| US9076923B2 (en) * | 2012-02-13 | 2015-07-07 | Epistar Corporation | Light-emitting device manufacturing method |
| JP2012169667A (ja) * | 2012-05-11 | 2012-09-06 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| KR101967837B1 (ko) | 2013-03-11 | 2019-04-10 | 삼성전자주식회사 | 반도체 발광 소자 |
| US9105813B1 (en) * | 2014-05-30 | 2015-08-11 | Mikro Mesa Technology Co., Ltd. | Micro-light-emitting diode |
| KR102412409B1 (ko) * | 2015-10-26 | 2022-06-23 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| DE102015120089A1 (de) | 2015-11-19 | 2017-05-24 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips |
| US11929591B2 (en) * | 2018-03-19 | 2024-03-12 | Sony Corporation | Semiconductor light-emitting device and method of manufacturing semiconductor light-emitting device |
| CN110943149A (zh) * | 2019-12-20 | 2020-03-31 | 佛山市国星半导体技术有限公司 | 一种抗水解红光led芯片及其制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925896A (en) * | 1996-03-08 | 1999-07-20 | Nec Corporation | Surface-emitting semiconductor optical device |
| US6744196B1 (en) * | 2002-12-11 | 2004-06-01 | Oriol, Inc. | Thin film LED |
| JP2005203604A (ja) * | 2004-01-16 | 2005-07-28 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体光素子 |
| CN1770486A (zh) * | 2005-09-30 | 2006-05-10 | 南昌大学 | 半导体发光器件及其制造方法 |
| CN1822403A (zh) * | 2006-01-18 | 2006-08-23 | 北京工业大学 | 一种提高半导体发光二极管光提取效率的表面钝化方法 |
| CN1825643A (zh) * | 2006-01-24 | 2006-08-30 | 北京工业大学 | 一种高光提取效率的发光二极管及其制备方法 |
| CN1953223A (zh) * | 2005-10-17 | 2007-04-25 | 三星电机株式会社 | 基于氮化物的半导体发光二极管 |
| CN1967883A (zh) * | 2005-11-17 | 2007-05-23 | 上海蓝光科技有限公司 | 大功率led倒装芯片及其制作方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69839300T2 (de) * | 1997-12-15 | 2009-04-16 | Philips Lumileds Lighting Company, LLC, San Jose | Licht-emittierende Vorrichtung |
| JP4220683B2 (ja) | 2001-03-27 | 2009-02-04 | パナソニック株式会社 | 半導体装置 |
| US6744071B2 (en) * | 2002-01-28 | 2004-06-01 | Nichia Corporation | Nitride semiconductor element with a supporting substrate |
| JP4325232B2 (ja) * | 2003-03-18 | 2009-09-02 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| KR100593886B1 (ko) * | 2003-06-24 | 2006-07-03 | 삼성전기주식회사 | 질화갈륨계 반도체 발광소자의 제조방법 |
| KR100580623B1 (ko) * | 2003-08-04 | 2006-05-16 | 삼성전자주식회사 | 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법 |
| EP1810351B1 (en) * | 2004-10-22 | 2013-08-07 | Seoul Opto Device Co., Ltd. | Gan compound semiconductor light emitting element |
| US7195944B2 (en) * | 2005-01-11 | 2007-03-27 | Semileds Corporation | Systems and methods for producing white-light emitting diodes |
| US7432119B2 (en) * | 2005-01-11 | 2008-10-07 | Semileds Corporation | Light emitting diode with conducting metal substrate |
| KR100631898B1 (ko) * | 2005-01-19 | 2006-10-11 | 삼성전기주식회사 | Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법 |
| CN1697205A (zh) * | 2005-04-15 | 2005-11-16 | 南昌大学 | 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法 |
| JP2007184503A (ja) * | 2006-01-10 | 2007-07-19 | Mitsubishi Chemicals Corp | 半導体部材及びその製造方法 |
| CN101295758B (zh) * | 2007-04-29 | 2013-03-06 | 晶能光电（江西）有限公司 | 含有碳基衬底的铟镓铝氮发光器件以及其制造方法 |
| WO2009117845A1 (en) * | 2008-03-25 | 2009-10-01 | Lattice Power (Jiangxi) Corporation | Semiconductor light-emitting device with double-sided passivation |
| US8369625B2 (en) * | 2008-06-30 | 2013-02-05 | Korea Institute Of Oriental Medicine | Method for grouping 3D models to classify constitution |
| US20110147704A1 (en) * | 2008-08-19 | 2011-06-23 | Lattice Power (Jiangxi) Corporation | Semiconductor light-emitting device with passivation layer |
-
2008
- 2008-03-25 WO PCT/CN2008/000581 patent/WO2009117845A1/en active Application Filing
- 2008-03-25 JP JP2011501078A patent/JP2011517851A/ja active Pending
- 2008-03-25 CN CN2008801282116A patent/CN102017193B/zh active Active
- 2008-03-25 EP EP08715033.0A patent/EP2257997A4/en not_active Withdrawn
- 2008-03-25 US US12/093,508 patent/US7943942B2/en active Active
- 2008-03-25 KR KR1020107020645A patent/KR20110006652A/ko not_active Application Discontinuation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925896A (en) * | 1996-03-08 | 1999-07-20 | Nec Corporation | Surface-emitting semiconductor optical device |
| US6744196B1 (en) * | 2002-12-11 | 2004-06-01 | Oriol, Inc. | Thin film LED |
| JP2005203604A (ja) * | 2004-01-16 | 2005-07-28 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体光素子 |
| CN1770486A (zh) * | 2005-09-30 | 2006-05-10 | 南昌大学 | 半导体发光器件及其制造方法 |
| CN1953223A (zh) * | 2005-10-17 | 2007-04-25 | 三星电机株式会社 | 基于氮化物的半导体发光二极管 |
| CN1967883A (zh) * | 2005-11-17 | 2007-05-23 | 上海蓝光科技有限公司 | 大功率led倒装芯片及其制作方法 |
| CN1822403A (zh) * | 2006-01-18 | 2006-08-23 | 北京工业大学 | 一种提高半导体发光二极管光提取效率的表面钝化方法 |
| CN1825643A (zh) * | 2006-01-24 | 2006-08-30 | 北京工业大学 | 一种高光提取效率的发光二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011517851A (ja) | 2011-06-16 |
| US7943942B2 (en) | 2011-05-17 |
| KR20110006652A (ko) | 2011-01-20 |
| US20110001120A1 (en) | 2011-01-06 |
| EP2257997A4 (en) | 2014-09-17 |
| WO2009117845A1 (en) | 2009-10-01 |
| EP2257997A1 (en) | 2010-12-08 |
| CN102017193A (zh) | 2011-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102017193B (zh) | 具有双面钝化的半导体发光器件 | |
| CN102067346B (zh) | 具有钝化层的半导体发光器件及其制造方法 | |
| CN102067345A (zh) | 用于制备具有双面钝化的半导体发光器件的方法 | |
| CN101621099B (zh) | 电路结构 | |
| US7064356B2 (en) | Flip chip light emitting diode with micromesas and a conductive mesh | |
| CN101840967A (zh) | 铟镓铝氮半导体发光器件及其制备方法 | |
| CN103650175A (zh) | 半导体发光器件及其制造方法 | |
| KR20110077707A (ko) | 수직형 발광 다이오드 및 그 제조방법 | |
| US20110253972A1 (en) | LIGHT-EMITTING DEVICE BASED ON STRAIN-ADJUSTABLE InGaAIN FILM | |
| KR100982988B1 (ko) | 수직구조 반도체 발광소자 및 그 제조방법 | |
| CN102067340B (zh) | 具有在p-型层内钝化的半导体发光器件 | |
| KR101072200B1 (ko) | 발광소자 및 그 제조방법 | |
| KR20110085726A (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
| CN102119449A (zh) | 具有高反射欧姆电极的半导体发光器件 | |
| KR101018280B1 (ko) | 수직구조 발광다이오드 및 그 제조방법 | |
| KR101220407B1 (ko) | 반도체 발광 소자 | |
| CN101807643B (zh) | 发光器件 | |
| KR100813229B1 (ko) | 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법 | |
| KR20140035762A (ko) | 고휘도 질화물 발광소자 및 그 제조 방법 | |
| KR101205831B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| CN102067337A (zh) | 具有硅胶保护层的半导体发光器件 | |
| CN118231547A (zh) | 微型led显示芯片及其形成方法 | |
| KR20150041957A (ko) | 장벽층을 포함하는 범프 및 이를 포함하는 발광 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20110413 Assignee: LATTICE POWER (CHANGZHOU) Corp. Assignor: LATTICE POWER (JIANGXI) Corp. Contract record no.: 2012360000083 Denomination of invention: Semiconductor light-emitting device with double-sided passivation Granted publication date: 20120530 License type: Common License Record date: 20121213 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| EC01 | Cancellation of recordation of patent licensing contract | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: LATTICE POWER (CHANGZHOU) Corp. Assignor: LATTICE POWER (JIANGXI) Corp. Contract record no.: 2012360000083 Date of cancellation: 20220228 |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 330029, No. 699 AI Sihu Road, Nanchang hi tech Development Zone, Jiangxi, China Patentee after: Jingneng optoelectronics Co.,Ltd. Address before: 330029, No. 699 AI Sihu Road, Nanchang hi tech Development Zone, Jiangxi, China Patentee before: LATTICE POWER (JIANGXI) Corp. |