CN107863432A - 一种提升led性能的led制备方法以及led芯片 - Google Patents

一种提升led性能的led制备方法以及led芯片 Download PDF

Info

Publication number
CN107863432A
CN107863432A CN201711187616.4A CN201711187616A CN107863432A CN 107863432 A CN107863432 A CN 107863432A CN 201711187616 A CN201711187616 A CN 201711187616A CN 107863432 A CN107863432 A CN 107863432A
Authority
CN
China
Prior art keywords
ohmic contact
layer
contact layer
led
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711187616.4A
Other languages
English (en)
Other versions
CN107863432B (zh
Inventor
杨丹
杨晓蕾
叶佩青
翁启伟
刘兆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201711187616.4A priority Critical patent/CN107863432B/zh
Publication of CN107863432A publication Critical patent/CN107863432A/zh
Application granted granted Critical
Publication of CN107863432B publication Critical patent/CN107863432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种提升LED性能的LED制备方法及LED芯片,制备方法包括:提供半导体衬底;在半导体衬底上形成图形化欧姆接触层,图形化欧姆接触层为GaxIn(1‑x)N材质;在图形化欧姆接触层以及第二型半导体层上形成电流扩展层;其中,电流扩展层与欧姆接触层的厚度总和小于或等于由于通过控制欧姆接触层中In和Ga组分,能够使其具有相对于电流扩展层更高的横向电导率、与第二型半导体层之间的欧姆接触特性以及合适的折射率、可见光波段下透射效果好等特性,使得本发明中能够采用图形化欧姆接触层代替部分厚度的电流扩展层实现电流扩展的功能从而提高LED芯片的出光率。

Description

一种提升LED性能的LED制备方法以及LED芯片
技术领域
本发明涉及半导体器件制作技术领域,尤其涉及一种提升LED(Light-EmittingDiode,发光二极管)性能的LED制备方法以及LED芯片。
背景技术
LED被称为第四代照明光源或绿色光源,具有节能、环保、寿命长、体积小等特点,广泛应用于各种指示、显示、装饰、背光源、普通照明和城市夜景等领域。根据使用功能的不同,可以将其划分为信息显示、信号灯、车用灯具、液晶屏背光源、通用照明五大类。
现有技术中提出了一种采用GaP电流扩展层来提高LED芯片发光效率的方法。但是传统的GaP电流扩展层存在成本过高,外延质量差的缺点。
由于ITO(氧化铟锡)的高透过率和低电阻率,对可见光透过率可达85%以上,低电阻率(10-3Ω·cm~10-4Ω·cm),较宽的能隙(Eg=3.6eV~3.9eV),红外反射率大于80%,紫外吸收率大于85%,同时还具有高硬度、耐磨、耐化学腐蚀特性以及容易刻蚀成一定形状的电极图形等诸多优点,用ITO透明导电膜作为电流扩展层的技术较好的解决了这一问题,能够降低了芯片成本。
但是,随着照明市场的发展,提高LED芯片的出光率,仍然是LED的发展趋势。
发明内容
有鉴于此,本发明提供一种提升LED性能的LED制备方法以及LED芯片,以解决现有技术中LED芯片的出光率有待提高的问题。
为实现上述目的,本发明提供如下技术方案:
一种提升LED性能的LED制备方法,包括:
提供半导体衬底,所述半导体衬底至少包括衬底,和位于所述衬底上,沿背离所述衬底方向依次设置的缓冲层、第一型半导体层、多量子阱层和第二型半导体层;
在所述半导体衬底上形成图形化欧姆接触层,所述图形化欧姆接触层为GaxIn(1-x)N材质,其中x的取值范围为0.5-1,包括0.5,不包括1;
在所述图形化欧姆接触层以及所述第二型半导体层上形成电流扩展层,所述电流扩展层包括:ITO、IZO、IGO或ZnO;
其中,所述电流扩展层与所述欧姆接触层的厚度总和小于或等于
优选地,所述欧姆接触层GaxIn(1-x)N中x取值范围为:0.7-0.75,包括端点值。
优选地,所述在所述半导体衬底上形成图形化欧姆接触层,具体包括:
在所述半导体衬底上采用外延生长方式生长一整层欧姆接触层;
对所述欧姆接触层进行刻蚀,形成图形化欧姆接触层。优选地,所述对所述欧姆接触层进行刻蚀,形成图形化欧姆接触层,具体包括:
采用干法蚀刻工艺对所述欧姆接触层进行刻蚀,形成图形化欧姆接触层。
优选地,所述干法蚀刻工艺为感应耦合等离子蚀刻工艺。
优选地,所述图形化欧姆接触层的厚度范围为:包括端点值。
优选地,所述图形化欧姆接触层的厚度范围为:包括端点值。优选地,所述电流扩展层的厚度范围为:包括端点值。
优选地,所述电流扩展层的厚度范围为:包括端点值。
优选地,所述第一型半导体层为N型GaN层,所述第二型半导体层为P型GaN层。
本发明还提供一种LED芯片,采用上面任意一项所述的LED制备方法制作形成,所述LED芯片包括:
衬底;
位于所述衬底上的缓冲层;
位于所述缓冲层背离所述衬底表面的第一型半导体层;
位于所述第一型半导体层背离所述衬底表面的多量子阱层;
位于所述多量子阱层背离所述衬底表面的第二型半导体层;
位于所述第二型半导体层背离所述衬底表面的图形化欧姆接触层;
位于所述图形化欧姆接触层和所述第二型半导体层表面的电流扩展层;
与所述第一型半导体层欧姆接触的第一电极;
与所述第二型半导体层欧姆接触的第二电极;
其中,所述图形化欧姆接触层为GaxIn(1-x)N材质,其中x的取值范围为0.5-1,包括0.5,不包括1,所述电流扩展层包括:ITO、IZO、IGO或ZnO;且所述图形化欧姆接触层与所述电流扩展层的厚度总和小于或等于
优选地,所述图形化欧姆接触层的厚度范围为:包括端点值。
优选地,所述图形化欧姆接触层的厚度范围为:包括端点值。
优选地,所述电流扩展层的厚度范围为:包括端点值。
优选地,所述电流扩展层的厚度范围为:包括端点值。
经由上述的技术方案可知,本发明提供的提升LED性能的LED制备方法,在半导体衬底上先形成一层图形化的欧姆接触层,再在欧姆接触层以及第二型半导体层上形成电流扩展层,其中,所述电流扩展层与所述欧姆接触层的厚度总和小于或等于且所述欧姆接触层为GaxIn(1-x)N材质,其中x的取值范围为0.5-1,包括0.5,不包括1。也即,本发明中采用图形化欧姆接触层代替部分厚度的电流扩展层实现电流扩展的功能,通过控制欧姆接触层GaxIn(1-x)N中x比例,控制其横向电导率,与第二型半导体层之间合适的欧姆接触特性、折射率以及在可见光波段下透过率,使其具有低于电流扩展层的横向电导率,折射率介于第二型半导体层和透明导电的电流扩展层之间,三者折射率关系为第二型半导体层>欧姆接触层>电流扩展层,形成折射率梯度,降低光的全反射效果,同时能够减小电流扩展层的厚度,进而减小光的吸收,提高LED芯片的出光率。
本发明还提供一种LED芯片,其制作方法为上述制作方法,因此,在电流扩展层和第二型半导体层之间还包括图形化欧姆接触层,所述图形化欧姆接触层代替部分厚度电流扩展层的功能,从而减小了电流扩展层的厚度,使得LED芯片的出光率能够继续提高。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术中的LED芯片剖面结构示意图;
图2为本发明实施例提供的一种提升LED性能的LED制备方法流程图;
图3为本发明实施例提供的一种LED芯片俯视结构示意图;
图4为图3所示LED芯片沿AA’的剖面结构示意图。
具体实施方式
正如背景技术部分所述,现有技术中采用ITO代替GaP作为电流扩展层能够降低芯片的成本,但是LED芯片的光转换效率还是有待提高的。
发明人发现,现有技术中的ITO层作为电流扩展层,由于ITO具有透光率较高,低电阻率等特点,可以作为电流扩展层,但是通常ITO的厚度必须达到以上,才能实现较好的电流扩展效果,但是ITO的厚度越厚,透光性越差,从而使得ITO层作为电流扩展层时,光转换效率还有待提高。
具体地,如图1所示,为现有技术中的LED芯片结构,包括衬底01、形成在衬底01上,且沿背离衬底01方向上依次设置的缓冲层02、N型GaN层03、多量子阱层04、P型GaN层05和ITO层06;所述LED芯片还包括与N型GaN层03欧姆接触的第一电极07以及通过ITO层06上的刻蚀通孔与所述P型GaN层05欧姆接触的第二电极08。为了保证ITO层06的电流扩展效果,ITO层06的厚度h必须达到以上才行,但是由于多量子阱层04发出光通过ITO层06时,必然出现光的损耗,ITO层的厚度越厚,光损耗越多,从而造成现有技术中的LED芯片的光转换效率较低,还有待提高。
基于此,本发明提供一种提升LED性能的LED制备方法,包括:
提供半导体衬底,所述半导体衬底至少包括衬底,和位于所述衬底上,沿背离所述衬底方向依次设置的缓冲层、第一型半导体层、多量子阱层和第二型半导体层;
在所述半导体衬底上形成图形化欧姆接触层,所述图形化欧姆接触层为GaxIn(1-x)N材质,其中x的取值范围为0.5-1,包括0.5,不包括1;
在所述图形化欧姆接触层以及所述第二型半导体层上形成电流扩展层,所述电流扩展层包括:ITO、IZO、IGO或ZnO;
其中,所述电流扩展层与所述欧姆接触层的厚度总和小于或等于
本发明中采用图形化欧姆接触层代替部分厚度的电流扩展层实现电流扩展的功能,通过控制欧姆接触层GaxIn(1-x)N中x比例,控制其横向电导率,与第二型半导体层之间合适的欧姆接触特性、折射率以及在可见光波段下透过率,使其具有低于电流扩展层的横向电导率,折射率介于第二型半导体层和透明导电的电流扩展层之间,三者折射率关系为第二型半导体层>欧姆接触层>电流扩展层,形成折射率梯度,降低光的全反射效果,同时减小电流扩展层的厚度,进而减小光的吸收,提高LED芯片的出光率。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种提升LED性能的LED制备方法,如图2所示,包括:
S101:提供半导体衬底,所述半导体衬底至少包括衬底,和位于所述衬底上,沿背离所述衬底方向依次设置的缓冲层、第一型半导体层、多量子阱层和第二型半导体层;
需要说明的是,本实施例中不限定半导体衬底的具体结构,可选的,所述半导体衬底至少包括衬底、和位于衬底上沿背离所述衬底方向依次设置的缓冲层、第一型半导体层、多量子阱层和第二型半导体层。本实施例中也不限定各层结构的材质,所述衬底材料包括蓝宝石、碳化硅、硅等其他适合生长外延层的材料。
蓝宝石衬底具有较高的透光性,且在蓝宝石衬底上外延生长晶体时能够得到晶体质量较好的晶体,因此,本实施例中可选的所述衬底为蓝宝石衬底。
蓝宝石常被运用的切面有A面、C面、R面。蓝宝石的C面与III-V族和II-VI族沉积薄膜之间的晶格常数适配率小,同时符合GaN垒晶制程中耐高温的要求,因此,本实施例中可选的,所述衬底为C面的蓝宝石衬底。
衬底上的缓冲层、第一型半导体层、多量子阱层和第二型半导体层均采用外延工艺形成,统称为外延层,本实施例中不限定所述外延层的厚度,可选的,所述外延层的厚度为5μm-8μm,包括端点值。
本实施例中不限定外延层各层的材质,本实施例中LED芯片可以是红黄LED,也可以是蓝光LED或其他颜色的LED,各LED的区别在于外延结构的材质不同,本实施例中可选的,所述LED芯片为蓝光芯片,则所述LED芯片外延层为GaN基外延结构,也即所述第一型半导体层和所述第二型半导体层均为GaN材质。本实施例中不限定所述第一型半导体层和所述第二型半导体层的具体类型,可选的,本实施例中LED结构为常见的同侧电极结构,所述第一型半导体层为N型GaN层,所述第二型半导体层为P型GaN层。
需要说明的是,本实施例中所述半导体衬底至少包括上述的外延层,在本发明的其他实施例中,所述外延层还可以包括超晶格结构等结构,本实施例中对此不做详细说明。
S102:在所述半导体衬底上形成图形化欧姆接触层,所述图形化欧姆接触层为GaxIn(1-x)N材质,其中x的取值范围为0.5-1,包括0.5,不包括1;
本实施例中,在半导体衬底的第二型半导体层上形成所图形化欧姆接触层,具体包括:
在所述半导体衬底上采用外延生长方式生长一整层欧姆接触层;
对所述欧姆接触层进行刻蚀,形成图形化欧姆接触层。
本发明实施例中不限定形成图形化欧姆接触层的具体工艺,本实施例中为了方便LED制作,可选的,采用干法蚀刻工艺对所述欧姆接触层进行刻蚀,形成图形化欧姆接触层。更加可选的,所述干法蚀刻工艺为感应耦合等离子体(ICP,Inductive Coupled Plasma)蚀刻工艺。
需要说明的是,本实施例中图形化欧姆接触层的材质为GaxIn(1-x)N,GaxIn(1-x)N材质具有高透光性,而且,GaxIn(1-x)N通过控制欧姆接触层GaxIn(1-x)N中x比例,控制其横向电导率,与第二型半导体层之间合适的欧姆接触特性、折射率以及在可见光波段下透过率,使其具有低于电流扩展层的横向电导率,折射率介于第二型半导体层和透明导电的电流扩展层之间,三者折射率关系为第二型半导体层>欧姆接触层>电流扩展层,形成折射率梯度,降低光的全反射效果。
本实施例中所述图形化欧姆接触层GaxIn(1-x)N中,x的取值范围为0.5-1,包括0.5,不包括1;需要说明的是,本实施例中不限定所述x的具体取值,可选的,x取值范围优选为0.6-0.9,包括端点值;在本发明的其他实施例中,根据横向导电率的要求,所述x的取值范围更加优选的为0.7-0.75,包括端点值。
S103:在所述图形化欧姆接触层以及所述第二型半导体层上形成电流扩展层,所述电流扩展层包括:ITO、IZO、IGO或ZnO;其中,所述电流扩展层与所述欧姆接触层的厚度总和小于或等于
本发明实施例中不限定电流扩展层的材质,可选的,电流扩展层包括:ITO(氧化铟锡)、IZO(掺铟氧化锌)、IGO(掺镓氧化铟)或ZnO(氧化锌)。
在图形化欧姆接触层制作完成后,在所述图形化欧姆接触层上,以及未被图形化欧姆接触层覆盖的第二型半导体层上形成ITO层,作为电流扩展层。由于电流扩展层和欧姆接触层的厚度总和小于或等于也即小于现有技术中的电流扩展层的厚度,厚度减小,能够减少电流扩展层对光的吸收,从而提高了LED芯片的出光率。
需要说明的是,本实施例中不限定欧姆接触层和电流扩展层的具体厚度,只要两者厚度之和小于或等于即可,本实施例中可选的所述欧姆接触层的厚度范围为:包括端点值。所述电流扩展层的厚度范围为:包括端点值。
欧姆接触层的厚度越薄,电流扩展层的厚度越薄,则对光的吸收越少,但根据实际工艺制作,以及电流扩展层厚度较薄时,电流扩展效率较不理想,欧姆接触层的导电性也有所下降,因此,本实施例中可选的,所述图形化欧姆接触层的厚度为更加优选为包括端点值。所述电流扩展层的厚度为更优选的包括端点值。
本发明提供的提升LED性能的LED制备方法,在半导体衬底上先形成一层图形化的欧姆接触层,再在欧姆接触层以及第二型半导体层上形成电流扩展层,其中,所述电流扩展层与所述欧姆接触层的厚度总和小于或等于且所述欧姆接触层为GaxIn(1-x)N材质。也即,本发明中采用图形化欧姆接触层代替部分厚度的电流扩展层实现电流扩展的功能,通过控制欧姆接触层GaxIn(1-x)N中x比例,控制其横向电导率,与第二型半导体层之间合适的欧姆接触特性、折射率以及在可见光波段下透过率,使其具有低于电流扩展层的横向电导率,折射率介于第二型半导体层和透明导电的电流扩展层之间,三者折射率关系为第二型半导体层>欧姆接触层>电流扩展层,形成折射率梯度,降低光的全反射效果,同时能够减小电流扩展层的厚度,进而减小光的吸收,提高LED芯片的出光率。
为方便理解,本发明实施例还提供两个示例以蓝色LED芯片为例说明本发明提供的LED制备方法。
本发明实施例提供的一种LED制备方法包括:
在蓝宝石衬底上生长外延层,所述外延层厚度为5μm-8μm,包括端点值,可选的,本实施例中外延层厚度为6μm,具体包括将蓝宝石衬底表面清洁干净后,先沉积缓冲层,再在所述缓冲层上生长N型GaN层;然后依次生长多量子阱和P型GaN层;
在所述P型GaN层上制作芯片图形,用干法刻蚀设备ICP刻蚀出台阶,露出N型GaN层,刻蚀深度1.3μm-1.5μm,切割道的宽度在10μm-30μm之间;
在所述P型GaN层上制作整层的欧姆接触层,采用干法刻蚀设备ICP去除部分欧姆接触层,形成图形化欧姆接触层,如图3中19所示,图形化欧姆接触层连接两个电极的方向,也连接两电极之外另外两个对角,从而形成较高的电流扩展结构。本实施例中所述欧姆接触层的厚度范围为包括端点值。
在未被欧姆接触层覆盖的P型GaN层上以及欧姆接触层上,采用电子束蒸发工艺,蒸镀一层氧化铟锡薄膜,薄膜厚度为其成分比例为铟锡比95:5,蒸镀条件:腔体温度290℃,氧气流量10sccm,镀膜过程腔体真空度5*10-5Torr-7*10-5Torr,用时小于150min;
在ITO表层涂覆光阻,ITO开孔湿法腐蚀,用FeCl3与HCl的混合溶液湿法蚀刻掉暴露的部分ITO电流扩展层,记录蚀刻所用时间为320秒;,腐蚀后开孔直径扩大3微米。
在电流扩展层表面制作P电极,在N型GaN台阶上制作N电极,电极厚度1μm-4μm,电极制作完后,在芯片表面沉积一层绝缘保护膜,保护膜层厚度膜层材料包括氧化硅、氮化硅、氧化铝等绝缘透明材料;
测试金属电极与导电扩展层之间的粘附力,接着完成后工艺步骤晶圆减薄、背镀反射层、切割裂片、点测分选等。将裸晶进行封灯老化处理,3%出现掉电极现象,出光率提升了0.5%。
本发明另一实施例提供的一种LED制备方法包括:
在蓝宝石衬底上生长外延层,所述外延层厚度为5μm-8μm,包括端点值,可选的,本实施例中外延层厚度为6μm,具体包括将蓝宝石衬底表面清洁干净后,先沉积缓冲层,再在所述缓冲层上生长N型GaN层;然后依次生长多量子阱和P型GaN层;
在所述P型GaN层上制作芯片图形,用干法刻蚀设备ICP刻蚀出台阶,露出N型GaN层,刻蚀深度1.3μm-1.5μm,切割道的宽度在10μm-30μm之间;
在所述P型GaN层上制作整层的欧姆接触层,采用干法刻蚀设备ICP去除部分欧姆接触层,形成图形化欧姆接触层,如图3中19所示,图形化欧姆接触层连接两个电极的方向,也连接两电极之外另外两个对角,从而形成较高的电流扩展结构。本实施例中所述欧姆接触层的厚度范围为包括端点值。
在未被欧姆接触层覆盖的P型GaN层上以及欧姆接触层上,采用电子束蒸发工艺,蒸镀一层氧化铟锡薄膜,薄膜厚度为其成分比例为铟锡比95:5,蒸镀条件:腔体温度290℃,氧气流量10sccm,镀膜过程腔体真空度5*10-5Torr-7*10-5Torr,用时80min;
在ITO表层涂覆光阻,ITO开孔湿法腐蚀,用FeCl3与HCl的混合溶液湿法蚀刻掉暴露的部分ITO电流扩展层,记录蚀刻所用时间为170秒;腐蚀后开孔直径扩大1微米。
在电流扩展层表面制作P电极,在N型GaN台阶上制作N电极,电极厚度1μm-4μm,电极制作完后,在芯片表面沉积一层绝缘保护膜,保护膜层厚度膜层材料包括氧化硅、氮化硅、氧化铝等绝缘透明材料;本实施例中保护膜层优选为氧化硅材质,采用PECVD(Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学的气相沉积法)设备或者其他蒸发镀膜设备形成。
测试金属电极与导电扩展层之间的粘附力,接着完成后工艺步骤晶圆减薄、背镀反射层、切割裂片、点测分选等。将裸晶进行封灯老化处理,1%出现掉电极现象,出光率提升1%。
本发明提供的提升LED性能的LED制备方法,在半导体衬底上先形成一层图形化的欧姆接触层,再在欧姆接触层以及第二型半导体层上形成电流扩展层,其中,所述电流扩展层与所述欧姆接触层的厚度总和小于或等于且所述欧姆接触层为GaxIn(1-x)N材质。也即,本发明中采用图形化欧姆接触层代替部分厚度的电流扩展层实现电流扩展的功能,使得电流扩展层的厚度减薄,提高了LED芯片的出光率。
具体地,通过控制欧姆接触层GaxIn(1-x)N中x比例,控制其横向电导率,与第二型半导体层之间合适的欧姆接触特性、折射率以及在可见光波段下透过率,使其具有低于电流扩展层的横向电导率,折射率介于第二型半导体层和透明导电的电流扩展层之间,三者折射率关系为第二型半导体层>欧姆接触层>电流扩展层,形成折射率梯度,降低光的全反射效果,同时能够减小电流扩展层的厚度,进而减小光的吸收,提高LED芯片的出光率。
本发明另一实施例还提供一种LED芯片,采用上面实施例中提供的LED制备方法制作形成,请参见图3和图4所示,所述LED芯片包括:
衬底11;
位于所述衬底11上的缓冲层12;
位于所述缓冲层12背离所述衬底11表面的第一型半导体层13;
位于所述第一型半导体层13背离所述衬底11表面的多量子阱层14;
位于所述多量子阱层14背离所述衬底11表面的第二型半导体层15;
位于所述第二型半导体层背离所述衬底11表面的图形化欧姆接触层19;
位于所述图形化欧姆接触层19和所述第二型半导体层表面的电流扩展层16;
与所述第一型半导体层13欧姆接触的第一电极17;
与所述第二型半导体层15欧姆接触的第二电极18;
其中,所述图形化欧姆接触层19为GaxIn(1-x)N材质,所述电流扩展层16为ITO材质,且所述图形化欧姆接触层19与所述电流扩展层16的厚度总和H小于或等于
需要说明的是,本实施例中不限定图形化欧姆接触层的厚度,以及所述电流扩展层的厚度,可选的,所述图形化欧姆接触层的厚度范围为:包括端点值。所述电流扩展层的厚度范围为:包括端点值。
欧姆接触层的厚度越薄,电流扩展层的厚度越薄,则对光的吸收越少,但根据实际工艺制作,以及电流扩展层厚度较薄时,电流扩展效率较不理想,欧姆接触层的导电性也有所下降,因此,本实施例中可选的,所述图形化欧姆接触层的厚度为更加优选为包括端点值。所述电流扩展层的厚度为更优选的包括端点值。
本发明还提供一种LED芯片,其制作方法为上述制作方法,因此,在电流扩展层和第二型半导体层之间还包括图形化欧姆接触层,所述图形化欧姆接触层代替部分厚度电流扩展层功能,从而减小了电流扩展层的厚度,使得LED芯片的光转换效率能够继续提高。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (15)

1.一种提升LED性能的LED制备方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底至少包括衬底,和位于所述衬底上,沿背离所述衬底方向依次设置的缓冲层、第一型半导体层、多量子阱层和第二型半导体层;
在所述半导体衬底上形成图形化欧姆接触层,所述图形化欧姆接触层为GaxIn(1-x)N材质,其中x的取值范围为0.5-1,包括0.5,不包括1;
在所述图形化欧姆接触层以及所述第二型半导体层上形成电流扩展层,所述电流扩展层包括:ITO、IZO、IGO或ZnO;
其中,所述电流扩展层与所述欧姆接触层的厚度总和小于或等于
2.根据权利要求1所述的LED制备方法,其特征在于,所述欧姆接触层GaxIn(1-x)N中x取值范围为:0.7-0.75,包括端点值。
3.根据权利要求2所述的LED制备方法,其特征在于,所述在所述半导体衬底上形成图形化欧姆接触层,具体包括:
在所述半导体衬底上采用外延生长方式生长一整层欧姆接触层;
对所述欧姆接触层进行刻蚀,形成图形化欧姆接触层。
4.根据权利要求3所述的LED制备方法,其特征在于,所述对所述欧姆接触层进行刻蚀,形成图形化欧姆接触层,具体包括:
采用干法蚀刻工艺对所述欧姆接触层进行刻蚀,形成图形化欧姆接触层。
5.根据权利要求4所述的LED制备方法,其特征在于,所述干法蚀刻工艺为感应耦合等离子蚀刻工艺。
6.根据权利要求1-5任意一项所述的LED制备方法,其特征在于,所述图形化欧姆接触层的厚度范围为:包括端点值。
7.根据权利要求6所述的LED制备方法,其特征在于,所述图形化欧姆接触层的厚度范围为:包括端点值。
8.根据权利要求6所述的LED制备方法,其特征在于,所述电流扩展层的厚度范围为:包括端点值。
9.根据权利要求8所述的LED制备方法,其特征在于,所述电流扩展层的厚度范围为:包括端点值。
10.根据权利要求1-5任意一项所述的LED制备方法,其特征在于,所述第一型半导体层为N型GaN层,所述第二型半导体层为P型GaN层。
11.一种LED芯片,其特征在于,采用权利要求1-10任意一项所述的LED制备方法制作形成,所述LED芯片包括:
衬底;
位于所述衬底上的缓冲层;
位于所述缓冲层背离所述衬底表面的第一型半导体层;
位于所述第一型半导体层背离所述衬底表面的多量子阱层;
位于所述多量子阱层背离所述衬底表面的第二型半导体层;
位于所述第二型半导体层背离所述衬底表面的图形化欧姆接触层;
位于所述图形化欧姆接触层和所述第二型半导体层表面的电流扩展层;
与所述第一型半导体层欧姆接触的第一电极;
与所述第二型半导体层欧姆接触的第二电极;
其中,所述图形化欧姆接触层为GaxIn(1-x)N材质,其中x的取值范围为0.5-1,包括0.5,不包括1,所述电流扩展层包括:ITO、IZO、IGO或ZnO;,且所述图形化欧姆接触层与所述电流扩展层的厚度总和小于或等于
12.根据权利要求11所述的LED芯片,其特征在于,所述图形化欧姆接触层的厚度范围为:包括端点值。
13.根据权利要求12所述的LED制备方法,其特征在于,所述图形化欧姆接触层的厚度范围为:包括端点值。
14.根据权利要求11所述的LED芯片,其特征在于,所述电流扩展层的厚度范围为:包括端点值。
15.根据权利要求14所述的LED制备方法,其特征在于,所述电流扩展层的厚度范围为:包括端点值。
CN201711187616.4A 2017-11-24 2017-11-24 一种提升led性能的led制备方法以及led芯片 Active CN107863432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711187616.4A CN107863432B (zh) 2017-11-24 2017-11-24 一种提升led性能的led制备方法以及led芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711187616.4A CN107863432B (zh) 2017-11-24 2017-11-24 一种提升led性能的led制备方法以及led芯片

Publications (2)

Publication Number Publication Date
CN107863432A true CN107863432A (zh) 2018-03-30
CN107863432B CN107863432B (zh) 2019-08-06

Family

ID=61703586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711187616.4A Active CN107863432B (zh) 2017-11-24 2017-11-24 一种提升led性能的led制备方法以及led芯片

Country Status (1)

Country Link
CN (1) CN107863432B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987547A (zh) * 2018-07-20 2018-12-11 扬州乾照光电有限公司 一种发光二极管及其制备方法
CN112420887A (zh) * 2020-11-20 2021-02-26 广东省科学院半导体研究所 一种深紫外led器件及其制作方法
CN113571612A (zh) * 2021-07-14 2021-10-29 淮安澳洋顺昌光电技术有限公司 Led外延结构及其应用以及包含该结构的发光二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633197A (zh) * 2012-08-27 2014-03-12 Lg伊诺特有限公司 发光装置
CN103715322A (zh) * 2013-12-30 2014-04-09 苏州矩阵光电有限公司 一种新型GaN基LED结构及制备方法
CN103996769A (zh) * 2014-06-06 2014-08-20 湘能华磊光电股份有限公司 Led外延层结构、生长方法及具有该结构的led芯片
CN105023984A (zh) * 2015-06-23 2015-11-04 北京大学 一种基于GaN厚膜的垂直结构LED芯片及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633197A (zh) * 2012-08-27 2014-03-12 Lg伊诺特有限公司 发光装置
CN103715322A (zh) * 2013-12-30 2014-04-09 苏州矩阵光电有限公司 一种新型GaN基LED结构及制备方法
CN103996769A (zh) * 2014-06-06 2014-08-20 湘能华磊光电股份有限公司 Led外延层结构、生长方法及具有该结构的led芯片
CN105023984A (zh) * 2015-06-23 2015-11-04 北京大学 一种基于GaN厚膜的垂直结构LED芯片及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987547A (zh) * 2018-07-20 2018-12-11 扬州乾照光电有限公司 一种发光二极管及其制备方法
CN112420887A (zh) * 2020-11-20 2021-02-26 广东省科学院半导体研究所 一种深紫外led器件及其制作方法
CN113571612A (zh) * 2021-07-14 2021-10-29 淮安澳洋顺昌光电技术有限公司 Led外延结构及其应用以及包含该结构的发光二极管及其制备方法

Also Published As

Publication number Publication date
CN107863432B (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
TWI419367B (zh) 光電元件及其製造方法
CN100568555C (zh) 粗化电极用于高亮度正装led芯片和垂直led芯片
TWI412153B (zh) 發光二極體及其製造方法
US8519430B2 (en) Optoelectronic device and method for manufacturing the same
CN108183151B (zh) 一种led芯片及其制作方法
CN107863432B (zh) 一种提升led性能的led制备方法以及led芯片
CN108400206A (zh) Led芯片结构及其制备方法
CN104810436B (zh) 一种发光二极管芯片及其制备方法
CN108010996A (zh) 一种AlGaInP发光二极管及其制作方法
CN102723417B (zh) 便于打线的led芯片及其制备方法
CN110265520A (zh) 优化电流分布的嵌入式电极结构led芯片及其制备方法
CN106159057A (zh) Led芯片及其制作方法
CN103151447A (zh) 一种双面发光二极管结构及其制作方法
CN103762222A (zh) 一种模块化阵列式高压led芯片及其制造方法
CN106784173A (zh) 具有电容结构的led芯片及其制备方法
KR20110130204A (ko) 반도체 발광소자 및 그 제조방법
CN103560189B (zh) 发光二极管芯片及其制作方法
CN102208506B (zh) 掩埋式高亮度发光二极管结构
Mao et al. Dual enhancement of light extraction efficiency of flip-chip light-emitting diodes with multiple beveled SiC surface and porous ZnO nanoparticle layer coating
CN102651438A (zh) 衬底、该衬底的制备方法及具有该衬底的芯片
CN105633243A (zh) 采用金属纳米线电极的氮化镓基发光二极管及其生产方法
CN105514229B (zh) 一种晶圆级led垂直芯片的制作方法
CN106848005B (zh) 提升亮度的倒装led芯片及其制备方法
CN108133984A (zh) 一种垂直结构发光二极管及其制作方法
Lin et al. Enhanced light extraction of GaN-based light emitting diodes using nanorod arrays

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant