CN103730544B - 生长基板分离方法、发光二极管制造方法以及发光二极管 - Google Patents

生长基板分离方法、发光二极管制造方法以及发光二极管 Download PDF

Info

Publication number
CN103730544B
CN103730544B CN201310481911.6A CN201310481911A CN103730544B CN 103730544 B CN103730544 B CN 103730544B CN 201310481911 A CN201310481911 A CN 201310481911A CN 103730544 B CN103730544 B CN 103730544B
Authority
CN
China
Prior art keywords
growth substrate
layer
nitride
mask pattern
separation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310481911.6A
Other languages
English (en)
Other versions
CN103730544A (zh
Inventor
许政勋
崔周源
李忠敏
金永郁
辛秀珍
红竖延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120114129A external-priority patent/KR20140047870A/ko
Priority claimed from KR1020120114128A external-priority patent/KR20140047869A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN103730544A publication Critical patent/CN103730544A/zh
Application granted granted Critical
Publication of CN103730544B publication Critical patent/CN103730544B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Abstract

本发明公开一种生长基板分离方法、发光二极管制造方法以及发光二极管。根据一个实施例的生长基板分离方法包括如下步骤：准备生长基板；在所述生长基板上形成牺牲层和掩模图案，并通过电化学蚀刻（ECE）对牺牲层进行蚀刻；形成覆盖掩模图案且被元件分离区域划分的多个氮化物半导体层叠结构；在多个半导体层叠结构上贴附支撑基板，并使支撑基板具有连接于元件分离区域的多个贯通孔；将生长基板从氮化物半导体层叠结构中分离。

Description

生长基板分离方法、发光二极管制造方法以及发光二极管
技术领域
本发明涉及一种从外延层分离生长基板的方法、发光二极管制造方法以及利用这些方法制造的发光二极管。
背景技术
发光二极管是一种发射光的无机半导体元件，具有绿色环保、低电压、长寿命、以及价格低廉等特征，过去多用于显示灯或数字等纯粹的信息显示，而最近由于工业技术的发展、尤其得益于信息显示技术和半导体技术的发展，已达到在显示器领域、汽车前照灯、投影仪等多领域中跨领域应用的地步。
现有技术中的水平型发光二极管（lateral LED）是在生长基板上依次生长包括n型半导体层、活性层、以及p型半导体层的多个半导体层之后，蚀刻n型半导体层和活性层的一部分而形成n型电极，并在所述p型半导体层上形成p型电极而制作。
这种水平型发光二极管的制作方法相对简单，然而由于除去活性层的一部分，所以发光面积减少。并且，随着使用蓝宝石基板之类的导热性较差的生长基板，由发光二极管产生的热量将使接合温度上升，从而引起内部量子效率降低的问题。
为了解决这种水平型发光二极管的问题而开发出多种类型的垂直型发光二极管。由于所述垂直型发光二极管通过激光剥离（Laser Lift-Off：LLO）除去蓝宝石基板，因此可以防止热量引起的发光二极管效率低下。
然而，由于使用高能量的激光，因此可能在半导体层内引起裂纹（crack）。而且，如果将氮化物半导体层和与其同类的基板（例如氮化镓基板）使用为生长基板，则由于氮化镓基板与氮化物半导体层之间的能带差较小而难以适用激光剥离工艺。
发明内容
本发明所要解决的技术问题为提供一种更加有效且可以用低成本简便地进行分离并能够减少对氮化物半导体层的伤害的生长基板分离方法及发光二极管制造方法。
本发明所要解决的另一技术问题为提供一种可以减少分离大面积生长基板所需时间的生长基板分离方法及发光二极管制造方法。
本发明所要解决的又一技术问题为提供一种利用所述发光二极管制造方法制造的发光二极管。
本发明的其他特征和优点将可以通过以下详细说明理解得更加清楚。
根据本发明一个实施例的生长基板分离方法包括如下步骤：准备生长基板；在所述生长基板上形成牺牲层和掩模图案，并使所述牺牲层在所述掩模图案的开口部露出；通过电化学蚀刻（ECE）而对所述牺牲层进行蚀刻；覆盖所述掩模图案，并形成通过元件分离区域而相互分离的多个氮化物半导体层叠结构；在所述多个氮化物半导体层叠结构上贴附支撑基板，所述支撑基板具有连接于所述元件分离区域的多个贯通孔；将所述生长基板从所述氮化物半导体层叠结构中分离。
由于在形成半导体层叠结构之前利用电化学蚀刻而对牺牲层进行蚀刻，因此可以通过利用应力的物理方式或利用蚀刻溶液的化学方式而从氮化物半导体层叠结构分离生长基板。据此，可对氮化物半导体层叠结构不加损伤地分离生长基板，并能轻易地分离大面积生长基板。尤其，由于可以利用支撑基板的贯通孔而使蚀刻溶液轻易地向元件分离区域渗透，因此可利用蚀刻溶液迅速地分离生长基板。
进而，由于利用牺牲层，因此即使在生长基板为氮化镓基板之类的同类基板的情况下也可以轻易地从半导体层叠结构分离生长基板。
在若干实施例中，所述牺牲层可形成于所述生长基板上，而所述掩模图案可形成于所述牺牲层上。然而本发明并不局限于此，牺牲层也可以在掩模图案形成之后形成于掩模图案的开口部内。
另外，可通过分两个步骤以上施加电压而部分性地蚀刻所述牺牲层，此时，先施加的电压低于后施加的电压。由此，所述牺牲层的表面形成相对较小的微气孔，从而使表面维持相对较好的结晶性，而所述牺牲层的内部形成相对较大的微气孔。
而且，形成上述相互分离的多个氮化物半导体层叠结构的步骤包括将所述牺牲层使用为种子而生长覆盖所述掩模图案的氮化物半导体层叠结构的步骤。另外，在形成所述半导体层叠结构的期间，在所述牺牲层内可形成空穴。所述空穴在高温下生长氮化物半导体层的期间形成。
在若干实施例中，上述形成相互分离的多个氮化物半导体层叠结构的步骤还可以包括将生长的所述氮化物半导体层叠结构图案化而形成所述元件分离区域的步骤。
在其他一些实施例中，在生长所述氮化物半导体层叠结构之前，可形成用于将所述掩模图案划分为多个区域的分离掩模，并使所述氮化物半导体层叠结构在所述分离掩模上彼此分开而生长，从而可以形成所述元件分离区域。
通过利用分离掩模，可以省略用于形成元件分离区域的图案化工序（即，光刻及蚀刻工序），因此可以进一步简化工序。
另外，彼此分开的多个所述氮化物半导体层叠结构在平面图中可以分别具有四边形形状，而所述支撑基板的贯通孔可以与所述氮化物半导体层叠结构的四个角落相邻而排列。
并且，所述支撑基板的贯通孔可具有不超出所述元件分离区域而设置的大小，且被整齐排列于所述元件分离区域。
可通过施加应力或借助于化学蚀刻而将所述生长基板从所述半导体层叠结构中分离，尤其，可通过利用NaOH、BOE、或HF的化学蚀刻而将所述生长基板从所述半导体层叠结构分离。
在一个实施例中，所述掩模图案可以是掩模区域具有特定形状的阳刻图案，所述掩模区域例如可以具有条纹、菱形、或六边形的形状。在另一实施例中，所述掩模图案可以是开口部区域具有特定形状的阴刻图案，所述开口部区域例如可以具有菱形或六边形的形状。
另外，所述元件分离方法可以在贴附所述支撑基板之前，还包括在所述半导体层叠结构上形成反射金属层、势垒金属层、以及粘结金属层的步骤。进而，所述粘结金属层可以包覆所述反射金属层和所述势垒金属层。据此，可以防止在化学蚀刻过程中反射金属层或势垒金属层暴露于蚀刻溶液。
根据本发明的另一形态，公开一种发光二极管制造方法，这一方法包括前述的生长基板分离方法。进而，根据本发明的又一形态，公开一种利用前述生长基板分离方法制造的发光二极管。
根据本发明的又一形态的发光二极管包括：支撑基板；半导体层叠结构，位于所述支撑基板上，且包含活性层；周期性凹凸图案，形成于所述半导体层叠结构的上部面，其中，所述支撑基板在角落部分具有凹部。
进而，所述支撑基板在平面图中具有四边形形状，且所述支撑基板的四个角落部分可分别具有凹部。所述半导体层叠结构具有小于所述支撑基板宽度的宽度，并可以位于所述凹部内侧。
并且，所述发光二极管可在所述周期性凹凸图案的凹部及凸部上分别具有粗糙表面。
根据本发明另一实施例的生长基板分离方法，包括如下步骤：准备生长基板；在所述生长基板上形成掩模图案；在所述生长基板上选择性生长氮化物半导体的牺牲层，并至少露出所述掩模图案的各掩模的上部区域中的一部分；通过电化学蚀刻（ECE）而对所述牺牲层至少进行部分性蚀刻；形成覆盖所述掩模图案的氮化物半导体层叠结构；将所述生长基板从所述氮化物半导体层叠结构中分离。
由于在形成半导体层叠结构之前利用电化学蚀刻而对牺牲层进行蚀刻，因此可以通过利用应力的物理方式或利用蚀刻溶液的化学方式而从氮化物半导体层叠结构中分离生长基板。据此，可对氮化物半导体层叠结构不加损伤地分离生长基板，并能轻易地分离大面积生长基板。
进而，由于利用牺牲层，因此即使在生长基板为氮化镓基板之类的同类基板的情况下也可以轻易地从半导体层叠结构分离生长基板。
而且，由于可通过选择性调节生长的牺牲层厚度而促进蚀刻溶液的渗透，因此可在化学蚀刻过程中加快蚀刻溶液的渗透，从而可以减少分离生长基板所需时间。
在若干实施例中，所述生长基板分离方法还可以包括如下步骤：在形成所述掩模图案之前在所述生长基板上形成下部氮化物层；将所述掩模图案使用为蚀刻掩模而对所述下部氮化物层进行蚀刻而形成凹陷部。所述牺牲层填充所述凹陷部。并且，所述牺牲层中掺杂着浓度比所述下部氮化物层更高的杂质。因此，在电化学蚀刻期间所述牺牲层至少被蚀刻一部分，而所述下部氮化物层不会被蚀刻而残留。
另外，可通过分两个步骤以上施加电压而部分性地蚀刻所述牺牲层，此时，先施加的电压低于后施加的电压。由此，所述牺牲层的表面形成相对较小的微气孔，从而使表面维持相对较好的结晶性，而所述牺牲层的内部形成相对较大的微气孔。而且，所述氮化物半导体层叠结构可将所述牺牲层使用为种子而生长。另外，在形成所述半导体层叠结构的时间内，所述牺牲层内可以形成空穴。所述空穴形成于在高温下生长氮化物半导体层的时段中。
另外，所述生长基板分离方法还可以包括形成覆盖所述掩模图案的上部氮化物层的步骤。其中，所述牺牲层中掺杂着浓度比所述上部氮化物层更高的杂质。另外，在所述上部氮化物层形成之后，通过所述电化学蚀刻而使所述牺牲层中形成空穴。并且，所述氮化物半导体层叠结构形成于所述上部氮化物层上。
其中，所述电化学蚀刻可通过在乙二酸溶液（浓度例如为0.3mol/l）中施加50～65V的电压而执行。由此，所述牺牲层大部分被蚀刻，从而使凹陷区域内形成空穴。
其中，可将所述上部氮化物层形成为覆盖所述牺牲层。在另一实施例中，所述上部氮化物层可形成为覆盖通过所述牺牲层露出的所述掩模，并使所述牺牲层露出。
在若干实施例中，所述生长基板分离方法还可以包括形成覆盖所述掩模图案的上部氮化物层的步骤。此时，所述牺牲层中掺杂着浓度比所述上部氮化物层更高的杂质。另外，在所述上部氮化物层形成之后，通过所述电化学蚀刻而使所述牺牲层中形成空穴。并且，所述氮化物半导体层叠结构形成于所述上部氮化物层上。其中，所述掩模图案可直接形成于所述生长基板上。
另外，可通过施加应力或借助于化学蚀刻而分离所述生长基板，例如可通过利用NaOH、BOE蚀刻液、或HF的化学蚀刻而从所述半导体层叠结构中分离。
在特定实施例中，所述生长基板分离方法还可以包括在分离所述生长基板之前通过将所述半导体层叠结构图案化而形成元件分离区域的步骤。由此，当利用化学蚀刻分离生长基板时，可以使蚀刻溶液的渗透顺畅，从而可以减少分离生长基板的时间。
所述生长基板分离方法还可以包括在形成有所述元件分离区域的所述半导体层叠结构上贴附支撑基板的步骤，且在贴附所述支撑基板之前还可以包括在所述半导体层叠结构上形成反射金属层、势垒金属层、以及粘结金属层的步骤。
进而，所述粘结金属层可以包覆所述反射金属层和所述势垒金属层。据此，可以防止反射金属层或势垒金属层在化学蚀刻过程中暴露于蚀刻溶液。
在若干实施例中，所述支撑基板可以具有能够使蚀刻溶液渗透的贯通孔。所述贯通孔可具有不超出所述元件分离区域所需的大小，且被整齐排列于所述元件分离区域。
由于蚀刻溶液可通过所述贯通孔而渗透，因此可进一步缩短生长基板的分离时间。
根据本发明的另一形态，公开一种发光二极管制造方法，这一方法包括前述的生长基板分离方法。进而，根据本发明又一形态，公开一种利用前述生长基板分离方法制造的发光二极管。
根据本发明又一形态的发光二极管，包括：支撑基板；半导体层叠结构，位于所述支撑基板上，且包含活性层；凹凸图案，形成于所述半导体层叠结构的上部面；电极，形成于所述凹凸图案的局部。
根据本发明另一形态的发光二极管制造方法，包括如下步骤：准备包含图案的生长基板；在所述生长基板上形成牺牲层和掩模图案，并使所述牺牲层在所述掩模图案的开口部露出；蚀刻所述牺牲层而形成空穴；形成覆盖所述掩模图案的氮化物半导体层叠结构；将所述生长基板从所述氮化物半导体层叠结构中分离。
根据本发明的实施例，由于不是使用激光而是利用应力或化学蚀刻而分离生长基板，因此可以用低成本更加有效而简便地分离生长基板，并可以减少氮化物半导体层的损伤。由于可以使蚀刻溶液的渗透顺畅，因此能够减少分离大面积生长基板所需时间。
附图说明
图1至图3为用于一并说明根据本发明一个实施例的生长基板分离方法和发光二极管制造方法的剖面图。
图4（a）为用于说明元件分离区域及支撑基板的贯通孔的概略性平面图，而图4（b）为用于说明最终发光二极管的支撑基板的概略性平面图。
图5至图7分别为用于说明根据本发明实施例的掩模图案的平面图。
图8和图9为用于一并说明根据本发明另一实施例的生长基板分离方法和发光二极管制造方法的平面图和剖面图。
图10和图11为用于一并说明根据本发明又一实施例的生长基板分离方法和发光二极管制造方法的剖面图。
图12为用于一并说明根据本发明又一实施例的生长基板分离方法和发光二极管制造方法的剖面图。
图13为表示在电化学蚀刻工艺中随着电压变化的高浓度掺杂层的蚀刻率的曲线图。
图14为用于一并说明根据本发明又一实施例的生长基板分离方法和发光二极管制造方法的剖面图。
图15为用于一并说明根据本发明又一实施例的生长基板分离方法和发光二极管制造方法的剖面图。
符号说明：
110：生长基板 120、140、144：牺牲层
125：下部氮化物层 130：掩模图案
142、146：上部氮化物层 150：微气孔
160：第一氮化物半导体层 170：活性层
180：第二氮化物半导体层 190：金属层
200：氮化物半导体层叠结构 210：支撑基板
220：电极
具体实施方式
以下，参照附图详细说明本发明的实施例。下面介绍的实施例是为了将本发明的思想充分传递给本领域技术人员而作为示例提供的。因此，本发明并不局限于以下说明的实施例而也可以具体实现为其他形态。并且，在附图中，同一附图标记表示同一构成要素，而构成要素的宽度、长度、厚度等也可能为了方便而被夸张地表示。
本发明的实施例公开一种在生长基板上生长氮化物半导体层之后从氮化物半导体层分离生长基板的技术。尤其，本发明的实施例公开一种不使用现有技术中的激光剥离技术而通过利用应力或者利用借助于蚀刻溶液的化学蚀刻而分离生长基板的技术，并为此提供多种技术方法。
图1至图3为用于一并说明根据本发明一个实施例的生长基板分离方法和发光二极管制造方法的剖面图。
首先，参照图1（a），准备生长基板110。生长基板110可以是蓝宝石基板、GaN基板、碳化硅（SiC）基板、或硅（Si）基板等，尤其可以是蓝宝石基板或GaN基板。
在所述生长基板110上形成牺牲层120。牺牲层120例如可借助于MOCVD（metalorganic chemical vapour deposition，金属有机化合物化学气相沉淀）或MBE（molecular beam epitaxy，分子束外延生长）等技术而生长于生长基板110上。牺牲层120可以由掺入相对较高浓度（例如3E18/cm3=3×1018/cm3以上）的Si杂质的氮化镓系材料（例如GaN层）形成。以下说明的氮化物系列半导体层可以如所述牺牲层120一样借助于MOCVD或MBE技术而生长，对此不予特别说明。
参照图1（b），所述牺牲层120上形成掩模图案（Mask pattern）130。所述掩模图案130例如可以由SiO2形成。如图5（a）所示，掩模图案130的各掩模区域可具有条纹形状，并且，如图5（b）所示，也可以具有沿着不同方向延伸的条纹相交的形状。与此不同，当所述掩模图案130为阳刻图案时，掩模区域既可以如图6（a）所示具有六边形形状，也可以如图7（a）所示具有菱形形状。与此不同，所述掩模图案130为阴刻图案时，开口部区域既可以如图6（b）所示具有六边形形状，也可以如图7（b）所示具有菱形形状。所述掩模图案130还可以是掩模区域为圆形形状的阳刻图案或开口部区域为圆形形状的阴刻图案。
参照图1（c），利用电化学蚀刻（electro chemical etching：ECE）部分性蚀刻所述牺牲层120而在牺牲层120内形成微气孔150。
通过将形成有牺牲层120的生长基板110和阴极（例如Pt电极）浸泡在电化学蚀刻溶液之后，将正电压施加于牺牲层120而将负电压施加于阴极而执行所述电化学蚀刻工艺，并可以通过调节电化学蚀刻溶液的摩尔浓度、工艺时间、以及施加电压而调节微气孔150的大小。
所述电化学蚀刻溶液可以是电解质溶液，例如可以是包含乙二酸（oxalic acid）、HF、或NaOH的电解质溶液。
在本实施例中，可通过连续施加恒定电压（例如10～60V范围）的单步骤电化学蚀刻（ECE）而部分性地蚀刻牺牲层120。然而并不局限于此，也可以通过初期施加相对较低的电压之后施加相对较高的电压的两步骤电化学蚀刻（ECE）而部分性地蚀刻。图1（c）表示通过两步骤电化学蚀刻（ECE）形成的微气孔152、154，其中相对较小的微气孔152在施加相对较低的电压的第一阶段形成，而相对较大的微气孔154在施加相对较高的电压的第二阶段形成。例如，可利用20℃的0.3M（molar concentration：mol/l）乙二酸溶液而对Si掺杂浓度为6E18/cm3的牺牲层120执行第一阶段施加8～9V电压而第二阶段施加15～17V电压的电化学蚀刻。
通过利用两步骤电化学蚀刻，可以使牺牲层120的表面维持相对较好的结晶性，并能够在牺牲层120的内部形成相对较大的微气孔154，因而有利于后续工序。
参照图1（d），将所述牺牲层120使用为种子（Seed）而生长包含第一氮化物半导体层160、活性层170、以及第二氮化物半导体层180的氮化物半导体层叠结构200。氮化物半导体层叠结构200通过水平生长而不仅覆盖牺牲层120，而且还覆盖掩模图案130。
所述第一氮化物半导体层160可以是单层，然而并不局限于此而也可以是多层。这种多层可以包含未掺杂层和掺杂层。
另外，在生长所述半导体层叠结构200的期间，微气孔152、154相互合并或生长而形成空穴150a。所述空穴150a形成为使所述掩模图案130的相邻掩模区域相连接。在图1（d）中表示了牺牲层120与第一氮化物半导体层160之间腾出界面的情形，然而也可以使所述空穴150a成为牺牲层120与第一氮化物半导体层160的界面。
参照图2（a），牺牲层140上形成包含第一氮化物半导体层160、活性层170、以及第二氮化物半导体层180的氮化物半导体层叠结构200。如前所述，在形成所述半导体层叠结构200的期间内，牺牲层120内的微气孔152、154使牺牲层120中形成空穴150a。其中，图2（a）表示与图1（d）相同的工序步骤，是仅仅将规模改变而表示的。
所述第一氮化物半导体层160可以由掺入第一导电型杂质的氮化物半导体层形成，例如可以由掺入n型杂质的ⅢA-N系列的化合物半导体形成（如(Al,In,Ga)N系列的氮化物半导体层），并可以包含氮化镓层。并且，所述第一氮化物半导体层160还可以包括特意没有掺入杂质的未掺杂层。
所述活性层170可以由ⅢA-N系列的化合物半导体形成（例如(Al,Ga,In)N半导体层），并可以具有单量子阱结构或者阱层（未图示）与势垒层（未图示）交替层叠的多量子阱结构。
所述第二氮化物半导体层180包含掺入第二导电型杂质（例如P型杂质）的ⅢA-N系列的化合物半导体（如(Al,Ga,In)N系列的ⅢA族氮化物半导体层），例如可以包含GaN层。
参照图2（b），通过将所述氮化物半导体层叠结构200图案化（Patterning）而形成元件分离区域200a。可通过光刻及蚀刻工艺形成元件分离区域200a。通过元件分离区域200a而形成分离为分立元件区域的多个氮化物半导体层叠结构200。
另外，如图所示，通过所述元件分离区域200a而使牺牲层120和掩模图案130露出。
参照图2（c），在氮化物半导体层叠结构200上贴附支撑基板210。支撑基板210可通过金属层190而粘结（Bonding）于氮化物半导体层叠结构200上。所述金属层190例如可以包括反射金属层192、势垒金属层194、以及粘结金属层196。势垒金属层194覆盖反射金属层192，粘结金属层196为了从蚀刻溶液中保护反射金属层192和势垒金属层194而包覆这些金属层192、194。所述反射金属层192电连接于第二氮化物半导体层180。
在本实施例中说明了所述金属层190在形成元件分离区域200a之后形成的情形，然而并不局限于此。即，所述反射金属层192及势垒金属层194也可以在形成元件分离区域200a之前形成。而且，所述粘结金属层196也可以在形成元件分离区域200a之前形成。
另外，如图所示，支撑基板210可具有多个贯通孔210a。如图4（a）所示，可通过整齐排列而使这些贯通孔210a位于元件分离区域200a之内。例如，如图4（a）所示，位于一个元件区域内的氮化物半导体层叠结构200的四个角落附近可分别设置有贯通孔210a。所述多个贯通孔210a在化学蚀刻过程中促进蚀刻溶液向元件分离区域200a渗透，从而缩短分离生长基板110的时间。
再看图2（c），所述支撑基板210既可以是蓝宝石基板、GaN基板、玻璃基板、碳化硅基板、或硅基板，也可以是由金属物质形成的导电性基板，还可以是印刷电路板（PCB）等电路基板，并且可以是陶瓷基板。
而且，对应于粘结金属层196的粘结金属层（未图示）被提供到所述支撑基板210侧，而支撑基板210侧的粘结金属层与氮化物半导体层叠结构200侧的粘结金属层196共熔（eutetic）粘结，从而使支撑基板210贴附于氮化物半导体层叠结构200上。
参照图2（d），贴附支撑基板210之后，通过利用NaOH、BOE（Buffered-Oxide-Etch）、或HF等蚀刻溶液的化学蚀刻而将生长基板110从半导体层叠结构200中分离。可通过用蚀刻溶液蚀刻掩模图案130或者在掩模图案130和氮化物半导体层叠结构200的界面上蚀刻GaN而将生长基板110从氮化物半导体层叠结构200中分离。分离的生长基板110在经过表面平整化之后可以重新利用为生长基板。
随着掩模图案130被除去，氮化物半导体层叠结构200的表面、尤其是第一氮化物半导体层160的表面上形成具有凹陷区域130a和凸出区域160a的凹凸结构。
在本实施例中说明了通过化学蚀刻分离生长基板110的情形，然而也可以利用物理应力而将生长基板110从氮化物半导体层叠结构200中分离。例如，可以在形成多个所述空穴150a之后对掩模图案130施加应力，从而使所述生长基板110与所述氮化物半导体层叠结构200分离。
图3（a）将生长基板110得到分离的图2（d）倒置而表示。参照图3（a），生长基板110得到分离之后，为了除去Ga残留物（droplet），可利用盐酸等清洗表面。并且，为了除去残留在表面侧的高电阻氮化物半导体层，可利用干式蚀刻而除去氮化物半导体层叠结构200的一部分。
参照图3（b），可利用光电化学（PEC）蚀刻技术等而在氮化物半导体层叠结构200的表面形成粗糙表面R。粗糙表面R形成于凹陷区域130a的底面和凸出区域160a的表面。通过在形成凹陷区域130a和凸出区域160a之外还形成粗糙表面R而改善由活性层170生成的光的光提取效率。
参照图3（c），接着在所述氮化物半导体层叠结构200上形成电极220。电极220可具有用于连接引线的电极垫、以及从电极垫延伸的延伸部。电极220电连接于第一氮化物半导体层160。另外，当所述支撑基板210具有导电性时，支撑基板210可电连接于第二氮化物半导体层180而起到电极作用，或者可以在支撑基板210下部增设单独的电极垫。当所述支撑基板210具有绝缘性时，可由所述金属层190向外部延伸而形成电极垫。
所述电极220形成之前或者形成以后，可增设用于覆盖氮化物半导体层叠结构200的绝缘层（未图示）。
参照图3（d），通过以分立元件为单位划分所述支撑基板210而得到发光二极管。可通过沿着元件分离区域进行划线而划分所述支撑基板210。
如图4（b）所示，支撑基板210的四个角落各自分得贯通孔210a而形成凹部210b。在所述发光二极管中，所述半导体层叠结构200具有小于所述支撑基板210的宽度，尤其可以位于凹部210b的内侧。
根据本实施例，可以在不损伤氮化物半导体层叠结构200的情况下分离生长基板110。而且由于利用形成于生长基板110与半导体层叠结构200之间的空穴150a而分离生长基板110，因此可利用物理应力或化学蚀刻而轻易地分离生长基板110。
并且，通过在形成元件分离区域的同时形成多个贯通孔210a，从而使蚀刻溶液的渗透进一步加快，由此可以进一步缩短工艺时间。而且，分离的生长基板110可以重新利用为生长基板。
图8和图9为用于一并说明根据本发明另一实施例的生长基板分离方法和发光二极管制造方法的平面图及剖面图。其中，图8和图9（a）为表示形成掩模图案130和分离掩模132的步骤的平面图及剖面图。
参照图8和图9（a），首先，如参照图1（a）进行的说明，在基板110上形成牺牲层120。并且，如参照图1（b）进行的说明，在牺牲层120上形成掩模图案130。然而在本实施例中，掩模图案130被分离为多个元件区域而形成。掩模图案130例如可以被分离掩模132划分为多个区域。可利用与掩模图案130相同的材料（例如SiO2）并通过与前述相同的工艺形成分离掩模132。然而本发明并不局限于此，分离掩模132也可以由能够阻止氮化物半导体层生长的其他材料形成。
所述分离掩模132将对应于元件分离区域200a而形成，而所述掩模图案130将对应于元件区域形成。
其中，所述掩模图案130可以是如参照图1（b）、图5～图7进行说明的条纹图案、阳刻或者阴刻图案。
参照图9（b），如参照图1（c）以及图1（d）进行的说明，利用电化学蚀刻（ECE）而部分性地蚀刻暴露于掩模图案130的开口部区域的牺牲层120，并将牺牲层120使用为种子而生长半导体层叠结构200。然而在本实施例中，由于氮化物半导体层叠结构200的生长在分离掩模132上被阻断，因此根据氮化物半导体层叠结构200的生长工序而在分离掩模132上形成元件分离区域200a，由此使氮化物半导体层叠结构200被划分为多个元件区域。即，元件分离区域200a将通过半导体层叠结构200的生长工序而得到自对准，而用于形成元件分离区域的专门的图案化工序将得到省略。
参照图9（c），如参照图2（c）进行的说明，支撑基板210贴附于半导体层叠结构200上。由于支撑基板210的贴附与前述实施例相同，因此为避免重复而省略详细说明。
参照图9（d），如参照图2（d）进行的说明，利用NaOH、BOE、或HF等蚀刻溶液并通过化学蚀刻而将生长基板110从半导体层叠结构200中分离。可通过利用蚀刻溶液蚀刻分离掩模132和掩模图案130或者在掩模图案130与氮化物半导体层叠结构200的界面上蚀刻GaN而将生长基板110从氮化物半导体层叠结构200中分离。分离的生长基板110在进行表面平整化之后可被重新利用为生长基板。
随着掩模图案130被除去，氮化物半导体层叠结构200的表面、尤其是第一氮化物半导体层160的表面上形成具有凹陷区域130a和凸出区域160a的凹凸结构。
接着，可通过参照图3说明的工序制造图3（d）所示发光二极管。
在本实施例中说明了通过化学蚀刻分离生长基板110的情形，然而也可以利用物理应力而将生长基板110从氮化物半导体层叠结构200中分离。例如，可在形成多个所述空穴150a之后对掩模图案130施加应力，从而使所述生长基板110与所述氮化物半导体层叠结构200分离。
另外，在前述实施例中，是在氮化物半导体层叠结构200生长之后利用光刻及蚀刻工艺形成了元件分离区域200a，然而在本实施例中，由于元件分离区域200a在半导体层叠结构200生长的期间自动形成，因此可以省略光刻及蚀刻工序。
图10～图11为用于一并说明根据本发明又一实施例的生长基板分离方法和发光二极管制造方法的剖面图。
首先，参照图10（a），准备生长基板110。由于生长基板110与参照图1（a）说明的相同，因此省略详细说明。
所述生长基板110上形成下部氮化物层125。下部氮化物层125例如可借助于MOCVD（metalorganic chemical vapour deposition，金属有机化合物化学气相沉淀）或MBE（molecular beam epitaxy，分子束外延生长）等技术而生长于生长基板110上。下部氮化物层125可以由没有特意掺入杂质的、或者掺入相对较低浓度（例如3E18/cm3以下，更为优选的是1E18/cm3以下）的Si的氮化镓系材料（例如GaN层）形成。以下说明的氮化物系列的半导体层可以如所述下部氮化物层125一样借助于MOCVD或MBE技术生长，对此不予特别说明。
参照图10（b），所述下部氮化物层125上形成掩模图案130。如参照图1（b）进行的说明，掩模图案130可以形成为阳刻图案或阴刻图案。即，可以使掩模图案130的各掩模具有条纹形状、菱形形状、六边形形状、或圆形形状，或者使掩模图案130的掩模具有连续性，且由掩模包围的开口区域具有菱形形状、六边形形状、或圆形形状。
参照图10（c），将所述掩模图案130使用为蚀刻掩模而对下部氮化物层125进行蚀刻。可利用反应性离子蚀刻技术等干式蚀刻技术而蚀刻下部氮化物层125。通过蚀刻下部氮化物层125而形成凹陷部125a。
参照图10（d），所述凹陷部125a内形成氮化物半导体的牺牲层140。牺牲层140可以由相比于下部氮化物层125掺杂着相对较高浓度的杂质（例如Si）的高浓度掺杂层形成。例如，牺牲层140可具有3E18/cm3以上的Si掺杂浓度。
参照图10（e），利用电化学蚀刻（electro chemical etching：ECE）而部分性地蚀刻所述牺牲层而在牺牲层140内形成微气孔150。
通过将形成有牺牲层140的生长基板110和阴极（例如Pt电极）浸泡在电化学蚀刻溶液之后将正电压施加于牺牲层140而将负电压施加于阴极而执行所述电化学蚀刻工艺，并可以通过调节电化学蚀刻溶液的摩尔浓度、工艺时间、以及施加电压而调节微气孔150的大小。
所述电化学蚀刻溶液可以是电解质溶液，例如可以是包含乙二酸（oxalic acid）、HF、或NaOH的电解质溶液。
在本实施例中，可通过连续施加恒定电压（例如10～60V范围）的单步骤电化学蚀刻（ECE）而部分性地蚀刻牺牲层140。然而并不局限于此，也可以通过初期施加相对较低的电压之后施加相对较高的电压的两步骤电化学蚀刻（ECE）而部分性地蚀刻。图10（e）表示通过两步骤电化学蚀刻（ECE）形成的微气孔152、154，其中相对较小的微气孔152在施加相对较低的电压的第一阶段形成，而相对较大的微气孔154在施加相对较高的电压的第二阶段形成。例如，可利用20℃的0.3M乙二酸溶液而对Si掺杂浓度为6E18/cm3的牺牲层140执行第一阶段施加8～9V电压而第二阶段施加15～17V电压的电化学蚀刻。
通过利用两步骤电化学蚀刻，可以使牺牲层140的表面维持相对较好的结晶性，并能够在牺牲层140的内部形成相对较大的微气孔154，从而对后续工序有利。
另外，在进行所述电化学蚀刻的时间内，由于下部氮化物层125的杂质浓度相对较低，因此实际上不会被蚀刻而残留。
参照图10（f），将所述牺牲层140使用为种子（Seed）而生长第一氮化物半导体层160。第一氮化物半导体层160不仅覆盖牺牲层140，而且还覆盖掩模图案130。
所述第一氮化物半导体层160可以是单层，然而并不局限于此而也可以是多层。这种多层可以包含未掺杂层和掺杂层。
另外，在生长所述第一氮化物半导体层160的期间，微气孔152、154相互合并和生长，从而使下部氮化物层125的凹陷部125a内形成空穴140a。利用所述空穴140a并借助于机械应力或热应力等物理应力或者利用蚀刻溶液的化学蚀刻而分离生长基板110。例如可以在所述第一氮化物半导体层160上连续生长用于制造发光二极管的氮化物半导体层，然后贴附支撑基板，并对所述下部氮化物层125和掩模图案130部分施加应力，从而分离生长基板110。另外，以下参照图11对利用化学蚀刻分离生长基板110的方法进行说明。在图11中，掩模图案130的间距与图10中的相同，然而为了有助于理解而表示为更加稠密。
参照图11（a），牺牲层140上形成包含第一氮化物半导体层160、活性层170、以及第二氮化物半导体层180的氮化物半导体层叠结构200。如前所述，在形成所述半导体层叠结构200的期间，牺牲层140内的微气孔152、154使下部氮化物层125的凹陷部125a内形成空穴140a。
由于所述第一氮化物半导体层160、所述活性层170、以及所述第二氮化物半导体层180与参照图2（a）说明的相同，因此为了避免重复而省略详细说明。
参照图11（b），如参照图2（b）进行的说明，通过将所述氮化物半导体层叠结构200图案化而形成元件分离区域200a。
参照图11（c），如参照图2（c）进行的说明，氮化物半导体层叠结构200上被贴附支撑基板210。
在本实施例中说明了所述金属层190在形成元件分离区域200a之后形成的情形，然而并不局限于此。即，所述反射金属层192和势垒金属层194也可以在形成元件分离区域200a之前形成。并且，所述粘结金属层196也可以在形成元件分离区域200a之前形成。
而且，如图所示，支撑基板210可具有多个贯通孔210a。由于这些贯通孔210a与参照图4（a）进行的说明相同，因此省略详细说明。所述贯通孔210a在化学蚀刻过程中促进蚀刻溶液向元件分离区域200a渗透，从而缩短分离生长基板110的时间。
参照图11（d），如参照图2（d）进行的说明，在贴附支撑基板210之后，利用NaOH、BOE、或HF等蚀刻溶液而通过化学蚀刻而将生长基板110从半导体层叠结构200中分离。可通过利用蚀刻溶液蚀刻掩模图案130或者在掩模图案130与氮化物半导体层叠结构200的界面上对GaN进行蚀刻而将生长基板110从氮化物半导体层叠结构200中分离。分离的生长基板110可在进行表面平整化之后被重新利用为生长基板。
随着掩模图案130被除去，氮化物半导体层叠结构200的表面、尤其是第一氮化物半导体层160的表面上形成凹陷区域130a和凸出区域160a。
在本实施例中说明了通过化学蚀刻分离生长基板110的情形，然而也可以利用物理应力而将生长基板110从氮化物半导体层叠结构200中分离。例如，可以在形成多个所述空穴140a之后对掩模图案130施加应力，从而使所述生长基板110与所述氮化物半导体层叠结构200分离。
接着，通过参照图3（a）～图3（d）说明的工序得到发光二极管，为了避免重复而省略详细说明。并且，如图4（b）所示，支撑基板210的四个角落各自分得贯通孔210a而形成凹部210b。
根据本实施例，可以在不损伤氮化物半导体层叠结构200的情况下分离生长基板110。而且由于利用形成于生长基板110与半导体层叠结构200之间的空穴140a而分离生长基板110，因此可利用物理应力或化学蚀刻而轻易地分离生长基板110。而且，根据本实施例，可通过调节下部氮化物层125的厚度而调节空穴140a的大小，因此可以形成相对较大的空穴140a。据此，可在化学蚀刻过程中促进蚀刻溶液的渗透而缩短工艺时间。并且，在形成元件分离区域的同时形成多个贯通孔210a，从而可以进一步加快蚀刻溶液的渗透，由此进一步缩短工艺时间。而且，分离的生长基板110可被重新利用为生长基板。
图12为用于一并说明根据本发明又一实施例的生长基板分离方法和发光二极管制造方法的剖面图。
由于图12（a）～图12（d）与参照图10（a）～图10（d）进行的说明相同，因此为了避免重复而省略详细说明。
参照图12（e），牺牲层140上形成上部氮化物层142。上部氮化物层142中掺入掺杂浓度低于所述牺牲层140的杂质（例如Si），或者并不特意掺入杂质而形成。例如，上部氮化物层142中可以不用特意掺入杂质，或者由掺入3E18/cm3以下（更加优选的是1E18/cm3以下）的Si的氮化镓系材料（例如GaN层）形成。
参照图12（f），通过电化学蚀刻（electro chemical etching：ECE）对牺牲层140进行蚀刻而形成空穴140a。
如参照图10（e）进行的说明，通过将形成有牺牲层140的生长基板110和阴极（例如Pt电极）浸泡在电化学蚀刻溶液之后将正电压施加于牺牲层140并将负电极施加于阴极而执行所述电化学蚀刻工艺。
然而在本实施例中，所述电化学蚀刻工艺是在相对较高的电压下进行。图13为表示在电化学蚀刻工序中蚀刻率随电压变化的曲线图。其中，乙二酸溶液的摩尔浓度为0.3M，而作为样品则是使用了在生长基板上形成具有6E18/cm3的Si掺杂浓度的高浓度GaN层并在其上面形成未掺杂GaN层的材料。以5V为单位改变电压而对高浓度GaN层进行电化学蚀刻之后，测定高浓度GaN层的被蚀刻厚度，从而导出随电压而变的蚀刻率。如图13所示，在30～40V范围内蚀刻率无显著变化，然而随着超过40V而急剧增加，并在55V下出现最大蚀刻率。约在50～65V范围内执行电化学蚀刻时牺牲层140表现出较高的蚀刻率。因此，如果在相对较高的电压下进行电化学蚀刻，则可以用蚀刻工艺中形成空穴140a来代替形成微气孔。
参照图12（g），随后可以在所述上部氮化物层142上生长第一氮化物半导体层160。接着，可通过参照图2和图3说明的工序而将生长基板110从氮化物半导体层叠结构200中分离，并可以制造如图3（d）所示的发光二极管。然而在本实施例中，在分离生长基板110之后，可通过干式蚀刻工艺等除去上部氮化物层142。
根据本实施例，由于在没有被电化学蚀刻侵蚀的上部氮化物层142上生长第一氮化物半导体层160，因此相比于前述实施例，可改善氮化物半导体层叠结构200的结晶品质。
图14为用于一并说明根据本发明又一实施例的生长基板分离方法和发光二极管制造方法的剖面图。
根据本实施例的发光二极管制造方法与前面参照图12说明的方法大体上类似。只是在图12中牺牲层140被上部氮化物层142完全覆盖，但在本实施例中牺牲层144却没有被上部氮化物层146覆盖而露出在外。
首先，由于图14（a）～图14（c）与图10（a）～图10（c）相同，因此省略详细说明。
参照图14（d），使牺牲层144部分性地覆盖掩模图案130的各掩模。牺牲层144填充形成于下部氮化物层125的凹陷部125a，并向掩模图案130上侧生长而部分性地覆盖掩模图案130。掩模图案130的各掩膜的中央部并不被牺牲层144覆盖而露出。
另外，上部氮化物层146形成为填充牺牲层144内的凹部并覆盖掩模图案130。牺牲层144的上部表面并不被上部氮化物层146覆盖而向外部露出。
参照图14（e），通过电化学蚀刻对牺牲层144进行蚀刻而形成空穴144a。与参照图12（f）进行的说明相同，电化学蚀刻可以在高压下进行。
参照图14（f），将上部氮化物层146使用为种子而生长第一氮化物半导体层160。接着，通过参照图2和图3说明的工序而将生长基板110从氮化物半导体层叠结构200中分离，并可制造如图3（d）所示的发光二极管。在本实施例中，上部氮化物层146可在分离生长基板110之后借助于干式蚀刻工艺等而被除去。
根据本实施例，由于将没有被电化学蚀刻所侵蚀的上部氮化物层146使用为种子而生长第一氮化物半导体层160，因此可以改善氮化物半导体层叠结构200的结晶品质。
图15为用于一并说明根据本发明又一实施例的生长基板分离方法和发光二极管制造方法的剖面图。
前述实施例中说明了先在生长基板110上生长下部氮化物层125之后在下部氮化物层125上形成掩模图案130的情形。然而在本实施例中要对省去下部氮化物层125而在生长基板110上直接形成掩模图案130的情形进行说明。
参照图15（a），在生长基板110上形成掩模图案130。由于掩模图案130与参照图10（b）进行的说明相同，因此省略详细说明。掩模图案130使生长基板110部分性露出。此外，可将所述掩模图案130使用为蚀刻掩模而对基板110进行蚀刻。
参照图15（b），生长基板110上形成牺牲层140。牺牲层140填充由掩模图案130确定的凹陷部。进而，牺牲层140还可以部分性地覆盖掩模图案130。
参照图15（c），将上部氮化物层142形成为覆盖所述牺牲层140和掩模图案130。由于上部氮化物层142与参照图12（e）说明的上部氮化物层142相同，因此省略详细说明。
参照图15（d），通过电化学蚀刻工艺蚀刻牺牲层140而形成空穴140a。由于电化学蚀刻工艺与参照图12（f）说明的相同，因此省略详细说明。
参照图15（e），在所述上部氮化物层142上形成第一氮化物半导体层160，然后通过参照图2和图3说明的工序制造类似于图3（d）所示的发光二极管。而且，上部氮化物层142可在分离生长基板110之后借助于干式蚀刻等而被除去。
在本实施例中，由于可以省略下部氮化物层125，因此可以进一步简化工序。
另外，在本实施例中是对上部氮化物层142完全覆盖牺牲层140的情形进行了说明，但也可以像参照图14（d）说明的一样，使牺牲层144部分性地覆盖掩模图案130的各掩膜，而上部氮化物层146覆盖露出的掩模图案130，并使牺牲层144露出。
而且在本实施例中可以省略上部氮化物层142，并且像参照图10（e）说明的那样，可通过电化学蚀刻而在牺牲层140中形成微气孔152、154。然后，可将所述牺牲层140使用为种子而生长第一氮化物半导体层160，并可以在形成半导体层叠结构200的期间形成空穴140a。
虽然说明了多种实施例，然而不能认为本发明局限于特定实施例。而且，在不脱离本发明技术思想的范围内也可以将特定实施例中说明的构成要素应用于其他实施例。

Claims (25)

1.一种生长基板分离方法，包括如下步骤：
准备生长基板；
在所述生长基板上形成牺牲层和掩模图案，并使所述牺牲层在所述掩模图案的开口部露出；
通过电化学蚀刻而对所述牺牲层进行蚀刻；
覆盖所述掩模图案，并形成通过元件分离区域而相互分离的多个氮化物半导体层叠结构；
在所述多个氮化物半导体层叠结构上贴附支撑基板，所述支撑基板具有连接于所述元件分离区域的多个贯通孔；
将所述生长基板从所述氮化物半导体层叠结构分离。
2.如权利要求1所述的生长基板分离方法，其中，所述牺牲层形成于所述生长基板上，而所述掩模图案形成于所述牺牲层上。
3.如权利要求1所述的生长基板分离方法，其中，至少分两个步骤施加电压而部分性地蚀刻所述牺牲层，并且先施加的电压低于后施加的电压。
4.如权利要求3所述的生长基板分离方法，其中，形成所述相互分离的多个氮化物半导体层叠结构的步骤包括将所述牺牲层使用为种子而生长覆盖所述掩模图案的氮化物半导体层叠结构的步骤。
5.如权利要求4所述的生长基板分离方法，其中，在形成所述半导体层叠结构的期间，在所述牺牲层中形成空穴。
6.如权利要求4所述的生长基板分离方法，其中，形成所述相互分离的多个氮化物半导体层叠结构的步骤还包括将生长的所述氮化物半导体层叠结构图案化而形成所述元件分离区域的步骤。
7.如权利要求4所述的生长基板分离方法，其中，在生长所述氮化物半导体层叠结构之前，还包括形成用于将所述掩模图案划分为多个区域的分离掩模的步骤，并使所述氮化物半导体层叠结构在所述分离掩模上彼此分开而生长，从而形成所述元件分离区域。
8.如权利要求1所述的生长基板分离方法，其中，彼此分开的多个所述氮化物半导体层叠结构在平面图中分别具有四边形形状，而所述支撑基板的贯通孔与所述氮化物半导体层叠结构的四个角落相邻而排列。
9.如权利要求1所述的生长基板分离方法，其中，所述支撑基板的贯通孔具有不超出所述元件分离区域而设置的大小，且被整齐排列于所述元件分离区域。
10.如权利要求1所述的生长基板分离方法，其中，通过施加应力或借助于化学蚀刻而将所述生长基板从所述半导体层叠结构中分离。
11.如权利要求10所述的生长基板分离方法，其中，通过利用NaOH、BOE、或HF的化学蚀刻而将所述生长基板从所述半导体层叠结构中分离。
12.如权利要求1所述的生长基板分离方法，其中，所述掩模图案为掩模区域具有条纹形状、菱形或六边形形状的阳刻图案。
13.如权利要求1所述的生长基板分离方法，其中，所述掩模图案为开口部区域具有菱形或六边形形状的阴刻图案。
14.如权利要求1所述的生长基板分离方法，其中，在贴附所述支撑基板之前，还包括在所述半导体层叠结构上形成反射金属层、势垒金属层、以及粘结金属层的步骤。
15.如权利要求14所述的生长基板分离方法，其中，所述粘结金属层包覆所述反射金属层和所述势垒金属层。
16.一种发光二极管制造方法，包括权利要求1至权利要求15中的任意一项所述的生长基板分离方法。
17.一种发光二极管，包括权利要求1至权利要求15中的任意一项所述的生长基板分离方法进行制造。
18.一种生长基板分离方法，包括如下步骤：
准备生长基板；
在所述生长基板上形成掩模图案；
在所述生长基板上选择性生长氮化物半导体的牺牲层，并至少露出所述掩模图案的各掩模的上部区域中的一部分；
通过电化学蚀刻而对所述牺牲层至少进行部分性蚀刻；
形成覆盖所述掩模图案的氮化物半导体层叠结构；
将所述生长基板从所述氮化物半导体层叠结构分离。
19.如权利要求18所述的生长基板分离方法，其中，还包括如下步骤：
在形成所述掩模图案之前在所述生长基板上形成下部氮化物层；
将所述掩模图案用作蚀刻掩模而对所述下部氮化物层进行蚀刻而形成凹陷部，
其中，所述牺牲层填充所述凹陷部，所述牺牲层中掺杂着浓度比所述下部氮化物层更高的杂质。
20.如权利要求19所述的生长基板分离方法，其中，还包括形成覆盖所述掩模图案的上部氮化物层的步骤，所述牺牲层中掺杂着浓度比所述上部氮化物层更高的杂质，而且在所述上部氮化物层形成之后，通过所述电化学蚀刻而在所述牺牲层中形成空穴，并使所述氮化物半导体层叠结构形成于所述上部氮化物层上。
21.如权利要求20所述的生长基板分离方法，其中，将所述上部氮化物层形成为覆盖所述牺牲层。
22.如权利要求20所述的生长基板分离方法，其中，所述上部氮化物层形成为覆盖通过所述牺牲层露出的所述掩模，并使所述牺牲层露出。
23.如权利要求18所述的生长基板分离方法，其中，还包括形成覆盖所述掩模图案的上部氮化物层的步骤，并且，所述牺牲层中掺杂着浓度比所述上部氮化物层更高的杂质，而且在所述上部氮化物层形成之后，通过所述电化学蚀刻而在所述牺牲层中形成空穴，并使所述氮化物半导体层叠结构形成于所述上部氮化物层上。
24.一种发光二极管制造方法，包括权利要求18至权利要求23中的任意一项所述的生长基板分离方法。
25.一种生长基板分离方法，包括如下步骤：
准备包含图案的生长基板；
在所述生长基板上形成牺牲层和掩模图案，并使所述牺牲层在所述掩模图案的开口部露出；
蚀刻所述牺牲层而形成空穴；
形成覆盖所述掩模图案的氮化物半导体层叠结构；
将所述生长基板从所述氮化物半导体层叠结构分离。
CN201310481911.6A 2012-10-15 2013-10-15 生长基板分离方法、发光二极管制造方法以及发光二极管 Expired - Fee Related CN103730544B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0114128 2012-10-15
KR1020120114129A KR20140047870A (ko) 2012-10-15 2012-10-15 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드
KR10-2012-0114129 2012-10-15
KR1020120114128A KR20140047869A (ko) 2012-10-15 2012-10-15 성장 기판 분리 방법 및 발광 다이오드 제조 방법

Publications (2)

Publication Number Publication Date
CN103730544A CN103730544A (zh) 2014-04-16
CN103730544B true CN103730544B (zh) 2017-12-19

Family

ID=50454546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310481911.6A Expired - Fee Related CN103730544B (zh) 2012-10-15 2013-10-15 生长基板分离方法、发光二极管制造方法以及发光二极管

Country Status (4)

Country Link
US (1) US9450141B2 (zh)
CN (1) CN103730544B (zh)
TW (2) TWI504020B (zh)
WO (1) WO2014061906A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201613130A (en) * 2014-09-26 2016-04-01 High Power Optoelectronics Inc LED with reflective mirror protective layer and manufacturing method of the reflective mirror protective layer
CN105390571B (zh) * 2015-11-29 2017-11-14 上海澜烨材料技术有限公司 宽禁带半导体材料的生长和分离方法
JP7158745B2 (ja) * 2017-05-05 2022-10-24 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 基板を除去する方法
CN109494287B (zh) * 2017-09-11 2021-03-26 隆达电子股份有限公司 微发光二极管结构及微发光二极管的制造方法
WO2019055936A1 (en) * 2017-09-15 2019-03-21 The Regents Of The University Of California METHOD OF REMOVING A SUBSTRATE USING A CLEAVAGE TECHNIQUE
KR102502608B1 (ko) * 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
JP2022524159A (ja) * 2019-03-13 2022-04-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 隙間部分を使用した素子の除去のための基板
EP3973575A4 (en) * 2019-05-23 2023-06-28 Georgia Tech Research Corporation Method for large scale growth and fabrication of iii-nitride devices on 2d-layered h-bn without spontaneous delamination
WO2021261494A1 (ja) * 2020-06-22 2021-12-30 京セラ株式会社 半導体デバイスの製造方法、半導体デバイス、電子機器、半導体エピタキシャル基板の製造方法および半導体エピタキシャル基板
FR3123758A1 (fr) * 2021-06-07 2022-12-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede pour fabriquer un substrat comprenant une couche d’ingan relaxee et substrat ainsi obtenu pour la reprise de croissance d’une structure led
DE102021129251A1 (de) 2021-11-10 2023-05-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl vertikal emittierender halbleiterlaserdioden und vertikal emittierende halbleiterlaserdiode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201218412A (en) * 2010-10-22 2012-05-01 Advanced Optoelectronic Tech Method for manufacturing LED package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197881A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
US7927971B2 (en) * 2004-07-30 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
EP2495212A3 (en) * 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
KR101272706B1 (ko) * 2006-12-28 2013-06-10 서울옵토디바이스주식회사 양극 알루미늄산화층을 이용하여 패턴된 반도체층을 갖는수직형 발광 다이오드 및 그 제조방법
KR101231118B1 (ko) * 2008-06-02 2013-02-07 엘지이노텍 주식회사 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
KR101120139B1 (ko) * 2010-04-02 2012-03-22 경희대학교 산학협력단 레이저 리프트 오프를 이용한 플렉서블 반도체 소자의 제조 방법
KR101671793B1 (ko) 2010-07-01 2016-11-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법
JP2012174902A (ja) * 2011-02-22 2012-09-10 Stanley Electric Co Ltd 窒化物半導体発光素子の製造方法
US20120295376A1 (en) * 2011-05-16 2012-11-22 Korea Advanced Institute Of Science And Technology Method for manufacturing a led array device, and led array device manufactured thereby
CN104221170B (zh) * 2012-03-19 2017-02-22 首尔伟傲世有限公司 用于分离外延层与生长基板的方法及使用其的半导体器件
WO2014061940A1 (en) * 2012-10-15 2014-04-24 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201218412A (en) * 2010-10-22 2012-05-01 Advanced Optoelectronic Tech Method for manufacturing LED package

Also Published As

Publication number Publication date
WO2014061906A1 (ko) 2014-04-24
TW201415668A (zh) 2014-04-16
US9450141B2 (en) 2016-09-20
TW201539787A (zh) 2015-10-16
CN103730544A (zh) 2014-04-16
TWI504020B (zh) 2015-10-11
US20150318436A1 (en) 2015-11-05
TWI559573B (zh) 2016-11-21

Similar Documents

Publication Publication Date Title
CN103730544B (zh) 生长基板分离方法、发光二极管制造方法以及发光二极管
CN104221170B (zh) 用于分离外延层与生长基板的方法及使用其的半导体器件
CN104011885B (zh) 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法
CN104733365B (zh) 半导体生长用模板、基板分离方法及发光元件制造方法
CN103872201B (zh) 磊晶晶圆、制造磊晶晶圆的方法和分离基板的方法
CN104025319B (zh) 半导体装置和制造半导体装置的方法
US9514926B2 (en) Substrate recycling method
JP6234787B2 (ja) 基板再生方法及び再生基板
US11735693B2 (en) Method for manufacturing a substrate comprising a relaxed InGaN layer
KR101354491B1 (ko) 고효율 발광다이오드 제조방법
CN106449931B (zh) 一种led倒装芯片的钝化沉积方法
KR20130035685A (ko) 질화물 반도체 소자 제조 방법
KR20140047869A (ko) 성장 기판 분리 방법 및 발광 다이오드 제조 방법
KR100586609B1 (ko) 질화갈륨계 발광 소자의 제조 방법
KR101652791B1 (ko) 반도체 소자 제조 방법
KR20200079132A (ko) 전기화학적 에칭법을 이용한 프리 스탠딩 질화갈륨 기판 제조 방법 및 이를 포함하는 물분해 수소생산용 광전극
KR20140065167A (ko) 기판 재생 방법 및 재생 기판
US9859108B2 (en) Substrate regeneration method and regenerated substrate
CN117678074A (zh) 用于制造原生发射矩阵的方法
KR20150016759A (ko) 발광 소자 제조용 템플릿 재생 방법
CN102263174A (zh) 半导体发光元件
KR20110113311A (ko) 기판 분리 기술을 이용한 발광 다이오드 제조방법
KR20140076718A (ko) 기판 재생 방법 및 재생 기판
KR20140047872A (ko) 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171219