CN104011885B - 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法 - Google Patents

具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法 Download PDF

Info

Publication number
CN104011885B
CN104011885B CN201280048341.5A CN201280048341A CN104011885B CN 104011885 B CN104011885 B CN 104011885B CN 201280048341 A CN201280048341 A CN 201280048341A CN 104011885 B CN104011885 B CN 104011885B
Authority
CN
China
Prior art keywords
substrate
convex portion
relief pattern
etching
crystal face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280048341.5A
Other languages
English (en)
Other versions
CN104011885A (zh
Inventor
金在劝
李剡劤
金京完
尹余镇
徐德壹
金智惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN104011885A publication Critical patent/CN104011885A/zh
Application granted granted Critical
Publication of CN104011885B publication Critical patent/CN104011885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

提供了一种具有凹凸图案的基底、一种包括该基底的发光二极管（LED）以及一种制造LED的方法。LED包括基底和设置在基底的上表面中并且具有凸部和被凸部限定的凹部的凹凸图案。存在具有顺序地设置在基底上的第一导电半导体层、有源层、第二导电半导体层的单元发光器件。

Description

具有凹凸图案的基底、包括该基底的发光二极管以及制造该 二极管的方法
技术领域
本发明涉及一种半导体器件，更具体地讲，涉及一种发光二极管（LED）。
背景技术
LED是具有n型半导体层、p型半导体层和设置在n型半导体层和p型半导体层之间的有源层的器件。当向n型半导体层和p型半导体层施加正向电场时，电子和空穴被注入到有源层中，注入的电子和空穴在有源层中复合来发光。
根据内量子效率和外量子效率来确定这样的LED的效率，外量子效率是光提取效率。作为用于改善光提取效率的方法，有一种在诸如图案化的蓝宝石基底的基底上形成凹凸图案，然后在该凹凸图案上外延生长半导体层的方法。
然而，这样的凹凸图案可能在外延的半导体层中导致晶体缺陷。因此，需要能够改善光提取效率同时减少由凹凸图案导致的这样的晶体缺陷的方法。
发明内容
【技术问题】
本发明在于提供一种其光提取效率增加同时结晶缺陷减少的发光二极管（LED）以及一种制造该LED的方法。
【技术方案】
本发明的一方面提供了一种发光二极管（LED）。LED包括：基底；凹凸图案，设置在基底的上表面中并包括凸部和被凸部限定的凹部。凸部具有为晶面的切面。存在具有顺序地设置在基底上的第一导电半导体层、有源层和第二导电半导体层的单元发光器件。
凹凸图案的每个凸部可以具有为晶面的多个切面和由彼此接触的至少一些切面形成的一个上顶点。切面可以包括为第一晶面的下切面和为第二晶面的上切面，第二晶面可以交会到一起形成上顶点。第二晶面的相对于基底表面的倾角可以小于第一晶面和基底表面之间的倾角。凸部可以具有条形或岛状形状。当凸部具有岛状形状时，凸部的底表面可以具有三角类形状，其中，三角类形状的每条线段是向外部凸出的曲线。
凹凸图案的每个凸部可以具有为晶面的切面和平坦的上表面。设置在基底的部分区域中的凹凸图案可以在凹凸图案的表面中具有坑。
LED具有被至少一个分隔槽分隔的多个单元发光器件。表面中具有坑的凹凸图案可以设置在分隔槽中。分离绝缘层可以设置在分隔槽中。电连接一对相邻的单元发光器件的互连件可以位于分离绝缘层上。每个单元发光器件还可以包括在单元发光器件的上表面中暴露第一导电半导体层的台面蚀刻区域，在表面中具有坑的凹凸图案可以设置在与台面蚀刻区域相对应的区域中。
本发明的另一方面提供了一种用于LED的基底。基底具有设置在基底的上表面中并具有凸部和被凸部限定的凹部的凹凸图案，凸部具有为晶面的切面。
本发明的又一方面提供了一种制造LED的方法。所述方法包括在基底上形成蚀刻掩模图案。利用蚀刻掩模图案作为掩模，湿法蚀刻基底以在基底的表面中形成具有凸部和被凸部限定的凹部的凹凸图案。在凹凸图案形成在其上的基底上，形成具有第一导电半导体层、有源层和第二导电半导体层的堆叠体。
【有益效果】
根据本发明，通过湿法蚀刻凹凸图案，可以使凹凸图案的切面结晶稳定，使得可以改善形成在凹凸图案的外延层的结晶质量。
附图说明
图1a至图1j是示出根据本发明的示例性实施例的制造发光二极管（LED）的方法的剖视图。
图2至图4是示意性示出蚀刻掩模图案的形状的俯视图。
图5是凹凸图案的俯视图。
图6是一个凸部的透视图。
图7a和图7b是示意性地示出从有源层发射的光分别被LED的下部中的凹凸图案和分隔槽中的凹凸图案沿若干方向反射的示意图。
图8a至图8e是示出根据本发明的另一示例性实施例的制造LED的方法的剖视图。
图9a至图9c是示出根据本发明的另一示例性实施例的制造LED的方法的剖视图。
图10a至图10d是示出根据本发明的另一示例性实施例的制造LED的方法的剖视图。
图11是凹凸图案的俯视图。
图12a至图12d是示出根据本发明的另一示例性实施例的制造LED的方法的剖视图。
图13a至图13d是示出根据本发明的另一示例性实施例的制造LED的方法的剖视图。
图14和图15是在根据凹凸图案制造示例1和2的凹凸图案上生长外延层之后分别拍摄的扫描电子显微镜（SEM）图像。
图16a至图16c是具有根据凹凸图案制造示例3制造的凹凸图案的基底的SEM图像。
图17是分别根据LED制造示例2和LED制造示例3制造的LED的输出功率和电流的曲线图。
图18a和图18b是具有根据凹凸图案制造示例4制造的凹凸图案的基底的SEM图像。
*上面的附图中的主要标号的描述
10：基底 10a：凹凸图案
10av：凸部 10ac：凹部
V：上顶点 P：表面坑
13a：蚀刻掩模图案 21：缓冲层
23：第一导电半导体层
25：有源层
27：第二导电半导体层
34：金属簇
R：台面蚀刻区域 40：分离的绝缘层
44：电流扩散导电层
46：互连件
具体实施方式
在下文中，将详细描述本发明的示例性实施例。然而，本发明不限于下面公开的示例性实施例，而本发明可以以不同的形式来实施。描述下面的示例性实施例，从而能够使本领域普通技术人员实现并实施本发明。
如这里所使用的，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者也可以存在中间层。此外，如这里所使用的，诸如向上、上（部）、上表面等的方向性表述也可以被理解为向下、下（部）、下表面等的含义。换言之，空间方向的表述应该被理解为相对方向，而不应被限制性地理解为指示的绝对方向。将理解的是，尽管这里可使用术语“第一”、“第二”等来描述不同的元件，但是这些元件不应被这些术语限制。这些术语仅用来将一个元件与另一元件区分开。
在附图中，为清晰起见会夸大层和区域的厚度。在整个说明书中，同样的附图标记表示同样的元件。
图1a至图1j是示出根据本发明的示例性实施例的制造发光二极管（LED）的方法的剖视图。具体地，图1a至图1e是示出在基底中形成凹凸图案的方法的剖视图，图1f至图1j是示出利用具有凹凸图案的基底制造LED的方法的剖视图。
参照图1a，设置基底10。基底10可以是蓝宝石（Al2O3）基底、碳化硅（SiC）基底、氮化镓（GaN）基底、氮化铟镓（InGaN）基底、氮化铝镓（AlGaN）基底、氮化铝（AlN）基底、氧化镓（Ga2O3）基底或硅基底。例如，基底10可以是宝石蓝基底。
可以在基底10的上表面上形成蚀刻掩模层13。蚀刻掩模层13可以是氧化硅层、氮化硅层或氮氧化硅层。然而，蚀刻掩模层13不限于这些，并且可以是相对于基底10具有蚀刻选择性的任何材料。可以在蚀刻掩模层13上形成光致抗蚀剂图案17。
参照图1b，可以利用光致抗蚀剂图案17作为掩模来对蚀刻掩模层13进行湿法蚀刻或干法蚀刻。结果，可以形成蚀刻掩模图案13a。当蚀刻掩模层13是氧化硅层时，可以利用HF或缓冲氧化物蚀刻剂（BOE）来蚀刻蚀刻掩模层13。
可以以各种形状来形成蚀刻掩模图案13a。例如，图2至图4中所示，蚀刻掩模图案13a可以具有条形形状（图2）或圆形岛状形状（图3）或多边形岛状形状（图4）。当蚀刻掩模图案13a的单元图案具有岛状形状时，蚀刻掩模图案13a的单元图案可以被设置成使得六个单元图案以六边形形状围绕一个单元图案。然而，蚀刻掩模图案13a的形状不限于此。
参照图1c，可以去除光致抗蚀剂图案17以暴露蚀刻掩模图案13a。可以利用蚀刻掩模图案13a作为掩模对基底10第一次蚀刻，使得可以在基底10的上表面中形成包括凹部10ac和凸部10av的凹凸图案10a。可以利用湿法蚀刻方法来蚀刻基底10。
在湿法蚀刻中使用的湿法溶液可以根据基底10的结晶方向而呈现明显不同的蚀刻速度。换言之，蚀刻溶液可以沿特定结晶方向优先地蚀刻基底10。例如，在基底10是蓝宝石基底或GaN基底时，蚀刻溶液可以是硫酸和磷酸的混合溶液、硝酸和磷酸的混合溶液或KOH溶液，在基底10是SiC基底时，蚀刻溶液可以是BOE或HF溶液，在基底10是Si基底时，蚀刻溶液可以是KOH溶液。例如，当基底10是c面（c-plane）蓝宝石基底，并且通过以3:1的体积比混合硫酸和磷酸来得到蚀刻溶液时，可以在湿法蚀刻工艺中，c面被优先地蚀刻。在这种情况下，凹部10ac的底表面和凸部10av的上表面可以是c面。
参照图1d，去除蚀刻掩模图案13a以暴露凸部10av的上表面。凸部10av的上表面可以是平面，其切面可以相对于基底表面具有第一倾角θ1。这些切面可以是第一晶面。另外，凸部10av的切面的相对于基底表面的角（即，倾角）可以根据切面而相等或彼此不同。另外，位于凸部10av之间的凹部10ac的底表面可以是基本平行于基底表面的平面。
参照图1e，可以第二次蚀刻具有凹凸图案10a的基底10。结果，可以将每个凸部10av改变为具有作为第一晶面的下切面LF和作为与第一晶面不同的第二晶面的上切面UF，使得第二晶面交会到一起而具有上顶点V。
第二蚀刻也可以是湿法蚀刻。第二蚀刻工艺中使用的蚀刻溶液可以与第一蚀刻工艺中使用的蚀刻溶液相同或不同。当第二蚀刻工艺中使用的蚀刻溶液与第一蚀刻工艺中使用的蚀刻溶液不同时，可以优先蚀刻与第一蚀刻工艺中优先蚀刻的基底的晶面不同的晶面。当第二蚀刻工艺中使用的蚀刻溶液与第一蚀刻工艺中使用的蚀刻溶液相同时，可以继续蚀刻凹部10ac的底表面，凸部10av的第一晶面沿基底10的某一方向延伸，从而可以形成下切面LF。
同时，在凸部10av的上部中，还可以逐步地蚀刻已经在第一蚀刻工艺中形成的第一晶面以暴露其他晶面（即，第二晶面），第二晶面可以是上切面UF。可以执行这样的第二蚀刻，直至凸部10av的整个上表面被蚀刻，并且形成位于第二晶面交会到一起处的上顶点V（见图1d中的虚线F）。
参照图5和图6，将进一步详细描述凹凸图案。图1e的一部分可以对应于沿图5剖切面线I-I′截取的横截面。另外，图6是一个凸部的透视图。
参照图1e、图5和图6，凹凸图案10a具有多个凸部10av和被凸部10av限定的凹部10ac。位于凸部10av之间的凹部10ac的底表面可以是与基底表面基本平行的平面。每个凸部10av可以具有多个切面UF和LF和由彼此接触的至少一些切面UF和LF形成的一个上顶点V，切面UF和LF是晶面。具体地讲，切面UF和LF包括作为第一晶面的下切面LF和作为第二晶面的上切面UF。这里，上顶点V可以由彼此接触的上切面UF形成。上切面UF的相对于基底表面的倾角θ2可以小于下切面LF的相对于基底表面的倾角θ1。
凸部10av可以具有与参照图2至图4描述的蚀刻掩模图案13a的形状相对应的条形或岛状形状。当蚀刻掩模图案13a具有圆形或多边形岛状形状（特别地，圆形形状）时，由凸部10av的下切面LF限定的底表面可以具有三角类形状，如图5和图6中所示，该三角类形状的每条线段是向外凸出的曲线。另外，从顶部看，凸部10av的上切面UF可以具有几乎六边形的形状。
参照图1f，缓冲层21可以形成在其上形成有凹凸图案10a的基底10上。在基底10具有与第一导电半导体层（将在后面进行描述）不同的晶格常数时，形成缓冲层21以减少基底10与第一导电半导体层之间的晶格失配。缓冲层21可以是未掺杂的GaN层。
由于凸部10av的最上端是尖锐的顶点V，切面UF和LF相对于基底表面具有预定的倾角，因此缓冲层21可以优先在基本平行于基底表面的凹部10ac的底表面上垂直地生长。然后，优先在相邻的凹部10ac的底表面上生长的缓冲层可以通过水平生长而在凸部10av上方一起相遇。因此，穿透位错密度在凸部10av上方降低，并且可以改善结晶质量。另外，与应用其中使用外延掩模图案的普通的外延横向过生长（ELO）技术的情况相比，可以减少工艺步骤。此外，由于所有凸部10av的多个切面UF和LF是通过湿法蚀刻形成的晶面，因此使表面状态结晶稳定，并且可以防止在形成在切面UF和LF上的缓冲层21中产生晶格缺陷。
可以在缓冲层21上形成第一导电半导体层23。第一导电半导体层23是氮化物类半导体层，并且可以掺杂有n型掺杂剂。例如，第一导电半导体层23可以包括具有不同组分的多个InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)层。然后，可以在第一导电半导体层23上形成有源层25。有源层25可以是InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)层，并且可以具有单量子阱结果或多量子阱（MQW）结构。例如，有源层25可以具有InGaN层或AlGaN层的单量子阱结构或者为InGaN/GaN、AlGaN/(In)GaN或InAlGaN/(In)GaN多层结构的MQW结构。可以在有源层25上形成第二导电半导体层27。第二导电半导体层27也可以是氮化物类半导体层，并且可以掺杂有p型掺杂剂。例如，第二导电半导体层27可以是掺杂有作为p型掺杂剂的Mg或Zn的InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)层。可选择地，第二导电半导体层27可以包括具有不同组分并且掺杂有作为p型掺杂剂的Mg或Zn的多个InxAlyGa1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)层。
缓冲层21、第一导电半导体层23、有源层25和第二导电半导体层27可以构成堆叠体，并且可以利用不同的沉积或生长方法来形成，所述方法包括金属有机化学气相沉积（MOCVD）、化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、分子束外延（MBE）和氢化物气相外延（HVPE）等。
参照图1g，通过蚀刻堆叠体的部分区域直至暴露基底10来形成分隔多个单元发光器件UD的分隔槽G。分隔槽G可以通过例如等离子体蚀刻的干法蚀刻来形成。当干法蚀刻中使用的蚀刻气体的蚀刻选择性令人满意时，暴露在分隔槽G中的凹凸图案10a可以不被蚀刻，而可以保留。
参照图1h，在暴露在分隔槽G中的凹凸图案10a和单元发光器件UD的切面和上表面上堆叠金属层（未示出），然后对金属层堆叠在其上的基底热处理，使得可以形成金属簇34。金属层可以具有若干纳米至几十纳米的厚度（例如，大约3nm至大约20nm的厚度），具体地讲，大约10nm。另外，金属层和金属簇可以是Ni、Al或Pt。在形成金属层之前，可以在单元发光器件UD的切面和上表面上选择地形成保护层（未示出）。保护层可以是氧化硅层或氮化硅层，并且可以防止金属簇与单元发光器件UD的切面或上表面反应。
在金属簇34上，可以形成覆盖单元发光器件UD的切面和上表面的光致抗蚀剂图案37。利用光致抗蚀剂图案37和金属簇34作为掩模，可以蚀刻分隔槽G中的凹凸图案10a的表面。结果，可以在分隔槽G中的凹凸图案10a的表面中（具体地讲，在凸部10av的表面和凹部10ac的表面中）形成图1i的坑P。可以利用等离子蚀刻来蚀刻分隔槽G中的凹凸图案10a的表面。此时，光致抗蚀剂图案37可以防止因等离子体导致的对单元发光器件UD的损坏。
参照图1i，可以去除光致抗蚀剂图案37和金属簇34。结果，具有表面坑P的凹凸图案10a可以被暴露在分隔槽G中。
参照图1j，可以蚀刻每个单元发光器件UD中的第二导电半导体层27和有源层25，以形成暴露第一导电半导体层23的台面蚀刻区域R。在台面蚀刻区域R的切面中，可以暴露每个单元发光器件UD的第二导电半导体层27和有源层25。台面蚀刻区域R的宽度可以朝着基底10变窄。
在每个单元发光器件UD的第二导电半导体层27上，可以形成电流扩散导电层44。电流扩散导电层44可以是透光性导电层。例如，电流扩散导电层44可以是氧化铟锡（ITO）、Ni/Au或Cu/Au。
然后，绝缘层被形成在整个基底表面上，随后被图案化以形成覆盖暴露在分隔槽G中的凹凸图案10a和单元发光器件UD的切面的分离绝缘层40以及设置在电流扩散导电层44上的钝化层43。分离绝缘层40可以延伸到台面蚀刻区域R中的邻近于分隔槽G的一侧上的切面上。钝化层43可以延伸到台面蚀刻区域R中的另一侧上的切面上，并且可以暴露电流扩散导电层44的一部分。分离绝缘层40和钝化层43可以是聚酰亚胺层、氧化硅层或氮化硅层。
电连接一对相邻的单元发光器件UD的互连件46可以形成在分离绝缘层40上。互连件46可以使一对单元发光器件UD的第一器件的第二导电半导体层27（或电流扩散导电层44）与暴露在一对单元发光器件UD的第二器件的台面蚀刻区域R中的第一导电半导体层23电连接。在这种情况下，单元发光器件UD可以通过互连件46串联连接，从而表现出高操作电压。
分离绝缘层40可以位于互连件46和第二器件的第二导电半导体层27之间。台面蚀刻区域R的宽度可以朝着基底10变窄，在这种情况下，可以防止互连件46的断开。
图7a和图7b是示意性地示出从有源层发射的光分别被LED的下部中的凹凸图案和分隔槽中的凹凸图案沿若干方向反射的示意图。
参照图7a，当参照图1j描述的LED运行时，从（图1j的）有源层25朝着有源层25下方的（图1j的）基底10行进的光与凸部10av碰撞。此时，由于凸部10av在其上部具有尖锐的顶点V而不是平面，并且具有相对于基底表面具有倾角的切面UF和LF，因此从（图1j的）有源层25行进的光可以沿若干个方向反射。结果，可以改善光提取效率。
参照图7b，从（图1j的）有源层25朝着分隔槽G中的基底行进的光与凸部10av和凸部10av之间的凹部10ac碰撞。此时，如参照图7a所描述的，光可能因凸部10av的形状（即，具有倾角的切面UF和IF和尖锐的顶点）而沿若干个方向反射。另外，光可能在凹部10av的表面和凸部10av的表面中因坑P而被不规则地反射。结果，可以进一步改善光提取效率。
图8a至图8e是示出根据本发明的另一示例性实施例的制造LED的方法的剖视图。除了下面的描述以外，根据此实施例的制造LED的方法可以与参照图1a至图1j描述的制造方法相似。
参照图8a，可以在基底10的上表面中形成凹凸图案10a。凹凸图案10a可以利用参照图1a至图1e描述的方法形成。
在将金属层（未示出）堆叠在凹凸图案10a上之后，可以对金属层堆叠在其上的基底热处理，使得可以形成金属簇34。可以在金属簇34上形成光致抗蚀剂图案37。光致抗蚀剂图案37可以暴露一些区域，具体地讲，第一区域A1和第二区域A2。第一区域A1可以对应于随后将描述的分隔槽，第二区域A2可以对应于随后将描述的台面蚀刻区域。然而，光致抗蚀剂图案37不限于此描述，并且可以仅暴露与随后将描述的分隔槽相对应的第一区域A1。
然后，利用光致抗蚀剂图案37和金属簇34作为掩模，可以蚀刻第一区域A1和第二区域A2的凹凸图案10a的表面。结果，可以在第一区域A1和第二区域A2的凹凸图案10a的表面（具体地讲，凸部10av的表面和凹部10ac的表面）中形成（图8b的）坑P。
参照图8b，可以去除光致抗蚀剂图案37和金属簇34。结果，具有表面坑P的凹凸图案10a可以被暴露在第一区域A1和第二区域A2中。
参照图8c，可以在其上形成有具有表面坑P的凹凸图案10a的基底上形成缓冲层21。如参照图1f所描述的，在缓冲层21的除了第一区域A1和第二区域A2的区域中，穿透位错密度因凹凸图案10a的形态特征和结晶稳定的表面而降低，并且可以改善结晶质量。同时，在第一区域A1和第二区域A2中，可能因表面坑P而发生穿透位错。
然后，可以在缓冲层21上顺序地形成第一导电半导体层23、有源层25、第二导电半导体层27。第一导电半导体层23、有源层25、第二导电半导体层27可以构成堆叠体。
参照图8d，蚀刻堆叠体的在第一区域A1上方的一部分直至基底10被暴露，使得形成分隔单元发光器件UD的分隔槽G。在分隔槽G中，可以暴露具有表面坑P的凹凸图案10a。
参照图8e，暴露第一导电半导体层23的台面蚀刻区域R可以形成在每个单元发光器件UD的上表面中。台面蚀刻区域R对应于第二区域A2。然后，如参照图1j所述，可以形成电流扩散导电层44、分离绝缘层40、钝化层43和互连件46。
当这样的LED运行时，从有源层25朝着有源层25下方的基底10行进的光与凸部10av碰撞。此时，由于凸部10av在其上部具有尖锐的顶点V而不是平面，并且具有相对于基底表面具有倾角的切面UF和LF，因此从有源层25行进的光可以沿若干个方向反射。因此，可以改善光提取效率。此外，从有源层25朝着分隔槽G中的基底行进的光与凸部10av和凸部10av之间的凹部10ac碰撞。此时，如上所述，光可能因凸部10av的形状而沿若干个方向反射，还可能在凹部10av的表面和凸部10av的表面中因坑P而被不规则地反射。结果，坑P可以进一步改善光提取效率。
同时，当形成堆叠体时，可能因位于第一区域A1上方的凹凸图案10a的表面坑P导致穿透位错。第一区域A1上方的所有穿透位错可以在形成分隔槽G的工艺中被去除。另外，当形成堆叠体时，可能因能因位于第二区域A2上方的凹凸图案10a的表面坑P导致穿透位错，并且穿透位错可以传播到第二区域A2的有源层25中。然而，当形成台面蚀刻区域R时，去除第二区域A2的有源层25，从而可能不会因这样的穿透位错而导致有源层25的结晶质量的劣化。因此，凹凸图案10a的表面坑P可以改善光提取效率，而不会显著地劣化最终器件的外延质量。
图9a至图9c是示出根据本发明的另一示例性实施例的制造LED的方法的剖视图。除了下面的描述以外，根据此示例性实施例的制造LED的方法可以与参照图1a至图1j描述的制造方法相似。
参照图9a，设置基底10。可以在基底10的上表面上形成蚀刻掩模层13。在蚀刻掩模层13上，可以形成光致抗蚀剂图案18。
参照图9b，可以利用光致抗蚀剂图案18作为掩模来湿法蚀刻或干法蚀刻蚀刻掩模层13。结果，可以形成蚀刻掩模图案13a。蚀刻掩模图案13a可以形成为具有0.2μm至1μm的宽度。为此，可以调整光致抗蚀剂图案18的宽度。蚀刻掩模图案13a可以以各种形状形成。例如，如图2至图4中所示，蚀刻掩模图案13a可以具有条形形状（图2）或圆形岛状图案（图3）或多边形岛状图案（图4）。
参照图9c，可以去除光致抗蚀剂图案18以暴露蚀刻掩模图案13a。利用蚀刻掩模图案13a作为掩模，蚀刻基底10，使得可以在基底10的上表面中形成包括凹部10ac和凸部10av的凹凸图案10a。可以利用湿法蚀刻方法来蚀刻基底10。
凸部10av具有作为第一晶面的下切面LF和作为与第一晶面不同的第二晶面的上切面UF，并且可以在第二晶面交会到一起处具有上顶点V。位于凸部10av之间的凹部10ac的底表面可以基本平行于基底表面。
蚀刻可以是湿法蚀刻。蚀刻工艺中使用的蚀刻溶液可以根据基底10的结晶方向而呈现显著不同的蚀刻速度。换言之，蚀刻溶液可以优先沿特定的结晶方向蚀刻基底10。例如，在基底10是蓝宝石基底或GaN基底时，蚀刻溶液可以是硫酸和磷酸的混合溶液、硝酸和磷酸的混合溶液或KOH溶液，在基底10是SiC基底时，蚀刻溶液可以是BOE或HF溶液，在基底10是Si基底时，蚀刻溶液可以是KOH溶液。例如，当基底10是c面（c-plane）蓝宝石基底，并且通过以3:1的体积比混合硫酸和磷酸来得到蚀刻溶液时，可以在湿法蚀刻工艺中优先地蚀刻c面。
在这样的蚀刻工艺中，蚀刻暴露在蚀刻掩模图案13a之间的基底10，使得在表面中示出相对于基底表面以第一角θ1倾斜的第一晶面（虚线F）。然后，进一步蚀刻基底10，使得第一晶面可以朝着基底10的下部延伸以形成凸部10av的下切面LF。同时，也可以逐步蚀刻在初始蚀刻步骤中形成并且靠近基底10的表面的第一晶面（虚线F），以暴露其他晶面（即，相对于基底表面以第二角θ2倾斜的第二晶面），第二晶面可以是上切面UF。第二晶面可以交会到一起来形成上顶点V。
这样，由于蚀刻掩模图案13a被形成为具有小的宽度，例如，0.2μm至1μm的宽度，因此尽管蚀刻掩模图案13a保留，但是蚀刻溶液也可以在蚀刻掩模图案13a下方有效地渗透，使得可以形成上切面UF和上顶点V。
在此之后，当根据图1f至图1j描述的方法执行工艺时，可以制造在图1j中示出的LED。
图10a至图10d是示出根据本发明的另一示例性实施例的制造LED的方法的剖视图。除了下面的描述以外，根据此实施例的制造LED的方法可以与参照图1a至图1j描述的制造方法相似。
参照图10a，可以在基底10上形成蚀刻掩模图案13a。蚀刻掩模图案13a可以以与参照图1a和图1b描述的方法相似的方法形成。蚀刻掩模图案13a可以是氧化硅层、氮化硅层或氮氧化硅层。然而，蚀刻掩模图案13a不限于这些，并且可以是相对于基底10具有蚀刻选择性的任意材料。蚀刻掩模图案13a可以以各种形状形成。例如，如图2至图4中所示，蚀刻掩模图案13a可以具有条形形状（图2）或圆形岛状图案（图3）或多边形岛状图案（图4）。当蚀刻掩模图案13a的单元图案具有岛状形状时，蚀刻掩模图案13a的单元图案可以被设置成使得六个单元图案以六边形形状围绕一个单元图案。然而，蚀刻掩模图案13a的形状不限于此。
利用蚀刻掩模图案13a作为掩模，蚀刻基底10，使得包括凹部10ac和凸部10av的凹凸图案10a可以形成在基底10的上表面中。可以利用湿法蚀刻方法来蚀刻基底10。
湿法蚀刻中使用的蚀刻溶液可以根据基底10的结晶方向而呈现显著不同的蚀刻速度。换言之，蚀刻溶液可以沿特定的结晶方向优先地蚀刻基底10。例如，在基底10是蓝宝石基底或GaN基底时，蚀刻溶液可以是硫酸和磷酸的混合溶液、硝酸和磷酸的混合溶液或KOH溶液，在基底10是SiC基底时，蚀刻溶液可以是BOE或HF溶液，在基底10是Si基底时，蚀刻溶液可以是KOH溶液。例如，当基底10是c面（c-plane）蓝宝石基底，并且通过以3:1的体积比混合硫酸和磷酸来得到蚀刻溶液时，可以在湿法蚀刻工艺中优先地蚀刻c面。
参照图10b，去除蚀刻掩模图案13a以暴露凸部10av的上表面。凸部10av的上表面可以是平面，其切面S可以相对于基底表面具有第一倾角θ1。这些切面S可以是第一晶面。另外，凸部10av的切面S的相对于基底表面的角（即，倾角）可以根据切面S而相等或彼此不同。位于凸部10av之间的凹部10ac的底表面和凸部10av的上表面可以是基本平行于基底表面。
参照图11，将详细描述凹凸图案。图10b的一部分可以对应于沿图11的剖切面线I-I′截取横截面。
参照图10b和图11，凹凸图案10a具有多个凸部10av和被凸部10av限定的凹部10ac。位于凸部10av之间的凹部10ac的底表面和凸部10av的上表面可以是与基底表面基本平行的平面，例如，c面。凸部可以具有与参照图2至图4描述的蚀刻掩模图案13a的形状相对应的条形或岛状形状。然而，当蚀刻掩模图案13a具有圆形或多边形岛状形状（特别地，圆形形状）时，由凸部10av的下切面LF限定的底表面可以具有三角类形状，如图11中所示，该三角类形状的每条线段是向外凸出的曲线。另外，根据蚀刻掩模图案13a的形状，凸部10av的上表面可以具有圆形形状。
参照图10c，缓冲层21可以形成在凹凸图案10a形成在其上的基底上。此时，缓冲层21可以优先在凹部10ac的底表面和凸部10av的基本平行于基底表面的上表面上竖直生长。另外，由于凹部10av的底表面和凸部10av的切面S是因通过湿法蚀刻形成的稳定的晶面，因此在凹部10ac的底表面和凸部10av的切面上方发生位错的概率低。因此，可以改善结晶质量。
在此之后，当根据参照图1f至图1j描述的方法执行工艺时，可以制造图10d中示出的LED。
图12a至图12d是示出根据本发明的另一示例性实施例的制造LED的方法的剖视图。除了下面的描述以外，根据此实施例的制造LED的方法可以与参照图1a至图1j描述的制造方法相似。
参照图12a，可以在基底10上形成蚀刻掩模图案13a。可以以与参照图1a和图1b描述的方法相似的方法来形成蚀刻掩模图案13a。
利用蚀刻掩模图案13a作为掩模，蚀刻基底10，使得包括凹部10ac和凸部10av的凹凸图案10a可以形成在基底10的上表面中。可以利用湿法蚀刻方法来蚀刻基底10。
湿法蚀刻中使用的蚀刻溶液可以根据基底10的结晶方向而呈现显著不同的蚀刻速度。换言之，蚀刻溶液可以沿特定的结晶方向优先地蚀刻基底10。例如，在基底10是蓝宝石基底或GaN基底时，蚀刻溶液可以是硫酸和磷酸的混合溶液、硝酸和磷酸的混合溶液或KOH溶液，在基底10是SiC基底时，蚀刻溶液可以是BOE或HF溶液，在基底10是Si基底时，蚀刻溶液可以是KOH溶液。例如，当基底10是c面（c-plane）蓝宝石基底，并且通过以3:1的体积比混合硫酸和磷酸来得到蚀刻溶液时，可以在湿法蚀刻工艺中优先地蚀刻c面。凸部10av的上表面可以是平面，其切面可以相对于基底表面具有第一倾角θ1。这些切面可以是第一晶面。另外，凸部10av的切面的相对于基底表面的角（即，倾角）可以根据切面而相等或彼此不同。位于凸部10av之间的凹部10ac的底表面和凸部10av的上表面可以是基本平行于基底表面。
参照图12b，可以利用蚀刻掩模图案13a作为掩模来第二次蚀刻具有凹凸图案10a的基底10。第二蚀刻可以是干法蚀刻，具体地讲，各向异性蚀刻。在此工艺中，凸部10av的切面和凹部10ac的底表面可以被蚀刻至预定深度。
参照图12c，去除蚀刻掩模图案13a以暴露凸部10av的上表面T。凸部10av包括具有不同倾角的第一切面S1（为上切面）和第二切面S2（为下切面）。具体地讲，邻近于凸部10av的上表面T的第一切面S1可以基本垂直于基底表面，邻近于凹部10ac的第二切面S2可以相对于基底表面具有与（图12a的）第一倾角θ1相同或相似的角。
在此之后，当根据参照图1f至图1j描述的方法执行工艺时，可以制造附图中示出的LED（见图12d）。
图13a至图13d是示出根据本发明的另一示例性实施例的制造LED的方法的剖视图。除了下面的描述以外，根据此实施例的制造LED的方法可以与参照图1a至图1j描述的制造方法相似。
参照图13a，可以在基底10上形成蚀刻掩模图案13a。可以以与参照图1a和图1b描述的方法相似的方法来形成蚀刻掩模图案13a。
利用蚀刻掩模图案13a作为掩模，蚀刻基底10，使得包括凹部10ac和凸部10av的凹凸图案10a可以形成在基底10的上表面中。可以利用干法蚀刻方法（具体地讲，各向异性蚀刻方法）来蚀刻基底10。在这种情况下，凸部10av的切面可以基本垂直于基底表面。
参照图13b，可以利用蚀刻掩模图案13a作为掩模来第二次蚀刻具有凹凸图案10a的基底10。第二蚀刻可以是湿法蚀刻。湿法蚀刻中使用的蚀刻溶液可以根据基底10的结晶方向而呈现显著不同的蚀刻速度。换言之，蚀刻溶液可以优先沿特定的结晶方向蚀刻基底10。例如，在基底10是蓝宝石基底或GaN基底时，蚀刻溶液可以是硫酸和磷酸的混合溶液、硝酸和磷酸的混合溶液或KOH溶液，在基底10是SiC基底时，蚀刻溶液可以是BOE或HF溶液，在基底10是Si基底时，蚀刻溶液可以是KOH溶液。例如，当基底10是c面（c-plane）蓝宝石基底，并且通过以3:1的体积比混合硫酸和磷酸来得到蚀刻溶液时，可以在湿法蚀刻工艺中优先地蚀刻c面。
参照图13c，去除蚀刻掩模图案13a以暴露凸部10av的上表面T。凸部10av可以包括具有不同倾角的第一切面S1和第二切面S2。在湿法蚀刻工艺中，优选地蚀刻特定的晶面以形成第二切面S2，第二切面S2相对于基底表面具有预定的倾角，并且可以是邻近于凸部10av的上表面形成的上切面和邻近于凹部10ac的底表面形成的下切面。另外，为位于第二切面S2之间的中间切面的第一切面S1可以基本垂直于基底表面。
在此之后，当根据参照图1f至图1j描述的方法执行工艺时，可以制造附图中示出的LED（见图13d）。
为了有助于理解本发明，下面将描述优选的试验性示例。这些试验性示例仅仅用于帮助理解本发明，并且本发明不限于下面的试验性示例。
＜凹凸图案的制造示例1＞
在将氧化硅层形成在c面蓝宝石基底上之后，在氧化硅层上形成光致抗蚀剂图案。光致抗蚀剂图案是具有与图5中示出的形状相似的圆形形状的单元图案阵列。利用光致抗蚀剂图案作为掩模，利用HF来蚀刻氧化硅层以形成氧化硅图案。然后，去除光致抗蚀剂图案。利用氧化硅图案作为掩模，利用通过以3:1的体积比混合硫酸和磷酸得到的混合溶液来蚀刻基底。然后，去除氧化硅图案以形成具有凸部和凹部的凹凸图案，其中，凸部的上表面是平面，凹部的下表面是平面。
＜凹凸图案的制造示例2＞
利用与凹凸图案制造示例1的方法相似的方法，除了利用氧化硅图案作为掩模来干法蚀刻基底以外，在基底的上表面中形成凹凸图案。
＜凹凸图案的制造示例3＞
利用通过以3:1的体积比混合硫酸和磷酸得到的混合溶液对作为凹凸图案制造示例1的结果的基底进行第二次蚀刻。
＜凹凸图案的制造示例4＞
在根据凹凸图案制造示例2的凹凸图案上形成10nm镍层，然后进行热处理以在凹凸图案上形成镍簇。利用镍簇作为掩模，等离子蚀刻凹凸图案，然后去除镍簇。
＜LED的制造示例1＞
利用MOCVD，在具有根据凹凸图案制造示例1形成的凹凸图案的基底上形成未掺杂的GaN。在未掺杂的GaN层上形成n型GaN层，然后在n型GaN层上形成具有InGaN/GaN MQW结构的有源层。然后，在有源层上形成p型GaN层，然后形成暴露n型GaN层的台面蚀刻区域。然后，在p型GaN层上形成ITO层，并且分别在暴露在台面蚀刻区域中的n型GaN层和ITO层上形成n型电极和p型电极。
＜LED的制造示例2＞
除了利用根据凹凸制造示例2的基底以外，利用与LED制造示例1相似的方法制造LED。
＜LED的制造示例3＞
除了利用根据凹凸制造示例3的基底以外，利用与LED制造示例1相似的方法制造LED。
图14和图15是在根据凹凸图案制造示例1和2的凹凸图案上生长外延层之后分别拍摄的扫描电子显微镜（SEM）图像。
参照图14和图15，当通过干法蚀刻形成凹凸图案时，诸如精细空隙VD的结晶失配发生在凹凸图案的斜面和外延层121之间，另外错位D发生在外延层121（图15，LED制造示例2）中。另一方面，当通过湿法蚀刻形成凹凸图案10a时，在凹凸图案10a的斜面和外延层121之间没有发现精细空隙VD，几乎没有发现错位，因此能够得知结晶质量是令人满意的（图14，LED制造示例1）。
根据LED制造示例1和2的LED的静电放电（ESD）试验的结果是根据制造示例1的LED展现出71.07%的ESD良率（表示在向多个LED施加1kV的恒定电压三次以后正常运行的LED的比例），然而，根据制造示例2的LED的ESD良率是0.33%。这被认为是因为下述事实，即，与具有利用干法蚀刻形成的凹凸图案（凹凸图案制造示例2）的LED（制造示例2）相比，具有利用湿法蚀刻形成的凹凸图案（凹凸图案制造示例1）的LED（制造示例1）具有改善了结晶质量的外延层。
图16a至图16c是具有根据凹凸图案制造示例3制造的凹凸图案的基底的SEM图像。
参照图16a至图16c，具有凸部10av和被凸部10av限定的凹部10ac的凹凸图案10a形成在基底的上表面中。凸部10av具有下切面LF和上切面UF，上切面UF交会到一起形成上顶点V。上切面UF的相对于基底表面的角θ2比下切面LF的相对于基底表面的角θ1小。
被凸部10av的下切面LF限定的底表面具有三角类形状，三角类形状的每条线段是向外部凸出的曲线。另外，从顶部看，凸部10av的上切面UF具有几乎六边形的形状。
图17是分别根据LED制造示例2和LED制造示例3制造的LED的输出功率和电流的曲线图。
参照图17，可以看到的是，与根据制造示例2的LED相比，根据制造示例3的LED在高电压区域具有改进了的效率下降。这意味着，与根据制造示例2的LED相比，根据制造示例3的LED改进了外延质量，其中，根据制造示例3的LED是具有通过两次湿法蚀刻工艺形成的凹凸图案（凹凸图案制造示例）并具有上面参照图16a、16b和16c描述的形状的LED，根据制造示例2的LED是具有通过干法蚀刻形成的凹凸图案（凹凸图案制造示例2）的LED。
图18a和图18b是具有根据凹凸图案制造示例4制造的凹凸图案的基底的SEM图像。
参照图18a和图18b，可以看到的是，多个坑P形成在凹凸图案10a的凸部10av和凹部10ac的表面上。这些坑P不规则地反射从有源层行进的光，使得可以改善光提取效率。
尽管已经参照本发明的某些示例性实施例示出并描述了本发明，但是本领域技术人员将理解的是，在不脱离权利要求所限定的本发明的精神和范围的情况下，可以对此做出形式和细节上的各种改变。

Claims (19)

1.一种发光二极管，所述发光二极管包括：
基底；
凹凸图案，包括具有切面的凸部和被凸部限定的凹部，并设置在基底的上表面中，其中，切面为晶面；以及
单元发光器件，具有顺序地设置在基底上的第一导电半导体层、有源层和第二导电半导体层，
其中，设置在基底的仅第一区域和第二区域中的凹凸图案在凹凸图案的表面中具有坑，
其中，发光二极管具有被至少一个分隔槽分隔的多个单元发光器件，并且所述多个单元发光器件中的每个具有在单元发光器件的上表面中暴露第一导电半导体层的台面蚀刻区域，
其中，第一区域对应于分隔槽，第二区域对应于台面蚀刻区域。
2.如权利要求1所述的发光二极管，其中，凹凸图案的每个凸部具有为晶面的多个切面和由彼此接触的至少一些切面形成的一个上顶点。
3.如权利要求2所述的发光二极管，其中，切面包括为第一晶面的下切面和为第二晶面的上切面，
上顶点由彼此接触的第二晶面形成。
4.如权利要求3所述的发光二极管，其中，第二晶面的相对于基底表面的倾角小于第一晶面的相对于基底表面的倾角。
5.如权利要求4所述的发光二极管，其中，凸部具有条形或岛状形状。
6.如权利要求5所述的发光二极管，当凸部具有岛状形状时，凸部的底表面呈三角类形状，其中，三角类形状的每条线段是向外部凸出的曲线。
7.如权利要求1所述的发光二极管，其中，凹凸图案的每个凸部具有为晶面的切面和平坦的上表面。
8.如权利要求1所述的发光二极管，所述发光二极管还包括：
分离绝缘层，设置在分隔槽中；以及
互连件，位于分离绝缘层上，并被构造成电连接一对相邻的单元发光器件。
9.一种用于发光二极管的基底，在基底中，具有凸部和被凸部限定的凹部的凹凸图案设置在基底的上表面中，其中，凸部具有为晶面的切面，
其中，设置在基底的仅第一区域和第二区域中的凹凸图案在凹凸图案的表面中具有坑，
其中，发光二极管具有被至少一个分隔槽分隔的多个单元发光器件，每个单元发光器件具有顺序地设置在基底上的第一导电半导体层、有源层和第二导电半导体层，每个单元发光器件具有在单元发光器件的上表面中暴露第一导电半导体层的台面蚀刻区域，第一区域对应于分隔槽，第二区域对应于台面蚀刻区域。
10.一种制造发光二极管的方法，所述方法包括：
在基底上形成蚀刻掩模图案；
利用蚀刻掩模图案作为掩模，通过湿法蚀刻基底在基底的表面中形成具有凸部和被凸部限定的凹部的凹凸图案；以及
在凹凸图案形成在其上的基底上形成具有第一导电半导体层、有源层、第二导电半导体层的堆叠体，
其中，所述方法还包括在设置在基底的上表面的仅第一区域和第二区域中的凹凸图案的表面中形成坑，
其中，所述方法还包括通过蚀刻堆叠体的部分区域直至基底被暴露来形成暴露凹凸图案的至少一个分隔槽，以分隔多个单元发光器件，
其中，所述方法还包括通过蚀刻堆叠体的部分区域直至第一导电半导体层被暴露来形成台面蚀刻区域，
其中，第一区域对应于分隔槽，第二区域对应于台面蚀刻区域。
11.如权利要求10所述的方法，其中，凹凸图案的形成还包括在湿法蚀刻基底之前或之后利用蚀刻掩模图案作为掩模来干法蚀刻基底。
12.如权利要求10所述的方法，其中，所述湿法蚀刻是第一湿法蚀刻，每个凸部具有上表面和为晶面的多个切面，并且
所述方法还包括：
在第一湿法蚀刻基底之后，通过去除蚀刻掩模图案暴露凸部的上表面；以及
通过对其中上表面的凸部被暴露的基底进行第二湿法蚀刻来使每个凸部改变成具有由彼此接触的至少一些切面形成的一个上顶点。
13.如权利要求10所述的方法，其中，在湿法蚀刻工艺中，通过在蚀刻掩模图案下方渗透的蚀刻溶液，每个凸部形成为具有为晶面的多个切面和由彼此接触的至少一些切面形成的一个上顶点。
14.如权利要求13所述的方法，其中，蚀刻掩模图案的宽度为0.2μm至1μm。
15.如权利要求12或13所述的方法，其中，每个凸部具有为第一晶面的下切面、为第二晶面的上切面和通过彼此接触的第二晶面形成的上顶点。
16.如权利要求15所述的方法，其中，第一晶面相对于基底表面具有第一倾角，并且
第二晶面具有比第一倾角小的第二倾角。
17.如权利要求10所述的方法，其中，坑的形成包括：
在凹凸图案上形成金属层；
通过热处理金属层形成金属簇；以及
利用金属簇作为掩模来蚀刻凹凸图案的表面。
18.如权利要求17所述的方法，所述方法还包括在蚀刻凹凸图案的表面之前，在设置在基底的上表面的其他区域中的凹凸图案上形成光致抗蚀剂图案，
其中，利用金属簇和光致抗蚀剂图案作为掩模来执行蚀刻凹凸图案的表面。
19.如权利要求10所述的方法，其中，坑的形成包括:
在暴露在分隔槽中的凹凸图案和单元发光器件上形成金属层；
通过热处理金属层形成金属簇；
在单元发光器件上形成光致抗蚀剂图案；以及
利用金属簇和光致抗蚀剂图案作为掩模来蚀刻凹凸图案的表面。
CN201280048341.5A 2011-09-30 2012-09-28 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法 Active CN104011885B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020110100097A KR20130035658A (ko) 2011-09-30 2011-09-30 발광 다이오드 소자용 기판 제조 방법
KR10-2011-0100097 2011-09-30
PCT/KR2012/007912 WO2013048179A1 (en) 2011-09-30 2012-09-28 Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode

Publications (2)

Publication Number Publication Date
CN104011885A CN104011885A (zh) 2014-08-27
CN104011885B true CN104011885B (zh) 2017-08-01

Family

ID=47996038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280048341.5A Active CN104011885B (zh) 2011-09-30 2012-09-28 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法

Country Status (5)

Country Link
US (2) US20140231748A1 (zh)
JP (1) JP5941548B2 (zh)
KR (1) KR20130035658A (zh)
CN (1) CN104011885B (zh)
WO (1) WO2013048179A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5869678B2 (ja) * 2011-09-16 2016-02-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード及びそれを製造する方法
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
US9269745B2 (en) * 2012-11-23 2016-02-23 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting units
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
CN103325906B (zh) * 2013-06-04 2016-04-27 江苏新广联科技股份有限公司 可调节led发光角度的图形衬底及其制备方法
US9673254B2 (en) * 2013-07-22 2017-06-06 Lg Innotek Co., Ltd. Light emitting device
KR102194805B1 (ko) * 2013-07-22 2020-12-28 엘지이노텍 주식회사 발광소자
TWI514613B (zh) * 2013-10-18 2015-12-21 Lextar Electronics Corp 發光元件結構
JP6684541B2 (ja) * 2014-01-20 2020-04-22 ローム株式会社 発光素子
KR20150138977A (ko) * 2014-05-30 2015-12-11 한국전자통신연구원 발광 소자 및 그의 제조방법
US10763111B2 (en) 2014-07-14 2020-09-01 Industry-University Cooperation Foundation Hanyang University Polyhedron of which upper width is narrower than lower width, manufacturing method therefor, and photoelectric conversion device comprising same
CN105502279B (zh) * 2014-09-23 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US9997397B2 (en) * 2015-02-13 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US9905729B2 (en) 2015-03-27 2018-02-27 Seoul Viosys Co., Ltd. Light emitting diode
KR102476036B1 (ko) * 2016-05-09 2022-12-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR20170127841A (ko) * 2016-05-13 2017-11-22 주식회사 루멘스 발광 다이오드
CN107068826A (zh) * 2017-01-18 2017-08-18 中国科学院半导体研究所 高光出射效率的led芯片及其制备方法
WO2019055271A1 (en) * 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
KR102506441B1 (ko) * 2017-12-04 2023-03-06 삼성전자주식회사 반도체 발광 어레이의 제조 방법 및 반도체 발광 어레이
KR102427640B1 (ko) 2017-12-19 2022-08-01 삼성전자주식회사 자외선 반도체 발광소자
KR20220034972A (ko) 2020-09-11 2022-03-21 삼성전자주식회사 반도체 발광 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781790B2 (en) * 2006-12-21 2010-08-24 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
CN102169933A (zh) * 2010-02-19 2011-08-31 三星Led株式会社 具有多单元阵列的半导体发光器件、发光模块和照明设备

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142610A (ja) * 1997-11-14 1999-05-28 Seiko Epson Corp マイクロレンズアレイ基板の製造方法
JP3497741B2 (ja) * 1998-09-25 2004-02-16 株式会社東芝 半導体発光装置及び半導体発光装置の駆動方法
JP5965095B2 (ja) * 1999-12-03 2016-08-10 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 内部および外部光学要素による光取出しを向上させた発光ダイオード
US6358764B1 (en) * 1999-12-17 2002-03-19 Sony Corporation Semiconductor light emitting device and method of producing same
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP2003197961A (ja) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP4593890B2 (ja) * 2003-07-28 2010-12-08 京セラ株式会社 半導体発光素子の製造方法
EP3699963A1 (en) * 2003-08-19 2020-08-26 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
TWI269463B (en) * 2004-10-29 2006-12-21 Epitech Technology Corp Method for manufacturing high brightness light-emitting diode
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
US20060204865A1 (en) * 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
EP1897151A4 (en) * 2005-06-22 2010-03-10 Seoul Opto Device Co Ltd ILLUMINATING ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US8928022B2 (en) * 2006-10-17 2015-01-06 Epistar Corporation Light-emitting device
KR100659373B1 (ko) * 2006-02-09 2006-12-19 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
KR100828873B1 (ko) * 2006-04-25 2008-05-09 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100780233B1 (ko) * 2006-05-15 2007-11-27 삼성전기주식회사 다중 패턴 구조를 지닌 반도체 발광 소자
KR20090018631A (ko) 2006-06-12 2009-02-20 쓰리엠 이노베이티브 프로퍼티즈 컴파니 재발광 반도체 구성 및 수렴 광학 요소를 갖는 ｌｅｄ 소자
JP5023674B2 (ja) * 2006-11-24 2012-09-12 日亜化学工業株式会社 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置
JP4908381B2 (ja) * 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR101509834B1 (ko) * 2007-08-03 2015-04-14 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법
US7598105B2 (en) * 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same
US9543467B2 (en) * 2008-04-12 2017-01-10 Lg Innotek Co., Ltd. Light emitting device
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8058082B2 (en) * 2008-08-11 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with textured substrate
US8633501B2 (en) * 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface
US8247822B2 (en) * 2008-09-11 2012-08-21 Huga Optotech Inc. Semiconductor light-emitting device
CN101740677A (zh) * 2008-11-20 2010-06-16 深圳世纪晶源华芯有限公司 图形化衬底的GaN基LED外延片及该外延片的制备方法
KR20110018563A (ko) * 2009-08-18 2011-02-24 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조 방법
KR101118268B1 (ko) * 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
ES2663320T3 (es) * 2009-09-07 2018-04-12 El-Seed Corporation Elemento emisor de luz semiconductor
TWI531088B (zh) * 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
US8963178B2 (en) * 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
KR101091304B1 (ko) * 2010-01-20 2011-12-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
EP2367203A1 (en) * 2010-02-26 2011-09-21 Samsung LED Co., Ltd. Semiconductor light emitting device having multi-cell array and method for manufacturing the same
US8299479B2 (en) * 2010-03-09 2012-10-30 Tsmc Solid State Lighting Ltd. Light-emitting devices with textured active layer
US8642368B2 (en) * 2010-03-12 2014-02-04 Applied Materials, Inc. Enhancement of LED light extraction with in-situ surface roughening
EP3352229A1 (en) * 2010-06-28 2018-07-25 Nichia Corporation Sapphire substrate and nitride semiconductor light emitting device
CN102130285B (zh) * 2010-11-03 2012-12-26 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
TWI429030B (zh) * 2011-05-16 2014-03-01 Sino American Silicon Prod Inc 發光二極體基板與發光二極體
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
US9269745B2 (en) * 2012-11-23 2016-02-23 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting units

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781790B2 (en) * 2006-12-21 2010-08-24 Nichia Corporation Method for manufacturing substrate for semiconductor light emitting element and semiconductor light emitting element using the same
CN102169933A (zh) * 2010-02-19 2011-08-31 三星Led株式会社 具有多单元阵列的半导体发光器件、发光模块和照明设备

Also Published As

Publication number Publication date
JP5941548B2 (ja) 2016-06-29
JP2014529195A (ja) 2014-10-30
WO2013048179A1 (en) 2013-04-04
CN104011885A (zh) 2014-08-27
US10069038B2 (en) 2018-09-04
US20140231748A1 (en) 2014-08-21
US20150270441A1 (en) 2015-09-24
KR20130035658A (ko) 2013-04-09

Similar Documents

Publication Publication Date Title
CN104011885B (zh) 具有凹凸图案的基底、包括该基底的发光二极管以及制造该二极管的方法
US9537045B2 (en) Semiconductor device and method of fabricating the same
US9680060B2 (en) Light emitting diode having a plurality of light emitting units
US9356191B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US8435820B2 (en) Patterned substrate for hetero-epitaxial growth of group-III nitride film
US20030178702A1 (en) Light emitting semiconductor device and method of fabricating the same
TWI559573B (zh) 發光二極體
KR20020084194A (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조방법 및 ｉｉｉ족질화물계 화합물 반도체 소자
US9514926B2 (en) Substrate recycling method
US20120187454A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
CN104040736B (zh) 第iii族氮化物半导体器件及其制造方法
TW202211498A (zh) Led裝置及製造方法
KR20140038785A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR102022658B1 (ko) 절연 구조체를 갖는 반도체 소자 및 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant