KR20170127841A - 발광 다이오드 - Google Patents

발광 다이오드 Download PDF

Info

Publication number
KR20170127841A
KR20170127841A KR1020160058562A KR20160058562A KR20170127841A KR 20170127841 A KR20170127841 A KR 20170127841A KR 1020160058562 A KR1020160058562 A KR 1020160058562A KR 20160058562 A KR20160058562 A KR 20160058562A KR 20170127841 A KR20170127841 A KR 20170127841A
Authority
KR
South Korea
Prior art keywords
light emitting
wiring layer
edge
emitting cell
cell
Prior art date
Application number
KR1020160058562A
Other languages
English (en)
Inventor
김대원
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020160058562A priority Critical patent/KR20170127841A/ko
Priority to JP2016150025A priority patent/JP6148772B1/ja
Priority to US15/488,513 priority patent/US10074787B2/en
Publication of KR20170127841A publication Critical patent/KR20170127841A/ko
Priority to US16/054,514 priority patent/US10283687B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2103/00—Elongate light sources, e.g. fluorescent tubes
    • F21Y2103/10—Elongate light sources, e.g. fluorescent tubes comprising a linear array of point-like light-generating elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

개시되는 발광 다이오드는, 단일 기판 상에 서로 이격 배치되는 제1 발광셀과 제2 발광셀을 포함하는 복수 개의 발광셀들과, 상기 제1 발광셀의 상면과 일측면(one facet), 상기 제2 발광셀의 상면과 타측면(the other facet), 및 상기 기판 상에 연속적으로 형성되는, 패시베이션층, 그리고, 상기 패시베이션층 상에 형성되어 상기 제1 발광셀과 상기 제2 발광셀을 전기적으로 연결하는 배선층;을 포함하며, 상기 배선층은 상기 제1 발광셀의 상면과 일측면이 만나는 제1 모서리의 부근, 또는 상기 제2 발광셀의 상면과 타측면이 만나는 제2 모서리의 부근에 상기 모서리로부터 멀어지는 방향으로 돌출된 에지 럼프부(edge lump portion)를 포함한다.

Description

발광 다이오드{LIGHT EMITTING DIODE}
본 발명은 발광 다이오드와 관련되며, 구체적으로는 단일 기판상에 복수 개의 발광셀을 갖는 발광 다이오드에서 발광셀들을 전기적으로 연결하기 위한 배선층의 모서리 부분의 두께가 불완전하게 형성되는 경우에는 발광셀들의 전기적 연결불량 또는 발광효율의 저하로 수명이 줄어드는 문제가 발생하는데, 이러한 문제를 해결할 수 있는 구조를 갖는 발광 다이오드에 관한 것이다.
발광 다이오드(Light Emitting Diode)는 조명 장치뿐만 아니라 각종 표시 장치의 백라이트 유닛으로도 응용되고 있는 등 그 적용 범위가 점차 다양해지고 있다. 특히 LED는 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 길며, 친환경적이라는 점에서, 대부분의 광원 장치를 대체할 것으로 기대되고 있다.
발광 다이오드를 제조하는 다양한 방법 중, 단일 기판상에 에피층들을 순차적으로 형성하고, 식각, 증착 등의 일련의 공정을 통하여 복수 개의 발광셀들을 형성하여 제작하는 방식이 알려져 있다. 단일 기판상에 복수 개의 발광셀을 형성하는 멀티셀 구조의 발광 다이오드는 다양한 형태로 제작되어 사용될 수 있는데, 그 일 예를 도 1 및 도 2에 도시하였다. 도 1은 멀티셀 구조의 발광 다이오드의 일부를 나타낸 도면이고, 도 2는 도 1의 멀티셀 구조의 발광 다이오드에서 I-I를 따라 절취하여 두 개의 발광셀들(10, 20)의 단면을 보여주기 위한 도면이다. 도 1 및 도 2에 도시된 바와 같이, 인접한 발광셀들(10, 20) 간을 절연시키기 위해 패시베이션층(passivation layer)(33)이 형성되고, 패시베이션층(33) 상에 발광셀들(10, 20) 간을 전기적으로 연결하기 위한 배선층(32)이 형성된다. 배선층(32)은, 예컨대, 스퍼터링(sputtering)이나 전자빔 증착법(e-beam evaporation) 등과 같은 증착 공정과 식각 공정을 통해 형성된다. 도 2에서 참조부호 1은 기판이고, 16, 26은 전극들이고, 11, 21은 버퍼층이고, 12, 22는 N형 반도체층이고, 13, 23은 활성층이고, 14, 24는 P형 반도체층이고, 15, 25는 투명 전극층이다. 전극들의 패턴, 그리고 전극들과 배선층 간의 연결 형태는 다양할 수 있으며, 도 1 및 도 2에는 그 예가 도시된 것이다.
이와 같이, 패시베이션층(33)의 상부에 배선층(32)을 형성함에 있어서, 배선층(32)의 모서리 부분, 즉 하나의 발광셀의 측면과 상면이 만나는 모서리 부근의 배선층 형성에 있어서 결함이 많이 발생한다. 즉, 도 3의 (a), (b) 및 (c)로 나타낸 바와 같이, 하나의 발광셀의 측면과 상면이 만나는 모서리 부분에 증착이 잘 이루어지지 않거나, 이후 식각 공정 등에 노출되어 모서리 부분이 국부적으로 배선층의 두께가 얇게 된 부분(32a, 32b, 32c)이 발생하는 경우에는 각각의 발광셀에 전원이 공급되게 되면 국부적으로 배선층의 두께가 얇게 형성된 부분에 상대적으로 저항이 커지게 되고 이로 인해 상기 배선층에 열이 발생하고, 결국에는 그 부분의 배선층의 전기적 연결이 끊어지게 되는 문제가 발생하게 된다. 따라서, 이를 해결하기 위한 방안이 당해 기술 분야에서 요구되고 있다.
미국등록특허 US 6,472,718(2002.10.29.) 한국등록특허 10-1239853(2013.02.27.)
본 발명이 해결하고자 하는 과제는 단일 기판상에 다수의 발광셀들을 전기적으로 연결하기 위한 배선층을 형성함에 있어서, 발광셀의 모서리 부분에서의 배선 불량 문제, 그로 인한 발광 다이오드의 발광 효율 저하, 수명 단축 문제를 해결할 수 있는 개선된 구조를 갖는 발광 다이오드를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 측면에 따른 발광 다이오드는, 단일 기판 상에 서로 이격 배치되는 제1 발광셀과 제2 발광셀을 포함하는 복수 개의 발광셀들과, 상기 제1 발광셀의 상면과 일측면(one facet), 상기 제2 발광셀의 상면과 타측면(the other facet), 및 상기 기판 상에 연속적으로 형성되는, 패시베이션층과, 상기 패시베이션층 상에 형성되어 상기 제1 발광셀과 상기 제2 발광셀을 전기적으로 연결하는 배선층을 포함하며, 상기 배선층은 상기 제1 발광셀의 상면과 일측면이 만나는 제1 모서리의 부근, 또는 상기 제2 발광셀의 상면과 타측면이 만나는 제2 모서리의 부근에 상기 모서리로부터 멀어지는 방향으로 돌출된 에지 럼프부(edge lump portion)를 포함한다.
일 실시예에 따라, 상기 에지 럼프부의 법선방향의 두께는, 상기 패시베이션층 상에 형성된 상기 배선층의 법선방향의 두께보다 더 두껍다.
일 실시예에 따라, 상기 에지 럼프부는, 상부, 측부, 그리고 상기 상부와 상기 측부 사이의 중간부로 구분되며, 상기 상부의 법선방향의 두께, 상기 측부의 법선방향의 두께, 및 상기 중간부의 법선방향의 두께 중 적어도 하나는 상기 배선층의 법선방향의 두께보다 더 두껍다.
일 실시예에 따라, 상기 에지 럼프부는, 상기 모서리를 따라 길게 형성된다.
일 실시예에 따라, 상기 복수 개의 발광셀들 간의 간격은 3㎛ 내지 8㎛이다.
일 실시예에 따라, 상기 배선층은 상기 제1 발광셀과 상기 제2 발광셀 사이에서 서로 이격된 제1 부분과 제2 부분을 포함하고, 상기 제1 부분과 상기 제2 부분 간의 최단 간격은 1~6㎛이다.
일 실시예에 따라, 상기 제1 발광셀과 상기 제2 발광셀 사이에는 하나 이상의 기판 패턴이 형성된다.
일 실시예에 따라, 상기 기판 패턴은 동일한 형상으로 형성된다.
일 실시예에 따라, 상기 기판 패턴이 두 개 이상인 경우, 상기 기판 패턴 사이의 간격은 0.5㎛ 이하이다.
일 실시예에 따라, 상기 기판 패턴은, 돔 형상, 사다리꼴 형상, 역사다리꼴 형상 및 반구 형상 중 하나의 형상으로 동일하게 형성된다.
일 실시예에 따라, 상기 제1 발광셀의 상면과 일측면이 이루는 각도 및 상기 제2 발광셀의 상면과 타측면이 이루는 각도는 직각 또는 둔각이다.
일 실시예에 따라, 상기 배선층은, 상기 패시베이션층 상에 형성되는 제1 배선층과, 상기 제1 배선층 상에 형성되는 제2 배선층을 포함한다.
일 실시예에 따라, 상기 제2 배선층은 상기 제1 배선층을 형성하는 공정 이후 상기 제1 배선층이 굳은 상태에서 상기 제1 배선층 상에 형성된다.
본 발명은 발광셀의 모서리 부분의 배선층 두께를 다른 부분보다 더 두껍게 하도록 배선층이 에지 럼프부를 갖도록 함으로써 발광 다이오드의 전기적 연결 불량을 줄여, 배선 불량에 기인한 발광 다이오드의 동작 불량 문제를 개선하고, 발광 효율을 높이는 효과를 갖는다.
더 나아가, 본 발명은 발광셀의 배선층을 이중으로 형성함으로써, 배선불량에 따른 발광 효율 저하나 수명 단축 문제를 해결하는 효과를 갖는다.
도 1은 멀티셀 구조의 발광 다이오드의 일부를 보인 도면이고,
도 2는 도 1에서 I-I를 따라 절취한 단면, 즉, 인접한 두 개의 발광셀들(10, 20)의 단면을 보인 도면이고,
도 3은 종래의 발광 다이오드의 문제점을 설명하기 위한 도면이고,
도 4는 본 발명의 일 실시예에 따른 멀티셀 구조의 발광 다이오드의 일부를 보인 도면이고,
도 5는 도 4에서 II-II를 따라 절취한 단면, 즉, 인접한 두 개의 발광셀들(110, 120)과 에지 럼프부(132a)의 단면을 보인 도면이고,
도 6은 도 5에서 에지 럼프부(132a)를 확대하여 보인 도면이고,
도 7은 도 5에서 에지 럼프부(132a)의 전체적인 특징을 보이기 위한 사시도이고,
도 8은 본 발명의 다른 실시예에 따른 발광 다이오드에서 두 개의 발광셀들(210, 220)과 에지 럼프부(232a)의 단면을 보인 도면이고,
도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드에서 두 개의 발광셀들(310, 320)과 에지 럼프부(332a, 332b)의 단면을 보인 도면이고,
도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드에서 두 개의 발광셀들(410, 420), 배선층(432_1, 432_2) 및 에지 럼프부(432a)의 단면을 보인 도면이고,
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드에 있어서, 발광셀들(510, 520) 측으로 전원을 공급하기 위해 범프들(541, 542)을 형성하여 플립타입으로 서브마운트 기판(550) 상에 형성된 본딩 패턴들(543, 544)과 전기적으로 연결된 구조의 일 예를 보인 도면이고,
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드에 있어서, 발광셀들(610, 620) 측으로 와이어 본딩(641, 642)을 이용하여 전원을 공급하기 위한 구조의 일 예를 보인 도면이고,
도 13, 14 및 도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드에서 광 추출 효율을 높이기 위해, 두 개의 발광셀들(110, 120) 사이에 하나 이상의 기판 패턴이 형성된 구조로서, 도 13은 돔형상, 도 14는 반구형상, 도 15는 사다리꼴 형상으로 형성된 경우의 단면이다.
이하에서는 본 발명의 바람직한 실시예들을 첨부된 도면들을 참조하여 설명한다. 첨부된 도면들 및 이를 참조하여 기술되는 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자로 하여금 본 발명에 관한 이해를 돕기 위한 의도로 간략화되고 예시된 것임에 유의하여야 할 것이다. 또한, 도면들에서 각 구성요소들 간의 상대적인 비율이나 스케일 등은 실제로는 다르게 될 수 있는 것으로서, 단지 설명의 편의를 위해 과장되게 도시된 것임에 유의하여야 할 것이다.
본 명세서 내에서 배선층에서 에지 럼프부의 위치에 관한 설명에서, 배선층의 모서리 부분, 발광셀의 모서리 부분, 또는 발광셀의 모서리 부근 등의 어구들이 사용되고 있는데, 이들은 모두 실질적으로 동일한 의미로서 사용되고 있다.
도 4는 본 발명의 일 실시예에 따른 멀티셀 구조의 발광 다이오드의 일부를 보인 도면이고, 도 5는 도 4에서 II-II를 따라 절취한 단면, 즉, 인접한 두 개의 발광셀들(110, 120)과 에지 럼프부(132a)의 단면을 보인 도면이고, 도 6은 도 5에서 에지 럼프부(132a)를 확대하여 보인 도면이고, 도 7은 도 5에서 에지 럼프부(132a)의 전체적인 특징을 보이기 위한 사시도이고, 도 8은 본 발명의 다른 실시예에 따른 발광 다이오드에서 두 개의 발광셀들(210, 220)과 에지 럼프부(232a)의 단면을 보인 도면이고, 도 9는 본 발명의 또 다른 실시예에 따른 발광 다이오드에서 두 개의 발광셀들(310, 320)과 에지 럼프부(332a, 332b)의 단면을 보인 도면이고, 도 10은 본 발명의 또 다른 실시예에 따른 발광 다이오드에서 두 개의 발광셀들(410, 420), 배선층(432_1, 432_2) 및 에지 럼프부(432a)의 단면을 보인 도면이고, 도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드에 있어서, 발광셀들(510, 520) 측으로 전원을 공급하기 위해 범프들(541, 542)을 형성하여 플립타입으로 서브마운트 기판(550) 상에 형성된 본딩 패턴들(543, 544)과 전기적으로 연결된 구조의 일 예를 보인 도면이고, 도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드에 있어서, 발광셀들(610, 620) 측으로 와이어 본딩(641, 642)을 이용하여 전원을 공급하기 위한 구조의 일 예를 보인 도면이고, 도 13, 14 및 도 15는 본 발명의 또 다른 실시예에 따른 발광 다이오드에서 광 추출 효율을 높이기 위해, 두 개의 발광셀들(110, 120) 사이에 하나 이상의 기판 패턴이 형성된 구조로서, 도 13은 돔 형상, 도 14는 반구 형상, 도 15는 사다리꼴 형상으로 형성된 경우의 단면이다.
먼저, 도 4 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 발광 다이오드는, 단일 기판(1) 상에 서로 이격 배치되는 복수 개의 발광셀들(110, 120), 발광셀들(110, 120) 중 제1 발광셀(110)의 상면(f11)과 일측면(one facet)(f12), 제2 발광셀의 상면(f13)과 타측면(the other facet)(f14), 및 기판(1) 상에 연속적으로 형성되는, 패시베이션층(133), 패시베이션층(133) 상에 형성되어 제1 발광셀(110)과 제2 발광셀(120)을 전기적으로 연결하는 배선층(132)을 포함한다. 또한, 제1 발광셀(110) 또는 제2 발광셀(120)에 전원을 공급하기 위하여 와이어 본딩을 하거나 범프를 형성하여 플립 타입으로 전원을 공급할 수 있다. 이에 대하여는, 도 11(플립 타입) 및 도 12(와이어 본딩)에 도시되어 있으며, 후술하기로 한다.
배선층(132)은 제1 발광셀(110)의 상면(f11)과 측면(f12)이 만나는 모서리 부근에 상기 모서리로부터 멀어지는 방향으로 돌출된 에지 럼프부(edge lump portion)(132a)를 포함한다. 에지 럼프부(132a)는 전술한 바와 같이, 종래의 발광 다이오드 구조에서, 특히 발광셀들을 전기적으로 연결하기 위한 배선층의 모서리 부분이 불완전하게 증착되어 발광셀들 간의 전기적 연결 불량을 초래하는 문제를 해소하기 위한 구성요소이다. 뿐만 아니라, 도 2와 같은 종래의 구조에서, 발광셀들 간의 간격을 고려하여 배선층을 형성하는 과정에서 배선층의 두께를 얇게 형성하고자 할 경우, 발광셀의 상면과 측면 상부, 즉 상면과 측면이 만나는 모서리 부분에 증착을 통한 배선층이 완전히 형성되기 전에, 하측으로 흘러내리게 되어 배선층의 상단부의 두께는 얇게 되고, 하단부의 두께는 두껍게 형성되어 발광셀들 간의 실질적인 간격이 좁아지고 상면과 측면이 만나는 모서리 부분의 두께도 얇게 형성되는 문제점이 있었다(도 3의 (a), (b), (c) 참조). 그리하여, 얇아진 배선층에는 국부적으로 저항이 증가하게 되고 그에 따라 열이 많이 발생하게 되므로, 이러한 문제점을 개선하기 위하여 본 발명에서는 배선층의 형성에 있어서, 상단부에서 하단부로 흘러내리는 부분까지 고려하여 에지 럼프부를 형성한 것이다. 이하에서 더 상세히 설명하도록 한다.
도 5에서 발광셀(예컨대, 제1 발광셀(110))에 관하여 살펴보면, 제1 발광셀(110)은, 기판(1)의 상부에 차례대로 버퍼층(111), N형 반도체층(112), 활성층(113), P형 반도체층(114) 및 투명 전극(115)을 포함한다. 그리고, N형 반도체층(112)의 상부에 형성된 N형 전극(116)을 포함한다. 도 5에서 P형 반도체층(114)의 상부에 형성된 투명 전극(115)과 배선층을 직접적으로 연결하고 있으나, 이와는 다르게 투명 전극(115)의 상부에 P형 전극(도시되지 않음)을 별도로 형성하여 배선층(132)과 전기적으로 연결하는 구조를 취할 수도 있다. 또한, 복수 개의 발광셀들을 플립타입으로 형성하는 경우에는, 투명 전극(115)을 생략하고, 금속 반사층이나 분포 브래그 반사층(DBR, Distributed Bragg Reflector)을 P형 반도체층(114)의 상부에 하측으로 향하는 광을 반대 방향으로 반사시킬 수 있다. 이에 관하여는 도 11을 참조하여 후술하도록 한다. 제1 발광셀(110)에 이웃하는 제2 발광셀(120)의 구조도 또한 동일하다. 또한 이하의 설명에서 제1 발광셀(110)을 기준으로 하여 설명하고 있으나 이러한 설명은 제2 발광셀(120)에도 동일하게 적용된다.
기판(1)은 통상적으로, Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 어느 하나를 이용하는 웨이퍼이다. 이러한 기판(1) 상에는 다수의 패턴을 갖는 패턴 형상(이하, 이를 기판 패턴이라 칭함)이 형성될 수 있다. 이러한 기판 패턴의 형성에 있어서, 사파이어(Al2O3) 기판에 형성되는 경우에는 표면에 기판 패턴이 형성된 PSS(Patterned Sapphire Substrate)가 사용되는데, 이는 외부양자효율(EUE:External Quantum Efficiency)을 향상시키는 방법으로서 많이 사용되고 있다. 이러한 기판 패턴으로서, 돔(dome) 형상, 반구 형상 또는 사다리꼴(또는 역사다리꼴) 형상이 일반적으로 많이 사용되고 있다. 이러한 기판 패턴이 형성된 PSS는 단일 기판 상에 복수의 발광셀들을 형성하는 경우에도 유사하게 적용될 수 있다. 그 예들이 도 13 내지 도 15에 도시되어 있다. 도 13은 돔 형상의 기판 패턴(1a), 도 14는 반구 형상의 기판 패턴(1b), 그리고 도 15는 사다리꼴 형상의 기판 패턴(1c)인 경우이다. 기판 패턴으로서 예시된 형상 이외의 다른 형상도 고려될 수 있다.
하지만, 단일 기판 상에 복수의 발광셀들을 형성하는 경우에는, 발광셀들 간의 간격(예컨대, 제1 발광셀(110)과 제2 발광셀(120) 사이의 간격(d1)이 고려되어야 하므로, 기판 패턴의 형상과 기판 패턴 간의 간격에도 다소 간의 제약이 있을 수 있다. 즉, 제1 발광셀(110)과 제2 발광셀(120) 사이의 간격(d1)은 발광셀들 각각에서 방출하는 광의 광 추출효과와도 관련이 있을 뿐만 아니라, 배선층(132)과도 밀접하게 관련된다. 이하에서는 도 5와 함께 도 13 내지 도 15를 참조하여 설명한다.
배선층(132)과의 관련성 등을 고려할 때, 우선, 제1 발광셀(110)과 제2 발광셀(120) 간의 간격(d1)은 10㎛ 이하인 것이 바람직하다. 그리고, 제1 발광셀(110)과 제2 발광셀(120)을 전기적으로 연결하는 배선층(132)의 두께가 대략 0.5~2㎛(배선층 하부의 패시베이션층의 두께까지도 함께 고려한 것임)로 형성되어야 하므로, 제1 발광셀(110)과 제2 발광셀(120) 사이의 간격(d1)이 3㎛ 미만으로 형성되는 경우에는, 제1 발광셀(110)과 제2 발광셀(120) 사이의 기판 위에서 배선층이 중첩되는 문제가 발생된다. 따라서, 상기한 바와 같이, 제1 발광셀(110)과 제2 발광셀(120) 사이의 간격은 3㎛ 미만으로 형성되지 않도록 하는 것이 바람직하다. 요컨대, 제1 발광셀(110)과 제2 발광셀(120) 사이의 간격(d1)은 3㎛~10㎛인 것이 바람직하다. 또한, 기판(1)에 형성되는 기판 패턴(1a, 1b, 1c)에 있어서, 일반적으로 광추출 효율을 기반으로 폭(w1 ; 도 13)이 3㎛ 이하로 형성되므로, 기판 패턴(1a, 1b, 1c)으로 인해 제1 발광셀(110)과 제2 발광셀(120) 사이의 배선층(132t)이 기판 패턴(1a, 1b, 1c)에 대응되는 형상으로 굴곡이 생기는 형태로 불완전하게 형성되나, 배선층(132)은 기판(1)에 형성된 기판 패턴(1a, 1b, 1c) 상에 기판 패턴 형상의 전체를 덮는 것이 아니므로, 기판 패턴(1a, 1b, 1c)의 광추출 효과에도 방해가 되지 않을 것이다. 또한, 기판 패턴(1a, 1b, 1c) 간의 간격(w2; 도 13)은 0.5㎛ 이하로 형성되므로, 이를 고려할 때, 제1 발광셀(110)과 제2 발광셀(120) 사이의 간격은 3~8㎛인 것이 가장 바람직하다. 여기서, 제1 발광셀(110) 측의 배선층(132L)과 제2 발광셀(120) 측의 배선층(132R) 사이의 간격(d2) 중 최단 간격은 1~6㎛인 것이 바람직하다. 즉, 제1 발광셀(110)과 제2 발광셀(120) 간을 전기적으로 연결하는 배선층(132)은 소정의 간격(d2)으로 이격된 제1 부분(132L)과 제2 부분(132R)을 포함하고, 제1 부분(132L)과 제2 부분(132R) 사이의 최단 간격은 1~6㎛인 것이 바람직하다. 또한, 제1 발광셀(110)과 제2 발광셀(120) 사이에는 도 13 내지 도 15에 도시된 바와 같이, 하나 이상의 기판 패턴(1a, 1b, 1c)이 형성될 수 있으며, 기판 패턴 사이의 간격(w2)을 줄인다면 더 많은 기판 패턴이 형성되는 것도 가능할 것이다.
버퍼층(111)은 N형 반도체층(112)의 결정 성장시 기판(1)과 N형 반도체층(112) 간의 격자 부정합을 줄이기 위해 형성되며, 통상적으로 GaN 또는 AlN을 이용하여 형성한다. 하지만, 이러한 버퍼층(111)은 선택적인 것으로 사용할 수도 사용하지 않을 수도 있다. N형 반도체층(112)은 활성층(113)에 전자를 제공하는 층으로서, GaN, InN, AlN(Ⅲ-Ⅴ족) 등과 같은 질화물과 이러한 질화물을 일정한 비율로 혼합한 화합물이 사용될 수 있다. 활성층(113)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역이며, 활성층(113)에서 발생하는 파장에 따라 다양한 재료의 사용이 가능하며 420~470nm의 청색 계열의 파장의 광을 발생하기 위해서는 질소(Nitride) 계열의 InGaN을 이용하고, 적색 계열의 파장을 발생하기 위하여서는 InAlGaP를 사용하며, 상기 청색 계열보다 단파장을 발생하기 위해서는 InAlGaN을 사용하여 형성한다. P형 반도체층(114)은 활성층(113)에 홀을 제공하는 층으로서, 예를 들어 P형 불순물이 주입된 GaN층이 이용될 수 있다. 투명 전극(115)은 P형 반도체층(114)으로의 전류가 흐르는 면적을 증가시키는 역할을 하며, 투명 도전성 물질, 예를 들어 ITO, IZO, ZnO, MgO 등을 이용하여 형성될 수 있다.
기판(1) 상에 형성되는 상기 층들은, 예를 들어, 금속 유기 화학 증착법(Metal Organic Chemical Vapor Deposition; MOCVD), 화학 기상 증착법(Chemical Vapor Deposition; CVD), 플라즈마 화학 기상 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 분자선 성장법(Molecular Beam Epitaxy; MBE), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy; HVPE) 등을 포함한 다양한 증착 또는 성장 방법을 이용하여 형성된다.
또한, 단일 기판 상에 복수의 발광셀들을 형성하여 플립타입으로 사용하는 경우에는, P형 반도체층(114) 상에 반사층(도 11의 516, 526)을 형성할 수 있다. 반사층으로서는, 은(Ag), 알루미늄(Al), 금(Au) 등의 금속 재료가 사용될 수 있다. 은(Ag)으로 반사층을 형성하는 경우, 청색 파장 대역에서는 반사율이 매우 좋으나 UVA 파장 대역(대체로 315nm 내지 420nm)에서는 좋지 않은 특성을 보인다. 한편, 알루미늄(Al)으로 반사층을 형성하는 경우, UVA 파장 대역에서는 반사율이 좋으나, P형 반도체층(114)과의 오믹 컨택(Ohmic contact)이 좋지 않으므로, 이를 위한 P형의 중간층(미도시)이 별도로 개재된다. 또한, 반사율을 높이거나, 반사 파장 영역의 조절을 위해 별도의 분포 브래그 반사층(DBR)이 더 형성될 수 있다.
패시베이션층(133)은, 발광셀(110)에서 N형 반도체층(112)과 P형 반도체층(114) 간의 단락을 방지하기 위해 배선층(132)과 발광셀(110) 사이에 개재되는 층이다. 패시베이션층(133)의 상부에 배선층(132)이 증착되어, 이웃하는 발광셀들 또는 전원 측과 연결된다.
앞서 언급한 바와 같이, 제1 발광셀(110)의 상면(f11)과 일측면(f12)이 만나는 모서리 부근에서는 증착 불량이 빈번히 발생하는 문제점이 있어, 이를 방지하고자 본 발명에서는 이러한 모서리 부분에 에지 럼프부(132a)를 추가하였다.
에지 럼프부(132a)의 두께는, 배선층(132)에서 다른 부분에 비해 더 두껍게 형성된다. 도 5 및 6에 도시된 바와 같이, 에지 럼프부(132a)의 두께는, 제1 발광셀(110)의 상면(f11)에 형성된 패시베이션층(133)을 기준면으로 하여 측정되는 제1 두께(h1)와 제1 발광셀(110)의 측면(f12)에 형성된 패시베이션층(133)을 기준면으로 하여 측정되는 제2 두께(h2)를 포함한다. 도 4에서는 제1 두께(h1)와 제2 두께(h2)가 모두, 배선층(132)의 다른 부분의 두께보다 더 두껍게 형성된 것을 예시하였으나, 제1 두께(h1) 및 제2 두께(h2) 중 어느 하나만이 배선층(132)의 다른 부분의 두께보다 더 두껍게 형성될 수도 있다.
본 명세서 내에서 두께는 두께 측정의 기준이 되는 면에서 수직 방향, 또는 두께를 측정하고자 하는 부분의 접선에 대하여 수직 방향의 두께를 의미하며, 이를 별도로 법선방향의 두께로 정의한다. 예컨대, 도 6에서 t1, t2,t3, t4, t5가 법선방향의 두께이다. 또한, 도면들에서 에지럼프부를 포함하는 배선층의 상부가 노출된 형태로 도시되어 있으나, 보호층이 실리콘 질화막 또는 실리콘 산화막 등으로 형성될 수 있다.
도 6을 참조하여, 에지 럼프부(132a)에 관하여 더 구체적으로 설명하면, 에지 럼프부(132a)는, 상부(S1), 측부(S2), 그리고 중간부(S3)로 구분해 볼 수 있다. 상부(S1)는 패시베이션층(133)의 수직 방향을 따라 연장된 선(y1)의 좌측에 있는 부분이고, 측부(S2)는 패시베이션층(133)의 수평 방향을 따라 연장된 선(x1)의 하측에 있는 부분이고, 에지 럼프부(132a) 중 y1 선의 우측이면서 x1 선의 상측에 위치한 부분이 중간부(S3)이다. 전술한 종래의 문제점들을 해결하기 위해 상부(S1)의 법선방향의 두께(t1, t2), 중간부(S3)의 법선방향의 두께(t3, t4), 및 측부(S2)의 법선방향의 두께(t5) 중 적어도 한 부분이, 배선층(132)의 다른 부분의 두께보다 더 두껍도록 한다. 상기 배선층(132)의 다른 부분의 두께를 이하에서는 배선층(132)의 법선방향의 두께로 일컬어지며, 배선층(132)의 법선방향의 두께는 x1과 x2 사이의 간격, 또는 y1과 y2 사이의 간격으로 정의될 수 있다.
다음으로, 도 7을 참조하면, 배선층(132)에서 에지 럼프부(132a)는, 모서리, 즉 제1 발광셀(110)의 상면(f11)과 일측면(f12)이 만나는 부분의 모서리(도 5 참조)를 따라 패시베이션층의 상부에 길게 형성될 수 있다.
한편, 도 5에서는 제1 발광셀(110)의 상면(f11) 및 일측면(f12)이 이루는 각(A1)이 서로 직각인 구조에 대하여 에지 럼프부(132a)가 적용된 경우를 예시하고 있으나, 도 8에 도시된 바와 같이, 사다리꼴 구조의 단면, 즉 하나의 발광셀(210)의 상면(f21)과 일측면(f22)이 이루는 각이 둔각(A2)인 구조에도 에지 럼프부(232a)가 적용될 수 있다.
또한, 도 9에 도시된 바와 같이 발광셀들(310, 320)의 모든 배선층에서, 모서리 부분에 에지 럼프부(332a, 332b, 332c, 332d)가 적용될 수 있다. 즉, 제1 발광셀(310)의 상면과 일측면이 만나는 제1 모서리의 부근과 제2 발광셀(320)의 상면과 타측면이 만나는 제2 모서리의 부근에 각각 에지 럼프부(332a, 332b)가 형성될 수 있다. 제1 발광셀(310)의 좌측 발광셀, 또는 제2 발광셀(320)의 우측 발광셀을 고려하면, 모든 발광셀의 모서리의 부근에 에지 럼프부를 형성함으로써, 배선 불량으로 인한 발열을 감소시킬 수 있다.
또한, 도 10에 도시된 바와 같이, 패시베이션층(433) 상에 제1 배선층(432_1)을 먼저 형성하고, 일정 시간이 경과한 후 제1 배선층(432_1)이 어느 정도 굳은 상태에서 제1 배선층(432_1)의 상부에 제2 배선층(432_2)이 형성되는 것과 같이, 두 개의 층(432_1, 432_2)으로 배선층을 형성할 수 있다. 최종적으로 형성되는 제2 배선층(432_2)에만 에지 럼프부(432a)가 형성되는 것으로 도시되어 있으나, 이러한 형태 뿐만이 아니라, 제1 배선층(432_1)에 에지 럼프부(미도시)가 형성된 상태에서 제2 배선층(432_2)에도 에지 럼프부(432a)가 형성되는 이중 배선 구조일 수도 있다. 제1 배선층(432_1) 및 제2 배선층(432_2)은 동일한 금속 재료일 수도 있고, 서로 다른 금속 재료일 수도 있다. 또한, 하나의 발광셀(410) 측에만 에지 럼프부(432a)가 형성된 것으로 도시되어 있으나, 도 9에 도시된 것과 같이 이웃하는 발광셀(420) 측에도 모서리 부분에 에지 럼프부가 더 형성될 수 있다. 더 나아가, 배선층에 에지 럼프부가 형성되는 기본적인 구조에서, 도 8 내지 도 10의 구조들의 적절한 조합으로 형성될 수도 있다.
도 11은 단일 기판 상에 형성된 복수 개의 발광셀들(510, 520)을 플립타입으로 형성한 구조로서, 서브마운트 기판(550) 상의 본딩 패턴들(543, 544) 상에 전기적으로 연결하기 위해 별도의 범프들(541, 542)을 형성한 예이다. 도시된 바와 같이, 플립타입으로 형성하는 경우, 서브마운트 기판(550) 측으로 발광되는 광을 반사시키기 위해 반사층(516, 526)이 형성된다. 반사층 뿐만이 아니라, 앞서 언급한 바와 같이, 반사율을 높이거나, 반사 파장 영역의 조절을 위해 별도의 분포 브래그 반사층(DBR)이 더 형성될 수 있다. 도 11에 도시된 바와 같이, 제1 발광셀(510)과 제2 발광셀(520)을 전기적으로 연결하기 위한 배선층(532)에서 에지 럼프부(532a)가 형성되어 있으며, 이러한 상태로 범프들(541, 542)을 이용하여 서브마운트 기판(550)에 형성된 본딩 패턴들(543, 544)에 전기적으로 접속될 수 있다. 도 11에서는 발광셀이 두 개인 경우에 대하여만 도시하였으나, 세 개 이상인 경우, 가장 좌측의 발광셀과 가장 우측의 발광셀이 서브마운트 기판(550) 상의 본딩 패턴들에 별도의 범프들을 통해 전기적으로 연결될 수 있다.
도 12는 복수 개의 발광셀들(610, 620)에 전원을 공급하기 위해 와이어 본딩(641, 642)을 사용한 경우이다. 전원을 공급하기 위한 와이어 본딩(641)은 투명 전극(615)과 직접적으로 연결될 수도 있고, 별도의 P형 전극(미도시)을 형성한 후 P형 전극과 와이어 본딩될 수도 있다. 도 12에서 우측의 와이어 본딩(642)은, 세 개 이상의 발광셀들로 확장하는 경우, 제2 발광셀(620)과 그 우측의 발광셀(미도시) 간의 전기적 연결은, 에지 럼프부(632a)가 형성된 배선층(632)가 그대로 적용될 수 있다.
이와 같이, 본 발명은 인접한 발광셀들 간을 전기적으로 연결하기 위한 배선층의 모서리 부분에 에지 럼프부를 형성함으로써, 배선층의 모서리 부분의 증착 불량, 그로 인한 전기적 연결 불량, 발광 효율 저하, 수명 단축 문제를 해결할 수 있게 된다.
이상에서, 본 발명에 따른 발광 다이오드의 여러 가지 실시예들에 관하여 설명하였으나, 당해 기술 분야에서 통상의 지식을 가진 자라면, 본 명세서 내에 기술되어 있는 내용들을 기초로 하여 다른 변형 예들을 생각해 낼 수 있을 것이나, 이러한 변형 예들도 또한 본 발명의 사상 및 범위를 벗어나지 아니하는 범위 내에서는 본 발명에 포함되는 것임에 유의하여야 할 것이다.
1 : 기판
110, 120, 210, 220, 310, 320, 410, 420, 510, 520, 610, 620 : 발광셀
132, 232, 332, 442, 532, 632 : 배선층
133 : 패시베이션층
132a, 232a, 332a, 332b, 432a, 532a, 632a : 에지 럼프부

Claims (13)

  1. 단일 기판 상에 서로 이격 배치되는 제1 발광셀과 제2 발광셀을 포함하는 복수 개의 발광셀들;
    상기 제1 발광셀의 상면과 일측면(one facet), 상기 제2 발광셀의 상면과 타측면(the other facet), 및 상기 기판 상에 연속적으로 형성되는, 패시베이션층; 그리고
    상기 패시베이션층 상에 형성되어 상기 제1 발광셀과 상기 제2 발광셀을 전기적으로 연결하는 배선층;을 포함하며,
    상기 배선층은 상기 제1 발광셀의 상면과 일측면이 만나는 제1 모서리의 부근, 또는 상기 제2 발광셀의 상면과 타측면이 만나는 제2 모서리의 부근에 상기 모서리로부터 멀어지는 방향으로 돌출된 에지 럼프부(edge lump portion)를 포함하는 것을 특징으로 하는 발광 다이오드.
  2. 청구항 1에 있어서, 상기 에지 럼프부의 법선방향의 두께는, 상기 패시베이션층 상에 형성된 상기 배선층의 법선방향의 두께보다 더 두꺼운 것을 특징으로 하는 발광 다이오드.
  3. 청구항 1에 있어서, 상기 에지 럼프부는, 상부, 측부, 그리고 상기 상부와 상기 측부 사이의 중간부로 구분되며, 상기 상부의 법선방향의 두께, 상기 측부의 법선방향의 두께, 및 상기 중간부의 법선방향의 두께 중 적어도 하나는 상기 배선층의 법선방향의 두께보다 더 두꺼운 것을 특징으로 하는 발광 다이오드.
  4. 청구항 1에 있어서, 상기 에지 럼프부는, 상기 모서리를 따라 길게 형성되는 것을 특징으로 하는 발광 다이오드.
  5. 청구항 1에 있어서, 상기 복수 개의 발광셀들 간의 간격은 3㎛ ~ 8㎛인 것을 특징으로 하는 발광 다이오드.
  6. 청구항 1에 있어서, 상기 배선층은 상기 제1 발광셀과 상기 제2 발광셀 사이에서 서로 이격된 제1 부분과 제2 부분을 포함하고, 상기 제1 부분과 상기 제2 부분 간의 최단 간격은 1~6㎛인 것을 특징으로 하는 발광 다이오드.
  7. 청구항 1에 있어서, 상기 제1 발광셀과 상기 제2 발광셀 사이에는 하나 이상의 기판 패턴이 형성되는 것을 특징으로 하는 발광 다이오드.
  8. 청구항 7에 있어서, 상기 기판 패턴은 동일한 형상으로 형성되는 것을 특징으로 하는 발광 다이오드.
  9. 청구항 7에 있어서, 상기 기판 패턴이 두 개 이상인 경우, 상기 기판 패턴 사이의 간격은 0.5㎛ 이하인 것을 특징으로 하는 발광 다이오드.
  10. 청구항 7에 있어서, 상기 기판 패턴은, 돔 형상, 사다리꼴 형상, 역사다리꼴 형상 및 반구 형상 중 하나의 형상으로 동일하게 형성되는 것을 특징으로 하는 발광 다이오드.
  11. 청구항 1에 있어서, 상기 제1 발광셀의 상면과 일측면이 이루는 각도 및 상기 제2 발광셀의 상면과 타측면이 이루는 각도는 직각 또는 둔각인 것을 특징으로 하는 발광 다이오드.
  12. 청구항 1에 있어서, 상기 배선층은, 상기 패시베이션층 상에 형성되는 제1 배선층과, 상기 제1 배선층 상에 형성되는 제2 배선층을 포함하는 것을 특징으로 하는 발광 다이오드.
  13. 청구항 12에 있어서, 상기 제2 배선층은 상기 제1 배선층을 형성하는 공정 이후 상기 제1 배선층이 굳은 상태에서 상기 제1 배선층 상에 형성되는 것을 특징으로 하는 발광 다이오드.
KR1020160058562A 2016-05-13 2016-05-13 발광 다이오드 KR20170127841A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160058562A KR20170127841A (ko) 2016-05-13 2016-05-13 발광 다이오드
JP2016150025A JP6148772B1 (ja) 2016-05-13 2016-07-29 発光ダイオード
US15/488,513 US10074787B2 (en) 2016-05-13 2017-04-16 Light emitting diode
US16/054,514 US10283687B2 (en) 2016-05-13 2018-08-03 Light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160058562A KR20170127841A (ko) 2016-05-13 2016-05-13 발광 다이오드

Publications (1)

Publication Number Publication Date
KR20170127841A true KR20170127841A (ko) 2017-11-22

Family

ID=59061115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160058562A KR20170127841A (ko) 2016-05-13 2016-05-13 발광 다이오드

Country Status (3)

Country Link
US (2) US10074787B2 (ko)
JP (1) JP6148772B1 (ko)
KR (1) KR20170127841A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640003B4 (de) * 1996-09-27 2005-07-07 Siemens Ag Halbleitervorrichtung und Verfahren zu dessen Herstellung
KR101239853B1 (ko) 2007-03-13 2013-03-06 서울옵토디바이스주식회사 교류용 발광 다이오드
JP2009253035A (ja) * 2008-04-07 2009-10-29 Sanyo Electric Co Ltd 発光ダイオードアレイ
KR20100076083A (ko) * 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
TWI531088B (zh) * 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
JP5861115B2 (ja) * 2012-05-31 2016-02-16 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュールおよびその製造方法、照明器具
US9673254B2 (en) * 2013-07-22 2017-06-06 Lg Innotek Co., Ltd. Light emitting device
TWI614920B (zh) * 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法

Also Published As

Publication number Publication date
US20180342658A1 (en) 2018-11-29
US20170331017A1 (en) 2017-11-16
US10074787B2 (en) 2018-09-11
JP2017204624A (ja) 2017-11-16
US10283687B2 (en) 2019-05-07
JP6148772B1 (ja) 2017-06-14

Similar Documents

Publication Publication Date Title
US9455378B2 (en) High efficiency light emitting diode and method for fabricating the same
US11094850B2 (en) Light emitting device and lighting apparatus having enhanced optical and electrical characteristics by diffusion barrier layer
KR102323686B1 (ko) 발광 소자 및 그 제조 방법
US8410506B2 (en) High efficiency light emitting diode
US9099610B2 (en) Light emitting device and light emitting device package
KR20150139194A (ko) 발광 다이오드 및 그 제조 방법
KR20170011138A (ko) 발광 소자
TW202008615A (zh) 發光元件
KR100587018B1 (ko) 플립칩용 질화물 반도체 발광소자
KR20170082889A (ko) 발광소자
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20070001486A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR20170127841A (ko) 발광 다이오드
TW202109919A (zh) 發光元件及其製造方法
KR100644215B1 (ko) 발광소자와 그 제조방법
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지
KR102268107B1 (ko) 발광 소자
TWI818265B (zh) 發光元件
US20230317765A1 (en) Light-emitting device
KR20120037100A (ko) 발광 소자 및 발광 소자 패키지
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR20120016831A (ko) 반도체 발광 소자 및 그 제조방법
KR101391953B1 (ko) 플립칩형 발광다이오드 및 그 제조방법
KR20160001209A (ko) 발광 다이오드 및 그 제조 방법
TW202401849A (zh) 發光元件

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application