JP2017204624A - 発光ダイオード - Google Patents
発光ダイオード Download PDFInfo
- Publication number
- JP2017204624A JP2017204624A JP2016150025A JP2016150025A JP2017204624A JP 2017204624 A JP2017204624 A JP 2017204624A JP 2016150025 A JP2016150025 A JP 2016150025A JP 2016150025 A JP2016150025 A JP 2016150025A JP 2017204624 A JP2017204624 A JP 2017204624A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting cell
- wiring layer
- emitting diode
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
- F21Y2103/00—Elongate light sources, e.g. fluorescent tubes
- F21Y2103/10—Elongate light sources, e.g. fluorescent tubes comprising a linear array of point-like light-generating elements
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
- F21Y2115/00—Light-generating elements of semiconductor light sources
- F21Y2115/10—Light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Abstract
Description
特に、LEDは、低い電圧で駆動が可能であると共に、高いエネルギー効率によって発熱が低く、寿命が長く、環境にやさしいという点で、ほとんどの光源装置に取って代わるものになると期待されている。
単一基板上に複数の発光セルを形成するマルチセル構造の発光ダイオードは、多様な形態に製作され使用されるが、従来技術での一例を下記に示す。
以下の図1及び図2は、特許文献2、3の明細書の図1及び図2を抜粋したものを多少変更し、本明細書で別途符号を付与したものである。以下、特許文献3に基づき説明する。
図1は、マルチセル構造の発光ダイオードの一部を示す図であり、図2は、図1のマルチセル構造の発光ダイオードにおいてI−I線に沿った二つの発光セル(10、20)の断面図である。
図1及び図2に示すように、隣接した各発光セル(10、20)間を絶縁させるために絶縁層(パッシべーション層)33が形成され、絶縁層(パッシべーション層)33上に各発光セル(10、20)間を電気的に接続するための配線(以下、配線層と記す)32が形成される。
図2において、符号“1”は基板で、“16”、“26”は各電極パッドで、“11”、“21”はバッファ層で、“12”、“22”は第1の導電型半導体層(例えばN型半導体層)で、“13”、“23”は活性層で、“14”、“24”は第2の導電型半導体層(例えばP型半導体層)で、“15”、“25”は透明電極層である。
各電極のパターン、及び各電極と配線層との間の接続形態は多様であり、図1及び図2はその一例として示すものである。
図3は、従来の発光ダイオードの問題を説明するための図である。
すなわち、図3の(a)、(b)及び(c)に示すように、一つの発光セルの側面と上面とが出会うコーナー部分の蒸着がうまく行われないか、以後のエッチング工程などで露出し、コーナー部分に局部的に配線層の厚さが薄くなった部分(32a、32b、32c)が発生するおそれがあり、その場合、それぞれの発光セルに電源が供給されると、局部的に配線層の厚さが薄く形成された部分において相対的に抵抗が大きくなり、これによって配線層に熱が発生し、結局、その部分の配線層の電気的接続が切れるという問題が発生する。
よって、これを解決するための方案が当該技術分野で要求されている。
前記エッジランプ部は、上部、側部、及び前記上部と前記側部との間の中間部とに区分され、前記上部の前記パッシべーション層の面に対する法線方向の厚さ、前記側部の前記パッシべーション層の面に対する法線方向の厚さ、及び前記中間部の前記パッシべーション層の面に対する法線方向の厚さの内の少なくとも一つは前記配線層の前記パッシべーション層の面に対する法線方向の厚さより厚いことが好ましい。
前記エッジランプ部は、前記コーナーに沿って長く形成されることが好ましい。
前記複数の発光セル間の間隔は、3μm〜8μmであることが好ましい。
前記第1発光セルと前記第2発光セルとの間の前記基板上面には一つ以上の基板パターンが形成されることが好ましい。
前記基板パターンは、同一の形状に形成されることが好ましい。
前記基板パターンが二つ以上である場合、前記各基板パターン間の間隔は0.5μm以下であることが好ましい。
前記基板パターンは、ドーム状、台形状、逆台形状、及び半球状の内の一つの形状で同一に形成されることが好ましい。
前記配線層は、前記パッシべーション層上に形成される第1配線層と、前記第1配線層上に形成される第2配線層とを含むことが好ましい。
前記第2配線層は、前記第1配線層を形成後、前記第1配線層が固まった状態で前記第1配線層上に形成されることが好ましい。
さらに、発光セルの配線層を二重に形成することによって、配線不良による発光効率低下や寿命短縮の問題を解決するという効果を有する。
また、各図面において、各構成要素間の相対的な比率やスケールなどは実際に異なる場合もあり、説明の便宜のために誇張して図示したものに過ぎないことに留意しなければならない。
図8は、本発明の他の実施形態に係る発光ダイオードにおける二つの発光セル(210、220)とエッジランプ部232aの部分断面図であり、図9は、本発明の更に他の実施形態に係る発光ダイオードにおける二つの発光セル(310、320)とエッジランプ部(332a、332b)の断面図であり、図10は、本発明の更に他の実施形態に係る発光ダイオードにおける二つの発光セル(410、420)、配線層(432_1、432_2)及びエッジランプ部432aの断面図である。
これについては、図11(フリップタイプ)及び図12(ワイヤボンディング)に示しており、これについては後で説明することにする。
エッジランプ部132aは、上述したように、従来の発光ダイオード構造において、特に各発光セルを電気的に接続するための配線層のコーナー部分が不完全に蒸着され、各発光セル間の電気的接続不良をもたらすという問題を解消するための構成要素である。
その結果、各発光セル間の実質的な間隔が狭くなり、上面と側面とが出会うコーナー部分の厚さも薄く形成されるという問題があった(図3の(a)、(b)、(c)参照)。
これによって、薄くなった配線層において局部的に抵抗が増加するようになり、その結果、熱が多く発生する。
このような問題を改善するために、本発明では、配線層の形成において、上端部から下端部に流れ落ちる部分まで考慮してエッジランプ部を形成した。
以下では、これについて詳細に説明する。
そして、N型半導体層112の上部に形成されたN型電極116を含む。
図5において、P型半導体層114の上部に形成された透明電極115と配線層とを直接接続しているが、これと異なり、透明電極115の上部にP型電極(図示せず)を別途に形成し、これを配線層132と電気的に接続する構造を取ることもできる。
これに関しては、図11を参照して説明することにする。
第1発光セル110に隣接する第2発光セル120の構造も同一である。また、以下では、第1発光セル110を基準にして説明しているが、このような説明は第2発光セル120にも同一に適用される。
このような基板1上面には、複数のパターンを有するパターン形状(以下、これを基板パターンと称する)を形成することができる。
このような基板パターンの形成において、基板パターンがサファイア(Al2O3)基板に形成される場合は、表面に基板パターンが形成されたPSS(Patterned Sapphire Substrate)が使用されるが、これは、外部量子効率(EUE:External Quantum Efficiency)を向上させる方法として多く使用されている。
このような基板パターンが形成されたPSSは、単一基板上に複数の発光セルを形成する場合にも同様に適用することができる。
その例を図13〜図15に示す。
図13はドーム状の基板パターン1a、図14は半球状の基板パターン1b、そして、図15は台形状の基板パターン1cの場合を示す。
基板パターンとして、例示した形状以外の他の形状の採用も可能である。
すなわち、第1発光セル110と第2発光セル120との間の間隔d1は、各発光セルのそれぞれから放出する光の光抽出効果とも関連しているだけでなく、配線層132とも密接に関連している。
以下では、図5と共に、図13〜図15を参照して説明する。
そして、第1発光セル110と第2発光セル120とを電気的に接続する配線層132の厚さが約0.5μm〜2μm(配線層下部のパッシべーション層の厚さも考慮したものである)に形成されなければならないので、第1発光セル110と第2発光セル120との間の間隔d1が3μm未満に形成される場合は、第1発光セル110と第2発光セル120との間の基板上で配線層が重畳するという問題が発生する。
従って、上述したように、第1発光セル110と第2発光セル120との間の間隔は3μm未満に形成させないことが好ましい。
要するに、第1発光セル110と第2発光セル120との間の間隔d1は、3μm〜10μmであることが好ましい。
ここで、第1発光セル110側の配線層の第1部分132Lと第2発光セル120側の配線層の第2部分132Rとの間の間隔d2のうち最短間隔は1μm〜6μmであることが好ましい。
すなわち、第1発光セル110と第2発光セル120との間を電気的に接続する配線層132は、所定の間隔d2だけ離隔した第1部分132L及び第2部分132Rを含み、第1部分132Lと第2部分132Rとの間の最短間隔は1μm〜6μmであることが好ましい。
また、第1発光セル110と第2発光セル120との間には、図13〜図15に示したように、一つ以上の基板パターン(1a、1b、1c)を形成することができ、各基板パターン間の間隔w2を減少させると、より多くの基板パターンを形成することも可能である。
しかし、このようなバッファ層111は、選択的なものであって、使用してもよく、使用しなくてもよい。
N型半導体層112は、活性層113に電子を提供する層であって、GaN、InN、AlN(III−V族)などの窒化物及びこのような窒化物を一定の比率で混合した化合物を使用して形成することができる。
透明電極115は、P型半導体層114に電流が流れる面積を増加させる役割をし、透明導電性物質、例えば、ITO、IZO、ZnO、MgOなどを用いて形成することができる。
反射層は、銀(Ag)、アルミニウム(Al)、金(Au)などの金属材料を使用して形成することができる。
銀(Ag)で反射層を形成する場合、青色波長帯域では反射率が非常に良いが、UVA波長帯域(概ね315nm〜420nm)では反射率が良くない特性を示す。
一方、アルミニウム(Al)で反射層を形成する場合、UVA波長帯域では反射率が良いが、P型半導体層114とのオーミックコンタクト(Ohmic contact)が良くないので、このためのP型の中間層(図示せず)を別途に介在させる。また、反射率を高めたり、反射波長領域を調節するために別途の分布ブラッグ反射層(DBR)をさらに形成することができる。
パッシべーション層133の上部に配線層132が蒸着され、これは、隣接する各発光セル又は電源側と接続される。
エッジランプ部132aの厚さは、配線層132の他の部分に比べて厚く形成される。
図6では、第1厚さh1と第2厚さh2がいずれも配線層132の他の部分の厚さより厚く形成される場合を例示したが、第1厚さh1及び第2厚さh2のうちいずれか一つのみが配線層132の他の部分の厚さより厚く形成される場合もあり得る。
例えば、図6において、t1、t2、t3、t4、t5が法線方向の厚さである。
また、各図において、エッジランプ部を含む配線層の上部が露出した形態を示しているが、保護層をシリコン窒化膜又はシリコン酸化膜などで形成することができる。
上部S1は、パッシべーション層133の垂直方向に沿って延長された線y1の左側にある部分で、側部S2は、パッシべーション層133の水平方向に沿って延長された線x1の下側にある部分で、エッジランプ部132aのうち、y1線の右側であると共にx1線の上側に位置した部分が中間部S3である。
上述した従来の問題を解決するために、上部S1の法線方向の厚さt1、t2、中間部S3の法線方向の厚さt3、t4、及び側部S2の法線方向の厚さt5のうち少なくとも一部分を、配線層132の他の部分の厚さより厚く形成する。
以下では、配線層132の他の部分の厚さを配線層132の法線方向の厚さと称し、配線層132の法線方向の厚さは、x1とx2との間の間隔、又はy1とy2との間の間隔と定義することができる。
図5では、第1発光セル110の上面f11及び一側面f12とがなす角A1が直角である構造に対してエッジランプ部132aが適用された場合を例示しているが、図8に示すように、台形構造の断面、すなわち、一つの発光セル210の上面f21と一側面f22とがなす角が鈍角A2である構造にもエッジランプ部232aを適用することができる。
すなわち、第1発光セル310の上面と一側面とが出会う第1コーナーの付近と第2発光セル320の上面と第1発光セルの一側面と対向する他側面とが出会う第2コーナーの付近にそれぞれエッジランプ部(332a、332b)を形成することができる。
第1発光セル310の左側の発光セル又は第2発光セル320の右側の発光セルを考慮すると、すべての発光セルのコーナーの付近にエッジランプ部を形成することによって、配線不良による発熱を減少させることができる。
最終的に形成される第2配線層(432_2)にのみエッジランプ部432aが形成される場合を示しているが、このような形態のみならず、第1配線層(432_1)にエッジランプ部(図示せず)が形成された状態で第2配線層(432_2)にもエッジランプ部432aが形成される二重配線構造であってもよい。
また、一つの発光セル410側にのみエッジランプ部432aが形成された場合を示しているが、図9に示したように、隣接する発光セル420側のコーナー部分にもエッジランプ部をさらに形成することができる。
さらに、配線層にエッジランプ部が形成される基本的な構造において、図8〜図10の各構造を適切に組み合わせて形成することもできる。
図に示すように、各発光セル(510、520)をフリップタイプで形成する場合、サブマウント基板550側に発光した光を反射させるために反射層(516、526)が形成される。
図11に示したように、第1発光セル510と第2発光セル520とを電気的に接続するための配線層532においてエッジランプ部532aが形成されており、このような状態(形態)で各バンプ(541、542)を用いてサブマウント基板550に形成された各ボンディングパターン(543、544)に第1発光セル510と第2発光セル520を電気的に接続する。
図11では、発光セルが二つである場合のみを示したが、発光セルが三つ以上である場合、最も左側の発光セルと最も右側の発光セルは、サブマウント基板550上の各ボンディングパターンに別途の各バンプを通じて電気的に接続することもできる。
電源を供給するためのワイヤボンディング641は、透明電極615と直接接続することもでき、別途のP型電極(図示せず)を形成した後、P型電極とのワイヤボンディングを行うこともできる。
図12において、右側のワイヤボンディング642は、三つ以上の発光セルに拡張する場合、第2発光セル620とその右側の発光セル(図示せず)との間の電気的接続には、エッジランプ部632aが形成された配線層632をそのまま適用することができる。
1a、1b、1c 基板パターン
110、120、210、220、310、320、410、420、510、520、610、620 (第1、第2)発光セル
111 バッファ層
112 N型半導体層
113 活性層
114 P型半導体層
115、615 透明電極
116 N型電極
132、132t、232、332、442、532、632 配線層
133、433 パッシべーション層
132a、232a、332a、332b、432a、532a、632a エッジランプ部
432_1 第1配線層
432_2 第2配線層
516、526 反射層
541、542 バンプ
543、544 ボンディングパターン
550 サブマウント基板
641、642 ワイヤボンディング
前記複数の発光セル間の間隔は、3μm〜8μmであることが好ましい。
前記第2配線層は、前記第1配線層を形成後、前記第1配線層が固まった状態で前記第1配線層上に形成されることが好ましい。
Claims (13)
- 単一の基板上に互いに離隔して配置される第1発光セル及び第2発光セルを含む複数の発光セルと、
前記第1発光セルの上面と一側面、前記第2発光セルの上面と前記第1発光セルの一側面と対向する他側面、及び前記基板上に連続的に形成されるパッシべーション層と、
前記パッシべーション層上に形成され、前記第1発光セルと前記第2発光セルとを電気的に接続する配線層と、を有し、
前記配線層は、前記第1発光セルの上面と一側面とが出会う第1コーナーの付近、又は前記第2発光セルの上面と他側面とが出会う第2コーナーの付近に前記コーナーから遠くなる方向に突出したエッジランプ部を含むことを特徴とする発光ダイオード。 - 前記エッジランプ部の前記パッシべーション層の面に対する法線方向の厚さは、前記パッシべーション層上に形成された前記エッジランプ部以外の前記配線層の前記パッシべーション層の面に対する法線方向の厚さより厚いことを特徴とする請求項1に記載の発光ダイオード。
- 前記エッジランプ部は、上部、側部、及び前記上部と前記側部との間の中間部とに区分され、前記上部の前記パッシべーション層の面に対する法線方向の厚さ、前記側部の前記パッシべーション層の面に対する法線方向の厚さ、及び前記中間部の前記パッシべーション層の面に対する法線方向の厚さの内の少なくとも一つは前記配線層の前記パッシべーション層の面に対する法線方向の厚さより厚いことを特徴とする請求項1に記載の発光ダイオード。
- 前記エッジランプ部は、前記コーナーに沿って長く形成されることを特徴とする請求項1に記載の発光ダイオード。
- 前記複数の発光セル間の間隔は、3μm〜8μmであることを特徴とする請求項1に記載の発光ダイオード。
- 前記配線層は、前記第1発光セルと前記第2発光セルとの間で互いに離隔した第1部分及び第2部分を含み、前記第1部分と前記第2部分との間の最短間隔は1μm〜6μmであることを特徴とする請求項1に記載の発光ダイオード。
- 前記第1発光セルと前記第2発光セルとの間の前記基板上面には一つ以上の基板パターンが形成されることを特徴とする請求項1に記載の発光ダイオード。
- 前記基板パターンは、同一の形状に形成されることを特徴とする請求項7に記載の発光ダイオード。
- 前記基板パターンが二つ以上である場合、前記各基板パターン間の間隔は0.5μm以下であることを特徴とする請求項7に記載の発光ダイオード。
- 前記基板パターンは、ドーム状、台形状、逆台形状、及び半球状の内の一つの形状で同一に形成されることを特徴とする請求項7に記載の発光ダイオード。
- 前記第1発光セルの上面と一側面とがなす角度、及び前記第2発光セルの上面と他側面とがなす角度は、直角又は鈍角であることを特徴とする請求項1に記載の発光ダイオード。
- 前記配線層は、前記パッシべーション層上に形成される第1配線層と、前記第1配線層上に形成される第2配線層とを含むことを特徴とする請求項1に記載の発光ダイオード。
- 前記第2配線層は、前記第1配線層を形成後、前記第1配線層が固まった状態で前記第1配線層上に形成されることを特徴とする請求項12に記載の発光ダイオード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160058562A KR20170127841A (ko) | 2016-05-13 | 2016-05-13 | 발광 다이오드 |
KR10-2016-0058562 | 2016-05-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6148772B1 JP6148772B1 (ja) | 2017-06-14 |
JP2017204624A true JP2017204624A (ja) | 2017-11-16 |
Family
ID=59061115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016150025A Active JP6148772B1 (ja) | 2016-05-13 | 2016-07-29 | 発光ダイオード |
Country Status (3)
Country | Link |
---|---|
US (2) | US10074787B2 (ja) |
JP (1) | JP6148772B1 (ja) |
KR (1) | KR20170127841A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6472718B2 (en) * | 1996-09-27 | 2002-10-29 | Siemens Aktiengesellschaft | Semiconductor device |
JP2009253035A (ja) * | 2008-04-07 | 2009-10-29 | Sanyo Electric Co Ltd | 発光ダイオードアレイ |
JP2010521807A (ja) * | 2007-03-13 | 2010-06-24 | ソウル オプト デバイス カンパニー リミテッド | 交流駆動型の発光ダイオード |
JP2010147462A (ja) * | 2008-12-17 | 2010-07-01 | Seoul Semiconductor Co Ltd | 複数の発光セルを有する発光ダイオード及びその製造方法 |
JP2014529195A (ja) * | 2011-09-30 | 2014-10-30 | ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. | 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法 |
JP2016027672A (ja) * | 2009-11-13 | 2016-02-18 | ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. | 分布ブラッグ反射器を有する発光ダイオードチップ、その製造方法及び分布ブラッグ反射器を有する発光ダイオードパッケージ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9685594B2 (en) * | 2012-05-31 | 2017-06-20 | Panasonic Intellectual Property Management Co., Ltd. | LED module and method of preparing the LED module, lighting device |
US9673254B2 (en) * | 2013-07-22 | 2017-06-06 | Lg Innotek Co., Ltd. | Light emitting device |
TWI614920B (zh) * | 2014-05-19 | 2018-02-11 | 晶元光電股份有限公司 | 光電元件及其製造方法 |
-
2016
- 2016-05-13 KR KR1020160058562A patent/KR20170127841A/ko not_active Application Discontinuation
- 2016-07-29 JP JP2016150025A patent/JP6148772B1/ja active Active
-
2017
- 2017-04-16 US US15/488,513 patent/US10074787B2/en active Active
-
2018
- 2018-08-03 US US16/054,514 patent/US10283687B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6472718B2 (en) * | 1996-09-27 | 2002-10-29 | Siemens Aktiengesellschaft | Semiconductor device |
JP2010521807A (ja) * | 2007-03-13 | 2010-06-24 | ソウル オプト デバイス カンパニー リミテッド | 交流駆動型の発光ダイオード |
JP2009253035A (ja) * | 2008-04-07 | 2009-10-29 | Sanyo Electric Co Ltd | 発光ダイオードアレイ |
JP2010147462A (ja) * | 2008-12-17 | 2010-07-01 | Seoul Semiconductor Co Ltd | 複数の発光セルを有する発光ダイオード及びその製造方法 |
JP2016027672A (ja) * | 2009-11-13 | 2016-02-18 | ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. | 分布ブラッグ反射器を有する発光ダイオードチップ、その製造方法及び分布ブラッグ反射器を有する発光ダイオードパッケージ |
JP2014529195A (ja) * | 2011-09-30 | 2014-10-30 | ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. | 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20170127841A (ko) | 2017-11-22 |
US10283687B2 (en) | 2019-05-07 |
JP6148772B1 (ja) | 2017-06-14 |
US20170331017A1 (en) | 2017-11-16 |
US10074787B2 (en) | 2018-09-11 |
US20180342658A1 (en) | 2018-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5820503B2 (ja) | 発光素子 | |
TWI488284B (zh) | 發光元件 | |
US8946744B2 (en) | Light emitting diode | |
US7897981B2 (en) | Light emitting device and method of manufacturing the same | |
KR101034053B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
JP5992179B2 (ja) | 発光素子 | |
CN110010737B (zh) | 发光器件和照明设备 | |
CN107924969B (zh) | 发光器件 | |
JP2016096349A (ja) | 発光素子、発光素子パッケージ | |
JP5960452B2 (ja) | 発光素子 | |
JP2007258326A (ja) | 発光素子 | |
JP7118447B2 (ja) | 半導体素子 | |
KR101260000B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
KR100646636B1 (ko) | 발광 소자 및 이의 제조 방법 | |
CN108431970B (zh) | 发光元件 | |
KR101221643B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
KR100587018B1 (ko) | 플립칩용 질화물 반도체 발광소자 | |
KR100670929B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
JP6148772B1 (ja) | 発光ダイオード | |
CN101834252B (zh) | 发光器件、制造发光器件的方法以及发光装置 | |
KR100712890B1 (ko) | 발광소자와 그 제조방법 | |
KR101063907B1 (ko) | 발광 소자 | |
TW202109919A (zh) | 發光元件及其製造方法 | |
KR20070055153A (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
KR102268107B1 (ko) | 발광 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170403 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6148772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |