JP2014529195A - 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法 - Google Patents

凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法 Download PDF

Info

Publication number
JP2014529195A
JP2014529195A JP2014533212A JP2014533212A JP2014529195A JP 2014529195 A JP2014529195 A JP 2014529195A JP 2014533212 A JP2014533212 A JP 2014533212A JP 2014533212 A JP2014533212 A JP 2014533212A JP 2014529195 A JP2014529195 A JP 2014529195A
Authority
JP
Japan
Prior art keywords
light emitting
substrate
emitting diode
pattern
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014533212A
Other languages
English (en)
Other versions
JP5941548B2 (ja
Inventor
ウォン キム，ジェ
ウォン キム，ジェ
ジェウン イ，サム
ジェウン イ，サム
ワン キム，キュン
ワン キム，キュン
ジン ユン，ヨ
ジン ユン，ヨ
イル スー，ドゥク
イル スー，ドゥク
ヒェ キム，ジ
ヒェ キム，ジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2014529195A publication Critical patent/JP2014529195A/ja
Application granted granted Critical
Publication of JP5941548B2 publication Critical patent/JP5941548B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本発明は、凹凸パターンを具備する基板と、これを含む発光ダイオード及びその製造方法を提供する。発光ダイオードは、基板と、基板の上部面に配置されて凸部（ｃｏｎｖｅｘ）とこれにより定義された凹部（ｃｏｎｃａｖｅ）を具備する凹凸パターンと、を具備する。凸部は、結晶面である側面を有する。基板上に順に配置された第１の導電型半導体層、活性層及び第２の導電型半導体層を具備する単位発光素子が位置する。【選択図】図１Ｊ

Description

本発明は、半導体素子に関し、より詳しくは、発光ダイオードに関する。
発光ダイオードは、ｎ型半導体層、ｐ型半導体層及びｎ型及びｐ型半導体層の間に位置する活性層を具備する素子である。ｎ型及びｐ型半導体層に順方向の電界が印加された時、活性層内に電子と正孔が注入され、活性層内に注入された電子と正孔が再結合しながら光を放出する。
このような発光ダイオードの効率は、光の抽出効率である、内部量子効率と外部量子効率により決定される。光抽出効率を増加させるため、ＰＳＳ（Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）のように基板上に凹凸パターンを形成した後に凹凸パターン上に半導体層をエピタキシャル成長させる方法がある。
しかし、このような凹凸パターンは、エピタキシャル成長させた半導体層内に結晶欠陥を誘発する可能性がある。したがって、凹凸パターンによるこのような結晶欠陥を減らしながらも光抽出効率を増加させるための方案が要求されている。
したがって、このような従来の諸問題点を解消するために提案された本発明の目的は、結晶欠陥を減らすと共に凹凸パターンによる光抽出効率が増加された発光ダイオード及びその製造方法を提供することにある。
本発明の一態様においては、発光ダイオードを提供する。発光ダイオードは、基板と基板の上部面に配置され、凸部（ｃｏｎｖｅｘ）とそれにより定義された凹部（ｃｏｎｃａｖｅ）を具備する凹凸パターンを具備する。凸部は、結晶面である側面を有する。基板上に、順に配置された第１の導電型半導体層、活性層及び第２の導電型半導体層を具備する単位発光素子が位置する。
凹凸パターンの凸部は、結晶面である複数個の側面と側面の中の少なくとも一部が接触して形成された一つの上部頂点を具備してもよい。 側面は、第１の結晶面である下部側面と第２の結晶面である上部側面を具備し、上部頂点は、第２の結晶面が集まってなってもよい。第２の結晶面が基板表面と成す傾斜角は、第１の結晶面が基板表面と成す傾斜角に比べて小さくてもよい。凸部は、ストライプまたはアイランド（ｉｓｌａｎｄ）の形態を有してもよい。凸部がアイランド形態を有する場合に、凸部の底面は、類似三角形状であるが、各線分が外部に突き出された曲線であってもよい。
凹凸パターンの凸部は、結晶面ある側面と、平坦な上部面と、を有してもよい。基板の一部領域内に配置された凹凸パターンは、その表面にピット（ｐｉｔ）を具備してもよい。
発光ダイオードは、少なくとも一つの分離溝により分離された複数個の単位発光素子を具備してもよい。表面内にピットを有する凹凸パターンは、分離溝内に配置されてもよい。また、分離溝内に分離絶縁膜が配置されてもよい。分離絶縁膜上には、隣接する一対の単位発光素子を電気的に接続する配線を位置させてもよい。単位発光素子は、その上部面に第１の導電型半導体層を露出させるメサ（ｍｅｓａ）エッチング領域をさらに含み、表面内にピットを有する凹凸パターンは、メサエッチング領域に対応する領域に配置されてもよい。
上記目的を達成するための本発明の他の側面は、発光ダイオードのための基板を提供する。基板は、上部面に配置された凸部（ｃｏｎｖｅｘ）と、これにより定義された凹部（ｃｏｎｃａｖｅ）と、を有する凹凸パターンを具備し、凸部は、結晶面である側面を有する。
上記目的を達成するための本発明のまた他の側面は、発光ダイオードの製造方法を提供する。製造方法は、基板上にエッチングマスクパターンを形成することを含む。エッチングマスクパターンをマスクとして基板をウェットエッチングして基板の表面内に凸部（ｃｏｎｖｅｘ）とこれにより定義された凹部（ｃｏｎｃａｖｅ）を具備する凹凸パターンを形成する。凹凸パターンが形成された基板上に、第１の導電型半導体層、活性層及び第２の導電型半導体層を具備する積層体を形成する。
本発明によれば、結晶面である側面を有する凸部を具備する凹凸パターンを形成することで、凹凸パターンの上部に形成されるエピタキシャル層の結晶品質が向上する。
図１Ａは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。 図１Ｂは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。 図１Ｃは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。 図１Ｄは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。 図１Ｅは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。 図１Ｆは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。 図１Ｇは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。 図１Ｈは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。 図１Ｉは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。 図１Ｊは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。 図２は、エッチングマスクパターンの形状を概略的に示した平面図である。 図３は、エッチングマスクパターンの形状を概略的に示した平面図である。 図４は、エッチングマスクパターンの形状を概略的に示した平面図である。 図５は、凹凸パターンを示した平面図である。 図６は、一つの凸部を示した斜視図である。 図７Ａは、活性層から放出された光が発光ダイオード下部の凹凸パターンと分離溝内の凹凸パターンにより多くの方向に反射されることを各々概略的に示した概略図である。 図７Ｂは、活性層から放出された光が発光ダイオード下部の凹凸パターンと分離溝内の凹凸パターンにより多くの方向に反射されることを各々概略的に示した概略図である。 図８Ａは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図８Ｂは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図８Ｃは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図８Ｄは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図８Ｅは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図９Ａは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図９Ｂは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図９Ｃは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１０Ａは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１０Ｂは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１０Ｃは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１０Ｄは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１１は、凹凸パターンを示した平面図である。 図１２Ａは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１２Ｂは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１２Ｃは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１２Ｄは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１３Ａは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１３Ｂは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１３Ｃは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１３Ｄは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。 図１４は、凹凸パターン製造例１による凹凸パターン上にエピタキシャル層を成長させた後のＳＥＭ断面を示した写真である 図１５は、凹凸パターン製造例２による凹凸パターン上にエピタキシャル層を成長させた後のＳＥＭ断面を示した写真である。 図１６Ａは、凹凸パターン製造例３によって製造された凹凸パターンを有する基板を示したＳＥＭ写真である。 図１６Ｂは、凹凸パターン製造例３によって製造された凹凸パターンを有する基板を示したＳＥＭ写真である。 図１６Ｃは、凹凸パターン製造例３によって製造された凹凸パターンを有する基板を示したＳＥＭ写真である。 図１７は、発光ダイオード製造例２及び発光ダイオード製造例３によって各々製造された発光ダイオードの電流に対する出力を示したグラフである。 図１８Ａは、凹凸パターン製造例４によって製造された凹凸パターンを有する基板を示したＳＥＭ写真である。 図１８Ｂは、凹凸パターン製造例４によって製造された凹凸パターンを有する基板を示したＳＥＭ写真である。
以下、添付図面を参照して本発明による好ましい実施例をより具体的に説明する。しかし、下記実施例は例示的なもの過ぎないので、本発明の技術的範囲を限定するものではない。
本明細書で、層が他の層または基板「上」にあると言及される場合、それは他の層または基板上に直接形成されるかまたはそれらの間に第３の層が介在されることを意味する。また、本明細書で、上側、上（部）、上面などの方向的な表現は、下側、下（部）、下面などの意味でも理解されることができる。すなわち、空間的な方向の表現は、相対的な方向で理解されるべきであり、絶対的な方向を意味することとして限定的に理解されてはならない。また、本明細書で、「第１」や「第２」は、構成要素を限定するものではなく、構成要素を区別するための用語として理解されなければならない。
また、本明細書の図面において、層及び領域の厚さは、明確性を付与するために誇張される。明細書全体にわたって同一な図面符号は同一な構成要素を示す。
図１Ａ〜図１Ｊは、本発明の一実施例による発光ダイオードの製造方法を示した断面図である。具体的に、図１Ａ〜図１Ｅは、基板内に凹凸パターンを形成する方法を示した断面図であり、図１Ｆ〜図１Ｊは、凹凸パターンを具備する基板を利用して発光ダイオードを製造する方法を示した断面図である。
図１Ａを参照すれば、基板１０が提供される。基板１０は、サファイア（Ａｌ２Ｏ３）、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）， 窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化アルミニウム（ＡｌＮ）、ガリウム酸化物（Ｇａ２Ｏ３）、またはシリコン基板であってもよい。一例として、基板１０は、サファイア基板である。
基板１０の上部面上にエッチングマスク層１３を形成してもよい。エッチングマスク層１３は、シリコン酸化膜、シリコン窒化膜、またはシリコン酸化窒化膜であってもよい。しかし、エッチングマスク層１３は、これに限定されず、基板１０に対するエッチング選択比を有する物質であれば可能である。エッチングマスク層１３上にフォトレジストパターン１７を形成してもよい。
図１Ｂを参照すれば、フォトレジストパターン１７をマスクとしてエッチングマスク層１３を湿式またはドライエッチングしてもよい。その結果、エッチングマスクパターン１３ａが形成されてもよい。エッチングマスク層１３がシリコン酸化膜の場合に、エッチングマスク層１３は、ＨＦまたはＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈ）を使用してエッチングしてもよい。
エッチングマスクパターン１３ａは、多様な形状を有するように形成してもよい。一例として、エッチングマスクパターン１３ａは、図２〜図４に示したように、ストライプ形状（図２）、または円（図３）または多角形（図４）のアイランド形状を有してもよい。エッチングマスクパターン１３ａの単位パターンがアイランド形状を有する場合に、エッチングマスクパターン１３ａの単位パターンは、いずれか一つの単位パターンを中心としてこれを６個の単位パターンが六角形の模様で取り囲むように配置してもよい。しかし、エッチングマスクパターン１３ａの形状は、これに限定されるものではない。
図１Ｃを参照すれば、フォトレジストパターン１７を除去してエッチングマスクパターン１３ａを露出させてもよい。エッチングマスクパターン１３ａをマスクとして基板１０を１次エッチングし、基板１０の上部面に凹部（ｃｏｎｃａｖｅ）１０ａｃと凸部（ｃｏｎｖｅｘ）１０ａｖを含む凹凸パターン１０ａを形成してもよい。基板１０は、ウェットエッチング法を使用してエッチングしてもよい。
ウェットエッチングに使用されるエッチング溶液によるエッチング速度は、基板１０の結晶方向によって異なってもよい。すなわち、エッチング溶液は、基板１０の特定結晶方向を優先的にエッチングしてもよい。一例として、エッチング溶液は、基板１０がサファイア基板またはＧａＮ基板の場合に、硫酸とリン酸の混合溶液、窒酸とリン酸の混合溶液またはＫＯＨ溶液であり、ＳｉＣ基板の場合に、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈ）またはＨＦ溶液であり、Ｓｉ基板の場合に、ＫＯＨ溶液であってもよい。一例として、基板１０がｃ−面サファイア基板であり、エッチング溶液が硫酸とリン酸が３：１の体積比で混合された溶液の場合に、ウェットエッチング過程でｃ−面が優先的にエッチングされてもよい。この場合、凹部１０ａｃの底面と凸部１０ａｖの上部面はｃ−面であってもよい。
図１のＤを参照すれば、エッチングマスクパターン１３ａを除去して凸部１０ａｖの上部面を露出させる。凸部１０ａｖの上部面は、平面であってもよく、その側面（ｆａｃｅｔｓ）は、基板面に対して第１の傾斜角θ１を有してもよい。このような側面は、第１の結晶面であってもよい。また、凸部１０ａｖの側面が基板面に対して傾いた角度、すなわち、傾斜角は、同一であるかあるいは側面によって異なってもよい。また、凸部１０ａｖの間に位置する凹部１０ａｃの底面は、基板面と実質的に平行な平面であってもよい。
図１Ｅを参照して、凹凸パターン１０ａを有する基板１０を２次エッチングしてもよい。その結果、凸部１０ａｖは、第１の結晶面である下部側面ＬＦと第１の結晶面とは異なる第２の結晶面である上部側面ＵＦを有し、第２の結晶面が集まって上部頂点（ｕｐｐｅｒ ｖｅｒｔｅｘ）Ｖを有するように変化させてもよい。
２次エッチングもウェットエッチングであってもよい。２次エッチング過程で使用されるエッチング溶液は、１次エッチング過程で使用されるエッチング溶液と同一であるかあるいは異なるものであってもよい。２次エッチング過程で使用されるエッチング溶液が１次エッチング過程で使用される溶液と異なる場合に、１次エッチング過程で優先的にエッチングされた基板の結晶面と異なる結晶面が優先的にエッチングされてもよい。一方、２次エッチング過程で使用されるエッチング溶液が１次エッチング過程で使用される溶液と同一である場合にも、凹部１０ａｃの底面は継続的にエッチングされることによって凸部１０ａｖの第１の結晶面が基板１０方向に延長されて下部側面ＬＦが形成されてもよい。
一方、凸部１０ａｖの上部領域では、１次エッチング過程で既に形成された第１の結晶面も徐々にエッチングされて他の結晶面、すなわち、第２の結晶面が露出するようになり、これは上部側面ＵＦを形成する。このような２次エッチングは、凸部１０ａｖの上部平面が全てエッチングされて第２の結晶面が集まる上部頂点Ｖが形成されるまで実行されてもよい（図１のＤの点線Ｆ参照）。
図５及び図６を参照して凹凸パターンをより詳しく説明する。図１Ｅは、図５の切断線Ｉ−Ｉ’に沿って切った断面に対応する。また、図６は、一つの凸部を示した斜視図である。
図１Ｅ、図５及び図６を参照すれば、凹凸パターン１０ａは、複数個の凸部１０ａｖとこれにより定義された凹部１０ａｃを具備する。凸部１０ａｖの間に位置する凹部１０ａｃの底面は、基板面と実質的に平行な平面であってもよい。凸部１０ａｖは、結晶面である複数個の側面ＵＦ、ＬＦと側面ＵＦ、ＬＦの中の少なくとも一部が集まって形成される一つの上部頂点Ｖを具備してもよい。具体的には、側面ＵＦ、ＬＦは、第１の結晶面である下部側面ＬＦと第２の結晶面である上部側面ＵＦを具備する。この時、上部頂点Ｖは、上部側面ＵＦが集まって形成されてもよい。上部側面ＵＦが基板面と成す傾斜角θ２は、下部側面ＬＦが基板面と成す傾斜角θ１に比べて小さくてもよい。
凸部は、図２〜図４を参照して説明したエッチングマスクパターン１３ａの形状に対応して、ストライプまたはアイランド形状を有してもよい。エッチングマスクパターン１３ａが円または多角形のアイランド形状を有する場合に、特に円形状を有する場合に、図５及び図６に示したように、凸部１０ａｖの下部側面ＬＦにより定義される底面は、各線分が外部に突き出された曲線である類似三角形の形状を有してもよい。また、凸部１０ａｖの上部側面ＵＦは、上から見た時、おおよそ六角形状を有してもよい。
図１Ｆを参照すれば、凹凸パターン１０ａが形成された基板上にバッファ層２１を形成してもよい。バッファ層２１は、基板１０が後述する第１の導電型半導体層とお互いに異なる格子定数を有する場合に、これらの間の格子不整合を緩和するために形成する層として、ドープされていないＧａＮ（ｕｎｄｏｐｅｄ ＧａＮ）層であってもよい。
この時、凸部１０ａｖの最上端は尖った頂点Ｖであり、側面ＵＦ、ＬＦは基板面に対して所定の傾斜角を有しているので、基板面と実質的に平行な凹部１０ａｃの底面でバッファ層２１は優先的に垂直成長させてもよい。その後、隣接する凹部１０ａｃの底面から優先成長されたバッファ層２１は、凸部１０ａｖの上部で水平成長を通じて集まってもよい。したがって、凸部１０ａｖ上部では貫通転位密度が減少されるので、結晶品質が向上する。また、エピタキシャルマスクパターンを使用する通常のＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）法を使用する場合に比べて工程段階が減少する效果がある。それと共に、凸部１０ａｖの複数個の側面ＵＦ、ＬＦは、全てウェットエッチングにより形成された結晶面であるので、結晶学的に表面状態が安定していて、この上部に形成されるバッファ層２１の格子欠陥の生成が抑制される。
バッファ層２１上に第１の導電型半導体層２３を形成してもよい。第１の導電型半導体層２３は、窒化物系半導体層として、ｎ型ドーパントがドーピングされた層であってもよい。一例として、第１の導電型半導体層２３は、お互いに異なる組成を有する複数のＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）層を具備してもよい。その後、第１の導電型半導体層２３上に活性層２５を形成してもよい。活性層２５は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）層であってもよく、単一量子井戸構造または多重量子井戸構造（ＭＱＷ：ｍｕｌｔｉ−ｑｕａｎｔｕｍ ｗｅｌｌ）を有してもよい。一例として、活性層２５は、ＩｎＧａＮ層またはＡｌＧａＮ層の単一量子井戸構造、または、ＩｎＧａＮ／ＧａＮ、ＡｌＧａＮ／（Ｉｎ）ＧａＮ、または、ＩｎＡｌＧａＮ／（Ｉｎ）ＧａＮの多層構造である多重量子井戸構造を有してもよい。活性層２５上に第２の導電型半導体層２７を形成してもよい。第２の導電型半導体層２７も窒化物系半導体層であってもよく、ｐ型ドーパントがドーピングされた層であってもよい。一例として、第２の導電型半導体層２７は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）層にｐ型ドーパントとしてＭｇまたはＺｎがドーピングされた層であってもよい。これとは異なり、第２の導電型半導体層２７は、お互いに異なる組成を有する複数のＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）層を具備してもよい。
バッファ層２１、第１の導電型半導体層２３、活性層２５及び第２の導電型半導体層２７は、積層体を形成してもよい。これらは、金属有機化学蒸着法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、化学気相蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマ化学気相蒸着法（ＰＥＣＶＤ：Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、分子線成長法（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）、ハイドライド気相成長法（ＨＶＰＥ：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などを含んだ多様な蒸着または成長方法を利用して形成してもよい。
図１のＧを参照すれば、積層体の一部領域を基板１０が露出されるまでエッチングして複数個の単位発光素子ＵＤを分離する分離溝Ｇを形成する。分離溝Ｇは、ドライエッチング、一例として、プラズマエッチングを通じて形成してもよい。ドライエッチングで使用されたエッチング気体のエッチング選択比が良好な場合、分離溝Ｇ内に露出された凹凸パターン１０ａはエッチングされないで残存してもよい。
図１Ｈを参照すれば、分離溝Ｇ内に露出された凹凸パターン１０ａ及び単位発光素子ＵＤの側壁及び上部面上に金属膜（図示せず）を積層した後、金属膜が積層された基板を熱処理して金属クラスタ３４を形成してもよい。金属膜は、数ｎｍ〜数十ｎｍの厚さを有してもよく、一例として、約３ｎｍ〜約２０ｎｍ、具体的には、約１０ｎｍの厚さを有してもよい。また、金属膜及び金属クラスタは、Ｎｉ、ＡｌまたはＰｔであってもよい。金属膜を形成する前に、単位発光素子ＵＤの側壁及び上部面上に選択的に保護膜（図示せず）を形成してもよい。保護膜は、シリコン酸化膜またはシリコン窒化膜であってもよく、金属膜または金属クラスタが単位発光素子ＵＤの側壁または上部面と反応することを防止する役目をする。
金属クラスタ３４上に単位発光素子ＵＤの側壁及び上部面を覆うフォトレジストパターン３７を形成してもよい。フォトレジストパターン３７及び金属クラスタ３４をマスクとして、分離溝Ｇ内の凹凸パターン１０ａの表面をエッチングしてもよい。その結果、分離溝Ｇ内の凹凸パターン１０ａの表面、具体的には、凸部１０ａｖの表面及び凹部１０ａｃの表面にピット（図１ＩのＰ）が形成される。分離溝Ｇ内の凹凸パターン１０ａの表面エッチングは、プラズマエッチング法を使用して実行してもよい。この時、フォトレジストパターン３７は、プラズマによる単位発光素子ＵＤの損傷を防止することができる。
図１Ｉを参照して、フォトレジストパターン３７と金属クラスタ３４を除去してもよい。その結果、分離溝Ｇ内に表面ピットＰを有する凹凸パターン１０ａを露出させてもよい。
図１Ｊを参照して、単位発光素子ＵＤ各々の上部面に、第２の導電型半導体層２７及び活性層２５をエッチングして第１の導電型半導体層２３を露出させるメサエッチング領域Ｒ（ｍｅｓａ ｅｔｃｈｅｄ ｒｅｇｉｏｎ）を形成してもよい。メサエッチング領域Ｒの側壁内には、各単位発光素子ＵＤの第２の導電型半導体層２７ 及び活性層２５が露出される。メサエッチング領域Ｒの幅は、基板１０に近くなるほど狭くなるようにしてもよい。
単位発光素子ＵＤの各々の第２の導電型半導体層２７上に電流拡散導電膜４４を形成してもよい。電流拡散導電膜４４は、光透過導電膜であってもよい。一例として、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、Ｎｉ／Ａｕ、またはＣｕ／Ａｕであってもよい。
その後、基板全体面上に絶縁膜を形成した後、これをパターニングして分離溝Ｇ内に露出された凹凸パターン１０ａと単位発光素子ＵＤの側壁を覆う分離絶縁膜４０及び電流拡散導電膜４４上に配置されたパッシベーション膜４３が形成される。分離絶縁膜４０は、分離溝Ｇに隣接するメサエッチング領域Ｒ内の一側の側壁上に延長されてもよい。パッシベーション膜４３は、メサエッチング領域Ｒ内の他側の側壁上に延長されてもよく、電流拡散導電膜４４の一部を露出させてもよい。分離絶縁膜４０及びパッシベーション膜４３は、ポリイミド膜、シリコン酸化膜、またはシリコン窒化膜であってもよい。
分離絶縁膜４０上に、それに隣接する一対の単位発光素子ＵＤを電気的に接続する配線４６を形成してもよい。配線４６は、一対の単位発光素子ＵＤのうち第１の素子の第２の導電型半導体層２７（または電流拡散導電膜４４）と一対の単位発光素子ＵＤのうち第２の素子のメサエッチング領域Ｒ内に露出された第１の導電型半導体層２３に電気的に接続してもよい。この場合、単位発光素子ＵＤは、配線４６により直列接続されるので、高い動作電圧を示すことができる。
配線４６と第２の素子の第２の導電型半導体層２７の間に分離絶縁膜４０が位置してもよい。メサエッチング領域Ｒの幅は、基板１０に近くなるほど狭くなってもよい。この場合、配線４６の断線が防止される。
図７Ａ及び図７Ｂは、活性層から放出された光が発光ダイオード下部の凹凸パターンと分離溝内の凹凸パターンにより多くの方向に反射されることを各々概略的に示した概路図である。
図７Ａを参照すれば、図１Ｊを参照して説明した発光ダイオードが動作する時、活性層２５（図１Ｊ）でその下部の基板１０（図１Ｊ）方向に進行する光は凸部１０ａｖと衝突する。この時、凸部１０ａｖは、上部に平面ではない尖った頂点Ｖを有して基板面に対して傾斜角を有する側面ＵＦ、ＬＦを有するので、活性層２５（図１Ｊ）から進行された光は多くの方向に反射される。その結果、光抽出効率が向上する。
図７Ｂを参照すれば、活性層２５（図１Ｊ）で分離溝Ｇ内の基板方向に進行する光は、凸部１０ａｖやこれらの間の凹部１０ａｃと衝突する。この時、図７Ａを参照して説明したように、光は、凸部１０ａｖの形態、すなわち、傾斜角を有する側面ＵＦ、ＬＦと尖った頂点により多くの方向に反射される。これとともに、光は、凸部１０ａｖの表面だけではなく凹部１０ａｃの表面のピットＰによっても乱反射される。その結果、光抽出効率が一層向上する。
図８Ａ〜図８Ｅは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。本実施例による発光ダイオードの製造方法は、後述すること以外は、図１Ａ〜図１Ｊを参照して説明した製造方法と類似する。
図８Ａを参照すれば、基板１０の上部表面に凹凸パターン１０ａを形成してもよい。凹凸パターン１０ａは、図１Ａ〜図１Ｅを参照して説明した方法を使用して形成してもよい。
凹凸パターン１０ａ上に金属膜（図示せず）を積層した後、金属膜が積層された基板を熱処理して金属クラスタ３４を形成してもよい。また、金属クラスタ３４上にフォトレジストパターン３７を形成してもよい。フォトレジストパターン３７は、一部領域、具体的には、第１の領域Ａ１及び第２の領域Ａ２を露出してもよい。第１の領域Ａ１は、後述する分離溝に対応する領域であってもよく、第２の領域Ａ２は、後述するメサエッチング領域に対応する領域であってもよい。しかし、これに限定されるものではなく、フォトレジストパターン３７は、後述する分離溝に対応する第１の領域Ａ１のみを露出させてもよい。
この後、フォトレジストパターン３７及び金属クラスタ３４をマスクとして、第１の領域Ａ１及び第２の領域Ａ２の凹凸パターン１０ａの表面をエッチングしてもよい。その結果、第１の領域Ａ１及び第２の領域Ａ２の凹凸パターン１０ａの表面、具体的には、凸部１０ａｖの表面及び凹部１０ａｃの表面内にピットＰ（図８Ｂ）を形成してもよい。
図８Ｂを参照して、フォトレジストパターン３７と金属クラスタ３４を除去してもよい。その結果、第１の領域Ａ１及び第２の領域Ａ２内に表面ピットＰを有する凹凸パターン１０ａが露出されてもよい。
図８Ｃを参照して、表面ピットＰを有する凹凸パターン１０ａが形成された基板上にバッファ層２１を形成してもよい。バッファ層２１は、第１の領域Ａ１及び第２の領域Ａ２を除外した領域では、図１Ｆを参照して説明したように、凹凸パターン１０ａの形態的特性及び結晶学的に安定した面により貫通転位密度が減少されて結晶品質が向上する。一方、第１の領域Ａ１及び第２の領域Ａ２では、表面ピットＰにより貫通転位を発生させてもよい。
その後、バッファ層２１上に第１の導電型半導体層２３、活性層２５、第２の導電型半導体層２７を順に形成してもよい。バッファ層２１、第１の導電型半導体層２３、活性層２５及び第２の導電型半導体層２７は、積層体を形成してもよい。
図８のＤを参照すれば、積層体の第１の領域Ａ１上の領域を基板１０が露出されるまでエッチングして単位発光素子ＵＤを分離する分離溝Ｇを形成する。それによって、分離溝Ｇ内に表面ピットＰを具備する凹凸パターン１０ａが露出されてもよい。
図８Ｅを参照して、単位発光素子ＵＤ各々の上部面に第１の導電型半導体層２３を露出させるメサエッチング領域Ｒ（ｍｅｓａ ｅｔｃｈｅｄ ｒｅｇｉｏｎ）を形成してもよい。メサエッチング領域Ｒは、第２の領域Ａ２に対応する。その後、図１Ｊを参照して説明したように、電流拡散導電膜４４、分離絶縁膜４０、パッシベーション膜４３及び配線４６を形成してもよい。
このように発光ダイオードが動作する時、活性層２５でその下部の基板１０方向に進行する光は凸部１０ａｖと衝突する。この時、凸部１０ａｖは、上部に平面ではない尖った頂点Ｖを有して基板面に対して傾斜角を有する側面ＵＦ、ＬＦを有するので、活性層２５から進行された光は、多くの方向に反射される。その結果、光抽出効率が向上する。また、活性層２５で分離溝Ｇ内の基板方向に進行する光は、凸部１０ａｖとこれらの間の凹部１０ａｃと衝突する。この時、上述のように、光は、凸部１０ａｖの形態により多くの方向に反射されるだけではなく、凸部１０ａｖの表面と凹部１０ａｃの表面に形成されたピットＰによっても乱反射される。その結果、ピットＰにより光抽出効率が一層向上する。
一方、積層体を形成する時、第１の領域Ａ１上で凹凸パターン１０ａの表面ピットＰにより生成された貫通転位は、分離溝Ｇを形成する過程で全て除去されることができる。また、積層体を形成する時、第２の領域Ａ２上で凹凸パターン１０ａの表面ピットＰにより貫通転位が生成されてこの領域の活性層２５内に伝播されてもよいが、メサエッチング領域Ｒを形成する時、この領域の活性層２５を除去するので、このような貫通転位による活性層２５の結晶品質の低下は発生しない。したがって、凹凸パターン１０ａの表面ピットＰは、最終素子でのエピタキシャル品質を大きく低下させないのと共に光抽出効率を向上させることができる。
図９Ａ〜図９Ｃは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。本実施例による発光ダイオードの製造方法は、後述すること以外は、図１Ａ〜図１Ｊを参照して説明した製造方法と類似する。
図９Ａを参照して、基板１０が提供される。基板１０の上部面上にエッチングマスク層１３を形成してもよい。エッチングマスク層１３上にフォトレジストパターン１８を形成してもよい。
図９Ｂを参照すれば、フォトレジストパターン１８をマスクとして、エッチングマスク層１３を湿式またはドライエッチングしてもよい。その結果、エッチングマスクパターン１３ａを形成してもよい。エッチングマスクパターン１３ａは、０．２〜１μｍの幅を有するように形成してもよく、このために、フォトレジストパターン１８の幅を調節してもよい。エッチングマスクパターン１３ａは、多様な形状を有するように形成してもよい、一例として、エッチングマスクパターン１３ａは、図２〜図４に示したように、ストライプ形状（図２）、または円（図３）、または多角形（図４）のアイランド形状を有してもよい。
図９Ｃを参照すれば、フォトレジストパターン１８を除去してエッチングマスクパターン１３ａを露出させてもよい。エッチングマスクパターン１３ａをマスクとして基板１０をエッチングし、基板１０の上部面に凹部（ｃｏｎｃａｖｅ）１０ａｃと凸部（ｃｏｎｖｅｘ）１０ａｖを含む凹凸パターン１０ａを形成してもよい。 基板１０はウェットエッチング法を使用してエッチングしてもよい。
凸部１０ａｖは、第１の結晶面面である下部側面ＬＦと、第１の結晶面とは異なる第２の結晶面面である上部側面ＵＦと、を有し、第２の結晶面が集まって上部頂点（ｕｐｐｅｒ ｖｅｒｔｅｘ）Ｖを有してもよい。また、凸部１０ａｖの間に位置する凹部１０ａｃの底面は、基板面と実質的に平行であってもよい。
エッチングは、ウェットエッチングであってもよい。エッチング過程で使用されるエッチング溶液によるエッチングは、基板１０の結晶方向によって異なるエッチング速度を示してもよい。すなわち、エッチング溶液は、基板１０の特定結晶方向を優先的にエッチングしてもよい。一例として、エッチング溶液は、基板１０がサファイア基板またはＧａＮ基板の場合に、硫酸とリン酸の混合溶液、窒酸とリン酸の混合溶液またはＫＯＨ溶液であり、ＳｉＣ基板の場合に、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈ）またはＨＦ溶液であり、Ｓｉ基板の場合に、ＫＯＨ溶液である。一例として、基板１０がｃ−面サファイア基板であり、エッチング溶液が硫酸とリン酸が３：１の体積比で混合された溶液の場合に、ウェットエッチング過程でｃ−面が優先的にエッチングされてもよい。
このようなウェットエッチング過程でエッチングマスクパターン１３ａの間に露出された基板１０はエッチングされ、その表面内に基板面に対して第１の角度θ１で傾いた第１の結晶面（点線Ｆ）露出されるようにエッチングされてもよい。その後、基板１０は、さらにエッチングされて第１の結晶面が基板１０下部方向に延長されて凸部１０ａｖの下部側面ＬＦを形成してもよい。一方、エッチングの初期段階で形成された基板１０表面と近い第１の結晶面（点線Ｆ）も徐々にエッチングされて他の結晶面、すなわち、基板面に対して第２の角度θ２で傾いた第２の結晶面が露出されてもよく、これは上部側面ＵＦを形成してもよい。第２の結晶面は、お互いに集まる上部頂点Ｖを形成してもよい。
このように、エッチングマスクパターン１３ａを小さい幅、一例として、０．２〜１μｍの幅を有するように形成することによって、エッチングマスクパターン１３ａを残存させた状態でもエッチング溶液をエッチングマスクパターン１３ａの下部に充分に浸透させることができるので、上部側面ＵＦと上部頂点Ｖを形成することができる。
以後、図１Ｆ及び図１Ｊを参照して説明した方法によって工程を実行して、図１Ｊに示されたような発光ダイオードを製造してもよい。
図１０Ａ〜図１０Ｄは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。本実施例による発光ダイオードの製造方法は、後述すること以外は、図１Ａ〜図１Ｊを参照して説明した製造方法と類似する。
図１０Ａを参照すれば、基板１０上にエッチングマスクパターン１３ａを形成してもよい。エッチングマスクパターン１３ａは、図１Ａ及び図１Ｂを参照して説明した方法と類似な方法で形成してもよい。エッチングマスクパターン１３ａは、シリコン酸化膜、シリコン窒化膜、またはシリコン酸化窒化膜であってもよい。しかし、エッチングマスクパターン１３ａは、これに限定されるものではなく、基板１０に対するエッチング選択比を有する物質であればいずれも可能である。エッチングマスクパターン１３ａは、多様な形状を有するように形成してもよい。一例として、エッチングマスクパターン１３ａは、図２〜図４に示したように、ストライプ形状（図２）、または円（図３）、または多角形（図４）のアイランド形状を有してもよい。エッチングマスクパターン１３ａの単位パターンがアイランド形状を有する場合に、エッチングマスクパターン１３ａの単位パターンは、いずれの一つの単位パターンを中心としてこれを６個の単位パターンが六角形の模様で取り囲むように配置されてもよい。しかし、エッチングマスクパターン１３ａの形状は、これに限定されるものではない。
エッチングマスクパターン１３ａをマスクとして基板１０をエッチングし、基板１０の上部面に凹部（ｃｏｎｃａｖｅ）１０ａｃと凸部（ｃｏｎｖｅｘ）１０ａｖを含む凹凸パターン１０ａを形成してもよい。基板１０は、ウェットエッチング法を使用してエッチングしてもよい。
ウェットエッチングに使用されるエッチング溶液は、基板１０の結晶方向によって異なるエッチング速度を示してもよい。すなわち、エッチング溶液は、基板１０の特定結晶方向を優先的にエッチングしてもよい。一例として、エッチング溶液は、基板１０がサファイア基板またはＧａＮ基板の場合に、硫酸とリン酸の混合溶液、窒酸とリン酸の混合溶液またはＫＯＨ溶液であり、ＳｉＣ基板の場合に、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈ）またはＨＦ溶液であり、Ｓｉ基板の場合に、ＫＯＨ溶液であってもよい。一例として、基板１０がｃ−面サファイア基板でエッチング溶液が硫酸とリン酸が３：１の体積比で混合された溶液の場合に、ウェットエッチング過程でｃ−面が優先的にエッチングされてもよい。
図１０Ｂを参照すれば、エッチングマスクパターン１３ａを除去して凸部１０ａｖの上部面を露出させる。凸部１０ａｖの上部面Ｔは、平面であってもよく、その側面（ｆａｃｅｔｓ）Ｓは、基板面に対して第１の傾斜角θ１を有してもよい。このような側面Ｓは、第１の結晶面であってもよい。また、凸部１０ａｖの側面Ｓが基板面に対して傾いた角度、すなわち、傾斜角は、同一であるかあるいは側面Ｓによって異なってもよい。また、凸部１０ａｖの間に位置する凹部１０ａｃの底面及び凸部１０ａｖの上部面は、基板面と実質的に平行であってもよい。
図１１を参照して凹凸パターンを詳しく説明する。図１０Ｂは、図１１の切断線Ｉ−Ｉ’に沿って切断した断面に対応する。
図１０Ｂ及び図１１を参照すれば、凹凸パターン１０ａは、複数個の凸部１０ａｖと、これにより定義された凹部１０ａｃと、を具備する。凸部１０ａｖの間に位置する凹部１０ａｃの底面と凸部１０ａｖの上部面は、基板面と実質的に平行な面、一例として、ｃ−面である。凸部は、図２〜図４を参照して説明したエッチングマスクパターン１３ａの形状に対応して、ストライプまたはアイランド形状を有してもよいが、エッチングマスクパターン１３ａが円または多角形であるアイランド形状を有する場合に、特に円の形状を有する場合に、図１１に示したように、凸部１０ａｖの側面により定義される底面は、各線分が外部に突き出された曲線である類似三角形の形状を有してもよい。また、凸部１０ａｖの上部面は、エッチングマスクパターン１３ａの形状によって円形状を有してもよい。
図１０Ｃを参照すれば、凹凸パターン１０ａが形成された基板上にバッファ層２１を形成してもよい。この時、基板面と実質的に平行な面である凹部１０ａｃの底面と凸部１０ａｖの上部面でバッファ層２１は優先的に垂直成長されてもよい。また、凹部１０ａｃの底面と形成された凸部１０ａｖの側面Ｓは、ウェットエッチングを通じて形成されて安定した結晶面であるので、これら上に転位が形成される確率が少ない。したがって、結晶品質が向上する。
以後、図１Ｆ及び図１Ｊを参照して説明した方法によって工程を実行すれば、図１０Ｄに示したような発光ダイオードを製造することができる。
図１２Ａ〜図１２Ｄは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。実施例による発光ダイオードの製造方法は、後述すること以外は、図１Ａ〜図１Ｊを参照して説明した製造方法と類似する。
図１２Ａを参照すれば、基板１０上にエッチングマスクパターン１３ａを形成してもよい。エッチングマスクパターン１３ａは、図１Ａ及び図Ｂを参照して説明した方法と類似な方法で形成してもよい。
エッチングマスクパターン１３ａをマスクとして基板１０をエッチングし、基板１０の上部面に凹部（ｃｏｎｃａｖｅ）１０ａｃと凸部（ｃｏｎｖｅｘ）１０ａｖを含む凹凸パターン１０ａを形成してもよい。基板１０は、ウェットエッチング法を使用してエッチングしてもよい。
ウェットエッチングに使用されるエッチング溶液によるエッチングは、基板１０の結晶方向によって相異であるエッチング速度を示してもよい。すなわち、エッチング溶液は、基板１０の特定結晶方向を優先的にエッチングしてもよい。一例として、エッチング溶液は、基板１０がサファイア基板またはＧａＮ基板の場合に、硫酸とリン酸の混合溶液、窒酸とリン酸の混合溶液またはＫＯＨ溶液であり、ＳｉＣ基板の場合に、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈ）またはＨＦ溶液であり、Ｓｉ基板の場合に、ＫＯＨ溶液であることができる。一例として、基板１０がｃ−面サファイア基板であり、エッチング溶液が硫酸とリン酸が３：１の体積比で混合された溶液の場合に、ウェットエッチング過程でｃ−面が優先的にエッチングされてもよい。凸部１０ａｖの上部面は平面であることができ、その側面（ｆａｃｅｔｓ）は、基板面に対して第１の傾斜角（θ１）を有してもよい。このような側面は、第１の結晶面であってもよい。また、凸部１０ａｖの側面が基板面に対して傾いた角度、すなわち、傾斜角は、同一であるかあるいは側面によって異なってもよい。また、凸部１０ａｖの間に位置する凹部１０ａｃの底面及び凸部１０ａｖの上部面は、基板面と実質的に平行であってもよい。
図１２Ｂを参照すれば、エッチングマスクパターン１３ａをマスクとして凹凸パターン１０ａを有する基板１０を２次エッチングしてもよい。２次エッチングは、ドライエッチング、具体的には、異方性エッチングであることができる。この過程で、凸部１０ａｖの側面と凹部１０ａｃの底面は、所定深さほどエッチングされてもよい。
図１２Ｃを参照すれば、エッチングマスクパターン１３ａを除去して凸部１０ａｖの上部面Ｔを露出させる。凸部１０ａｖは、お互いに異なる傾斜角を有する上部側面である第１の側面Ｓ１と、下部側面である第２の側面Ｓ２と、を有する。具体的には、凸部１０ａｖの上部面Ｔに隣接した第１の側面Ｓ１は、基板面に対して実質的に垂直であってもよく、凹部１０ａｃに隣接した第２の側面Ｓ２は、基板面に対して第１の傾斜角θ１（図１２Ａ）と同一であるかまたは類似である角を有してもよい。
以後、図１Ｆ及び図１Ｊを参照して説明した方法によって工程を実行すれば、図示したような発光ダイオードを製造することができる（図１２のＤ参照）。
図１３Ａ〜図１３Ｄは、本発明の他の実施例による発光ダイオードの製造方法を示した断面図である。本実施例による発光ダイオードの製造方法は、後述すること以外は、図１Ａ〜図１Ｊを参照して説明した製造方法と類似する。
図１３Ａを参照して、基板１０上にエッチングマスクパターン１３ａを形成してもよい。エッチングマスクパターン１３ａは、図１Ａ及び図１Ｂを参照して説明した方法と類似な方法で形成してもよい。
エッチングマスクパターン１３ａをマスクとして基板１０をエッチングし、基板１０の上部面に凹部（ｃｏｎｃａｖｅ）１０ａｃと凸部（ｃｏｎｖｅｘ）１０ａｖを含む凹凸パターン１０ａを形成してもよい。基板１０は、ドライエッチング法、具体的には、異方性エッチング法を使用してエッチングしてもよい。この場合、凸部１０ａｖの側面は、基板面に対して実質的に垂直であってもよい。
図１３Ｂを参照すれば、エッチングマスクパターン１３ａをマスクとして凹凸パターン１０ａを有する基板１０を２次エッチングしてもよい。２次エッチングは、ウェットエッチングであってもよい。ウェットエッチングに使用されるエッチング溶液によるエッチングは、基板１０の結晶方向によって相異であるエッチング速度を示してもよい。すなわち、エッチング溶液は、基板１０の特定結晶方向を優先的にエッチングしてもよい。一例として、エッチング溶液は、基板１０がサファイア基板またはＧａＮ基板の場合に、硫酸とリン酸の混合溶液、窒酸とリン酸の混合溶液またはＫＯＨ溶液であり、ＳｉＣ基板の場合に、ＢＯＥ（Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈ）またはＨＦ溶液であり、Ｓｉ基板の場合に、ＫＯＨ溶液であってもよい。一例として、基板１０がｃ−面サファイア基板であり、エッチング溶液が硫酸とリン酸が３：１の体積比で混合された溶液の場合に、ウェットエッチング過程でｃ−面が優先的にエッチングされてもよい。
図１３Ｃを参照すれば、エッチングマスクパターン１３ａを除去して凸部１０ａｖの上部面Ｔを露出させる。凸部１０ａｖは、お互いに異なる傾斜角を有する第１の側面Ｓ１と、第２の側面Ｓ２と、を有してもよい。第２の側面Ｓ２は、ウェットエッチング過程で特定結晶面が優先エッチングされて形成されることで、基板面に対して所定の傾斜角を有してもよく、凸部１０ａｖの上部面Ｔと凹部１０ａｃの底面に各々隣接して形成された上部側面と下部側面であってもよい。また、第２の側面Ｓ２の間に位置する中間側面である第１の側面Ｓ１は、基板面に対して実質的に垂直であってもよい。
図１Ｆ及び図１Ｊを参照して説明した方法によって工程を実行すれば、図示したような発光ダイオードを製造することができる（図１３のＤ参照）。
以下、本発明の理解のために好ましい実験例（ｅｘａｍｐｌｅ）を提示する。下記実験例は、本発明の理解のためのものに過ぎず、本発明は、下記実験例により限定されるものではない。
＜凹凸パターンの製造例１＞
ｃ−面サファイア基板上にシリコン酸化膜を形成した後、シリコン酸化膜上にフォトレジストパターンを形成した。フォトレジストパターンは、図５に示したような類似円形状の単位パターンアレイである。フォトレジストパターンをマスクとしてシリコン酸化膜をフッ酸でエッチングして、酸化シリコンパターンを形成した。その後、フォトレジストパターンを除去し、酸化シリコンパターンをマスクとして、基板を硫酸とリン酸を３：１の体積比で混合した混合溶液でエッチングした。その後、酸化シリコンパターンを除去して上部面が平面である凸部と底面が平面である凹部を有する凹凸パターンを形成した。
＜凹凸パターンの製造例２＞
酸化シリコンパターンをマスクとして基板をドライエッチングしたこと以外は、凹凸パターンの製造例１と類似の方法を使用して基板の上部面に凹凸パターンを形成した。
＜凹凸パターンの製造例３＞
凹凸パターンの製造例１の結果物である基板を、硫酸とリン酸を３：１の体積比で混合した混合溶液で２次エッチングした。
＜凹凸パターンの製造例４＞
製造例２による凹凸パターン上に１０ｎｍのニッケル層を形成した後、熱処理して凹凸パターン上にニッケルクラスタを形成した。ニッケルクラスタをマスクとして凹凸パターンをプラズマエッチングした後、ニッケルクラスタを除去した。
＜発光ダイオードの製造例１＞
凹凸パターンの製造例１によって形成された凹凸パターンを有する基板上に、ドープされていないＧａＮ層をＭＯＣＶＤ法を使用して形成した。ドープされていないＧａＮ層上にｎ型ＧａＮ層を形成した後、ｎ型ＧａＮ層上にＩｎＧａＮ／ＧａＮの多重量子井戸構造の活性層を形成した。その後、活性層状にｐ型ＧａＮ層を形成した後、ｎ型ＧａＮ層を露出させるメサエッチング領域を形成した。その後、ｐ型ＧａＮ層上にＩＴＯ層を形成して、メサエッチング領域内に露出されたｎ型ＧａＮ層とＩＴＯ層上にｎ型電極とｐ型電極を各々形成した。
＜発光ダイオードの製造例２＞
凹凸パターンの製造例２による基板を使用したこと以外は、発光ダイオードの製造例１と類似の方法を使用して発光ダイオードを製造した。
＜発光ダイオードの製造例３＞
凹凸パターンの製造例３による基板を使用したこと以外は、発光ダイオードの製造例１と類似の方法を使用して発光ダイオードを製造した。
図１４及び図１５は、各々凹凸パターンの製造例１及び製造例２による凹凸パターン上にエピタキシャル成長させた後のＳＥＭ断面を示した写真である。
図１４及び図１５を参照すれば、ドライエッチングで凹凸パターンを形成した場合、凹凸パターンの傾斜面とエピタキシャル層１２１の間の界面に微細なボイドＶＤなどの結晶学的不整合が発生するだけではなく、エピタキシャル層１２１内に転位Ｄが発生することが分かる（凹凸パターンの製造例２、図１５）。一方、ウェットエッチングで凹凸パターン１０ａを形成した場合、凹凸パターン１０ａの傾斜面とエピタキシャル層１２１の間の界面に微細なボイドが観察されないだけではなく、転位もほとんど観察されずに結晶品質が良好であることが分かる（凹凸パターンの製造例１、図１４）。
発光ダイオードの製造例１及び製造例２による発光ダイオードに対してＥＳＤ実験を実施した結果、製造例１による発光ダイオードは、７１．０７％のＥＳＤ収率（複数個の発光ダイオードに１ｋＶの定電圧を３回にわたって印加した後、正常的に動作する発光ダイオードの割合を意味する）を示したが、製造例２による発光ダイオードのＥＳＤ収率は、０．３３％であった。これは、ドライエッチングを使用して形成された凹凸パターン（凹凸パターンの製造例２）を有する発光ダイオード（製造例２）に比べてウェットエッチングを使用して形成された凹凸パターン（凹凸パターンの製造例１）を有する発光ダイオード（製造例１）は、結晶品質が向上したエピタキシャル層を有するからであるものと判断される。
図１６Ａ〜図１６Ｃは、凹凸パターンの製造例３によって製造された凹凸パターンを有する基板を示したＳＥＭ写真である。
図１６Ａ〜図１６Ｃを参照すれば、基板の上部面に凸部１０ａｖとこれらにより定義された凹部１０ａｃを有する凹凸パターン１０ａが形成された。凸部１０ａｖは、下部側面ＬＦと上部側面ＵＦを具備し、上部側面ＵＦが集まる上部頂点Ｖが形成された。上部側面ＵＦが基板面と成す角θ２は、下部側面ＬＦが基板面と成す角θ１に比べて小さい。
また、凸部１０ａｖの下部側面ＬＦにより定義される底面は、各線分が外部に突き出された曲線である類似三角形の形状を有する。また、凸部１０ａｖの上部側面ＵＦは、上から見た時、おおよそ六角形状を有する。
図１７は、発光ダイオードの製造例２及び発光ダイオードの製造例３によって各々製造された発光ダイオードの電流に対する出力を示したグラフである。
図１７を参照すれば、製造例３による発光ダイオードは、製造例２による発光ダイオードに比べて高電流領域で効率ドループ（ｄｒｏｏｐ）が改善されたことが分かる。これは、２回のウェットエッチングを通じて形成され、図１６Ａ〜図１６Ｃを参照して説明した形状を有する凹凸パターン（凹凸パターンの製造例３）を有する発光ダイオードである製造例３による発光ダイオードは、ドライエッチングを通じて形成された凹凸パターン（凹凸パターンの製造例２）を有する発光ダイオードである製造例２による発光ダイオードに比べてエピタキシャル品質が向上したことを意味する。
図１８Ａ〜図１８Ｂは、凹凸パターンの製造例４によって製造された凹凸パターンを有する基板を示したＳＥＭ写真である。
図１８Ａ及び図１８Ｂを参照すれば、凹凸パターン１０ａの凸部１０ａｖ及び凹部１０ａｃの表面上に複数のピットＰが形成されたことが分かる。このようなピットＰは、活性層から進行される光を乱反射させて光抽出効率を向上させる。
以上、添付した図面を参照して本発明の実施形態について説明したが、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び実験例に限定されるものではない。
１０：基板
１０ａ：凹凸パターン
１０ａｖ：凸部
１０ａｃ：凹部
Ｖ：上部頂点
Ｐ：表面ピット
１３ａ：エッチングマスクパターン
２１：バッファ層
２３：第１の導電型半導体層
２５：活性層
２７：第２の導電型半導体層
３４：金属クラスタ
Ｒ：メサエッチング領域
４０：分離絶縁膜
４４：電流拡散導電膜
４６：配線

Claims (25)

  1. 基板と、
    前記基板の上部面に配置され、結晶面である側面を有する凸部とこれによって定義された凹部とを具備する凹凸パターンと、
    前記基板上に順に配置された第１の導電型半導体層、活性層及び第２の導電型半導体層を具備する単位発光素子と、を含むことを特徴とする発光ダイオード。
  2. 前記凹凸パターンの凸部は、結晶面である複数個の側面と、前記側面の中の少なくとも一部が集まって形成された一つの上部頂点と、を具備することを特徴とする請求項１に記載の発光ダイオード。
  3. 前記側面は、第１の結晶面である下部側面と、第２の結晶面である上部側面と、を具備し、
    前記上部頂点は、前記第２の結晶面が集まって形成されたことを特徴とする請求項２に記載の発光ダイオード。
  4. 前記第２の結晶面が基板表面と成す傾斜角は、前記第１の結晶面が基板表面と成す傾斜角に比べて小さいことを特徴とする請求項３に記載の発光ダイオード。
  5. 前記凸部は、ストライプまたはアイランドの形態を有することを特徴とする請求項４に記載の発光ダイオード。
  6. 前記凸部がアイランド形態を有する場合に、前記凸部の底面は、類似三角形状であって、各線分が外部に突き出された曲線であることを特徴とする請求項５に記載の発光ダイオード。
  7. 前記凹凸パターンの凸部は、結晶面である側面と平坦な上部面を有することを特徴とする請求項１に記載の発光ダイオード。
  8. 前記基板の一部領域内に配置された凹凸パターンは、その表面にピットを具備することを特徴とする請求項１に記載の発光ダイオード。
  9. 前記発光ダイオードは、少なくとも一つの分離溝により分離された複数個の単位発光素子を具備し、
    前記表面内にピットを有する凹凸パターンは、前記分離溝内に配置されることを特徴とする請求項８に記載の発光ダイオード。
  10. 前記分離溝内に配置された分離絶縁膜と、
    前記分離絶縁膜上に位置して隣接する一対の前記単位発光素子を電気的に接続する配線と、をさらに含むことを特徴とする請求項９に記載の発光ダイオード。
  11. 前記単位発光素子は、その上部面に前記第１の導電型半導体層を露出させるメサエッチング領域をさらに含み、
    前記表面にピットを有する凹凸パターンは、前記メサエッチング領域に対応する領域に配置されることを特徴とする請求項８または請求項９に記載の発光ダイオード。
  12. 基板の上部面に凸部とこれにより定義された凹部を具備する凹凸パターンが配置され、前記凸部は、結晶面である側面を有することを特徴とする発光ダイオードのための基板。
  13. 基板上にエッチングマスクパターンを形成し、
    前記エッチングマスクパターンをマスクとして前記基板をウェットエッチングして前記基板の表面に凸部とこれにより定義された凹部を具備する凹凸パターンを形成し、
    前記凹凸パターンが形成された基板上に、第１の導電型半導体層、活性層及び第２の導電型半導体層を具備する積層体を形成することを含むことを特徴とする発光ダイオードの製造方法。
  14. 前記凹凸パターンを形成することは、前記基板をウェットエッチングする前または後に、前記エッチングマスクパターンをマスクとして前記基板をドライエッチングすることをさらに含むことを特徴とする請求項１３に記載の発光ダイオードの製造方法。
  15. 前記ウェットエッチングは、１次ウェットエッチングであり、前記凸部は、結晶面である複数個の側面と上部面を具備し、
    前記基板を１次ウェットエッチングした後、前記エッチングマスクパターンを除去して前記凸部の上部面を露出させ、
    前記凸部の上部面が露出された基板を２次ウェットエッチングして、前記凸部が前記側面の中の少なくとも一部が集まって形成した一つの上部頂点を有するように変化させることと、をさらに含むことを特徴とする請求項１３に記載の発光ダイオードの製造方法。
  16. 前記ウェットエッチング過程では、エッチング液を前記エッチングマスクパターンの下部に浸透させることによって、前記凸部が結晶面である複数個の側面と前記側面の中の少なくとも一部が集まって形成した一つの上部頂点を有するように形成する段階をさらに含むことを特徴とする請求項１３に記載の発光ダイオードの製造方法。
  17. 前記エッチングマスクパターンの幅は、０．２〜１μｍであることを特徴とする請求項１６に記載の発光ダイオードの製造方法。
  18. 前記凸部は、第１の結晶面である下部側面、第２の結晶面である上部側面及び前記第２の結晶面が集まって形成した前記上部頂点を有することを特徴とする請求項１５または請求項１６に記載の発光ダイオードの製造方法。
  19. 前記第１の結晶面は、基板面に対して第１の傾斜角を有し、前記第２の結晶面は、前記第１の傾斜角より小さい第２の傾斜角を有することを特徴とする請求項１８に記載の発光ダイオードの製造方法。
  20. 前記基板の上部面の一部領域内に配置された凹凸パターンの表面にピットを形成することをさらに含むことを特徴とする請求項１３に記載の発光ダイオードの製造方法。
  21. 前記ピットを形成することは、
    前記凹凸パターン上に金属膜を形成し、
    前記金属膜を熱処理して金属クラスタを形成し、
    前記金属クラスタをマスクとして前記凹凸パターンの表面をエッチングすることを含むことを特徴とする請求項２０に記載の発光ダイオードの製造方法。
  22. 前記凹凸パターンの表面をエッチングする前に、前記基板の上部面の他の領域内に配置された凹凸パターン上にフォトレジストパターンを形成することをさらに含み、
    前記凹凸パターンの表面をエッチングすることは、前記金属クラスタと前記フォトレジストパターンをマスクとして実行することを特徴とする請求項２１に記載の発光ダイオードの製造方法。
  23. 前記積層体の一部領域を前記基板が露出されるまでエッチングして複数個の単位発光素子を分離して前記凹凸パターンを露出させる分離溝を形成することをさらに含み、
    前記凹凸パターンの表面にピットを形成することは、前記分離溝内に露出された凹凸パターンの表面にピットを形成することであることを特徴とする請求項２０に記載の発光ダイオードの製造方法。
  24. 前記ピットを形成することは、
    前記分離溝内に露出された凹凸パターン及び単位発光素子上に金属膜を形成し、
    前記金属膜を熱処理して金属クラスタを形成し、
    前記単位発光素子上にフォトレジストパターンを形成し、
    前記金属クラスタ及び前記フォトレジストパターンをマスクとして前記凹凸パターンの表面をエッチングすることを含むことを特徴とする請求項２３に記載の発光ダイオードの製造方法。
  25. 前記積層体の一部領域を前記第１の半導体層が露出されるまでエッチングしてメサエッチング領域を形成することをさらに含み、
    前記表面内にピットを有する凹凸パターンは、前記メサエッチング領域に対応する領域に配置されることを特徴とする請求項２０に記載の発光ダイオードの製造方法。
JP2014533212A 2011-09-30 2012-09-28 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法 Expired - Fee Related JP5941548B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020110100097A KR20130035658A (ko) 2011-09-30 2011-09-30 발광 다이오드 소자용 기판 제조 방법
KR10-2011-0100097 2011-09-30
PCT/KR2012/007912 WO2013048179A1 (en) 2011-09-30 2012-09-28 Substrate having concave-convex pattern, light-emitting diode including the substrate, and method for fabricating the diode

Publications (2)

Publication Number Publication Date
JP2014529195A true JP2014529195A (ja) 2014-10-30
JP5941548B2 JP5941548B2 (ja) 2016-06-29

Family

ID=47996038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014533212A Expired - Fee Related JP5941548B2 (ja) 2011-09-30 2012-09-28 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法

Country Status (5)

Country Link
US (2) US20140231748A1 (ja)
JP (1) JP5941548B2 (ja)
KR (1) KR20130035658A (ja)
CN (1) CN104011885B (ja)
WO (1) WO2013048179A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6148772B1 (ja) * 2016-05-13 2017-06-14 ルーメンス カンパニー リミテッド 発光ダイオード

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202012013620U1 (de) * 2011-09-16 2018-08-06 Seoul Viosys Co., Ltd. Leuchtdiode
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
US9269745B2 (en) * 2012-11-23 2016-02-23 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting units
JP6176032B2 (ja) * 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
CN103325906B (zh) * 2013-06-04 2016-04-27 江苏新广联科技股份有限公司 可调节led发光角度的图形衬底及其制备方法
KR102194805B1 (ko) * 2013-07-22 2020-12-28 엘지이노텍 주식회사 발광소자
EP2830094B1 (en) * 2013-07-22 2020-02-26 LG Innotek Co., Ltd. Light emitting device
TWI514613B (zh) * 2013-10-18 2015-12-21 Lextar Electronics Corp 發光元件結構
JP6684541B2 (ja) * 2014-01-20 2020-04-22 ローム株式会社 発光素子
KR20150138977A (ko) * 2014-05-30 2015-12-11 한국전자통신연구원 발광 소자 및 그의 제조방법
US10763111B2 (en) 2014-07-14 2020-09-01 Industry-University Cooperation Foundation Hanyang University Polyhedron of which upper width is narrower than lower width, manufacturing method therefor, and photoelectric conversion device comprising same
CN105502279B (zh) * 2014-09-23 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US9997397B2 (en) * 2015-02-13 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US9905729B2 (en) * 2015-03-27 2018-02-27 Seoul Viosys Co., Ltd. Light emitting diode
KR102476036B1 (ko) * 2016-05-09 2022-12-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
CN107068826A (zh) * 2017-01-18 2017-08-18 中国科学院半导体研究所 高光出射效率的led芯片及其制备方法
US10707374B2 (en) 2017-09-15 2020-07-07 Glo Ab Etendue enhancement for light emitting diode subpixels
KR102506441B1 (ko) * 2017-12-04 2023-03-06 삼성전자주식회사 반도체 발광 어레이의 제조 방법 및 반도체 발광 어레이
KR102427640B1 (ko) 2017-12-19 2022-08-01 삼성전자주식회사 자외선 반도체 발광소자
KR20220034972A (ko) 2020-09-11 2022-03-21 삼성전자주식회사 반도체 발광 소자

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101136A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 半導体発光装置及び半導体発光装置の駆動方法
JP2003197961A (ja) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2005101566A (ja) * 2003-08-19 2005-04-14 Nichia Chem Ind Ltd 半導体素子、発光素子及びその基板の製造方法
JP2007294972A (ja) * 2006-04-25 2007-11-08 Lg Innotek Co Ltd 発光素子及びその製造方法
JP2007311784A (ja) * 2006-05-15 2007-11-29 Samsung Electro Mech Co Ltd 多重パターン構造を有する半導体発光素子
JP2008131000A (ja) * 2006-11-24 2008-06-05 Nichia Chem Ind Ltd 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置
JP2008177528A (ja) * 2006-12-21 2008-07-31 Nichia Chem Ind Ltd 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
WO2009020033A1 (ja) * 2007-08-03 2009-02-12 Nichia Corporation 半導体発光素子及びその製造方法
JP2009123717A (ja) * 2006-12-22 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
WO2012002240A1 (ja) * 2010-06-28 2012-01-05 日亜化学工業株式会社 サファイア基板とその製造方法及び窒化物半導体発光素子
JP2012244138A (ja) * 2011-05-16 2012-12-10 Sino-American Silicon Products Inc Ｌｅｄ基板及びｌｅｄ

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142610A (ja) * 1997-11-14 1999-05-28 Seiko Epson Corp マイクロレンズアレイ基板の製造方法
EP1234344B1 (en) * 1999-12-03 2020-12-02 Cree, Inc. Enhanced light extraction in leds through the use of internal and external optical elements
US6358764B1 (en) * 1999-12-17 2002-03-19 Sony Corporation Semiconductor light emitting device and method of producing same
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
JP4593890B2 (ja) * 2003-07-28 2010-12-08 京セラ株式会社 半導体発光素子の製造方法
TWI269463B (en) * 2004-10-29 2006-12-21 Epitech Technology Corp Method for manufacturing high brightness light-emitting diode
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
US20060204865A1 (en) * 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
EP1897151A4 (en) * 2005-06-22 2010-03-10 Seoul Opto Device Co Ltd ILLUMINATING ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US8928022B2 (en) * 2006-10-17 2015-01-06 Epistar Corporation Light-emitting device
KR100659373B1 (ko) * 2006-02-09 2006-12-19 서울옵토디바이스주식회사 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
KR20090018631A (ko) 2006-06-12 2009-02-20 쓰리엠 이노베이티브 프로퍼티즈 컴파니 재발광 반도체 구성 및 수렴 광학 요소를 갖는 ｌｅｄ 소자
US7598105B2 (en) * 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same
WO2009126010A2 (ko) * 2008-04-12 2009-10-15 엘지이노텍주식회사 발광 소자
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8058082B2 (en) * 2008-08-11 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with textured substrate
US8633501B2 (en) * 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface
US8247822B2 (en) * 2008-09-11 2012-08-21 Huga Optotech Inc. Semiconductor light-emitting device
CN101740677A (zh) * 2008-11-20 2010-06-16 深圳世纪晶源华芯有限公司 图形化衬底的GaN基LED外延片及该外延片的制备方法
KR20110018563A (ko) * 2009-08-18 2011-02-24 우리엘에스티 주식회사 3족 질화물 반도체 발광소자 및 그 제조 방법
KR101118268B1 (ko) * 2009-08-27 2012-03-20 한국산업기술대학교산학협력단 요철 패턴 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
KR20170102364A (ko) * 2009-09-07 2017-09-08 엘시드 가부시끼가이샤 반도체 발광 소자
TWI531088B (zh) * 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
US8963178B2 (en) * 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
KR101091304B1 (ko) * 2010-01-20 2011-12-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
KR101601624B1 (ko) * 2010-02-19 2016-03-09 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
EP2367203A1 (en) * 2010-02-26 2011-09-21 Samsung LED Co., Ltd. Semiconductor light emitting device having multi-cell array and method for manufacturing the same
US8299479B2 (en) * 2010-03-09 2012-10-30 Tsmc Solid State Lighting Ltd. Light-emitting devices with textured active layer
US8642368B2 (en) * 2010-03-12 2014-02-04 Applied Materials, Inc. Enhancement of LED light extraction with in-situ surface roughening
CN102130285B (zh) * 2010-11-03 2012-12-26 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
JP2012124257A (ja) * 2010-12-07 2012-06-28 Toshiba Corp 半導体発光素子及びその製造方法
KR20130035658A (ko) * 2011-09-30 2013-04-09 서울옵토디바이스주식회사 발광 다이오드 소자용 기판 제조 방법
US9269745B2 (en) * 2012-11-23 2016-02-23 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting units

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101136A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 半導体発光装置及び半導体発光装置の駆動方法
JP2003197961A (ja) * 2001-12-27 2003-07-11 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2005101566A (ja) * 2003-08-19 2005-04-14 Nichia Chem Ind Ltd 半導体素子、発光素子及びその基板の製造方法
JP2007294972A (ja) * 2006-04-25 2007-11-08 Lg Innotek Co Ltd 発光素子及びその製造方法
JP2007311784A (ja) * 2006-05-15 2007-11-29 Samsung Electro Mech Co Ltd 多重パターン構造を有する半導体発光素子
JP2008131000A (ja) * 2006-11-24 2008-06-05 Nichia Chem Ind Ltd 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置
JP2008177528A (ja) * 2006-12-21 2008-07-31 Nichia Chem Ind Ltd 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP2009123717A (ja) * 2006-12-22 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
WO2009020033A1 (ja) * 2007-08-03 2009-02-12 Nichia Corporation 半導体発光素子及びその製造方法
WO2012002240A1 (ja) * 2010-06-28 2012-01-05 日亜化学工業株式会社 サファイア基板とその製造方法及び窒化物半導体発光素子
JP2012244138A (ja) * 2011-05-16 2012-12-10 Sino-American Silicon Products Inc Ｌｅｄ基板及びｌｅｄ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6148772B1 (ja) * 2016-05-13 2017-06-14 ルーメンス カンパニー リミテッド 発光ダイオード
JP2017204624A (ja) * 2016-05-13 2017-11-16 ルーメンス カンパニー リミテッド 発光ダイオード
US10074787B2 (en) 2016-05-13 2018-09-11 Lumens Co., Ltd. Light emitting diode

Also Published As

Publication number Publication date
CN104011885B (zh) 2017-08-01
US10069038B2 (en) 2018-09-04
WO2013048179A1 (en) 2013-04-04
JP5941548B2 (ja) 2016-06-29
CN104011885A (zh) 2014-08-27
US20150270441A1 (en) 2015-09-24
KR20130035658A (ko) 2013-04-09
US20140231748A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
JP5941548B2 (ja) 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法
US9680060B2 (en) Light emitting diode having a plurality of light emitting units
US9882085B2 (en) Method for separating epitaxial layers from growth substrates, and semiconductor device using same
US9356191B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
US8574939B2 (en) Semiconductor optoelectronics structure with increased light extraction efficiency and fabrication method thereof
TWI532211B (zh) 半導體發光裝置及其製造方法
TWI455304B (zh) 圖案化基板及堆疊發光二極體結構
JP4104305B2 (ja) 窒化物系半導体チップおよび窒化物系半導体基板
CN111989777B (zh) 用于制造具有二极管的矩阵的光电器件的方法
JP2013229581A (ja) サファイア基板及びその製造方法並びに窒化物半導体発光素子
US9287366B2 (en) III nitride semiconductor device and method of producing the same
KR20140066397A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
US20130087763A1 (en) Light emitting diode and method of manufacturing the same
KR20140038785A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20090010569A (ko) 반도체 발광소자 및 그 제조방법
US20100224900A1 (en) Semiconductor optoelectronic device and method for making the same
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20140085195A (ko) 복수개의 단위 발광소자들을 갖는 발광다이오드
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
KR101701041B1 (ko) 실리콘 다면체 상에 형성된 발광다이오드 및 이의 제조방법
JP6256173B2 (ja) 化合物半導体の薄膜積層構造、それを用いた半導体装置およびそれらの製造方法
JP2022184248A (ja) 発光素子および発光素子の製造方法
KR20090076164A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160520

R150 Certificate of patent or registration of utility model

Ref document number: 5941548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees