JP6256173B2 - 化合物半導体の薄膜積層構造、それを用いた半導体装置およびそれらの製造方法 - Google Patents

Description

本発明は、内在欠陥（転位）を低減する構造を有する化合物半導体の薄膜積層構造、半導体装置およびそれらの製造方法に関し、特に、ＩｎＧａＮを発光層とする可視光半導体レーザなどを有する半導体装置に適用されて好適なものである。

従来、特許文献１において、ＧａＮ基板などを高品質化するための構造および製造方法として、横方向選択成長（ＥＬＯ：Epitaxial Lateral Overgrowth）を用いる方法が提案されている。

具体的には、下地結晶となる第１の３−５族化合物半導体層のｃ面上にストライプ状のマスク層をストライプの方向が＜１−１００＞方向から０．０９５度以上９．６度未満の範囲内でずれるようにして形成している。そして、このマスク層を用いてｃ面上に第２の３−５族化合物半導体層を横方向選択成長させている。マスク層のストライプ方向を所定の＜１−１００＞方向から上述の範囲内でずらすことにより、下地結晶のｃ面上に横方向選択成長する所要の化合物半導体層のｃ軸のゆらぎが低減される。このため、第２の３−５族化合物半導体層に生じる小傾角粒界を減少することが可能になって、ＧａＮ基板などを高品質化することが可能となる。

特許第４１３７６３３号公報

しかしながら、上記特許文献１に記載の製造方法ではＩｎ組成を大きくできないという問題がある。また、横方向選択成長により横方向に伸展した転位が縦方向に向きを変える点で集合した転位は表面でも残存するという課題がある。

本発明は上記点に鑑みて、Ｉｎ組成を大きくでき、かつ、転位を低減した構造を有する化合物半導体の薄膜積層構造、半導体装置およびそれらの製造方法を提供することを目的とする。

上記目的を達成するため、請求項１ないし４に記載の発明では、ＧａＮ基板（１）または表面にＧａＮ薄膜が形成された支持基板にて構成される基板と、基板の上に設けられ、複数の開口部（２ａ）が形成された第１の保護膜（２）と、第１の保護膜における複数の開口部を通じて基板から上方に成長させられ、断面が三角形状で構成されたＧａＮよりなる複数の第１の島状部（３）と、複数の第１の島状部それぞれの表面を覆い、Ｉｎ組成が高くされた第１の高Ｉｎ組成ＩｎＧａＮ薄膜（４）と、第１の高Ｉｎ組成ＩｎＧａＮ薄膜よりもＩｎ組成が低くされ、第１の高Ｉｎ組成ＩｎＧａＮ薄膜から横方向選択成長させられていると共に、隣り合う複数の第１の島状部から横方向選択成長させられた部分同士が合一した第１のＩｎＧａＮ層（５）と、複数の第１の島状部から横方向選択成長させられた部分同士が合一した位置における第１のＩｎＧａＮ層の上に設けられ、複数の開口部（６ａ）が形成された第２の保護膜（６）と、第２の保護膜における複数の開口部を通じて第１のＩｎＧａＮ層から上方に成長させられ、断面が三角形状で構成されたＩｎＧａＮよりなる複数の第２の島状部（７）と、複数の第２の島状部それぞれの表面を覆い、Ｉｎ組成が高くされた第２の高Ｉｎ組成ＩｎＧａＮ薄膜（８）と、第２の高Ｉｎ組成ＩｎＧａＮ薄膜よりもＩｎ組成が低くされ、第２の高Ｉｎ組成ＩｎＧａＮ薄膜から横方向選択成長させられていると共に、隣り合う複数の第２の島状部から横方向選択成長させられた部分同士が合一した第２のＩｎＧａＮ層（９）と、を有し、第２のＩｎＧａＮ層が第１のＩｎＧａＮ層よりもＩｎ組成が高くされていることを特徴としている。

このように、マスク材となる保護膜を用いて、複数のＩｎＧａＮ層を順に積層した構造によって構成されている。そして、各保護膜の開口部より断面が三角形状の島状部を構成し、その上に高Ｉｎ組成ＩｎＧａＮ薄膜を形成するようにしている。このため、内部に存在する貫通転位が成長方向に対して平行に伸張するようにでき、転位を低減することが可能となる。

また、複数のＩｎＧａｎ層については、上層に行くほど、Ｉｎ組成が大きくなるようにしてある。これにより、積層されるに連れて徐々にＩｎ組成を高くなるようにでき、積層数を増やすことで、より高Ｉｎ組成のＩｎＧａＮ層が得られる構造となる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。

本発明の第１実施形態にかかる化合物半導体の薄膜積層構造を示した断面図である。 図１に示す化合物半導体の薄膜積層構造の製造工程を示した断面図である。 第１実施形態の構造とする場合における転位数の低減効果を調べるのに用いた試料の断面図である。 図３に示す試料を用いて転位数の低減効果を調べた結果を示す図である。 第１実施形態の構造とする場合における転位の方向および数を調べるのに用いた試料の断面図である。 図５に示す試料を用いて転位の方向および数を調べた結果を示す図である。 本発明の第２実施形態にかかる化合物半導体の薄膜積層構造が適用されたレーザダイオードの断面図である。 本発明の第２実施形態にかかる化合物半導体の薄膜積層構造が適用された発光ダイオードの断面図である。 本発明の第２実施形態にかかる化合物半導体の薄膜積層構造が適用されたＨＥＭＴ（高電子移動度トランジスタ）の断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、ＩｎＧａＮを発光層とする可視光半導体レーザなどへの適用に好適な転位が低減された構造を有する化合物半導体の薄膜積層構造およびその製造方法について説明する。

図１に示すように、本実施形態にかかる化合物半導体の薄膜積層構造は、下地材料としてＧａＮ基板１を用いて形成されている。ここではＧａＮ基板１を用いているが、下地材料がＧａＮ層であれば良いため、サファイヤ基板などを支持基板として用いて、その支持基板上にＧａＮ層を形成した構造であっても良い。このＧａＮ基板１の表面には、複数の開口部２ａが離間して形成された第１の保護膜に相当する１層目のマスク材２が成膜されている。

マスク材２は、例えばシリコン酸化膜（ＳｉＯ₂）やシリコン窒化膜（ＳｉＮ）などの絶縁膜によって構成されている。マスク材２に形成された開口部２ａの上面形状については任意であるが、例えば円形状、四角形状、ストライプ形状などとされている。

ＧａＮ基板１のうちマスク材２の開口部２ａから露出させられた部分の表面には、ＧａＮ層３がエピタキシャル成長によって選択成長させられている。開口部２ａが複数個離間して形成されていることから、ＧａＮ層３は複数個島状に配置された状態となっており、第１の島状部を構成している。ＧａＮ層３は、下地となるＧａＮ基板１に対して格子定数が合っていることから、ＧａＮ基板１との界面での転位発生が抑制されたものとなっており、存在している転位は主にＧａＮ基板１からの貫通転位のみとなっている。ＧａＮ層３の断面形状は成長方向先端側に進むにつれて先細りとなることで三角形となっており、内部に存在する貫通転位は成長方向に対して平行に形成された状態となっている。

ＧａＮ層３の表面には、Ｉｎ組成を多くした高Ｉｎ組成ＩｎＧａＮ薄膜４が形成されている。この高Ｉｎ組成ＩｎＧａＮ薄膜４の表面およびマスク材２の表面よりＩｎＧａＮ層５が形成されている。高Ｉｎ組成ＩｎＧａＮ薄膜４の組成は、この上に形成されているＩｎＧａＮ層５よりもＩｎ組成が多くされている。高Ｉｎ組成ＩｎＧａＮ薄膜４においては、ＧａＮ層３と格子定数が異なっていることから、完全緩和によって転位が低減された状態になっている。

ＩｎＧａＮ層５は、組成がＩｎ_x1Ｇａ_(1-x1)Ｎとされた１層目ＩｎＧａＮ層に相当するものであり、高Ｉｎ組成ＩｎＧａＮ薄膜４を起点としてエピタキシャル成長させられることで形成されている。ＩｎＧａＮ層５は、まずは横方向選択成長によって主に横方向に成長し、隣り合う高Ｉｎ組成ＩｎＧａＮ薄膜４から横方向選択成長したＩｎＧａＮ層５同士が合一して、さらに上方（縦方向）に成長した構造となっている。このため、高Ｉｎ組成ＩｎＧａＮ薄膜４と同じ高さにおいては転位が横方向に伸び、隣り合う高Ｉｎ組成ＩｎＧａＮ薄膜４から横方向選択成長したＩｎＧａＮ層５同士が合一した位置において、転位が１箇所に集合して上方に伸びた状態になっている。また、高Ｉｎ組成ＧａＮ薄膜４の頂点位置からも、転位が上方に伸びた状態になっている（以下、転位が１箇所に集中して上方に伸びている箇所および高Ｉｎ組成ＧａＮ薄膜４の頂点位置から転位が上方に伸びている箇所のように、転位が上方に伸びている箇所を「転位形成箇所」という）。このＩｎＧａＮ層５の表面には、第２の保護膜に相当する２層目のマスク材６が形成されている。

マスク材６は、例えばシリコン酸化膜（ＳｉＯ₂）やシリコン窒化膜（ＳｉＮ）などの絶縁膜によって構成されている。マスク材２に形成された開口部６ａの上面形状については任意であるが、例えば円形状、四角形状、ストライプ形状などとされている。マスク材６に形成した開口部６ａは、基板表面に対する法線方向から見て、１層目のマスク材２に形成された開口部２ａからオフセットされた位置に形成されている。具体的には、伸びてきた転位がマスク材６によって停止させられるように、転位形成箇所にマスク材６が存在するように開口部６ａの形成位置が設定されている。

また、ＩｎＧａＮ層５のうちマスク材６の開口部６ａから露出させられた部分の表面には、ＩｎＧａＮ層７がエピタキシャル成長によって選択成長させられている。開口部６ａが複数個離間して形成されていることから、ＩｎＧａＮ層７は複数個島状に配置された状態となっており、第２の島状部を構成している。ＩｎＧａＮ層７は、下地となるＩｎＧａＮ層５に対して格子定数が合っていることから、ＩｎＧａＮ層５との界面での転位発生が抑制されたものとなっている。ＩｎＧａＮ層５に貫通転位が存在している場合、それが受け継がれることになるが、マスク材６が転位形成箇所に形成されていることで、ＩｎＧａＮ層５の貫通転位が閉塞され、転位数が減少させられている。ＩｎＧａＮ層７の断面形状は成長方向先端側に進むにつれて先細りとなることで三角形となっており、内部に存在する貫通転位は成長方向に対して平行に形成された状態となっている。

ＩｎＧａＮ層７の表面には、Ｉｎ組成を多くした２層目の高Ｉｎ組成ＩｎＧａＮ薄膜８が形成されている。この高Ｉｎ組成ＩｎＧａＮ薄膜８の表面およびマスク材６の表面よりＩｎＧａＮ層９が形成されている。高Ｉｎ組成ＩｎＧａＮ薄膜８の組成は、この上に形成されているＩｎＧａＮ層９よりもＩｎ組成が多くされている。高Ｉｎ組成ＩｎＧａＮ薄膜８においては、ＩｎＧａＮ層７と格子定数が異なっていることから、完全緩和によって転位が低減された状態になっている。

ＩｎＧａＮ層９は、組成がＩｎ_x2Ｇａ_(1-x2)Ｎとされた２層目ＩｎＧａＮ層に相当するものであり、高Ｉｎ組成ＩｎＧａＮ薄膜８を起点としてエピタキシャル成長させられることで形成されている。ＩｎＧａＮ層９も、上記したＩｎＧａＮ層５と同様の構造となっている。ただし、マスク材６によって転位が低減されていることから、ＩｎＧａＮ層９は、ＩｎＧａＮ層５よりも更に転位が低減された状態になっている。ＩｎＧａＮ層９は、Ｉｎ組成が１層目のＩｎＧａＮ層５よりも大きくされている（ｘ１＜ｘ２）。

このＩｎＧａＮ層９の表面には、さらに第３の保護膜に相当する３層目のマスク材１０が形成されている。マスク材１０は、基本的には１層目や２層目のマスク材２、６と同様の構成とされているが、マスク材１０に形成された開口部１０ａがマスク材６の開口部６ａからオフセットされた構造とされている。これにより、ＩｎＧａＮ層９に形成された貫通転位がさらに閉塞されている。また、開口部１０ａより、さらにＩｎＧａＮ層１１が形成されている。このＩｎＧａＮ層１１は、ＩｎＧａＮ層９と同様の構成とされており、ＩｎＧａＮ層７と同様に断面三角形状とされている。また、開口部１０ａが複数個離間して形成されていることから、ＩｎＧａＮ層１１は複数個島状に配置された状態となっており、第３の島状部を構成している。

さらに、ＩｎＧａＮ層１１の表面に、２層目の高Ｉｎ組成ＩｎＧａＮ薄膜８と同様の構成とされた高Ｉｎ組成ＩｎＧａＮ薄膜１２が形成されている。そして、高Ｉｎ組成ＩｎＧａＮ薄膜１２およびマスク材１０の表面に、ＩｎＧａＮ層１３が形成されている。ＩｎＧａＮ層１３は、組成がＩｎ_x3Ｇａ_(1-x3)Ｎとされた３層目ＩｎＧａＮ層に相当するものであり、高Ｉｎ組成ＩｎＧａＮ薄膜８を起点としてエピタキシャル成長させられることで形成されている。ＩｎＧａＮ層１３は、Ｉｎ組成が２層目のＩｎＧａＮ層９よりも大きくされている（ｘ２＜ｘ３）。

このように、本実施形態にかかる化合物半導体の薄膜積層構造は、マスク材２、６、１０を用いて、複数のＩｎＧａＮ層５、９、１３を順に積層した構造によって構成されている。そして、各マスク２、６、１０の開口部２ａ、６ａ、１０ａよりＧａＮ層３やＩｎＧａＮ層７、１１を断面が三角形状の島状部で構成し、その上に高Ｉｎ組成ＩｎＧａＮ薄膜５、９、１３を形成するようにしている。このため、内部に存在する貫通転位が成長方向に対して平行に伸張するようにでき、転位を低減することが可能となる。

また、複数のＩｎＧａｎ層５、９、１３については、上層に行くほど、Ｉｎ組成が大きくなるようにしてある。つまり、ｍ層目（ｍは自然数）のＩｎＧａＮ層の組成がＩｎ_xmＧａ_(1-xm)Ｎであるとすると、ｍ層目とその上層となるｍ＋１層目のＩｎＧａＮ層のＩｎ組成を比較すると、ｘｍ＜ｘ（ｍ＋１）となるようにしている。このように、積層されるに連れて徐々にＩｎ組成が高くなるようにされているため、積層数を増やすことで、より高Ｉｎ組成のＩｎＧａＮ層が得られる構造となる。

なお、本実施形態では、ＩｎＧａＮ層５、９、１３の３層を積層したものとしたが、この数は任意であり、２層以上の複数層であれば良い。

次に、上記のように構成される化合物半導体の薄膜積層構造の製造方法について、図２を参照して説明する。

〔図２（ａ）に示す工程〕
ＧａＮ基板１を用意し、この上に例えばＣＶＤ法などによって絶縁膜を成膜することで１層目のマスク材２を形成する。そして、マスク材２をパターニングし、所望位置に開口部２ａを形成する。その後、ＧａＮ基板１のうちマスク材２の開口部２ａから露出させられた部分の表面に、エピタキシャル成長によってＧａＮ層３を選択成長させる。このとき成長するＧａＮ層３は、断面形状が三角形状となる。また、下地となるＧａＮ基板１に対して格子定数が合っていることから、ＧａＮ層３はＧａＮ基板１との界面での転位発生が抑制されたものとなっており、ＧａＮ基板１からの貫通転位のみがＧａＮ層３に形成される。

続いて、ＧａＮ層３の表面に、Ｉｎ組成を多くした高Ｉｎ組成ＩｎＧａＮ薄膜４を成長させる。さらに、この高Ｉｎ組成ＩｎＧａＮ薄膜４の表面およびマスク材２の表面よりＩｎＧａＮ層５を成長させていく。

〔図２（ｂ）に示す工程〕
ＩｎＧａＮ層５の成長を続けると、ＩｎＧａＮ層５が主に横方向選択成長していき、その成長に合わせて、転位も結晶方位に従って伸びるように形成される。そして、隣り合う高Ｉｎ組成ＩｎＧａＮ薄膜４から横方向選択成長したＩｎＧａＮ層５同士が合一する。この位置において、転位が１箇所に集合する。

〔図２（ｃ）に示す工程〕
ＩｎＧａＮ層５の上方への成長が進み、転位も上方に伸びた状態になる。また、高Ｉｎ組成ＧａＮ薄膜４の頂点位置からも、転位が上方に伸びた状態になる。そして、このようにしてＩｎＧａＮ層５を所望厚さ成長させる。

〔図２（ｄ）に示す工程〕
再び例えばＣＶＤ法などによって２層目のマスク材６を形成したのち、図２（ａ）〜（ｃ）と同様の工程を行うことで、ＩｎＧａＮ層７、高Ｉｎ組成ＩｎＧａＮ薄膜８およびＩｎＧａＮ層９を形成する。

この後の工程については図示していないが、３層目についても図２（ａ）〜（ｃ）と同様の製造工程を行うことで、図１に示した化合物半導体の薄膜積層構造が完成する。

このように、ＩｎＧａＮ層を徐々に高Ｉｎ組成にできるように、複数層のＩｎＧａＮ層５、９、１３を積層して形成するようにしている。そして、その際に、各ＩｎＧａＮ層５、９、１３の下に高Ｉｎ組成ＩｎＧａＮ薄膜４、８、１２を挿入していることから、格子定数の相違による完全緩和により、これらよりも下層に存在していた転位を低減することが可能となる。

また、マスク材２の開口部２ａから最初に選択成長させるＧａＮ層３を断面三角形にすることで、その頂点位置と転位形成箇所のみに転位の上方への伸張を最小化することが可能となる。さらに、マスク材２、６、１０の開口部２ａ、６ａ、１０ａの形成位置をオフセットしていることから、上方に伸張した転位が上層のマスク材によって閉塞され、更に転位を低減することが可能になる。

したがって、Ｉｎ組成を大きくでき、かつ、転位を低減した構造の化合物半導体の薄膜積層構造とすることが可能となる。

参考として、上記のようにして製造した化合物半導体の薄膜積層構造について効果を確認した。具体的には、図３に示すように、サファイア基板２０の上に厚さ２．３μｍのＧａＮ層２１と厚さ１０ｎｍの高Ｉｎ組成ＩｎＧａＮ薄膜２２および厚さ５００ｎｍ〜６００ｎｍのＩｎＧａＮ層２３を順に成膜した構造を作成した。そして、各構造における転位数をＳＥＭ（走査電子顕微鏡法）で調べた。また、比較例として、ＧａＮ基板のみの状態での転位数や高Ｉｎ組成ＩｎＧａＮ薄膜２２を形成しなかった場合においてＩｎＧａＮ層２３を８８８℃で成膜した場合の転位数についても調べた。高Ｉｎ組成ＩｎＧａＮ薄膜２２を形成する場合については、ＩｎＧａＮ層２３の成膜温度を８８８℃と９０５℃に変えて転位数を調べた。

その結果、図４に示すように、高Ｉｎ組成ＩｎＧａＮ薄膜２２を形成していない場合と比較して形成した場合の方が転位数を減少させられていることが確認された。また、ＩｎＧａＮ層２３の成膜温度が変わっても、共に転位数が減少させられていた。特に、成膜温度を９０５℃とした場合においては、転位の大きさが大きくなっていたものの、８８８℃とした場合と比較しても転位数を減少させられていた。このように、高Ｉｎ組成ＩｎＧａＮ薄膜２２を挿入することで、その上に形成されるＩｎＧａＮ層２３の転位数を減少させることが可能となることが分かる。

なお、サファイア基板２０の上にＧａＮ層２１を形成した場合、転位数が多くなる。本実施形態の構造と従来構造の転位数の比較をし易くするために、サファイア基板２０を用いているが、上記したようにＧａＮ基板１を用いれば、より転位数を減少することが可能となる。

さらに、図５に示すように、サファイア基板３０の上にＧａＮ層３１と開口部３２ａが形成されたマスク材３２を形成したのち、開口部３２ａよりＧａＮ層３３を成膜し、さらにその上に高Ｉｎ組成ＩｎＧａＮ薄膜３４とＩｎＧａＮ層３５を積層した。そして、この構造において、カソードルミネッセンス（ＣＬ）像を確認したところ、図６に示す画像が得られた。この図に示されるように、上方への転位は断面三角形状とされたＧａＮ層３３の頂点より伸張しているものの、残りの転位は横方向にしか伸張しておらず、低転位領域を形成できていることが確認できる。この結果からも、上方への転位の伸張を最小化できていることが判る。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態では、第１実施形態で説明した化合物半導体の薄膜積層構造を適用した半導体装置の具体例について説明する。

図７は、第１実施形態で説明した化合物半導体の薄膜積層構造を用いたレーザダイオードを形成したチップの断面図である。このレーザダイオードは、次のように構成されている。具体的には、図７に示されるように、ｎ型基板４１の上に緩衝層４２、ｎ型クラッド層４３、ガイド層４４、活性層４５、電子ブロック層４６、ガイド層４７、ｐ型クラッド層４８、コンタクト層４９が順に形成されている。コンタクト層４９、ｐ型クラッド層４８を貫通してガイド層４７に達する凹部５０が設けられることでリッジ形状が構成され、その表面に絶縁膜５１が形成されている。また、絶縁膜５１に形成されたコンタクトホールを通じてコンタクト層４９に対してｐ型電極５２が電気的に接続されると共に、ｎ型基板４１の裏面側においてｎ型電極５３が電気的に接続されている。このような構成によってレーザダイオードが構成されている。

そして、このような構成のレーザダイオードのうちの緩衝層４２を第１実施形態で説明した化合物半導体の薄膜積層構造によって構成している。このように、レーザダイオードにおける緩衝層４２として、第１実施形態で説明した化合物半導体の薄膜積層構造を適用することができる。

続いて、上記のように構成されるレーザダイオードの製造方法について説明する。

まず、ｎ型ＧａＮにて構成されるｎ型基板４１を用意する。そして、このｎ型基板４１を第１実施形態で説明したＧａＮ基板１として用いて、この上に、第１実施形態で説明した製造方法を用いて例えば１層当たり２μｍの厚さで合計６μｍ程度の厚さとなる３層構造のＩｎＧａＮ層を構成する。これにより、例えば緩衝層４２における最上層のＩｎＧａＮ層のＩｎ組成を２０％程度にすることができる。

次に、緩衝層４２の上に、ｎ型ＩｎＧａＮにて構成されるｎ型クラッド層４３を成膜する。例えば、１μｍの膜厚でｎ型クラッド層４３を成膜しており、Ｉｎ組成を２０％程度、ドーパントにはＳｉを用いてドーピング濃度を１×１０¹⁹ｃｍ^-3としている。また、このｎ型クラッド層４３の上に、ノンドープＩｎＧａＮにて構成されるガイド層４４を成膜する。例えば、２００ｎｍの膜厚でガイド層４４を成膜しており、Ｉｎ組成を２５％程度としている。

さらに、ガイド層４４の上に、Ｉｎ_0.3Ｇａ_0.7Ｎ量子井戸層／Ｉｎ_0.15Ｇａ_0.85Ｎ障壁層の組み合わせ一組からなる単一量子井戸、または、複数組からなる多重量子井戸にて構成される活性層４５を成膜する。各量子井戸層、障壁層はいずれもノンドープとされ、例えば各量子井戸層におけるＩｎ組成は４０％、各障壁層におけるＩｎ組成は２５％としており、膜厚については量子井戸層を３ｎｍ、障壁層を１２ｎｍとしている。

続いて、活性層４５の上にノンドープのＩｎＧａＮにて構成される電子ブロック層４６を成膜する。例えば、Ｉｎ組成を２０％、膜厚を１５ｎｍとして電子ブロック層４６を成膜している。また、電子ブロック層４６の上にノンドープのＩｎＧａＮにて構成されるガイド層４７を成膜する。例えば、２００ｎｍの膜厚でガイド層４４を成膜しており、Ｉｎ組成を２５％程度としている。

次に、ガイド層４７の上にｐ型ＩｎＧａＮにて構成されるｐ型クラッド層４８を成膜する。例えば、１μｍの膜厚でｐ型クラッド層４８を成膜しており、Ｉｎ組成を２０％程度、ドーパントにはＭｇを用いてドーピング濃度を５×１０¹⁸ｃｍ^-3としている。また、このｐ型クラッド層４８の上に、ｐ型ＩｎＧａＮにて構成されるコンタクト層４９を成膜する。例えば、２００ｎｍの膜厚でコンタクト層４９を成膜しており、Ｉｎ組成を２０％程度、ドーパントにはＭｇを用いてドーピング濃度を５×１０¹⁹ｃｍ^-3としている。

その後、所望のマスクを用いたドライエッチングを行うことで、コンタクト層４９およびｐ型クラッド層４８を貫通してガイド層４７の途中まで達する凹部５０を形成する。これにより、発光幅の中央部に幅２μｍのリッジ形状を形成する。

さらに、その表面にＳｉＯ₂やＳｉＮなどで構成される絶縁膜５１を成膜したのち、所望のマスクを用いてパターニングし、コンタクト層４９上において絶縁膜５１にコンタクトホールを形成する。そして、表面側にｐ型電極５２を形成すると共に、裏面側にｎ型電極５３を形成したのち、レーザダイオードの形成工程として周知となっている各工程、すなわち、へき開して端面を露出させたり、端面反射率調整用の多層膜を形成する工程を行う。最後に、キャビティ方向に沿ってチップを切り出すことで、図７に示したレーザダイオードのチップが完成する。

以上説明したように、レーザダイオードのうちの緩衝層４２を第１実施形態で説明した化合物半導体の薄膜積層構造によって構成することができる。このように構成されるレーザダイオードは、緩衝層４２として第１実施形態で説明したような転位が低減され、かつ、Ｉｎ組成が徐々に高くされたものを用いることができる。つまり、ＩｎＧａＮを発光層とするレーダダイオードのような可視光半導体レーザにおいて、可視光半導体レーザの高性能化・長寿命化を損なう転位が低減され、かつ、Ｉｎ組成を大きくして発光波長を長くすることが可能となる。

このように、第１実施形態で説明した化合物半導体の薄膜積層構造は、ＩｎＧａＮを発光層とする可視光半導体レーザにおいて、可視光半導体レーザの高性能化・長寿命化を損なう転位を低減し、発光波長を長くするためにＩｎ組成を大きくすることができる構造の化合物半導体の薄膜積層構造として用いることができる。

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態でも、第１実施形態で説明した化合物半導体の薄膜積層構造を適用した半導体装置の具体例について説明する。

図８は、第１実施形態で説明した化合物半導体の薄膜積層構造を用いた発光ダイオードを形成したチップの断面図である。この発光ダイオードは、次のように構成されている。具体的には、図８に示されるように、絶縁基板６１の上にＧａＮテンプレート６２、緩衝層６３、ｎ型クラッド層６４、活性層６５、ｐ型クラッド層６６、透明導電膜６７が順に形成されている。透明導電膜６７、ｐ型クラッド層６６および活性層６５を貫通してｎ型クラッド層６４に達する凹部６８が設けられ、その表面に絶縁膜６９が形成されている。また、絶縁膜６９に形成されたコンタクトホールを通じて透明導電膜６７に対してｐ型電極７０が電気的に接続されると共に、ｎ型クラッド層６４に対してｎ型電極７１が電気的に接続されている。このような構成によって発光ダイオードが構成されている。

そして、このような構成の発光ダイオードのうちの緩衝層６３を第１実施形態で説明した化合物半導体の薄膜積層構造によって構成している。このように、発光ダイオードにおける緩衝層６３として、第１実施形態で説明した化合物半導体の薄膜積層構造を適用することができる。

続いて、上記のように構成される発光ダイオードの製造方法について説明する。

まず、サファイア基板などで構成される絶縁基板６１を用意する。そして、この絶縁基板６１の上に、ＧａＮテンプレート６２を形成し、この上に、緩衝層６３として、第１実施形態で説明した製造方法を用いて例えば１層当たり２μｍの厚さで合計６μｍ程度の厚さとなる３層構造のＩｎＧａＮ層を構成する。これにより、例えば緩衝層６３における最上層のＩｎＧａＮ層のＩｎ組成を２０％程度にすることができる。

次に、緩衝層６３の上に、ｎ型ＩｎＧａＮにて構成されるｎ型クラッド層６４を成膜する。例えば、１μｍの膜厚でｎ型クラッド層６４を成膜しており、Ｉｎ組成を２０％程度、ドーパントにはＳｉを用いてドーピング濃度を１×１０¹⁹ｃｍ^-3としている。また、このｎ型クラッド層６４の上に、Ｉｎ_0.3Ｇａ_0.7Ｎ量子井戸層／Ｉｎ_0.15Ｇａ_0.85Ｎ障壁層の組み合わせ一組からなる単一量子井戸、または、複数組からなる多重量子井戸にて構成される活性層６５を成膜する。各量子井戸層、障壁層はいずれもノンドープとされ、例えば各量子井戸層におけるＩｎ組成は４０％、各障壁層におけるＩｎ組成は２５％としており、膜厚については量子井戸層を３ｎｍ、障壁層を１２ｎｍとしている。

続いて、活性層６５の上に、ｐ型ＩｎＧａＮにて構成されるｐ型クラッド層６６を成膜する。例えば、１μｍの膜厚でｐ型クラッド層６６を成膜しており、Ｉｎ組成を２０％程度、ドーパントにはＭｇを用いてドーピング濃度を５×１０¹⁸ｃｍ^-3としている。また、このｐ型クラッド層６６の上に、透明導電膜６７を成膜する。

その後、所望のマスクを用いたドライエッチングを行うことで、透明導電膜６７やｐ型クラッド層６６および活性層６５を貫通してｎ型クラッド層６４の途中まで達する凹部６８を形成する。

さらに、その表面にＳｉＯ₂やＳｉＮなどで構成される絶縁膜６９を成膜したのち、所望のマスクを用いてパターニングし、透明導電膜６７上およびｎ型クラッド層６４上において絶縁膜６９にコンタクトホールを形成する。そして、透明導電膜６７の表面にｐ型電極７０を形成すると共に、ｎ型クラッド層６４の表面にｎ型電極７１を形成し、最後に、チップを切り出すことで、図８に示した発光ダイオードのチップが完成する。

以上説明したように、発光ダイオードのうちの緩衝層６３を第１実施形態で説明した化合物半導体の薄膜積層構造によって構成することができる。このように構成される発光ダイオードは、緩衝層６３として第１実施形態で説明したような転位が低減され、かつ、Ｉｎ組成が徐々に高くされたものを用いることができる。つまり、発光ダイオードの高性能化・長寿命化を損なう転位が低減され、かつ、Ｉｎ組成を大きくして発光波長を長くすることが可能となる。

このように、第１実施形態で説明した化合物半導体の薄膜積層構造は、ＩｎＧａＮを発光層とする発光ダイオードにおいて、発光ダイオードの高性能化・長寿命化を損なう転位を低減し、発光波長を長くするためにＩｎ組成を大きくすることができる構造の化合物半導体の薄膜積層構造として用いることができる。

（第４実施形態）
本発明の第４実施形態について説明する。本実施形態でも、第１実施形態で説明した化合物半導体の薄膜積層構造を適用した半導体装置の具体例について説明する。

図９は、第１実施形態で説明した化合物半導体の薄膜積層構造を用いたＨＥＭＴを形成したチップの断面図である。このＨＥＭＴは、次のように構成されている。具体的には、図９に示されるように、基板８１の上にＧａＮテンプレート８２、緩衝層８３、チャネル層８４、電子供給層８５が順に形成されている。そして、電子供給層８５の表面に絶縁膜８６が形成されている。また、絶縁膜８６に形成されたコンタクトホールを通じ、電子供給層８５を貫通してチャネル層８４に電気的に接続されるように、ソース電極８７およびドレイン電極８８が互いに離間して設けられている。そして、これらソース電極８７とドレイン電極８８との間において、絶縁膜８６に形成されたコンタクトホールを通じて電子供給層８５に電気的に接続されたゲート電極８９が備えられている。このような構成によってＨＥＭＴが構成されている。

そして、このような構成のＨＥＭＴのうちの緩衝層８３を第１実施形態で説明した化合物半導体の薄膜積層構造によって構成している。このように、ＨＥＭＴにおける緩衝層８３として、第１実施形態で説明した化合物半導体の薄膜積層構造を適用することができる。

続いて、上記のように構成されるＨＥＭＴの製造方法について説明する。

まず、サファイア基板などで構成される基板８１を用意する。そして、この基板８１の上に、ＧａＮテンプレート８２を形成し、この上に、緩衝層８３として、第１実施形態で説明した製造方法を用いて例えば１層当たり２μｍの厚さで合計６μｍ程度の厚さとなる３層構造のＩｎＧａＮ層を構成する。これにより、例えば緩衝層８３における最上層のＩｎＧａＮ層のＩｎ組成を２０％程度にすることができる。

次に、緩衝層８３の上に、ノンドープＩｎＧａＮにて構成されるチャネル層８４を成膜する。例えば、５００ｎｍの膜厚でチャネル層８４を成膜しており、Ｉｎ組成を２０％程度としている。このチャネル層８４の上に、ノンドープＧａＮにて構成される電子供給層８５を例えば２０ｎｍの厚さで成膜する。

さらに、その表面にＳｉＮなどで構成される絶縁膜８６を成膜したのち、所望のマスクを用いてパターニングし、ソース電極８７やドレイン電極８８の形成予定領域にコンタクトホールを形成する。このとき、同時に電子供給層８５を貫通してチャネル層８４に達するように凹部を設ける。そして、ソース電極８７およびドレイン電極８８を形成したのち、熱処理を施すことでソース電極８７およびドレイン電極８８をチャネル層８４にオーミック接触させる。

また、絶縁膜８６のうちのゲート電極８９の形成予定位置をリセスエッチングしたのち、その上にゲート電極８９を形成する。最後に、チップを切り出すことで、図９に示したＨＥＭＴのチップが完成する。

以上説明したように、ＨＥＭＴのうちの緩衝層８３を第１実施形態で説明した化合物半導体の薄膜積層構造によって構成することができる。このように構成されるＨＥＭＴは、緩衝層８３として第１実施形態で説明したような転位が低減され、かつ、Ｉｎ組成が徐々に高くされたものを用いることができる。つまり、ＨＥＭＴの高性能化・長寿命化を損なう転位が低減される。

このように、第１実施形態で説明した化合物半導体の薄膜積層構造は、ＩｎＧａＮが用いられるＨＥＭＴにおいて、ＨＥＭＴの高性能化・長寿命化を損なう転位を低減した化合物半導体の薄膜積層構造として用いることができる。

（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。

例えば、上記各実施形態では、ＩｎＧａＮ層を３層積層した化合物半導体の薄膜積層構造を例に上げて説明したが、２層以上の複数層形成されるものであれば良い。そして、ＩｎＧａＮ層が積層される毎に、Ｉｎ組成が徐々に高くなるようにすることで、最上層のＩｎＧａＮ層のＩｎ組成をより高いものとすることができる。

具体的には、ＧａＮ基板１もしくは支持基板上にＧａＮ層を形成したものを基板として、この上に絶縁膜２等で構成される保護膜を成膜し、保護膜に形成された複数の開口部を通じて基板と反対方向に断面三角形状の複数の島状のＧａＮ層３を形成する。また、このＧａＮ層の表面に高Ｉｎ組成ＩｎＧａＮ薄膜４を成膜したのち、さらに高Ｉｎ組成ＩｎＧａＮ薄膜４の表面から横方向選択成長によってＩｎＧａＮ層５を形成する。そして、隣り合う高Ｉｎ組成ＩｎＧａＮ薄膜４から横方向選択成長したＩｎＧａＮ層５を合一させ、それからＩｎＧａＮ層５を縦方向に成長させる。このような工程を繰り返し行うことで複数層のＩｎＧａＮ層を積層した化合物半導体の薄膜積層構造において、ｍ層目（ｍは自然数）のＩｎＧａＮ層の組成がＩｎ_xmＧａ_(1-xm)Ｎ、その下層の高Ｉｎ組成ＩｎＧａＮ薄膜の組成をＩｎ_xm0Ｇａ_(1-xm0)Ｎとして、次の関係が成り立てば良い。すなわち、ｍ層目とその上層となるｍ＋１層目のＩｎＧａＮ層のＩｎ組成を比較してｘｍ＜ｘ（ｍ＋１）が成り立ち、ｍ層目のＩｎＧａＮ層とその下層の高Ｉｎ組成ＩｎＧａＮ薄膜のＩｎ組成を比較してｘｍ＜ｘｍ０が成り立てば良い。

また、上記第２〜第４実施形態では、第１実施形態で説明した化合物半導体の薄膜積層構造が適用できる半導体装置の一例を示したが、他の構造の半導体装置に対して適用しても良い。また、上記第２〜第４実施形態では、第１導電型をｎ型、第２導電型をｐ型とした構成の一例を示したが、各構成要素の導電型を反転させたタイプの素子に対しても本発明を適用することができる。

１ ＧａＮ基板
２、６、１０ マスク材
３ ＧａＮ層
４、８、１２ 高Ｉｎ組成ＩｎＧａＮ薄膜
５、７、９、１１、１３ ＩｎＧａＮ層

Claims (8)

1. ＧａＮ基板（１）または表面にＧａＮ薄膜が形成された支持基板にて構成される基板と、
   前記基板の上に設けられ、複数の開口部（２ａ）が形成された第１の保護膜（２）と、
   前記第１の保護膜における前記複数の開口部を通じて前記基板から上方に成長させられ、断面が三角形状で構成されたＧａＮよりなる複数の第１の島状部（３）と、
   前記複数の第１の島状部それぞれの表面を覆い、Ｉｎ組成が高くされた第１の高Ｉｎ組成ＩｎＧａＮ薄膜（４）と、
   前記第１の高Ｉｎ組成ＩｎＧａＮ薄膜よりもＩｎ組成が低くされ、前記第１の高Ｉｎ組成ＩｎＧａＮ薄膜から横方向選択成長させられていると共に、隣り合う前記複数の第１の島状部から横方向選択成長させられた部分同士が合一した第１のＩｎＧａＮ層（５）と、
   前記複数の第１の島状部から横方向選択成長させられた部分同士が合一した位置における前記第１のＩｎＧａＮ層の上に設けられ、複数の開口部（６ａ）が形成された第２の保護膜（６）と、
   前記第２の保護膜における前記複数の開口部を通じて前記第１のＩｎＧａＮ層から上方に成長させられ、断面が三角形状で構成されたＩｎＧａＮよりなる複数の第２の島状部（７）と、
   前記複数の第２の島状部それぞれの表面を覆い、Ｉｎ組成が高くされた第２の高Ｉｎ組成ＩｎＧａＮ薄膜（８）と、
   前記第２の高Ｉｎ組成ＩｎＧａＮ薄膜よりもＩｎ組成が低くされ、前記第２の高Ｉｎ組成ＩｎＧａＮ薄膜から横方向選択成長させられていると共に、隣り合う前記複数の第２の島状部から横方向選択成長させられた部分同士が合一した第２のＩｎＧａＮ層（９）と、を有し、
   前記第２のＩｎＧａＮ層が前記第１のＩｎＧａＮ層よりもＩｎ組成が高くされていることを特徴とする化合物半導体の薄膜積層構造。
2. 前記第２の保護膜、前記第２の島状部、前記第２の高Ｉｎ組成ＩｎＧａＮ薄膜および前記第２のＩｎＧａＮ層のさらに上に、前記第２の保護膜、前記第２の島状部、前記第２の高Ｉｎ組成ＩｎＧａＮ薄膜および前記第２のＩｎＧａＮ層と同じ構成が繰り返し積層されており、上層になるほどＩｎＧａＮ層のＩｎ組成が高くされていることを特徴とする請求項１に記載の化合物半導体の薄膜積層構造。
3. 前記繰り返し積層されたうちのｍ層目（ｍは２以上の自然数）における高Ｉｎ組成ＩｎＧａＮ薄膜の組成がＩｎ_xm0Ｇａ_(1-xm0)Ｎ、ＩｎＧａＮ層の組成がＩｎ_xmＧａ_(1-xm)Ｎであって、該ｍ層目における高Ｉｎ組成ＩｎＧａＮ薄膜とＩｎＧａＮ層の組成を比較すると、ｘｍ＜ｘｍ０とされていることを特徴とする請求項２に記載の化合物半導体の薄膜積層構造。
4. 前記繰り返し積層されたうちのｍ層目（ｍは２以上の自然数）におけるＩｎＧａＮ層の組成がＩｎ_ｘｍＧａ_{（１−ｘｍ）}Ｎであり、該ｍ層目と該ｍ層目の上層となるｍ＋１層目におけるＩｎＧａＮ薄膜の組成とを比較すると、ｘｍ＜ｘ（ｍ＋１）とされていることを特徴とする請求項２または３に記載の化合物半導体の薄膜積層構造。
5. 請求項１ないし４のいずれか１つに記載の化合物半導体の薄膜積層構造を緩衝層（４２、６３、８３）として備え、
   前記緩衝層の上に半導体素子を形成していることを特徴とする半導体装置。
6. 前記半導体素子がレーザダイオード、発光ダイオードおよび高電子移動度トランジスタのうちのいずれか１つであることを特徴とする請求項５に記載の半導体装置。
7. 請求項１ないし４のいずれか１つに記載の化合物半導体の薄膜積層構造の製造方法であって、
   前記ＧａＮ基板または表面にＧａＮ薄膜が形成された支持基板にて構成される基板を用意する工程と、
   前記基板の上に、前記複数の開口部が形成された前記第１の保護膜を形成する工程と、
   前記第１の保護膜における前記複数の開口部を通じて、断面が三角形状で構成されたＧａＮよりなる前記複数の第１の島状部を前記基板から上方にエピタキシャル成長させる工程と、
   前記複数の第１の島状部それぞれの表面を覆うように、Ｉｎ組成が高くされた前記第１の高Ｉｎ組成ＩｎＧａＮ薄膜を成膜する工程と、
   前記第１の高Ｉｎ組成ＩｎＧａＮ薄膜よりもＩｎ組成が低くされた前記第１のＩｎＧａＮ層を、エピタキシャル成長により前記第１の高Ｉｎ組成ＩｎＧａＮ薄膜から横方向選択成長させる共に、隣り合う前記複数の第１の島状部から横方向選択成長させられた部分同士を合一させたのち、さらに上方に成長させる工程と、
   前記第１のＩｎＧａＮ層の上に、前記複数の開口部が形成された前記第２の保護膜を形成する工程と、
   前記第２の保護膜における前記複数の開口部を通じて、断面が三角形状で構成されたＩｎＧａＮよりなる前記複数の第２の島状部を前記第１のＩｎＧａＮ層から上方にエピタキシャル成長させる工程と、
   前記複数の第２の島状部それぞれの表面を覆うように、Ｉｎ組成が高くされた前記第２の高Ｉｎ組成ＩｎＧａＮ薄膜を成膜する工程と、
   前記第２の高Ｉｎ組成ＩｎＧａＮ薄膜よりもＩｎ組成が低く、かつ、前記第１のＩｎＧａＮ層よりもＩｎ組成が高くされた前記第２のＩｎＧａＮ層を、エピタキシャル成長により前記第２の高Ｉｎ組成ＩｎＧａＮ薄膜から横方向選択成長させる共に、隣り合う前記複数の第２の島状部から横方向選択成長させられた部分同士を合一させたのち、さらに上方に成長させる工程と、を含んでいることを特徴とする化合物半導体の薄膜積層構造の製造方法。
8. 請求項７に記載の化合物半導体の薄膜積層構造の製造方法を用いて形成した前記化合物半導体の薄膜積層構造を緩衝層（４２、６３、８３）として用い、
   前記緩衝層の上に半導体素子を形成することを特徴とする半導体装置の製造方法。

Images