KR20170011138A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20170011138A
KR20170011138A KR1020150103168A KR20150103168A KR20170011138A KR 20170011138 A KR20170011138 A KR 20170011138A KR 1020150103168 A KR1020150103168 A KR 1020150103168A KR 20150103168 A KR20150103168 A KR 20150103168A KR 20170011138 A KR20170011138 A KR 20170011138A
Authority
KR
South Korea
Prior art keywords
light emitting
holes
electrode
semiconductor layer
emitting cells
Prior art date
Application number
KR1020150103168A
Other languages
English (en)
Other versions
KR102357188B1 (ko
Inventor
문지형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150103168A priority Critical patent/KR102357188B1/ko
Priority to PCT/KR2016/007792 priority patent/WO2017014512A1/ko
Priority to US15/744,473 priority patent/US10593836B2/en
Priority to CN201680042300.3A priority patent/CN107924969B/zh
Publication of KR20170011138A publication Critical patent/KR20170011138A/ko
Application granted granted Critical
Publication of KR102357188B1 publication Critical patent/KR102357188B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

실시 예의 발광 소자는 기판과, 기판 위에 서로 이격되어 배치된 복수의 발광 셀 및 이웃하는 발광 셀을 서로 전기적으로 연결하는 연결 배선을 포함하고, 복수의 발광 셀 각각은 기판 위에 순차적으로 배치된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물 및 제1 및 제2 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 포함하고, 복수의 발광 셀은 제1 전극을 통해 제1 전원을 인가받는 적어도 하나의 제1 전원 셀 및 제2 전극을 통해 제2 전원을 인가받는 적어도 하나의 제2 전원 셀을 포함하고, 적어도 하나의 제1 전원 셀에서 제1 전극의 제1 평면 형상은 적어도 하나의 제2 전원 셀에서 제2 전극의 제2 평면 형상과 다르다.

Description

발광 소자{Light emitting device}
실시 예는 발광 소자에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 발광 다이오드(LED:Light Emitting Diode) 같은 발광 소자가 개발되었다.
이러한 LED는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율 및 고출력 칩 및 패키징 기술에 의한 고휘도의 구현이다.
기존의 발광 소자의 경우 균일한 조도와 높은 신뢰성을 가질 것이 요구되고 있다.
실시 예는 개선된 신뢰성을 갖고 우수한 발광 균일도를 갖는 발광 소자를 제공한다.
실시 예에 의한 발광 소자는 기판; 상기 기판 위에 서로 이격되어 배치된 복수의 발광 셀; 및 이웃하는 발광 셀을 서로 전기적으로 연결하는 연결 배선을 포함하고, 상기 복수의 발광 셀 각각은 상기 기판 위에 순차적으로 배치된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물; 및 상기 제1 및 제2 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 포함하고, 상기 복수의 발광 셀은 상기 제1 전극을 통해 제1 전원을 인가받는 적어도 하나의 제1 전원 셀; 및 상기 제2 전극을 통해 제2 전원을 인가받는 적어도 하나의 제2 전원 셀을 포함하고, 상기 적어도 하나의 제1 전원 셀에서 상기 제1 전극의 제1 평면 형상은 상기 적어도 하나의 제2 전원 셀에서 상기 제2 전극의 제2 평면 형상과 다를 수 있다.
예를 들어, 상기 발광 소자는 상기 연결 배선과 상기 이웃하는 발광 셀 사이에 배치되어, 상기 연결 배선과 상기 이웃하는 발광 셀을 전기적으로 절연시키는 제1 절연층을 더 포함할 수 있다.
예를 들어, 상기 발광 소자는 상기 제1 전극과 전기적으로 연결된 제1 본딩패드; 상기 제2 전극과 전기적으로 연결된 제2 본딩패드; 및 상기 제1 본딩패드와 상기 제2 전극 사이에 배치되어, 상기 제1 본딩패드와 상기 제2 전극을 전기적으로 절연시키는 제2 절연층을 더 포함할 수 있다.
예를 들어, 상기 제1 전극은 상기 제2 절연층과, 상기 제2 반도체층 및 상기 활성층을 관통하는 복수의 제1 관통홀을 통해 상기 제1 본딩패드와 연결되고, 상기 제2 전극은 상기 제2 절연층을 관통하는 복수의 제2 관통홀을 통해 상기 제2 본딩패드와 연결될 수 있다.
예를 들어, 상기 제1 평면 형상은 상기 복수의 제1 관통홀이 배열된 평면 모습, 상기 복수의 제1 관통홀의 개수, 상기 복수의 제1 관통홀의 평면 형상, 상기 복수의 제1 관통홀이 서로 이격된 거리 또는 상기 복수의 제1 관통홀 각각의 평면 크기 중 적어도 하나를 포함하고, 상기 제2 평면 형상은 상기 복수의 제2 관통홀이 배열된 평면 모습, 상기 복수의 제2 관통홀의 개수, 상기 복수의 제2 관통홀 각각의 평면 형상, 상기 복수의 제2 관통홀이 서로 이격된 거리 또는 상기 복수의 제2 관통홀 각각의 평면 크기 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 제1 평면 형상에서 상기 복수의 제1 관통홀의 개수와 상기 제2 평면 형상에서 상기 복수의 제2 관통홀의 개수는 서로 다르거나 동일할 수 있다.
예를 들어, 상기 제1 평면 형상에서 상기 복수의 제1 관통홀은 상기 발광 구조물의 두께 방향과 교차하는 제1 방향 또는 제2 방향 중 적어도 한 방향으로 배열될 수 있다. 상기 복수의 제1 관통홀은 일정한 간격으로 배열될 수 있다.
예를 들어, 상기 제2 평면 형상에서 상기 복수의 제2 관통홀은 상기 발광 구조물의 두께 방향과 교차하는 제1 방향 또는 제2 방향 중 적어도 한 방향으로 배열될 수 있다. 상기 복수의 제2 관통홀은 일정한 간격으로 배열될 수 있다.
예를 들어, 상기 적어도 하나의 제1 전원 셀을 제외한 상기 복수의 발광 셀 각각은 상기 발광 구조물에서 상기 제1 반도체층을 노출하는 적어도 하나의 콘텍홀을 더 포함하고, 상기 연결 배선은 상기 이웃하는 발광 셀 중 하나의 상기 제2 반도체층과 전기적으로 연결되고 상기 이웃하는 발광 셀 중 다른 하나의 상기 적어도 하나의 콘텍홀을 통해 상기 제1 반도체층과 전기적으로 연결될 수 있다.
예를 들어, 상기 적어도 하나의 콘택홀은 상기 발광 구조물의 두께 방향과 교차하는 방향으로 서로 이격되어 나란히 배치된 복수의 콘텍홀을 포함할 수 있다.
예를 들어, 상기 연결 배선은 상기 제1 절연층에 의해 상기 이웃하는 발광 셀 중 하나의 상기 발광 구조물의 측부와 전기적으로 이격되고, 상기 이웃하는 발광 셀 중 하나의 상기 제2 전극과 전기적으로 연결된 연결 바디; 및 상기 연결 바디로부터 연장되어 상기 이웃하는 발광 셀 중 다른 하나에 포함되는 상기 복수의 콘텍홀을 통해 상기 제1 반도체층과 전기적으로 연결된 복수의 연결 가지를 포함할 수 있다.
예를 들어, 상기 복수의 연결 가지는 상기 연결 바디로부터 상기 두께 방향과 교차하는 제1 방향으로 연장되고, 상기 제1 방향 및 상기 두께 방향과 각각 교차하는 제2 방향으로 서로 이격되어 배치된 복수의 제1 연결 가지를 포함할 수 있다.
또는, 예를 들어, 상기 복수의 연결 가지는 상기 연결 바디로부터 상기 두께 방향과 교차하는 제2 방향으로 연장되어 배치된 적어도 하나의 제2 연결 가지; 및 상기 적어도 하나의 제2 연결 가지로부터 상기 두께 방향 및 상기 제2 방향과 각각 교차하는 제1 방향으로 연장되어 배치된 적어도 하나의 제3 연결 가지를 포함할 수 있다.
예를 들어, 상기 복수의 연결 가지 각각은 스트립 평면 형상을 가질 수 있다.
예를 들어, 상기 복수의 제2 관통홀은 상기 복수의 연결 가지 사이에서 상기 제1 방향으로 배열될 수 있다.
예를 들어, 상기 복수의 연결 가지는 상기 두께 방향으로 상기 제2 본딩패드와 중첩되어 배치되거나 중첩되지 않고 배치될 수 있다.
예를 들어, 상기 복수의 연결 가지는 상기 적어도 하나의 제2 전원 셀의 가장 자리에 배치될 수 있다.
다른 실시 예에 의한 발광 소자는, 기판; 상기 기판 위에 서로 이격되어 배치된 복수의 발광 셀; 및 이웃하는 발광 셀을 서로 전기적으로 연결하는 연결 배선을 포함하고. 상기 복수의 발광 셀 각각은 상기 기판 위에 순차적으로 배치된 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 발광 구조물; 및 상기 n형 및 p형 반도체층에 각각 전기적으로 연결된 n형 및 p형 전극을 포함하고, 상기 복수의 발광 셀은 상기 n형 전극과 연결된 n형 본딩패드를 통해 음의 전압을 인가받는 적어도 하나의 음 전원 셀; 및 상기 p형 전극과 연결된 p형 본딩패드를 통해 양의 전압을 인가받는 적어도 하나의 양 전원 셀을 포함하고, 상기 적어도 하나의 양 전원 셀은 상기 p형 반도체층과 상기 활성층을 관통하여 상기 n형 반도체층을 노출하는 적어도 하나의 콘텍홀을 더 포함하고, 상기 연결 배선은 상기 적어도 하나의 콘텍홀을 통해 상기 n형 반도체층과 전기적으로 연결되고, 상기 적어도 하나의 콘텍홀은 상기 p형 본딩패드와 상기 발광 구조물의 두께 방향으로 중첩되지 않고 배치될 수 있다.
실시 예에 따른 발광 소자는 우수한 발광 균일도와 개선된 신뢰도를 갖는다.
도 1은 일 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 A-A'선을 따라 절취한 단면도를 나타낸다.
도 3은 도 1에 도시된 B-B'선을 따라 절취한 단면도를 나타낸다.
도 4는 도 2에 도시된 'F1' 부분의 다른 실시 예의 확대 단면도를 나타낸다.
도 5는 다른 실시 예에 의한 발광 소자의 평면도를 나타낸다.
도 6은 도 1 및 도 5에 도시된 발광 소자에 포함되는 제n 연결 배선의 일 실시 예에 의한 평면도를 나타낸다.
도 7은 도 1 및 도 5에 도시된 발광 소자에 포함되는 제n 연결 배선의 다른 실시 예에 의한 평면도를 나타낸다.
도 8은 도 1에 도시된 C-C'선을 따라 절개한 단면도를 나타낸다.
도 9는 도 5에 도시된 D-D'선을 따라 절개한 단면도를 나타낸다.
도 10은 도 1 및 도 5에 도시된 발광 소자의 회로도를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시 예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 편의상 실시 예에 의한 발광 소자(100A, 100B)를 데카르트 좌표계를 이용하여 설명하지만, 다른 좌표계에 의해서도 설명될 수 있음은 물론이다.
도 1은 일 실시 예에 의한 발광 소자(100A)의 평면도를 나타내고, 도 2는 도 1에 도시된 A-A'선을 따라 절취한 단면도를 나타내고, 도 3은 도 1에 도시된 B-B'선을 따라 절취한 단면도를 나타내고, 도 4는 도 2에 도시된 'F1' 부분의 다른 실시 예(F2)의 확대 단면도를 나타낸다.
도 1 내지 도 4를 참조하면, 발광 소자(100A)는 기판(110), 발광 구조물(120), 제1 전극(132A, 132B), 제2 전극(130), 제1 및 제2 절연층(또는, 패시베이션(passivation)층)(142, 144), 제1 및 제2 본딩패드(152, 156A), 연결패드(154), 제1 내지 제N 연결 배선(160-1 ~ 160-N)(여기서, N은 2 이상의 양의 정수)을 포함한다.
이해를 돕기 위해, 도 1에서 제1 및 제2 본딩패드(152, 156A)와 연결패드(154)는 투명으로 처리하였으며, 발광 구조물(120)과, 제1 전극(132A, 132B), 제2 전극(130)이 배치된 모습을 나타내기 위해, 도 1에서 제1 및 제2 절연층(142, 144)의 도시는 생략되었다.
기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 또한, 기판(110)은 투광성을 갖는 물질로 이루어질 수도 있으며, 발광 소자(100A)의 전체 질화물 발광 구조물(120)의 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breading) 공정을 통해 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다. 예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs, Ge 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면은 요철 패턴 형상 예를 들어, PSS(Patterned Sapphire Substrate)(112)를 가질 수 있다.
또한, 비록 도시되지는 않았지만, 기판(110)과 발광 구조물(120) 사이에 버퍼층이 더 배치될 수도 있다. 버퍼층은 Ⅲ-Ⅴ족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 버퍼층은 기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이를 줄여주는 역할을 한다. 예를 들어, 버퍼층은 AlN을 포함하거나 언 도프드(undoped) 질화물을 포함할 수 있으나, 이에 한정되지는 않는다. 버퍼층은 기판(110)의 종류와 발광 구조물(120)의 종류에 따라 생략될 수도 있다.
이하, 설명의 편의상 발광 셀(또는, 발광 영역)의 개수(M)는 9인 것으로 가정하지만, 실시예는 이에 국한되지 않으며 발광 셀이 9개보다 많거나 적은 경우에도 실시 예는 동일하게 적용될 수 있다. 여기서, M은 1 이상의 양의 정수로서 N+1일 수 있다.
복수의 발광 셀은 기판(110) 위에 서로 이격되어 배치될 수 있다. 도 1에 도시된 바와 같이 복수의 발광 셀(P1 내지 P9)은 발광 구조물(120)의 두께 방향(예를 들어, x축 방향)으로 서로 이격될 수 있다.
먼저, 복수의 발광 영역(P1 내지 P9)을 순서대로 제1 발광 영역 내지 제9 발광 영역이라 한다. 즉, 제1 본딩패드(152)는 제1 발광 영역(P1)에 위치하고, 제2 본딩패드(156)는 제9 발광 영역(P9)에 위치할 수 있지만, 실시 예는 이에 국한되지 않는다. 만일, 제1 반도체층(122)이 n형 반도체층일 경우 제1 본딩패드(152)는 n형 본딩패드이고, 제2 반도체층(126)이 p형 반도체층일 경우 제2 본딩패드(154A)는 p형 본딩패드일 수 있다.
제1 내지 제9 발광 셀은 기판(110)의 제1 내지 제9 발광 영역에 각각 배치된다. 즉, 제1 발광 셀은 기판(110)의 제1 발광 영역(P1)에 배치되고, 제2 발광 셀은 기판(110)의 제2 발광 영역(P2)에 배치되고, 제3 발광 셀은 기판(110)의 제3 발광 영역(P3)에 배치되고, 제4 발광 셀은 기판(110)의 제4 발광 영역(P4)에 배치되고, 제5 발광 셀은 기판(110)의 제5 발광 영역(P5)에 배치되고, 제6 발광 셀은 기판(110)의 제6 발광 영역(P6)에 배치되고, 제7 발광 셀은 기판(110)의 제7 발광 영역(P7)에 배치되고, 제8 발광 셀은 기판(110)의 제8 발광 영역(P8)에 배치되고, 제9 발광 셀은 기판(110)의 제9 발광 영역(P9)에 배치된다. 이와 같이, 제m 발광 셀(1 ≤ m ≤ M)은 기판(110)의 제m 발광 영역(Pm)에 배치된다. 이하, 설명의 편의상 제m 발광 셀을 'Pm'이라 칭한다.
제1 내지 제M 발광 셀(P1 ~ PM) 각각은 기판(110) 위에 배치된 발광 구조물(120), 제1 전극(132A 또는 132B) 및 제2 전극(130)을 포함할 수 있다. 하나의 발광 셀을 이루는 발광 구조물(120)은 경계 영역(S)에 의하여 다른 발광 셀의 발광 구조물(120)과 구분될 수 있다. 경계 영역(S)은 제1 내지 제M 발광 셀(P1 내지 PM) 각각의 둘레에 위치하는 영역일 수 있으며, 기판(110)일 수 있다.
복수의 제1 내지 제M 발광 셀(P1 내지 PM) 각각의 면적은 동일할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 다른 실시 예에 의하면, 복수의 제1 내지 제M 발광 셀(P1 내지 PM) 각각의 면적은 서로 다를 수도 있다. 또 다른 실시 예에 의하면, 복수의 제1 내지 제M 발광 셀(P1 내지 PM)의 일부의 면적은 서로 동일하고 타부의 면적은 서로 다를 수 있다.
각 발광 셀(P1 ~ PM)의 발광 구조물(120)은 기판(110)의 상부에 순차적으로 배치된 제1 반도체층(122), 활성층(124) 및 제2 반도체층(126)을 포함할 수 있다.
제1 반도체층(122)은 기판(110)과 활성층(124) 사이에 배치되며, 반도체 화합물을 포함할 수 있으며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상을 포함할 수 있다. 제1 반도체층(122)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 반도체층(122)은 단층 또는 다층 구조를 가질 수 있으며, 이에 대해 한정하지는 않는다.
활성층(124)은 제1 반도체층(122)과 제2 반도체층(126) 사이에 배치되며, 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(124)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조를 가질 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 이루어질 수 있다.
제2 반도체층(126)은 활성층(124)의 상부에 배치되며, 반도체 화합물을 포함할 수 있다. 제2 반도체층(126)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 예를 들어 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상을 포함할 수 있다.
제2 반도체층(126)은 제2 도전형 반도체층일 수 있으며, 제2 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 반도체층(126)은 단층 또는 다층 구조를 가질 수 있으며, 이에 대해 한정하지는 않는다.
제1 반도체층(122)은 n형 반도체층이고 제2 반도체층(126)은 p형 반도체층으로 구현되거나, 제1 반도체층(122)은 p형 반도체층이고 제2 반도체층(126)은 n형 반도체층으로 구현될 수 있다. 이에 따라 발광 구조물(120)은 n-p 접합, p-n 접합, n-p-n 접합, 및 p-n-p 접합 구조 중 적어도 하나를 포함할 수 있다.
이하, 제1 반도체층(122)은 n형 반도체층이고, 제2 반도체층(126)은 p형 반도체층이라고 가정하여 설명하지만, 실시예는 이에 국한되지 않는다. 즉, 제1 반도체층(122)이 p형 반도체층이고, 제2 반도체층(126)이 n형 반도체층인 경우에도 본 실시예는 적용될 수 있다.
각 발광 셀(P1 ~ PM)에서, 제1 전극(132A, 132B)은 제1 반도체층(122) 위에 배치되어, 제1 반도체층(122)과 전기적으로 연결될 수 있다. 만일, 제1 반도체층(122)이 n형 반도체층일 경우 제1 전극(132A, 132B)은 n형 전극일 수 있다. 예를 들어, 도 2를 참조하면 제1 발광 셀(P1)에서 제1 전극(132A)은 제1 반도체층(122) 위에 배치되고, 도 4를 참조하면 제2 발광 셀(P2)에서 제1 전극(132B)은 제1 반도체층(122) 위에 배치될 수 있다. 제1 전극(132A, 132B)을 제1 반도체층(122) 위에 배치하기 위해, 발광 구조물(120)의 제1 반도체층(122) 일부가 노출될 수 있다. 즉, 제2 반도체층(126), 활성층(124) 및 제1 반도체층(122)의 일부를 메사 식각(mesa etching)하여 제1 반도체층(122)의 일부를 노출하는 콘텍홀(CH)이 형성될 수 있다. 이때, 제1 반도체층(122)의 노출면은 활성층(124)의 하면보다 낮게 위치할 수 있다.
또는, 각 발광 셀(P2 ~ PM)에서 제1 전극(132B)이 제1 반도체층(122) 위에 별개로 마련되는 대신에, 제i 발광 셀(Pi, 2 ≤ i ≤ M)의 제1 전극(132B)은 제i-1 연결 배선(160-i-1)과 일체로 이루어질 수도 있다. 예를 들어, 도 4에 예시된 바와 같이 제3 발광 셀(P3)의 제1 전극(132B)은 제2 연결 배선(160-2)과 별개로 이루어질 수도 있고, 도 2에 예시된 바와 같이 제3 발광 셀(P3)의 제1 전극은 제1 연결 배선(160-2)과 일체로 이루어질 수도 있다.
각 발광 셀(P1 ~ PM)에서, 제2 전극(130)은 제2 반도체층(126) 위에 배치되어, 제2 반도체층(126)과 전기적으로 연결될 수 있다. 만일, 제2 반도체층(126)이 p형 반도체층일 경우 제2 전극(130)은 p형 전극일 수 있다. 예를 들어, 도 2를 참조하면, 제1, 2 및 제3 발광 셀(P1, P2, P3) 각각에서 제2 전극(130)은 제2 반도체층(124) 위에 배치되어 있다.
또는, 각 발광 셀(P1 ~ PM-1)에서 제2 전극(130)이 제2 반도체층(126) 위에 별개로 마련되는 대신에, 도시된 바와 달리 제j 발광 셀(Pi, 1 ≤ j ≤ M-1)의 제2 전극(130)은 제j 연결 배선(160-j)과 일체로 이루어질 수도 있다.
각 발광 셀(P1 ~ PM)에서 제1 전극(132A, 132B) 및 제2 전극(130) 각각은 접착층(미도시), 반사층(미도시), 배리어층(미도시) 또는 본딩층(미도시) 중 적어도 하나가 순차적으로 적층된 구조를 가질 수 있다. 제1 전극(132A, 132B)의 접착층은 제1 반도체층(122)과 오믹 접촉하는 물질을 포함하고, 제2 전극(130)의 접착층은 제2 반도체층(126)과 오믹 접촉하는 물질을 포함할 수 있다. 예를 들어, 접착층은 Cr, Rd 및 Ti 중 적어도 하나의 재료로, 단층 또는 다층 구조로 형성될 수 있다.
배리어층은 접착층 위에 배치되며, Ni, Cr, Ti 및 Pt 중 적어도 하나를 포함하는 재료로, 단층 또는 다층으로 형성될 수 있다. 예를 들어, 배리어층은 Cr과 Pt의 합금으로 이루어질 수 있다.
또한, 배리어층과 접착층 사이에 개재되는 반사층은 Ag 등으로 이루어질 수 있다. 본딩층은 배리어층의 위에 배치되며, Au을 포함할 수 있다.
한편, 제1 본딩패드(152)는 제1 전원(예를 들어 (-)의 전압)을 제공받는 패드로서, 와이어(미도시)가 본딩되는 패드일 수 있다. 도 1 및 도 2를 참조하면 제1 본딩패드(152)는 제1 내지 제M 발광 셀(P1 내지 PM) 중 어느 하나의 발광 셀(예컨대, P1)의 제1 반도체층(122)과 제1 전극(132A)을 통해 전기적으로 접촉할 수 있다. 이하, 제1 내지 제M 발광 셀 중에서 제1 전원을 인가받는 발광 셀을 '제1 전원 셀'(또는 '음의 전원 셀')이라 한다.
또한, 제2 본딩패드(156A)는 제2 전원(예를 들어 (+)의 전압)을 제공받는 패드로서, 와이어(미도시)가 본딩되는 패드일 수 있다. 도 1 및 도 3을 참조하면 제2 본딩패드(156A)는 제1 내지 제M 발광 셀(P1 내지 PM) 중 다른 하나의 발광 셀(예컨대, P9)의 제2 반도체층(126)과 제2 전극(130)을 통해 전기적으로 접촉할 수 있다. 이하, 제1 내지 제M 발광 셀 중에서 제2 전원을 인가받는 발광 셀을 '제2 전원 셀'(또는, '양의 전원 셀')이라 한다.
도 1 내지 도 4의 경우 제1 및 제2 전원 셀 각각은 한 개인 것으로 예시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 제2 내지 제8 발광 셀 중 어느 것이라도 P1과 같은 구조를 갖는다면 제1 전원 셀이 될 수도 있고 P9와 같은 구조를 갖는다면 제2 전원 셀이 될 수 있다.
또한, 연결패드(154)는 제1 내지 제M 발광 셀 중에서, 제1 및 제2 전원 셀(P1, P9)을 제외한 발광 셀에 포함되는 패드를 의미할 수 있다. 연결패드(154)는 해당하는 발광 셀의 발광 구조물(120) 위에 배치되며, 경우에 따라 생략될 수 있다. 만일, 제2 내지 제8 발광 셀(P2 내지 P8) 중 적어도 하나가 제1 전원 셀의 역할을 수행할 경우, 연결 패드(154)는 제1 본딩패드(152)와 같이 제1 반도체층(122)에 전기적으로 연결되도록 배치될 수도 있다. 또는, 제2 내지 제8 발광 셀(P2 내지 P8) 중 적어도 하나가 제2 전원 셀의 역할을 수행할 경우, 연결 패드(154)는 제2 본딩패드(156A)와 같이 제2 반도체층(126)에 전기적으로 연결되도록 배치될 수도 있다.
또한, 비록 도시되지는 않았지만, 제2 전극(130)과 제2 반도체층(126) 사이에 전도층이 더 배치될 수도 있다. 각 전도층은 전반사를 감소시킬 뿐만 아니라 투광성이 좋기 때문에 활성층(124)으로부터 방출되어 제2 반도체층(126)을 거친 빛의 추출 효율을 증가시킬 수 있다. 각 전도층은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminium Zinc Oxide), ATO(Aluminium Tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 적어도 하나 이상을 이용하여 단층 또는 다층으로 구현될 수 있다.
한편, 제1 내지 제N 연결 배선(160-1 ~ 160-N)은 복수의 발광 셀(P1 ~ PM)을 서로 연결하는 역할을 한다. 즉, 제1 내지 제N 연결 배선(160-1 ~ 160-N)은 이웃하는 발광 셀들을 전기적으로 연결하는 역할을 한다. 구체적으로, 제n 연결 배선(160-n)(여기서, 1 ≤ n ≤ N)은 제n 발광 영역(Pn), 제n+1 발광 영역[P(n+1)] 및 그[Pn, P(n+1)] 사이의 경계 영역(S) 상에 위치하여, 이웃하는 제n 발광 셀(Pn)의 제2 전극(130)과 제n+1 발광 셀[P(n+1)]의 제1 전극(132B)을 전기적으로 연결하는 역할을 한다.
예를 들어, 도 2를 참조하면, 제1 연결 배선(160-1, n=1)은 이웃하는 제1 발광 셀(P1)의 제2 전극(130)과 제2 발광 셀(P2)의 제1 전극(132B)을 전기적으로 연결하며, 이를 위해 제1 발광 영역(P1), 제2 발광 영역(P2) 및 그(P1, P2) 사이의 경계 영역(S) 상에 위치할 수 있다.
제1 내지 제N 연결 배선(160-1 ~ 160-N)은 제1 본딩패드(152)가 위치하는 제1 전원 셀인 제1 발광 셀(P1)을 시점으로 하고, 제2 본딩패드(156A)가 위치하는 제2 전원 셀인 제M 발광 영역(PM)을 종점으로 하여 제1 내지 제M 발광 셀들(P1 내지 PM)을 직렬 연결할 수 있다. 그러나, 실시예는 이에 국한되지 않으며, 제1 내지 제M 발광 셀(P1 ~ PM) 중 적어도 일부가 연결 배선에 의해 전기적으로 서로 병렬로 연결될 수도 있다.
제1 내지 제N 연결 배선(160-1 ~ 160-N) 각각은 제1 전극(132B) 및 제2 전극(130) 각각과 동일하거나 서로 다른 물질로 이루어질 수 있다. 만일, 제1 내지 제N 연결 배선(160-1 ~ 160-N)이 제1 전극(132B) 및 제2 전극(130)과 동일한 물질로 이루어질 경우 연결 배선은 제1 전극(132B) 또는 제2 전극(130)과 일체형으로 이루어질 수도 있다. 도 2 및 도 3의 경우, 제1 전극(132B) 및 해당하는 연결 배선이 일체형으로 이루어지 경우를 나타낸다. 제1 내지 제N 연결 배선(160-1 ~ 160-N) 각각은 Cr, Rd, Au, Ni, Ti 또는 Pt 중 적어도 하나를 포함할 수 있으나 이에 국한되지 않는다.
한편, 제1 절연층(142)은 제1 내지 제N 연결 배선(160-1 ~ 160-N)과 그 연결 배선에 의해 연결되는 이웃하는 발광 셀들 사이에 배치되어, 이웃하는 발광 셀과 연결 배선을 전기적으로 절연시킨다. 즉, 제1 절연층(142)은 제n 연결 배선(160-n)과 그 배선(160-n)에 의해 연결되는 이웃하는 제n 및 제n+1 발광 셀들[Pn, P(n+1)] 사이에 배치되어, 제n 연결 배선(160-n)과 제n 발광 셀(Pn)을 전기적으로 절연시키고, 제n 연결 배선(160-n)과 제n+1 발광 셀[P(n+1)]을 전기적으로 절연시킨다. 예를 들어, 도 2를 참조하면, 제1 절연층(142)은 제2 연결 배선(160-2)에 의해 연결되는 이웃하는 제2 및 제3 발광 셀(P2, P3) 사이에 배치되어, 제2 연결 배선(160-2)과 제2 및 제3 발광 셀들(P2, P3) 각각을 전기적으로 절연시킨다.
또한, 제2 절연층(144)은 경계 영역(S), 연결 배선(160-1 내지 160-N), 제1 절연층(142), 발광 구조물(120), 제1 전극(132B) 및 제2 전극(130)을 덮도록 배치된다. 이때, 제2 절연층(144)은 도 2에 도시된 바와 같이 제1 전원 셀(P1)에서 제1 전극(132A)을 노출시키고, 도 3에 도시된 바와 같이 제2 전원 셀(P9)에서 제2 전극(130)을 노출시키도록 배치될 수 있다.
제2 절연층(144)은 제1 전원 셀(P1)에서 제1 본딩패드(152)와 제2 전극(130)을 전기적으로 절연시키고, 제2 전원 셀(P9)에서 제2 본딩패드(156A)와 제1 전극(132B) 또는 제8 연결 배선(160-8A)을 전기적으로 절연시킬 수 있다.
제1 및 제2 절연층(142, 144) 각각은 투광성 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수도 있고, 분산 브래그 반사층(DBR:Distribute Bragg Reflector)로 형성될 수도 있으나, 실시 예는 이에 국한되지 않는다.
실시 예에 의하면, 제1 전원 셀(P1)에서 제1 전극(132A)은 복수의 제1 관통홀(TH1)을 통해 제1 본딩패드(152)와 전기적으로 연결될 수 있다. 제1 관통홀(TH1)은 제2 절연층(144)과, 제2 반도체층(126) 및 활성층(124)을 관통하여 제1 전극(132A)을 노출시킨다.
또한, 제2 전원 셀(P9)에서 제2 전극(130)은 복수의 제2 관통홀(TH21)을 통해 제2 본딩패드(156A)와 전기적으로 연결될 수 있다. 제2 관통홀(TH21)은 제2 절연층(144)을 관통하여 제2 전극(130)을 노출시킨다.
한편, 제1 전원 셀(P1)에서 제1 전극(132A)의 평면 형상(이하, '제1 평면 형상'이라 한다)은 제2 전원 셀(P9)에서 제2 전극(130)의 평면 형상(이하, '제2 평면 형상'이라 한다)과 서로 동일하지 않고 다를 수 있다.
예를 들어, 제1 평면 형상은 복수의 제1 관통홀(TH1)이 배열된 평면 모습, 복수의 제1 관통홀(TH1)의 개수, 복수의 제1 관통홀(TH1) 각각의 평면 형상, 복수의 제1 관통홀(TH1)이 서로 이격된 거리 또는 복수의 제1 관통홀(TH1) 각각의 크기 중 적어도 하나를 포함할 수 있다. 또한, 제2 평면 형상은 복수의 제2 관통홀(TH21)이 배열된 평면 모습, 복수의 제2 관통홀(TH21)의 개수, 복수의 제2 관통홀(TH21) 각각의 평면 형상, 복수의 제2 관통홀(TH21)이 서로 이격된 거리 또는 복수의 제2 관통홀(TH21) 각각의 평면 크기 중 적어도 하나를 포함할 수 있다.
전술한 제1 평면 형상에 포함된 특징 중 적어도 하나가 제2 평면 형상에 포함된 특징 중 적어도 하나와 다를 경우, 제1 평면 형상과 제2 평면 형상은 다르다고 할 수 있다. 예를 들어, 제1 및 제2 평면 형상에 각각 포함된 제1 및 제2 관통홀(TH1, TH21)의 개수와 평면 형상과 배열된 평면 모습이 서로 동일하다고 하더라고, 제1 및 제2 관통홀(TH1, TH21)의 크기 또는 상호 이격된 거리가 다를 경우, 제1 및 제2 평면 형상은 다르다고 할 수 있다.
예를 들어, 제1 평면 형상에서 복수의 제1 관통홀(TH1)의 개수와 제2 평면 형상에서 복수의 제2 관통홀(TH21)의 개수는 서로 다를 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 제1 관통홀(TH1)의 개수는 6개이고 제2 관통홀(TH21)의 개수는 3개일 수 있으나, 실시 예는 이에 국한되지 않는다.
또는, 제1 평면 형상에서 복수의 제1 관통홀(TH1)의 개수와 제2 평면 형상에서 복수의 제2 관통홀(TH21)의 개수는 서로 동일할 수도 있다.
또한, 제1 평면 형상에서 복수의 제1 관통홀(TH1)은 발광 구조물(120)의 두께 방향(예를 들어, x축 방향)과 교차하는 제1 방향 또는 제2 방향 중 적어도 한 방향으로 배열될 수 있다. 여기서, 제1 및 제2 방향은 x축 방향과 직교하는 y축 및 z축 방향을 각각 의미할 수 있다. 예를 들어, 도 1에 예시된 바와 같이, 제1 평면 형상은 제1 관통홀(TH1)이 y축 방향으로 3개가 배열되고, z축 방향으로 2개가 배열된 평면 모습을 가질 수 있다.
또한, 도 1에 도시된 바와 같이 제1 관통홀(TH1)이 제1 방향으로 배열된 개수와 제2 방향으로 배열된 개수는 서로 다를 수도 있고, 도 1에 도시된 바와 달리 제1 관통홀(TH1)이 제1 방향으로 배열된 개수와 제2 방향으로 배열된 개수는 서로 동일할 수도 있다. 즉, 다른 실시 예에 의하면, 제1 관통홀(TH1)은 y축과 z축 방향으로 각각 3개 이상씩 배열될 수도 있다.
또한, 제1 평면 형상에서, 복수의 제1 관통홀(TH1)이 배열된 간격은 일정할 수도 있고 서로 다를 수도 있다.
또한, 제2 평면 형상에서 복수의 제2 관통홀(TH21)은 제1 방향 또는 제2 방향 중 적어도 한 방향으로 배열될 수도 있다. 예를 들어, 도 1에 도시된 바와 같이 제2 관통홀(TH21)은 제1 방향인 y축 방향으로만 배열될 수 있으나, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 제1 관통홀(TH1)이 배치된 평면 모습과 유사하게, 제2 관통홀(TH21)은 제1 방향뿐만 아니라 제2 방향으로도 배열될 수 있다.
또한, 복수의 제2 관통홀(TH21)이 배열된 간격은 일정할 수도 있고 불규칙할 수도 있다.
또한, 도 1의 경우 제1 및 제2 관통홀(TH1, TH21) 각각의 평면 형상은 원형인 것으로 예시되어 있지만, 실시 예는 이에 국한되지 않는다. 예를 들어, 제1 및 제2 관통홀(TH1, TH21) 각각의 평면 형상은 타원형일 수도 있고 다각형 일수도 있다.
전술한 바와 같이, 실시 예에 의한 발광 소자(100A)의 제1 평면 형상과 제2 평면 형상을 서로 동일하게 하지 않고 다르게 구현함으로써, 발광 소자(100A)의 발광의 균일도가 개선될 수 있다. 즉, 도 1에 도시된 바와 같이, 제2 전원 셀(P9)에서 복수의 제2 관통홀(TH21)은 단일 라인 형태로 배열된 반면, 제1 전원 셀(P1)에서 복수의 제1 관통홀(TH1)은 복수의 라인 형태로 제1 방향과 제2 방향으로 배치되어 있으므로, 발광 소자(100A)의 발광 균일도가 개선되어 우수해질 수 있다.
도 5는 다른 실시 예에 의한 발광 소자(100B)의 평면도를 나타낸다.
제2 전원 셀(P9)의 모습이 다름을 제외하면, 도 5에 도시된 발광 소자(100B)는 도 1에 도시된 발광 소자(100A)와 동일하므로 중복되는 설명을 생략하고 다른 부분에 대해서만 설명한다.
또한, 콘텍홀(CH)은 발광 구조물(120)에서 제1 반도체층을 노출시키는 홀을 의미한다. 발광 구조물(120)에서 제2 반도체층(126)과 활성층(124)과 제1 반도체층(122)의 일부를 메사식각함으로써, 제1 반도체층(122)을 노출시키는 콘텍홀(CH)을 형성할 수 있다.
제1 내지 제N 연결 배선(160-1 내지 160-N) 각각은 이웃하는 발광 셀 중 하나의 제2 반도체층(126)과 전기적으로 연결되고, 이웃하는 발광 소자 중 다른 하나의 콘텍홀(CH)을 통해 제1 반도체층(122)과 전기적으로 연결될 수 있다. 즉, 제n 연결 배선(160-n)은 이웃하는 발광 셀(Pn, P(n+1)) 중 하나의 제n 발광 셀(Pn)의 제2 반도체층(126)과 제2 전극(130)을 통해서 전기적으로 연결되고, 이웃하는 발광 셀(Pn, P(n+1)) 중 다른 하나의 제n+1 발광 셀(P(n+1))의 콘택홀(CH)에 의해 노출되는 제1 반도체층(122)과 전기적으로 연결될 수 있다.
도 1 내지 도 5의 경우, 제1 전원 셀(P1)을 제외한 복수의 발광 셀(P2 내지 P9) 각각이 2개의 콘텍홀(CH)을 포함하는 것으로 도시되어 있으나, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면 제2 내지 제9 발광 셀(P2 내지 P9) 각각은 하나의 콘텍홀 또는 3개 이상의 콘텍홀(CH)을 포함할 수도 있다.
또한, 복수의 콘택홀(CH)은 발광 구조물(120)의 두께 방향인 x축 방향과 교차하는 방향(예를 들어, z축 방향)으로 서로 이격되어 나란히 배치될 수 있다.
도 6은 도 1 및 도 5에 도시된 발광 소자(100A, 100B)에 포함되는 제n 연결 배선(160-n)의 일 실시 예(160A)에 의한 평면도를 나타내고, 도 7은 도 1 및 도 5에 도시된 발광 소자(100A, 100B)에 포함되는 제n 연결 배선(160-n)의 다른 실시 예(160B)에 의한 평면도를 나타낸다.
도 1 및 도 5에 도시된 제1 내지 제7 연결 배선(160-1 내지 160-7)과, 도 1에 도시된 제8 연결 배선(160-8A)은 도 6에 도시된 바와 같은 평면 형상을 가질 수 있고, 도 5에 도시된 제8 연결 배선(160-8B)은 도 7에 도시된 바와 같은 평면 형상을 가질 수 있으나, 실시 예는 이에 국한되지 않는다. 즉, 도 1 및 도 5에 도시된 제1 내지 제7 연결 배선(160-1 내지 160-7)과, 도 1에 도시된 제8 연결 배선(160-8A)도 도 7에 도시된 바와 같은 평면 형상을 가질 수 있음은 물론이다.
도 6 및 도 7을 참조하면, 연결 배선(160A, 160B)은 연결 바디(162) 및 복수의 연결 가지[(164-11, 164-12) 또는 (164-2, 164-31, 164-32)]를 포함할 수 있다.
제n 연결 바디(162)는 제1 절연층(142)에 의해 이웃하는 발광 셀(Pn, P(n+1)) 중 하나(Pn)의 발광 구조물(120)의 측부와 전기적으로 이격되고, 이웃하는 발광 셀(Pn, P(n+1)) 중 하나(Pn)의 제2 전극(130)과 전기적으로 연결되는 부분이다.
또한, 복수의 연결 가지[(164-11, 164-12) 또는 (164-2, 164-31, 164-32)]는 연결 바디(162)로부터 연장되어 이웃하는 발광 셀(Pn, P(n+1)) 중 다른 하나[P(n+1)]에 포함되는 복수의 콘텍홀(CH)을 통해 제1 반도체층(122)과 전기적으로 연결되는 부분이다.
일 실시 예에 의하면, 도 6에 예시된 바와 같이, 복수의 연결 가지는 제1 연결 가지(164-11, 164-12)를 포함할 수 있다. 제1 연결 가지(164-11, 164-12)는 연결 바디(162)로부터 두께 방향(예를 들어, x축 방향)과 교차하는 제1 방향(예를 들어, y축 방향)으로 연장되고, 제1 방향 및 두께 방향과 각각 교차하는 제2 방향(예를 들어, z축 방향)으로 서로 이격되어 배치될 수 있다. 이때, 제1 연결 가지(164-11, 164-12)는 연결 바디(162)의 중간 지점으로부터 제1 방향으로 연장될 수 있다. 예를 들어, 제1-1 연결 가지(164-11)는 연결 바디(162)의 최상단으로부터 z축 방향의 전체 길이(ZT) 중 1/3 상측 지점(Z1)에서 제1 방향으로 연장되고, 제1-2 연결 가지(164-12)는 연결 바디(162)의 최하단으로부터 전체 길이(ZT) 중 1/3 하측 지점(Z2)에서 제1 방향으로 연장될 수 있다. 본 실시 예에서는 상측 지점(Z1)과 하측 지점(Z2)이 z축 방향의 전체 길이(ZT)의 1/3 지점에 있는 것으로 설명하였으나, 1/4 내지 1/3 위치에 있을 수 있으며, 이에 국한되지 않는다. 이와 같이 연결 바디(162)의 중간 지점으로부터 제1 연결 가지(164-11, 164-12)가 돌출될 경우 전류 스프레딩이 개선될 수 있다.
또는, 다른 실시 예에 의하면, 도 7에 예시된 바와 같이, 복수의 연결 가지는 제2 연결 가지(164-2) 및 제3 연결 가지(164-31, 164-32)를 포함할 수도 있다. 제2 연결 가지(164-2)는 연결 바디(162)로부터 두께 방향과 교차하는 제2 방향(예를 들어 z축 방향)으로 연장되어 배치될 수 있다. 또한, 제3 연결 가지(164-31, 164-32)는 제2 연결 가지(164-2)로부터 두께 방향 및 제2 방향과 각각 교차하는 제1 방향(예를 들어, y축 방향)으로 연장되어 배치될 수 있다.
또한, 도 6 및 도 7에 도시된 바와 같이 복수의 연결 가지(164-11, 164-12, 164-31, 164-32) 각각은 스트립(strip) 평면 형상을 가질 수 있다. 이때, 도 1에 도시된 바와 같이 제2 전원 셀(P9)에 포함된 복수의 제2 관통홀(TH21)은 복수의 연결 가지(164-11, 164-12) 사이에서 제1 방향(예를 들어, y축 방향)으로 배열될 수 있다. 또한, 도 5에 도시된 바와 같이 제2 전원 셀(P9)에 포함된 복수의 제2 관통홀(TH22)은 복수의 연결 가지(164-31, 164-32) 사이에서 제1 방향과 제2 방향(예를 들어, z축 방향)으로 배열될 수 있다.
도 8은 도 1에 도시된 C-C'선을 따라 절개한 단면도를 나타내고, 도 9는 도 5에 도시된 D-D'선을 따라 절개한 단면도를 나타낸다.
도 8을 참조하면, 복수의 연결 가지(160-8A; 164-11, 164-12)는 두께 방향(예를 들어, x축 방향)으로 제2 본딩패드(156A)와 중첩되어 배치된다.
반면에, 도 9을 참조하면, 복수의 연결 가지(160-8B: 164-31, 164-32)는 두께 방향으로 제2 본딩패드(156B)와 중첩되지 않고, 제2 본딩패드(156B)를 우회하여 배치됨을 알 수 있다. 예를 들어, 도 9에 예시된 바와 같이, 복수의 연결 가지(160-31, 164-32)는 제2 전원 셀(P9)의 가장 자리에 배치될 수 있으나, 실시 예는 이에 국한되지 않는다. 즉, 복수의 연결 가지가 제2 본딩패드(156B)와 발광 구조물(120)의 두께 방향인 x축 방향으로 중첩되지만 않는다면, 실시 예는 복수의 연결 가지가 제2 전원 셀(P9)에서 배치되는 특정한 위치에 국한되지 않는다.
도 1 및 도 8에 도시된 바와 같이, 복수의 연결 가지(160-8A: 164-11, 164-12)가 두께 방향으로 중첩될 경우 콘텍홀(CH)을 형성하기 위한 메사 식각 및 제1 전극(132B)을 형성하기 위한 금속 증착 과정에서 'K1' 부분과 'K2' 부분에 구조적으로 단차가 발생할 수 밖에 없다. 이러한 단차로 인해, 외부의 기계적 힘이나 전기적인 힘에 의한 충격으로 제1 및 제2 절연층(142, 144)이 깨지거나 크랙(crack)이 발생하여 제1 및 제2 절연층(142, 144)에 의해 전기적으로 분리된 부분들이 단락되거나 누설 전류가 발생하면 발광 소자(100A)의 신뢰성이 저하될 수도 있다.
반면에, 도 5 및 도 9에 도시된 바와 같이, 복수의 연결 가지(160-8B: 164-31, 164-32)가 두께 방향인 x축 방향으로 제2 본딩패드(156B)와 중첩되지 않을 경우, 도 8에서와 같이 'K1' 및 'K2' 부분에서 단차가 형성되지 않아 전술한 제반 문제점이 방지되어, 발광 소자(100B)의 신뢰성이 개선될 수 있다. 게다가, 복수의 연결 가지(164-31, 164-32)가 제2 전원 셀(P9)의 가장 자리에 배치될 경우, 제2 관통홀(TH22)이 배치될 영역이 넓어질 수 있다.
도 10은 도 1 및 도 5에 도시된 발광 소자(100A, 100B)의 회로도를 나타낸다.
도 1, 도 5 및 도 10을 참조하면, 발광 소자(100A, 100B)는 공통된 하나의 (-) 단자, 예컨대, 하나의 제1 본딩패드(152)와 공통된 하나의 (+) 단자, 예컨대, 하나의 제2 본딩패드(156A, 156B)을 가질 수 있으나, 실시 예는 이에 국한되지 않는다.
다른 실시 예에 의하면, 제1 본딩패드(152)와 제2 본딩패드(156A, 156B) 사이에서 제2 발광 셀(P2)의 음극과 제8 발광 셀(P8)의 음극 사이의 어느 지점이라도 (-) 단자로 사용될 수도 있다. 예를 들어, 제6 발광 셀(P6)의 음극인 제2 노드(N2) 또는 제3 발광 셀(P3)의 음극인 제3 노드(N3)가 (-) 단자로 사용될 수 있다. 만일, 제2 노드(N2)가 (-) 단자로 사용될 경우, 제6 발광 셀(P6)은 제1 전원 셀(P1)과 같은 제1 평면 형상을 가질 수 있고, 제6 발광 셀(P6)의 연결패드(154)는 제1 본딩패드(152)와 같이 제6 발광 셀(P6)의 제1 반도체층(122)과 전기적으로 연결될 수 있다.
또 다른 실시 에에 의하면, 제1 본딩패드(152)와 제2 본딩패드(156A, 156B) 사이에서 제8 발광 셀(P8)의 양극과 제2 발광 셀(P2)의 양극 사이의 어느 지점이 (+) 단자로 사용될 수도 있다. 예를 들어, 제8 발광 셀(P8)의 양극인 제1 노드(N1), 제5 발광 셀(P5)의 양극인 제2 노드(N2) 또는 제2 발광 셀(P2)의 양극인 제3 노드(N3)가 (+) 단자로 사용될 수 있다. 만일, 제3 노드(N3)가 (+) 단자로 사용될 경우, 제2 발광 셀(P2)은 제2 전원 셀(P9)과 같은 제2 평면 형상을 가질 수 있고, 제2 발광 셀(P2)의 연결패드(154)는 제2 본딩패드(156A, 156B)와 같이 제2 발광 셀(P2)의 제2 반도체층(126)과 전기적으로 연결될 수 있다.
전술한 도 2, 도 3, 도 8 및 도 9에 예시된 발광 소자(100A, 100B)의 제1 내지 제M 발광 셀(P1 ~ PM) 각각은 수평형 구조를 갖는 것으로 예시되었지만, 실시예는 이에 국한되지 않는다. 즉, 제1 내지 제M 발광 셀 각각이 수직형 또는 플립 칩 구조를 가질 경우에도 본 실시예는 적용될 수 있음은 물론이다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또한, 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 장치로 구현될 수 있다.
여기서, 표시 장치는 바텀 커버와, 바텀 커버 상에 배치되는 반사판과, 광을 방출하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
또한, 조명 장치는 기판과 실시 예에 따른 발광 소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 조명 장치는, 램프, 해드 램프, 또는 가로등을 포함할 수 있다.
해드 램프는 기판 상에 배치되는 발광 소자 패키지들을 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A, 100B: 발광 소자 110: 기판
120: 발광 구조물 122: 제1 반도체층
124: 활성층 126: 제2 반도체층
130: 제2 전극 132A, 132B: 제1 전극
142: 제1 절연층 144: 제2 절연층
152: 제1 본딩패드 154: 연결패드
156A, 156B: 제2 본딩패드
160-1 내지 160-8A, 160-8B, 160A, 160B: 연결 배선
162: 연결 바디 164-11, 164-12: 제1 연결 가지
164-2: 제2 연결 가지 164-31, 164-32: 제3 연결 가지
CH: 콘텍홀 N1, N2, N3: 노드
P1 내지 P9: 발광 셀 S: 경계 영역
TH1: 제1 관통홀 TH21, TH22: 제2 관통홀

Claims (20)

  1. 기판;
    상기 기판 위에 서로 이격되어 배치된 복수의 발광 셀; 및
    이웃하는 발광 셀을 서로 전기적으로 연결하는 연결 배선을 포함하고.
    상기 복수의 발광 셀 각각은
    상기 기판 위에 순차적으로 배치된 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물; 및
    상기 제1 및 제2 반도체층에 각각 전기적으로 연결된 제1 및 제2 전극을 포함하고,
    상기 복수의 발광 셀은
    상기 제1 전극을 통해 제1 전원을 인가받는 적어도 하나의 제1 전원 셀; 및
    상기 제2 전극을 통해 제2 전원을 인가받는 적어도 하나의 제2 전원 셀을 포함하고,
    상기 적어도 하나의 제1 전원 셀에서 상기 제1 전극의 제1 평면 형상은 상기 적어도 하나의 제2 전원 셀에서 상기 제2 전극의 제2 평면 형상과 다른 발광 소자.
  2. 제1 항에 있어서, 상기 연결 배선과 상기 이웃하는 발광 셀 사이에 배치되어, 상기 연결 배선과 상기 이웃하는 발광 셀을 전기적으로 절연시키는 제1 절연층을 더 포함하는 발광 소자.
  3. 제2 항에 있어서, 상기 발광 소자는
    상기 제1 전극과 전기적으로 연결된 제1 본딩패드;
    상기 제2 전극과 전기적으로 연결된 제2 본딩패드; 및
    상기 제1 본딩패드와 상기 제2 전극 사이에 배치되어, 상기 제1 본딩패드와 상기 제2 전극을 전기적으로 절연시키는 제2 절연층을 더 포함하는 발광 소자.
  4. 제3 항에 있어서, 상기 제1 전극은 상기 제2 절연층과, 상기 제2 반도체층 및 상기 활성층을 관통하는 복수의 제1 관통홀을 통해 상기 제1 본딩패드와 연결되고,
    상기 제2 전극은 상기 제2 절연층을 관통하는 복수의 제2 관통홀을 통해 상기 제2 본딩패드와 연결된 발광 소자.
  5. 제4 항에 있어서, 상기 제1 평면 형상은 상기 복수의 제1 관통홀이 배열된 평면 모습, 상기 복수의 제1 관통홀의 개수, 상기 복수의 제1 관통홀의 평면 형상, 상기 복수의 제1 관통홀이 서로 이격된 거리 또는 상기 복수의 제1 관통홀 각각의 평면 크기 중 적어도 하나를 포함하고,
    상기 제2 평면 형상은 상기 복수의 제2 관통홀이 배열된 평면 모습, 상기 복수의 제2 관통홀의 개수, 상기 복수의 제2 관통홀 각각의 평면 형상, 상기 복수의 제2 관통홀이 서로 이격된 거리 또는 상기 복수의 제2 관통홀 각각의 평면 크기 중 적어도 하나를 포함하는 발광 소자.
  6. 제5 항에 있어서, 상기 제1 평면 형상에서 상기 복수의 제1 관통홀의 개수와 상기 제2 평면 형상에서 상기 복수의 제2 관통홀의 개수는 서로 다른 발광 소자.
  7. 제5 항에 있어서, 상기 제1 평면 형상에서 상기 복수의 제1 관통홀의 개수와 상기 제2 평면 형상에서 상기 복수의 제2 관통홀의 개수는 서로 동일한 발광 소자.
  8. 제5 항에 있어서, 상기 제1 평면 형상에서 상기 복수의 제1 관통홀은
    상기 발광 구조물의 두께 방향과 교차하는 제1 방향 또는 제2 방향 중 적어도 한 방향으로 배열되고,
    상기 복수의 제1 관통홀은 일정한 간격으로 배열된 발광 소자.
  9. 제5 항에 있어서, 상기 제2 평면 형상에서 상기 복수의 제2 관통홀은
    상기 발광 구조물의 두께 방향과 교차하는 제1 방향 또는 제2 방향 중 적어도 한 방향으로 배열되고,
    상기 복수의 제2 관통홀은 일정한 간격으로 배열된 발광 소자.
  10. 제5 항에 있어서, 상기 적어도 하나의 제1 전원 셀을 제외한 상기 복수의 발광 셀 각각은
    상기 발광 구조물에서 상기 제1 반도체층을 노출하는 적어도 하나의 콘텍홀을 더 포함하고,
    상기 연결 배선은 상기 이웃하는 발광 셀 중 하나의 상기 제2 반도체층과 전기적으로 연결되고 상기 이웃하는 발광 셀 중 다른 하나의 상기 적어도 하나의 콘텍홀을 통해 상기 제1 반도체층과 전기적으로 연결된 발광 소자.
  11. 제10 항에 있어서, 상기 적어도 하나의 콘택홀은 상기 발광 구조물의 두께 방향과 교차하는 방향으로 서로 이격되어 나란히 배치된 복수의 콘텍홀을 포함하는 발광 소자.
  12. 제11 항에 있어서, 상기 연결 배선은
    상기 제1 절연층에 의해 상기 이웃하는 발광 셀 중 하나의 상기 발광 구조물의 측부와 전기적으로 이격되고, 상기 이웃하는 발광 셀 중 하나의 상기 제2 전극과 전기적으로 연결된 연결 바디; 및
    상기 연결 바디로부터 연장되어 상기 이웃하는 발광 셀 중 다른 하나에 포함되는 상기 복수의 콘텍홀을 통해 상기 제1 반도체층과 전기적으로 연결된 복수의 연결 가지를 포함하는 발광 소자.
  13. 제12 항에 있어서, 상기 복수의 연결 가지는
    상기 연결 바디로부터 상기 두께 방향과 교차하는 제1 방향으로 연장되고, 상기 제1 방향 및 상기 두께 방향과 각각 교차하는 제2 방향으로 서로 이격되어 배치된 복수의 제1 연결 가지를 포함하는 발광 소자.
  14. 제12 항에 있어서, 상기 복수의 연결 가지는
    상기 연결 바디로부터 상기 두께 방향과 교차하는 제2 방향으로 연장되어 배치된 적어도 하나의 제2 연결 가지; 및
    상기 적어도 하나의 제2 연결 가지로부터 상기 두께 방향 및 상기 제2 방향과 각각 교차하는 제1 방향으로 연장되어 배치된 적어도 하나의 제3 연결 가지를 포함하는 발광 소자.
  15. 제12 항에 있어서, 상기 복수의 연결 가지 각각은 스트립 평면 형상을 갖는 발광 소자.
  16. 제15 항에 있어서, 상기 복수의 제2 관통홀은 상기 복수의 연결 가지 사이에서 상기 제1 방향으로 배열된 발광 소자.
  17. 제12 항에 있어서, 상기 복수의 연결 가지는 상기 두께 방향으로 상기 제2 본딩패드와 중첩되어 배치된 발광 소자.
  18. 제12 항에 있어서, 상기 복수의 연결 가지는 상기 두께 방향으로 상기 제2 본딩패드와 중첩되지 않고 배치된 발광 소자.
  19. 제18 항에 있어서, 상기 복수의 연결 가지는 상기 적어도 하나의 제2 전원 셀의 가장 자리에 배치된 발광 소자.
  20. 기판;
    상기 기판 위에 서로 이격되어 배치된 복수의 발광 셀; 및
    이웃하는 발광 셀을 서로 전기적으로 연결하는 연결 배선을 포함하고.
    상기 복수의 발광 셀 각각은
    상기 기판 위에 순차적으로 배치된 n형 반도체층, 활성층 및 p형 반도체층을 포함하는 발광 구조물; 및
    상기 n형 및 p형 반도체층에 각각 전기적으로 연결된 n형 및 p형 전극을 포함하고,
    상기 복수의 발광 셀은
    상기 n형 전극과 연결된 n형 본딩패드를 통해 음의 전압을 인가받는 적어도 하나의 음 전원 셀; 및
    상기 p형 전극과 연결된 p형 본딩패드를 통해 양의 전압을 인가받는 적어도 하나의 양 전원 셀을 포함하고,
    상기 적어도 하나의 양 전원 셀은
    상기 p형 반도체층과 상기 활성층을 관통하여 상기 n형 반도체층을 노출하는 적어도 하나의 콘텍홀을 더 포함하고,
    상기 연결 배선은 상기 적어도 하나의 콘텍홀을 통해 상기 n형 반도체층과 전기적으로 연결되고,
    상기 적어도 하나의 콘텍홀은 상기 p형 본딩패드와 상기 발광 구조물의 두께 방향으로 중첩되지 않고 배치된 발광 소자.
KR1020150103168A 2015-07-21 2015-07-21 발광 소자 KR102357188B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150103168A KR102357188B1 (ko) 2015-07-21 2015-07-21 발광 소자
PCT/KR2016/007792 WO2017014512A1 (ko) 2015-07-21 2016-07-18 발광 소자
US15/744,473 US10593836B2 (en) 2015-07-21 2016-07-18 Light-emitting device
CN201680042300.3A CN107924969B (zh) 2015-07-21 2016-07-18 发光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150103168A KR102357188B1 (ko) 2015-07-21 2015-07-21 발광 소자

Publications (2)

Publication Number Publication Date
KR20170011138A true KR20170011138A (ko) 2017-02-02
KR102357188B1 KR102357188B1 (ko) 2022-01-28

Family

ID=57834224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150103168A KR102357188B1 (ko) 2015-07-21 2015-07-21 발광 소자

Country Status (4)

Country Link
US (1) US10593836B2 (ko)
KR (1) KR102357188B1 (ko)
CN (1) CN107924969B (ko)
WO (1) WO2017014512A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180109270A (ko) * 2017-03-27 2018-10-08 엘지이노텍 주식회사 반도체 소자
KR20180109271A (ko) * 2017-03-27 2018-10-08 엘지이노텍 주식회사 반도체 소자
KR20180122840A (ko) * 2017-05-04 2018-11-14 서울바이오시스 주식회사 고 신뢰성의 발광 다이오드
KR20200002394A (ko) * 2018-06-29 2020-01-08 삼성전자주식회사 발광 장치
WO2022031138A1 (ko) * 2020-08-07 2022-02-10 서울바이오시스주식회사 복수개의 발광셀들을 갖는 발광 다이오드
US11329097B2 (en) 2017-03-27 2022-05-10 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device having a first pad not overlapping first connection electrodes and a second pad not overlapping second connection electrodes in a thickness direction

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
DE102017119881A1 (de) * 2017-08-30 2019-02-28 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
TWI677117B (zh) * 2018-11-05 2019-11-11 友達光電股份有限公司 元件基板
CN112993114A (zh) * 2019-12-17 2021-06-18 深圳第三代半导体研究院 一种发光二极管
CN112992957A (zh) * 2019-12-17 2021-06-18 深圳第三代半导体研究院 一种发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635346B1 (ko) * 2005-11-15 2006-10-18 서울옵토디바이스주식회사 색변환 물질층을 갖는 교류용 발광 다이오드 칩 및 그것을제조하는 방법
KR20130087894A (ko) * 2012-01-30 2013-08-07 일진엘이디(주) 발광 소자 및 그 리페어 방법
KR20150042368A (ko) * 2013-10-10 2015-04-21 엘지디스플레이 주식회사 발광다이오드 구조

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486499B1 (en) 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
WO2005022654A2 (en) 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
JP5346909B2 (ja) * 2004-02-03 2013-11-20 パナソニック株式会社 半導体発光装置、照明モジュール、照明装置、および表示素子
WO2006095949A1 (en) * 2005-03-11 2006-09-14 Seoul Semiconductor Co., Ltd. Led package having an array of light emitting cells coupled in series
KR100758541B1 (ko) * 2005-08-22 2007-09-13 서울옵토디바이스주식회사 행렬로 배치된 발광셀들을 갖는 발광 다이오드 및 그제조방법
US8901575B2 (en) 2005-08-09 2014-12-02 Seoul Viosys Co., Ltd. AC light emitting diode and method for fabricating the same
KR100652864B1 (ko) 2005-12-16 2006-12-04 서울옵토디바이스주식회사 개선된 투명전극 구조체를 갖는 교류용 발광 다이오드
US8350279B2 (en) * 2006-09-25 2013-01-08 Seoul Opto Device Co., Ltd. Light emitting diode having AlInGaP active layer and method of fabricating the same
CN102201426B (zh) * 2010-03-23 2016-05-04 展晶科技(深圳)有限公司 发光二极管及其制作方法
KR20120018646A (ko) 2010-08-23 2012-03-05 삼성엘이디 주식회사 교류구동 발광장치
JP5328960B2 (ja) * 2012-07-10 2013-10-30 シチズン電子株式会社 Ｌｅｄランプ
KR101893578B1 (ko) * 2012-09-13 2018-08-30 서울바이오시스 주식회사 웨이퍼 레벨의 발광 다이오드 어레이
US9318529B2 (en) * 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR101547905B1 (ko) * 2013-02-19 2015-08-28 한국광기술원 발광다이오드
CN104300069B (zh) * 2014-08-25 2017-06-16 大连德豪光电科技有限公司 高压led芯片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635346B1 (ko) * 2005-11-15 2006-10-18 서울옵토디바이스주식회사 색변환 물질층을 갖는 교류용 발광 다이오드 칩 및 그것을제조하는 방법
KR20130087894A (ko) * 2012-01-30 2013-08-07 일진엘이디(주) 발광 소자 및 그 리페어 방법
KR20150042368A (ko) * 2013-10-10 2015-04-21 엘지디스플레이 주식회사 발광다이오드 구조

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180109270A (ko) * 2017-03-27 2018-10-08 엘지이노텍 주식회사 반도체 소자
KR20180109271A (ko) * 2017-03-27 2018-10-08 엘지이노텍 주식회사 반도체 소자
US11329097B2 (en) 2017-03-27 2022-05-10 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device having a first pad not overlapping first connection electrodes and a second pad not overlapping second connection electrodes in a thickness direction
KR20180122840A (ko) * 2017-05-04 2018-11-14 서울바이오시스 주식회사 고 신뢰성의 발광 다이오드
KR20200002394A (ko) * 2018-06-29 2020-01-08 삼성전자주식회사 발광 장치
US11069845B2 (en) 2018-06-29 2021-07-20 Samsung Electronics Co., Ltd. Light emitting device
WO2022031138A1 (ko) * 2020-08-07 2022-02-10 서울바이오시스주식회사 복수개의 발광셀들을 갖는 발광 다이오드

Also Published As

Publication number Publication date
US10593836B2 (en) 2020-03-17
US20180204979A1 (en) 2018-07-19
KR102357188B1 (ko) 2022-01-28
WO2017014512A1 (ko) 2017-01-26
CN107924969B (zh) 2020-08-14
CN107924969A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
KR102357188B1 (ko) 발광 소자
KR101871372B1 (ko) 발광 소자
KR102019914B1 (ko) 발광 소자
US20180108812A1 (en) Light emitting device, light emitting device package including the device, and lighting apparatus including the package
KR20160115301A (ko) 발광 소자 패키지
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
KR20160045397A (ko) 발광 소자 패키지
KR101646666B1 (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지, 및 이 패키지를 포함하는 조명 장치
KR20130045507A (ko) 발광 소자
JP2011233897A (ja) 発光素子、発光素子パッケージ
JP2016096349A (ja) 発光素子、発光素子パッケージ
EP2830094A1 (en) Light emitting device
KR102569249B1 (ko) 발광 소자 패키지
KR20160104233A (ko) 발광 소자 패키지
KR20180091700A (ko) 발광 소자
KR102408617B1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20160115868A (ko) 발광 소자, 이 소자를 포함하는 발광 소자 패키지, 및 이 패키지를 포함하는 조명 장치
CN108431970B (zh) 发光元件
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR102455091B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102362306B1 (ko) 발광 소자
KR101063907B1 (ko) 발광 소자
US10014259B2 (en) Light emitting device, light emitting device package comprising light emitting device, and light emitting apparatus comprising light emitting device package
KR102268107B1 (ko) 발광 소자
KR102170219B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant