KR20150014232A - 재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법 - Google Patents
재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법 Download PDFInfo
- Publication number
- KR20150014232A KR20150014232A KR1020130089643A KR20130089643A KR20150014232A KR 20150014232 A KR20150014232 A KR 20150014232A KR 1020130089643 A KR1020130089643 A KR 1020130089643A KR 20130089643 A KR20130089643 A KR 20130089643A KR 20150014232 A KR20150014232 A KR 20150014232A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- light emitting
- concentration
- sacrificial layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 238000000034 method Methods 0.000 claims abstract description 84
- 150000004767 nitrides Chemical class 0.000 claims description 163
- 239000004065 semiconductor Substances 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 6
- 230000001172 regenerating effect Effects 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 34
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 238000011069 regeneration method Methods 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 10
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 10
- 238000001451 molecular beam epitaxy Methods 0.000 description 10
- 239000000243 solution Substances 0.000 description 10
- 239000000126 substance Substances 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 238000000053 physical method Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- YXJYBPXSEKMEEJ-UHFFFAOYSA-N phosphoric acid;sulfuric acid Chemical compound OP(O)(O)=O.OS(O)(=O)=O YXJYBPXSEKMEEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법이 개시된다. 상기 발광 소자 제조용 템플릿은, 성장 기판, 상기 성장 기판 상에 위치하는 전류 운반층, 및 상기 전류 운반층 상에 위치하는 희생층을 포함한다. 본 발명에 따르면, 공정 비용을 감소시킬 수 있는 발광 소자 제조용 템플릿 및 발광 소자 제조 방법이 제공된다.
Description
본 발명은 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법에 관한 것으로, 특히, 템플릿으로부터 에피층을 분리한 후 재사용할 수 있도록 재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법에 관한 것이다.
발광 소자는 전자와 정공의 재결합으로 발생되는 광을 발하는 무기 반도체 소자로서, 최근, 디스플레이, 자동차 램프, 일반 조명 등의 여러 분야에서 사용되고 있다.
상기 발광 소자는 전극 형성위치에 따라서 수평형 발광 소자와 수직형 발광 소자로 분류될 수 있다.
수평형 발광 소자는 제조 방법이 비교적 간단하나, 하부 반도체층의 전극을 형성하기 위하여 활성층의 일부를 제거하므로 발광 면적이 감소한다. 또한, 전극들의 수평 배치로 인한 전류 쏠림현상이 발생하여 발광 소자의 발광 효율이 감소된다. 뿐만 아니라, 수평형 발광 소자의 성장기판으로 사파이어 기판이 가장 폭 넓게 사용되는데, 사파이어 기판은 열전도성이 낮아서 발광 소자의 열방출이 어렵다. 이에 따라, 발광 소자의 접합 온도가 높아지며, 상기 발광 소자의 내부 양자 효율이 저하된다.
상기와 같은 수평형 발광 소자가 갖는 문제점을 해결하기 위하여, 수직형 발광 소자 및 플립칩형 발광 소자가 개발되고 있다. 수직형 발광 소자는 전극이 상하 배치되고 사파이어 기판과 같은 성장기판이 분리되므로, 수평형 발광 다이오드가 갖는 문제를 해소할 수 있다. 또한, 플립칩형 발광 소자는 수평형 발광 소자와 비교하여 상하가 반대로 위치되므로, 성장 기판을 통하지 않고 전극 범프를 통해 발광 소자의 열이 방출될 수 있다. 이에 따라, 발광 소자의 열이 효과적으로 방출될 수 있어서 발광 소자의 효율 저하를 방지할 수 있다.
한편, 수직형 발광 소자는 전극이 상하 배치되므로, 제조시 성장 기판을 분리하는 공정이 추가로 요구되며, 플립칩형 발광 소자의 경우도 광 추출 효율 향상을 위하여 성장 기판을 분리하는 기술이 적용되고 있다. 일반적으로, 성장 기판 분리를 위하여 주로 레이저 리프트 오프(Laser Lift-off; LLO) 기술이 사용되며, 최근, 화학적 리프트 오프(Chemical Lift-off; CLO) 기술, 응력 리프트 오프(stress Lift-off; SLO) 기술 등이 연구 개발되고 있다.
그러나 레이저 리프트 오프를 이용하여 성장 기판을 분리할 경우, 강한 에너지의 레이저로 인하여 반도체층에 크랙이 발생할 수 있고, 반도체층과 동종 물질의 성장 기판을 사용할 경우(예컨대, 질화갈륨 반도체층과 질화갈륨 기판)에는, 성장 기판과 반도체층 간의 에너지 밴드갭 차이가 작아 레이저 리프트 오프 방법을 적용하는 것이 어렵다.
화학적 리프트 오프 및 응력 리프트 오프의 경우, 기판과 반도체층 사이에 공동을 형성하는 공정의 공정 재현성이 떨어져, 대면적 기판분리가 어렵고, 공정 수율이 일정하지 않다. 뿐만 아니라, 성장 기판을 반도체층으로부터 분리하는 경우 기판에 응력이 가해지거나 성장 기판 상에 잔류하는 희생층으로 인하여, 성장 기판 분리시 성장 기판이 손상되거나 성장면의 질이 떨어져 성장 기판을 1회 이상 사용할 수 없다. 특히, 질화갈륨 기판과 같은 성장 기판은 다른 이종 기판에 비해 매우 고가이므로, 결과적으로 전체 공정 비용이 증가한다. 이에 따라, 재사용할 수 있는 재생 기판에 관한 신규한 기술이 요구된다.
본 발명이 해결하고자 하는 과제는, 반도체층을 성장시키는데 2회 이상 재사용이 가능한, 재생 가능한 발광 소자 제조용 템플릿을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 재생 가능한 발광 소자 제조용 템플릿을 이용하여 제조할 수 있는 발광 소자 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 기 성장된 반도체층으로부터 분리된 발광 소자 제조용 템플릿을 반도체층 성장용으로 재사용할 수 있도록, 발광 소자 제조용 템플릿 재생 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 소자 제조용 템플릿은, 성장 기판; 상기 성장 기판 상에 위치하는 전류 운반층; 및 상기 전류 운반층 상에 위치하는 희생층을 포함한다.
상기 희생층은 n형 질화물 반도체층일 수 있다.
상기 전류 운반층은, 제1 농도로 n형 도핑되거나 또는 언도핑된 제1 질화물층; 및 상기 제1 질화물층 상에 위치하며, 제2 농도로 n형 도핑된 제2 질화물층을 포함할 수 있고, 상기 제2 농도는 제1 농도보다 높은 농도일 수 있다.
상기 제2 농도는 6×1018/cm3 내지 3×1019/cm3일 수 있다.
다른 실시예들에 있어서, 상기 전류 운반층은, 제3 농도로 n형 도핑되거나 또는 언도핑된 제3 질화물층; 및 상기 제3 질화물층 상에 위치하며, 상기 제3 질화물층의 에너지 밴드갭과 다른 에너지 밴드갭을 갖는 제4 질화물층을 포함할 수 있고, 상기 제3 질화물층 또는 제4 질화물층 내에서, 상기 제3 및 제4 질화물층의 경계 주변에 2DEG가 형성될 수 있다.
상기 제3 질화물층은 GaN을 포함하고, 상기 제4 질화물층은 AlGaN을 포함할 수 있다.
또 다른 실시예들에 있어서, 상기 전류 운반층은, 제5 농도로 n형 도핑되거나 또는 언도핑된 제5 질화물층, 및 상기 제5 질화물층 상에 위치하며, 제6 농도로 n형 도핑된 제6 질화물층이 교대로 적어도 2회 이상 반복 적층된 질화물 적층 구조를 포함할 수 있고, 상기 제6 농도는 상기 제5 농도보다 높은 농도일 수 있다.
상기 제5 및 제6 질화물층은 10 내지 30nm의 두께를 가질 수 있다.
상기 성장 기판은 질화물 기판일 수 있다.
본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법은, 성장 기판, 상기 성장 기판 상에 위치하는 전류 운반층, 및 상기 전류 운반층 상에 위치하는 희생층을 포함하는 발광 소자 제조용 템플릿을 준비하고; 상기 희생층 상에 마스크 패턴을 형성하고; 상기 희생층을 부분적으로 제거하여 상기 희생층 내에 미세 공동을 형성하고; 상기 희생층 상에 상기 마스크 패턴을 덮는 에피층을 형성하고; 상기 에피층으로부터 상기 발광 소자 제조용 템플릿을 분리하는 것을 포함할 수 있다.
상기 에피층은, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 및 상기 제1 및 제2 도전형 반도체층의 사이에 개재된 활성층을 포함할 수 있다.
상기 에피층으로부터 상기 발광 소자 제조용 템플릿을 분리하는 것은, 식각 용액을 이용하여 상기 마스크 패턴을 제거하는 것을 포함할 수 있다.
또한, 상기 에피층으로부터 상기 발광 소자 제조용 템플릿을 분리하는 것은, 상기 에피층과 상기 희생층 사이에 응력을 가하는 것을 포함할 수도 있다.
상기 희생층을 부분적으로 제거하는 것은, 상기 희생층에 대하여 전기화학식각을 수행하여 상기 미세 공동을 형성하는 것을 포함할 수 있고, 상기 에피층을 형성함과 아울러, 상기 미세 공동이 공동으로 형성될 수 있다.
상기 제조 방법은, 상기 에피층으로부터 상기 발광 소자 제조용 템플릿을 분리하기 전에, 상기 에피층 상에 지지 기판을 본딩하는 것을 더 포함할 수 있다.
에피층으로부터 분리된 발광 소자 제조용 템플릿을 재생하는 방법에 있어서, 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿 재생 방법은, 성장 기판, 상기 성장 기판 상에 위치하는 전류 운반층, 및 상기 전류 운반층 상에 위치하는 희생층을 포함하며, 에피층으로부터 분리된 발광 소자 제조용 템플릿을 준비하고; 상기 희생층을 적어도 부분적으로 제거하고; 상기 전류 운반층 상에 제2 희생층을 형성하는 것을 포함한다.
상기 희생층의 상기 에피층으로부터 분리되어 노출된 표면은 요철 구조를 포함할 수 있다.
나아가, 상기 재생 방법은, 상기 희생층을 적어도 부분적으로 제거하기 전에, 상기 희생층 표면의 요철 구조를 덮어 평평한 상면을 갖는 포토레지스트를 형성하고; 상기 포토레지스트의 상면으로부터 상기 포토레지스트 및 상기 희생층이 적어도 일부를 건식 식각하는 것을 더 포함할 수 있다.
상기 전류 운반층은, 제1 농도로 n형 도핑되거나 또는 언도핑된 제1 질화물층; 및 상기 제1 질화물층 상에 위치하며, 제2 농도로 n형 도핑된 제2 질화물층을 포함할 수 있고, 상기 제2 농도는 상기 제1 농도보다 높은 농도일 수 있다.
또한, 상기 전류 운반층은, 제3 농도로 n형 도핑되거나 또는 언도핑된 제3 질화물층; 및 상기 제3 질화물층 상에 위치하며, 상기 제3 질화물층의 에너지 밴드갭과 다른 에너지 밴드갭을 갖는 제4 질화물층을 포함할 수 있고, 상기 제3 또는 제4 질화물층 내에서, 상기 제3 및 제4 질화물층의 경계 주변에 2DEG가 형성될 수 있다.
몇몇 실시예들에 있어서, 상기 전류 운반층은, 제5 농도로 n형 도핑되거나 또는 언도핑된 제5 질화물층, 및 상기 제5 질화물층 상에 위치하며, 제6 농도로 n형 도핑된 제6 질화물층이 교대로 적어도 2회 이상 반복 적층된 질화물 적층 구조를 포함할 수 있고, 상기 제6 농도는 상기 제5 농도보다 높은 농도일 수 있다.
다른 실시예들에 있어서, 상기 희생층을 적어도 부분적으로 제거하는 것은, 전기화학식각을 이용하여 상기 희생층을 적어도 부분적으로 제거하는 것을 포함할 수 있다.
나아가, 상기 희생층을 적어도 부분적으로 제거하는 것은, 상기 전기화학식각을 이용하여 상기 희생층을 적어도 부분적으로 제거하기 전에, 상기 희생층의 적어도 일부를 물리적으로 제거하는 것을 더 포함할 수 있다.
상기 희생층의 적어도 일부를 물리적으로 제거하는 것은, 그라인딩, 래핑 및 CMP 중 적어도 하나를 이용하는 것을 포함할 수 있다.
상기 전기화학식각은 상기 희생층에 25 내지 35V의 전압을 인가하여 수행될 수 있다.
상기 재생 방법은, 상기 제2 희생층을 형성하기 전에, 상기 전류 운반층 상에 잔류하는 희생층의 일부를 화학적으로 제거하는 것을 더 포함할 수 있다.
상기 희생층과 상기 제2 희생층은 동일한 물질로 형성될 수 있다.
상기 성장 기판은 질화물 기판일 수 있다.
본 발명에 따른 발광 소자 제조용 템플릿에 따르면, 2회 이상 반복으로 에피층 성장용 템플릿으로 사용할 수 있어서, 공정 비용이 감소될 수 있고, 생산성이 향상될 수 있다.
또한, 상기 템플릿을 이용한 발광 소자 제조 방법 및 템플릿 재생 방법을 제공함으로써, 재생된 발광 소자 제조용 템플릿을 이용하여 발광 소자를 제조하더라도, 제조된 발광 소자의 질이 떨어지는 것을 방지할 수 있다. 나아가, 발광 소자 제조용 템플릿 재생 방법을 제공함으로써, 성장 기판의 손상 없이 상기 템플릿을 다시 에피층 성장에 이용할 수 있는 상태로 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광 소자 제조용 템플릿을 설명하기 위한 단면도이다.
도 2는 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿을 설명하기 위한 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿을 설명하기 위한 단면도이다.
도 4 내지 도 11은 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
도 12 내지 도 16은 본 발명의 다른 실시예들에 따른 발광 소자 제조용 템플릿 재생 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿을 설명하기 위한 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿을 설명하기 위한 단면도이다.
도 4 내지 도 11은 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
도 12 내지 도 16은 본 발명의 다른 실시예들에 따른 발광 소자 제조용 템플릿 재생 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 있는 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 3은 본 발명의 실시예들에 따른 발광 소자 제조용 템플릿을 설명하기 위한 단면도이다.
본 발명의 실시예들에 따른 발광 소자 제조용 템플릿은, 성장 기판(110), 전류 운반층(current carrier layer, 120), 및 희생층(130)을 포함한다. 도 1 내지 도 3은 다양한 실시예들에 따른 전류 운반층(120a, 120b, 120c)을 포함하는 발광 소자 제조용 템플릿(100a, 100b, 100c)을 도시한다. 다만, 본 발명은 후술하는 실시예들에 한정되지 않으며, 본 발명의 특허청구범위에 따른 발명의 사상 범위 내의 다양한 구성들도 본 발명에 포함된다.
도 1은 본 발명의 일 실시예에 따른 발광 소자 제조용 템플릿(100a)을 설명하기 위한 단면도이다.
도 1을 참조하면, 발광 소자 제조용 템플릿(100a)은 성장 기판(110), 전류 운반층(120a), 및 희생층(130)을 포함한다.
성장 기판(110)은 반도체층들을 성장시킬 수 있는 기판이면 한정되지 않으며, 예를 들어, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등일 수 있다. 특히, 본 실시예에 있어서, 성장 기판(110)은 질화갈륨 기판 질화알루미늄 기판과 같은 질화물 기판일 수 있다. 발광 소자 제조용 템플릿(100a) 상에 질화물 반도체층들을 성장시키는 경우, 성장 기판(110)으로서 질화물 기판을 이용함으로써 상기 질화물 반도체층들의 결정질을 우수하게 할 수 있다.
전류 운반층(120a)은 성장 기판(110) 상에 위치할 수 있다. 전류 운반층(120a)은 제1 농도로 n형 도핑되거나 언도핑된 제1 질화물층(1211), 및 상기 제1 질화물층(1211) 상에 위치하며, 제2 농도로 n형 도핑된 제2 질화물층(1213)을 포함할 수 있다.
제1 질화물층(1211) 및 제2 질화물층(1213)은 (Al, Ga, In)N과 같은 질화물 반도체를 포함할 수 있으며, 예를 들어, 제1 질화물층(1211)은 n형 GaN층 또는 언도핑된(undoped) GaN층일 수 있고, 제2 질화물층(1213)은 n형 GaN층일 수 있다. 상기 제1 및 제2 질화물층(1211, 1213)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장 기판(110) 상에 성장되어 형성될 수 있다. 제1 질화물층(1211) 및 제2 질화물층(1213)은 각각 약 1 내지 2㎛의 두께로 성장될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 질화물층(1211) 및 제2 질화물층(1213)은, 예를 들어, Si와 같은 불순물을 포함함으로써 n형으로 도핑될 수 있다. 또한, 제2 질화물층(1213)은 제1 질화물층(1211)에 비해 상대적으로 고농도로 도핑될 수 있다. 즉, 제2 농도는 제1 농도에 비해 높은 농도일 수 있다. 예를 들어, 제2 농도는 6×1018/cm3 내지 3×1019/cm3일 수 있고, 제1 농도는 0 초과 2×1018/cm3 이하일 수 있다.
희생층(130)은 (Al, Ga, In)N과 같은 질화물 반도체를 포함할 수 있으며, MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장 기판(110) 상에 성장될 수 있다.
나아가, 희생층(130)은 불순물을 포함하여, n형 또는 n형 질화물 반도체층으로 형성될 수 있다. 예를 들어, 희생층(120)은 Si가 3×1018/cm3 이상의 농도로 도핑된 n형 GaN층일 수 있다. 이에 따라, 후술하여 설명하는 전기화학식각(Electro-Chemical Etching; ECE) 공정을 이용하여 희생층(130) 내에 미세 공동을 형성할 수 있다.
도 2는 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿(100b)을 설명하기 위한 단면도이다.
도 2를 참조하면, 발광 소자 제조용 템플릿(100b)은 성장 기판(110), 전류 운반층(120b), 및 희생층(130)을 포함한다. 도 2에 도시된 발광 소자 제조용 템플릿(100b)은 도 1의 발광 소자 제조용 템플릿(100a)과 대체로 유사하나, 전류 운반층(120b)의 구성에 있어서 차이가 있다. 이하, 동일한 구성에 관한 상세한 설명은 생략한다.
전류 운반층(120b)은 제3 농도로 n형 도핑되거나 또는 언도핑된 제3 질화물층(1221), 및 상기 제3 질화물층(1221) 상에 위치하며, 제3 질화물층(1221)의 에너지 밴드갭보다 큰 에너지 밴드갭을 갖는 제4 질화물층(1223)을 포함할 수 있다. 제3 질화물층(1221) 및 제4 질화물층(1223)은 (Al, Ga, In)N과 같은 질화물 반도체를 포함할 수 있으며, 각각 다른 에너지 밴드갭을 가질 수 있다. 예를 들어, 제3 질화물층(1221)은 n형 또는 언도핑된 GaN층 일 수 있고, 제4 질화물층(1223)은 AlGaN층일 수 있다.
이와 같이, 제3 질화물층(1221)과 제4 질화물층(1223)의 에너지 밴드갭이 다른 경우, 제3 및 제4 질화물층(1221, 1223)의 계면 주변에 2DEG(2-Dimensional Electron Gas)가 형성될 수 있다. 이종물질 접합(heterojunction)에 의해 발생하는 제3 및 제4 질화물층(1221, 1223)의 에너지 밴드의 변화와, 이에 더하여 제3 및 제4 질화물층(1221, 1223)의 자발분극(spontaneous polarization) 및 상기 두 층간의 격자상수 차이에서 유발되는 압전분극(piezoelectric polarization)에 의해 계면에 포텐셜 웰(potential well)이 형성됨으로써 2DEG가 발생한다. 상기 포텐셜 웰의 바닥 에너지 준위가 페르미 에너지(Ef) 레벨 이하의 레벨에 위치하면, 전자가 상기 포텐셜 웰에 가두어지면서(confined) 포텐셜 웰은 2차원 방향으로 높은 전자 밀도를 갖는 2DEG를 형성하게 된다. 이에 따라, 제3 및 제4 질화물층(1221, 1223) 간의 계면 주변의 제3 질화물층(1221) 내에 2DEG가 형성될 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 2DEG가 제3 질화물층(1221)에 형성되는 경우도 본 발명에 포함될 수 있다.
2DEG가 형성됨으로써, 전류 운반층(120b)에 전류가 인가되면 2DEG를 통해 전류가 수평 방향으로 쉽게 흐를 수 있다. 따라서, 상기 2DEG는 후술하는 템플릿 재생 방법에서 전류 경로(current path)로 이용될 수 있다. 이와 관련하여 후술하여 상세하게 설명한다.
상기 제3 및 제4 질화물층(1221, 1223)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장 기판(110) 상에 성장되어 형성될 수 있다. 제3 질화물층(1221)은 약 1 내지 2㎛의 두께로 성장될 수 있고, 제4 질화물층(1223)은 약 0.02 내지 0.1㎛의 두께로 성장될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 제3 질화물층(1221)은 Si와 같은 불순물을 포함하여, 예를 들어, 2×1018/cm3 내지 4×1018/cm3의 농도로 도핑되거나 언도핑될 수도 있다.
도 3은 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿(100c)을 설명하기 위한 단면도이다.
도 3을 참조하면, 발광 소자 제조용 템플릿(100c)은 성장 기판(110), 전류 운반층(120c), 및 희생층(130)을 포함한다. 도 3에 도시된 발광 소자 제조용 템플릿(100c)은 도 1의 발광 소자 제조용 템플릿(100a)과 대체로 유사하나, 전류 운반층(120c)의 구성에 있어서 차이가 있다. 이하, 동일한 구성에 관한 상세한 설명은 생략한다.
전류 운반층(120c)은 성장 기판(110) 상에 위치할 수 있다. 전류 운반층(120c)은 제5 농도로 n형 도핑되거나 언도핑된 제5 질화물층(1231), 및 상기 제5 질화물층(1231) 상에 위치하며, 제6 농도로 n형 도핑된 제6 질화물층(1233)이 교대로 적어도 2회 이상 반복 적층된 질화물 적층 구조를 포함할 수 있다.
제5 질화물층(1231) 및 제6 질화물층(1233)은 (Al, Ga, In)N과 같은 질화물 반도체를 포함할 수 있으며, 예를 들어, 제5 질화물층(1231)은 n형 GaN층 또는 언도핑된(undoped) GaN층일 수 있고, 제6 질화물층(1233)은 n형 GaN층일 수 있다. 상기 제5 및 제6 질화물층(1231, 1233)은 MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy) 또는 HVPE(Hydride Vapor Phase Epitaxy) 등의 기술을 이용하여 성장 기판(110) 상에 성장되어 형성될 수 있다. 제5 질화물층(1231) 및 제6 질화물층(1233)은 각각 약 10 내지 30nm 두께로 성장될 수 있으며, 초격자 구조로 형성될 수도 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 본 실시예의 발광 소자 제조용 템플릿(100c)에 따르면, 질화물 적층 구조를 포함하는 전류 운반층(120c)이 내부 응력을 완화시킴으로써, 희생층(130) 및 희생층(130) 상에 성장되는 다른 반도체층들의 표면을 우수하게 할 수 있다.
제5 질화물층(1231) 및 제6 질화물층(1233)은, 예를 들어, Si와 같은 불순물을 포함함으로써 n형으로 도핑될 수 있다. 또한, 제6 질화물층(1233)은 제5 질화물층(1231)에 비해 상대적으로 고농도로 도핑될 수 있다. 즉, 제6 농도는 제5 농도에 비해 높은 농도일 수 있다. 예를 들어, 제6 농도는 6×1018/cm3 내지 3×1019/cm3일 수 있고, 제5 농도는 0 초과 2×1018/cm3 이하일 수 있으나, 이에 한정되는 것은 아니다.
상기 발광 소자 제조용 템플릿(100a, 100b, 100c; 100)은 희생층(130) 아래에 위치하는 전류 운반층(120a, 120b, 120c; 120)을 포함함으로써, 후술하는 템플릿 재생 방법을 이용하여 재사용 가능한 재생 발광 소자 제조용 템플릿을 제공할 수 있다. 이와 관련하여 후술하여 상세히 설명한다.
도 4 내지 도 11은 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 발광 소자 제조용 템플릿(100) 상에 마스크 패턴(140)을 형성한다.
발광 소자 제조용 템플릿(100)은 성장 기판(110), 상기 성장 기판(110) 상에 위치하는 전류 운반층(120), 및 상기 전류 운반층(120) 상에 위치하는 희생층(130)을 포함할 수 있다. 발광 소자 제조용 템플릿(100)은 도 1 내지 도 3에 도시된 발광 소자 제조용 템플릿(100a, 100b, 100c)일 수 있다. 즉, 전류 운반층(120)은 도 1 내지 도 3에 도시된 전류 운반층들(120a, 120b, 120c)을 포함할 수 있다. 발광 소자 제조용 템플릿(100)은 도 1 내지 도 3을 참조하여 설명한 바와 대체로 유사하므로, 이하 상세한 설명은 생략한다.
마스크 패턴(140)은 복수의 개구부(141)를 포함하고, 상기 개구부(141)에 의해 희생층(130)의 상면이 부분적으로 노출될 수 있다. 마스크 패턴(140)은 복수의 개구부(141)를 포함하여, 다양한 형태의 패턴을 가질 수 있다. 예를 들어, 마스크 패턴(140)은 스트라이프 패턴, 아일랜드 패턴, 메쉬 패턴 등으로 다양하게 형성될 수 있다. 마스크 패턴(140)의 패턴 형태에 따라, 후술하는 공정에서 공동(150)이 형성되는 영역이 정의될 수 있다.
마스크 패턴(140)은 SiO2를 포함할 수 있으며, 전자선증발(e-beam evaoparation) 및 사진 식각 공정을 통해서 일정 형태의 패턴을 갖도록 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 이 기술 분야의 통상의 지식을 가진 자(이하, "통상의 기술자"라 한다)에게 공지된 증착 기술, 리프트 오프 기술 등을 이용하여 형성할 수도 있다.
도 5를 참조하면, 희생층(130)을 부분적으로 제거하여 희생층(130) 내에 미세 공동(151)을 형성한다. 희생층(130)을 부분적으로 제거하는 것은, 예를 들어, 전기화학식각(ECE)을 이용하여 희생층(130)을 부분적으로 식각하는 것을 포함할 수 있다. 이에 따라, 개구부(141) 아래 영역 및 그 주변 영역의 희생층(130)에 미세 공동(151)이 형성될 수 있다.
전기화학식각 공정에 대해 구체적으로 설명하면, 먼저, 희생층(130) 상에 식각 전극(미도시)을 형성한다. 예를 들어, 서로 이격된 세 개의 In 전극을 희생층(130)에 전기적으로 연결되도록 형성한다. 이어서, 발광 소자 성장용 템플릿과 음극 전극(예를 들어, Pt 전극)을 용액에 담근다. 상기 용액은 전해질 용액일 수 있고, 예를 들어, 옥살산, HF 또는 NaOH를 포함하는 전해질 용액일 수 있다. 그리고 상기 식각 전극과 상기 음극 전극에 일정 전압을 가하면, 희생층(130)이 부분적으로 식각되어 도 5에 도시된 바와 같은 미세공동(151)이 형성될 수 있다. 전기화학식각 공정에서 마스크 패턴은 식각 마스크 역할을 할 수 있고, 이에 따라, 미세공동(151)은 개구부(141) 아래 영역 및 그 주변 영역의 희생층(130) 내에 주로 형성될 수 있다.
상기 전기화학식각 공정에서 상기 용액의 조성 및 농도, 전압 인가 시간, 인가 전압을 선택적으로 적용하여, 미세 공동(151)의 크기 및 형성 영역을 조절할 수 있다. 예를 들어, 10~60V 범위의 전압을 연속적으로 인가하여 희생층(130)을 부분적으로 식각하여 미세 공동(151)을 형성할 수 있고, 또한, 두 단계 이상의 전압을 인가하는 전기화학식각 공정을 이용하여 미세 공동(151)을 형성할 수도 있다.
예를 들어, 1단계 전기화학식각 공정에서 약 8V의 전압을 180초간 인가하고, 이어서 2단계 전기화학식각 공정으로 약 16.5V의 전압을 수 내지 수십 초간 인가할 수 있다. 이에 따라, 도 5에 도시된 바와 같이, 상대적으로 작은 크기의 미세 공동이 먼저 형성되고, 상대적으로 큰 크기의 미세 공동이 형성될 수 있다. 두 단계 전기화학식각 공정을 이용함으로써, 희생층(130)의 표면은 양호한 결정성을 유지할 수 있고, 아울러, 희생층(130)의 내부에 상대적으로 큰 미세 공동을 형성할 수 있어 후속 공정에 유리하다.
본 실시예에서는, 미세 공동(151)을 전기화학식각을 이용하여 형성하는 것으로 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 예를 들어, 화학식각(Chemical Etching; EC), 광화학식각(Photo Enhanced Chemical Etching; PCE)을 이용하여 미세 공동(151)을 형성하는 것도 본 발명의 범위에 포함된다.
이어서, 도 6 및 도 7을 참조하면, 희생층(130) 상에 마스크 패턴(140)을 덮는 에피층(160)을 형성함과 아울러, 희생층(130)에 공동(150)을 형성한다.
먼저, 도 6을 참조하면, 희생층(130) 상에 마스크 패턴(140)을 덮는 제1 도전형 반도체층(161)을 성장시킨다.
제1 도전형 반도체층(161)은 MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 성장될 수 있다. 제1 도전형 반도체층(161)은 개구부(141) 의해 상면이 노출된 희생층(130)의 영역을 시드(seed)로 하여 성장될 수 있으며, 성장 중에 수직 방향 성장뿐 아니라, 수평 방향 성장을 동반할 수 있다.
또한, 제1 도전형 반도체층(161)이 성장되는 동안, 미세공동(151)이 서로 합쳐지거나 확장하여 공동(150)이 형성될 수 있다. 따라서, 공동(150)은 미세공동(151)이 형성되어있던 영역에서 주로 형성되며, 미세공동(151)이 형성되어 있던 영역보다 더 확장된 영역을 갖도록 형성될 수도 있다. 공동(150)은 개구부(141) 아래 영역의 희생층(130)에 주로 형성될 수 있고, 나아가, 상기 공동(150)은 마스크 패턴(140)에 덮여진 영역 아래에 부분적으로 확장될 수 있다.
이어서, 도 7에 도시된 바와 같이, 제1 도전형 반도체층(161) 상에 활성층(163) 및 제2 도전형 반도체층(165)을 성장시켜, 에피층(160)을 형성한다.
활성층(163) 및 제2 도전형 반도체층(165)은 제1 질화물 반도체층(161)과 유사하게, MOCVD, MBE, 또는 HVPE 등의 기술을 이용하여 성장될 수 있다.
에피층(160)의 각 반도체층들(161, 163, 165)은 (Al, Ga, In)N을 포함할 수 있다. 본 실시예에 있어서, 제1 도전형 반도체층(161)은 n형 반도체층이고, 제2 도전형 반도체층(163)은 p형 반도체층이나, 그 반대일 수도 있다. 활성층(163)은 다중양자우물 구조(MQW)를 포함할 수 있으며, 상기 다중 양자우물구조를 이루는 반도체층들이 원하는 피크 파장의 광을 방출하도록, 상기 반도체층들을 이루는 원소 및 그 조성이 조절될 수 있다.
상기 제1 도전형 반도체층(161)은 언도프트(un-doped)층과 도핑층을 포함할 수 있다. 제1 도전형 반도체층(161) 형성시 언도프트층을 먼저 성장시키고, 이후 도핑층을 형성하여, 제1 도전형 반도체층(161)이 다중층을 포함하도록 할 수 있다. 이와 같이, 제1 도전형 반도체층(161)의 형성시 초기에 언도프트층을 먼저 성장시킴으로써, 제1 도전형 반도체층(161)의 결정 품질을 개선할 수 있다.
이하, 질화물 반도체 물질을 포함하는 반도체층들(161, 163, 165)과 관련된 주지 기술내용의 설명은 생략하며, 상기 주지 기술내용 역시 본 발명의 범위 내에 포함될 수 있다.
이어서, 도 8을 참조하면, 제2 도전형 반도체층(165) 상에 지지 기판(190)을 본딩할 수 있다. 또한, 지지 기판(190)과 에피층(160) 사이에 금속층(170) 및 본딩층(180)이 더 형성될 수 있다.
지지 기판(190)은 절연성 기판, 도전성 기판, 또는 회로 기판일 수 있다. 예를 들어, 지지 기판(190)은 사파이어 기판, 질화물 기판, 유리 기판, 실리콘 카바이드 기판, 실리콘 기판, 금속 기판, 세라믹 기판 또는 PCB 기판일 수 있으며, 특히, 본 실시예의 지지 기판(190)은 금속을 포함하는 전도성 기판일 수 있다.
본딩층(180)은 지지 기판(190)을 에피층(160)에 본딩하는 역할을 할 수 있으며, 지지 기판(190)을 에피층(160)에 본딩하는 것은, 공정 본딩(Eutectic bonding)을 이용하는 것을 포함할 수 있다. 예를 들어, 본딩층(180)이 AuSn을 포함할 수 있으며, AuSn 공정 본딩(Eutectic bonding)에 의해 지지 기판(190)이 에피층(160)에 본딩될 수 있다. AuSn을 이용한 공정 본딩(Eutectic bonding)은, AuSn을 AuSn의 공정 온도(Eutectic temperature, 약 280℃) 이상의 온도(예컨대, 약 350℃)로 가열한 후, 상기 가열된 AuSn을 에피층(160)과 지지 기판(190) 사이에 배치하고, 상기 AuSn을 냉각시켜 수행될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 온도 변화를 수반하는 다른 물질을 이용한 본딩 방법을 이용하는 것도 모두 포함한다.
한편, 상기 제조 방법은, 지지 기판(190)을 형성하기 전에, 에피층(160) 상에 금속층(170)을 형성하는 것을 더 포함할 수 있다.
금속층(170)은 반사 금속층(미도시)과 베리어 금속층(미도시)을 포함할 수 있고, 베리어 금속층은 반사 금속층을 덮도록 형성될 수 있다. 금속층은 증착 및 리프트 오프 기술 등을 이용하여 형성될 수 있다.
반사 금속층은 광을 반사시키는 역할을 할 수 있고, 또한, 에피층(160)과 전기적으로 연결된 전극 역할을 할 수도 있다. 따라서, 반사 금속층은 높은 반사도를 가지면서 오믹 접촉을 형성할 수 있는 물질을 포함하는 것이 바람직하다. 상기 반사 금속층은, 예를 들어, Ni, Pt, Pd, Rh, W, Ti, Al, Ag 및 Au 중 적어도 하나를 포함하는 금속을 포함할 수 있다. 또한, 상기 베리어 금속층은 반사 금속층과 다른 물질의 상호 확산을 방지한다. 이에 따라, 상기 반사 금속층의 손상에 의한 접촉 저항 증가 및 반사도 감소를 방지할 수 있다. 베리어 금속층은 Ni, Cr, Ti을 포함할 수 있으며, 다중층으로 형성될 수 있다.
본 실시예에 따르면, 에피층(160)을 별도로 분할 또는 분리하지 않고 전면에 대해 지지 기판(190)을 본딩하는 것으로 설명되고 있으나, 이에 한정되지 않고, 지지 기판(190)을 본딩하기 전에 에피층(160)을 복수의 소자 단위 또는 복수의 반도체 구조체 단위로 분할한 후 지지 기판(190)을 본딩할 수도 있다. 예를 들어, 지지 기판(190)을 본딩하기 전에, 제1 도전형 반도체층(161), 활성층(163) 및 제2 도전형 반도체층(165)을 부분적으로 제거하여 복수의 홀을 생성하는 것을 더 수행할 수도 있다. 이때, 상기 홀은 에피층(160)을 복수의 소자 단위 또는 복수의 반도체 구조체 단위로 구획하는 경계가 될 수 있다. 후술하는 발광 소자 제조용 템플릿 분리 과정을 화학적 리프트 오프를 이용하여 수행하는 경우, 상기 홀은 식각 용액의 이동 채널로 이용될 수 있으며, 이에 따라, 화학적 리프트 오프 공정이 용이해질 수 있다.
이어서, 도 9를 참조하면, 에피층(160)으로부터 발광 소자 제조용 템플릿(100)을 분리한다. 이때, 공동(150) 주변의 영역이 분리됨으로써, 발광 소자 제조용 템플릿(100)이 분리될 수 있다.
발광 소자 제조용 템플릿(100)을 분리하는 것은 화학적 리프트 오프 또는 응력 리프트 오프를 이용할 수 있다. 화학적 리프트 오프를 이용하여 발광 소자 제조용 템플릿(100)을 분리하는 경우, BOE(Buffered Oxide Etchant)를 이용하여 마스크 패턴(140)을 제거함으로써, 발광 소자 제조용 템플릿(100)과 에피층(160) 사이에 이격 공간을 형성하여 분리할 수 있다. 또는, 응력 리프트 오프를 이용하는 경우, 발광 소자 제조용 템플릿(100)과 에피층(160) 사이에 응력을 인가하여, 공동(150) 주변에 응력이 집중되도록 하여 마스크 패턴(140)의 깨짐을 이용하여 발광 소자 제조용 템플릿(100)을 에피층(160)으로부터 분리할 수도 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 다양한 방법을 이용하여 발광 소자 제조용 템플릿(100)을 분리할 수 있다.
이와 같이, 발광 소자 제조용 템플릿(100)을 일체로 에피층(160)으로부터 분리하므로, 분리된 발광 소자 제조용 템플릿(100)을 재사용하여 새로운 에피층(160)을 다시 성장시킬 수 있다. 이에 따라 전체 공정 비용이 감소될 수 있다. 분리된 발광 소자 제조용 템플릿(100)의 재생 방법은 후술하여 상세하게 설명한다.
이어서, 도 10을 참조하면, 분리된 제1 도전형 반도체층(161) 표면의 거칠기를 증가시켜 러프니스(R)를 형성할 수 있다. 상기 러프니스(R)는 건식 식각 및 습식 식각 중 적어도 하나를 이용하여 형성할 수 있다. 예컨대, 광화학 식각, 광전화학식각 또는 황인산 용액을 이용한 식각 등을 이용할 수 있다. 러프니스(R)의 크기는 식각 조건에 따라 다양하게 결정되며, 예컨대, 평균 높이가 0.5㎛ 이하일 수 있다. 러프니스(R)를 형성함으로써, 본 제조 방법으로 제조된 반도체 소자의 광 추출 효율을 향상시킬 수 있다.
이어서, 도 11을 참조하면, 에피층(160)을 패터닝하여, 개별 소자 단위로 분할하고, 상기 각각의 개별 소자 단위에 대응하도록 금속층(170), 본딩층(180) 및 지지 기판(190)을 분할할 수 있다. 나아가, 제1 도전형 반도체층(161) 상에 제1 전극(210)을 형성하고, 제1 도전형 반도체층(161), 활성층(163) 및 제2 도전형 반도체층(165)을 덮는 보호층(220)을 형성하는 것을 더 수행할 수 있다. 이에 따라, 도 11에 도시된 발광 소자(200)가 제공될 수 있다.
또한, 도면을 참조하여 설명한 본 실시예에서는 전극(210)이 형성되는 영역 상에도 러프니스(R)가 형성된다. 그러나 이와 달리, 제1 도전형 반도체층(161) 표면에서 전극(210)이 형성되는 영역에는 러프니스(R)가 형성되지 않을 수도 있다.
도 12 내지 도 16은 본 발명의 다른 실시예들에 따른 발광 소자 제조용 템플릿 재생 방법을 설명하기 위한 단면도들이다. 도 12 내지 도 16은 상기 도 4 내지 도 11을 참조하여 설명한 실시예에 따라, 에피층(160)으로부터 분리된 발광 소자 제조용 템플릿(100)의 재생 방법에 대한 실시예들이다. 이들 실시예에 따르면, 발광 소자 제조용 템플릿 재생 방법은, 에피층(160)으로부터 분리된 발광 소자 제조용 템플릿(100)을 준비하고, 희생층(130)을 적어도 부분적으로 제거하고, 전류 운반층(120) 상에 제2 희생층(미도시)을 형성하는 것을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 이하, 각각에 대해 상세하게 설명한다.
도 12a 내지 도 12d는 본 발명의 일 실시예에 따른 발광 소자 제조용 템플릿 재생 방법을 설명하기 위한 단면도들이다.
도 12a를 참조하면, 분리된 발광 소자 제조용 템플릿(100)을 준비한다. 분리된 발광 소자 제조용 템플릿(100)은 희생층(130)에 형성된 공동(150)에 의해, 분리면에 형성된 요철 구조(131)를 포함할 수 있다.
도 12b를 참조하면, 희생층(130)의 표면을 덮는 포토레지스트(230)를 형성한다. 상기 포토레지스트(230)는 희생층(130) 표면의 요철 구조(131)를 덮어 평평한 상면을 가질 수 있다. 따라서, 포토레지스트(230)는 요철 구조(131)의 철(凸)부 상면보다 높은 상면을 갖도록 형성될 수 있다.
다음, 도 12c를 참조하면, 포토레지스트(230)의 상면으로부터 포토레지스트(230) 및 희생층(130)의 적어도 일부를 건식 식각한다. 포토레지스트(230) 및 희생층(130)은 거의 동일한 속도(rate)로 식각될 수 있으며, 따라서, 도 12c에 도시된 바와 같이, 평평한 상면을 유지하면서 식각된다. 상기 건식 식각은 ICP, 또는 RIE 등일 수 있다.
도 12d를 참조하면, 포토레지스트(230)를 완전히 제거하고, 희생층(130)을 적어도 부분적으로 제거하면, 평평한 상면을 갖는 희생층(130)이 잔류할 수 있다. 상기 잔류하는 희생층(130) 상에 제2 희생층을 다시 성장시키면, 평평한 상면을 갖는 희생층(130)을 포함하여, 에피층(160)을 다시 성장시킬 수 있는 발광 소자 제조용 템플릿(100)이 제공될 수 있다.
본 실시예에 따르면, 희생층(130)이 평평한 상면을 갖도록 일부 제거된 후, 다시 제2 희생층을 성장시키는 것을 포함한다. 따라서 희생층(130) 상면의 요철 구조(131)로 인하여 분리된 발광 소자 제조용 템플릿(100)을 재사용하는 경우 에피층(160)의 결정 품질이 저하되는 것을 방지할 수 있다.
도 13a 내지 도 13c는 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿 재생 방법을 설명하기 위한 단면도들이다. 본 실시예에 따른 발광 소자 제조용 템플릿은 도 1에 도시된 발광 소자 제조용 템플릿(100a)과 동일하다. 따라서, 전류 운반층(120a)은 제1 질화물층(1211) 및 제2 질화물층(1213)을 포함할 수 있다.
도 13a를 참조하면, 분리된 발광 소자 제조용 템플릿(100a)을 준비한다. 분리된 발광 소자 제조용 템플릿(100)은 희생층(130)에 형성된 공동(150)에 의해, 분리면에 형성된 요철 구조(131)를 포함할 수 있다.
도 13b를 참조하면, 희생층(130) 상에 식각 전극(240)을 형성한다. 식각 전극(240)은 In을 포함하는 전극일 수 있으며, 전기화학식각을 수행하기 위한 전극일 수 있다.
이어서, 상술한 전기화학식각 공정을 이용하여 희생층(130)을 적어도 부분적으로 제거한다. 전기화학식각 공정이 시작되면, 희생층(130) 내부에 불규칙적인 미세 공동들이 형성될 수 있고, 전압인가 시간이 지속됨에 따라 미세 공동들의 크기가 성장하면서 희생층(130)이 적어도 부분적으로 제거될 수 있다. 이때, 상기 전기화학식각 공정은 약 25 내지 35V의 전압을 인가함으로써 수행될 수 있다.
종래의 전기화학식각 공정을 이용하는 희생층 제거 공정에 따르면, 희생층(130)을 효과적으로 제거하기 위하여 상대적으로 높은 전압, 예를 들어, 50 내지 70V의 전압을 인가하였다. 이에 따라, 식각 전극(240) 아래의 희생층(130)이 우선적으로 식각되어 제거되면서, 희생층(130)의 다른 부분으로 전류가 이동할 수 있는 전류 경로(current path)가 차단되는 문제가 있었다. 전류 경로의 차단으로 인하여 식각 전극(240) 아래의 희생층(130) 외에 다른 부분이 효과적으로 제거되지 않았다. 또한, 상대적으로 높은 전압으로 인하여, 희생층(130) 아래의 성장 기판(110)도 부분적으로 식각이 되어 기판의 에지(edge)에 홀이 생성되는 등 성장 기판(110)의 손상이 발생되었다.
그러나, 본 발명에 따르면, 전기화학식각 공정에서 제2 질화물층(1213)은 전류 경로(current path)로 이용될 수 있다. 제2 질화물층(1213)은 제2 농도로 n형 도핑된 층일 수 있고, 상기 제2 농도는 희생층(130)의 도핑 농도보다 높을 수 있다. 이에 따라 제2 질화물층(1213)이 희생층(130)에 비해 낮은 저항을 가질 수 있고, 전류 경로로서 효과적으로 기능할 수 있다. 따라서, 식각 전극(240) 아래의 희생층(130)이 먼저 제거되어 희생층(130) 내의 전류 경로가 차단되더라도, 제2 질화물층(1213)을 통해 전류가 희생층(130) 전체로 흐를 수 있어서, 희생층(130)이 전체적으로 식각될 수 있다. 또한, 제2 질화물층(1213)이 전류 경로로 이용될 수 있으므로, 상대적으로 낮은 전압, 예를 들어, 25 내지 35V의 전압을 인가하여 전기화학식각 공정을 수행하더라도 효과적으로 희생층(130)을 제거할 수 있다.
나아가, 제1 질화물층(1211)은 언도핑된 층이거나 제2 농도보다 낮은 제1 농도로 도핑된 층일 수 있으므로, 저항이 상대적으로 높다. 따라서, 전류가 성장 기판(110)으로 전달되는 것을 차단할 수 있어서, 전기화학식각 공정 중에 성장 기판(110)이 식각되어 손상되는 것을 방지할 수 있다.
덧붙여, 상기 재생 방법은, 전기화학식각을 이용하여 희생층(130)을 제거하기 전에, 희생층(130)을 부분적으로 물리적인 방법을 이용하여 제거하는 것을 더 포함할 수 있다. 이때, 희생층(130)은 그라인딩(grinding), 래핑(lapping) 및 CMP(Chemical Mechnical Polishing) 중 적어도 하나를 이용하여 부분적으로 제거될 수 있다. 부분적으로 제거된 후 잔류하는 희생층(130)에 대해서 전기화학식각 공정을 수행할 수 있다.
희생층(130)을 제거하면, 도 13c에 도시된 바와 같이 전류 운반층(120a)이 노출되며, 상기 전류 운반층(120a)은 평평한 상면을 가질 수 있다. 이때, 상기 재생 방법은, 전기화학식각 후에 전류 운반층(120a) 상에 잔류하는 희생층(130)을 용액을 이용하여 제거하는 것을 더 포함할 수 있다. 상기 용액은 KOH 및 NaOH 중 적어도 하나를 포함할 수 있으며, 이에 따라, 전류 운반층(120a) 표면이 세척될 수 있다.
이어서, 전류 운반층(120a) 상에 제2 희생층(미도시)을 4 내지 5㎛ 성장시키면, 도 1에 도시된 발광 소자 제조용 템플릿(100a)이 제공될 수 있다. 제2 희생층은 희생층(130)과 실질적으로 동일한 것일 수 있다.
이와 같이, 본 발명의 발광 소자 제조용 템플릿(100a) 재생 방법을 이용하여, 에피층(160)으로부터 분리된 발광 소자 제조용 템플릿(100a)을 에피층(160) 성장용으로 재사용할 수 있다. 따라서, 발광 소자 제조 공정 비용이 감소될 수 있으며, 생산성이 향상될 수 있다. 특히, 성장 기판(110)이 질화물 기판과 같은 고가의 성장 기판인 경우에 공정 비용 감소 효과는 더욱 클 수 있다.
도 14a 내지 도 14c는 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿 재생 방법을 설명하기 위한 단면도들이다. 본 실시예에 따른 발광 소자 제조용 템플릿은 도 2에 도시된 발광 소자 제조용 템플릿(100b)과 동일하다. 따라서, 전류 운반층(120b)은 제3 질화물층(1221) 및 제4 질화물층(1223)을 포함할 수 있다.
본 실시예의 발광 소자 제조용 템플릿 재생 방법은, 도 13을 참조하여 설명한 것과 대체로 유사하나, 전류 운반층(120b)의 구성에 있어서 차이가 있다. 이하, 차이점에 관하여 설명하고, 유사하거나 동일한 내용에 대해서는 상세한 설명을 생략한다.
도 14a를 참조하면, 에피층(160)으로부터 분리된 발광 소자 제조용 템플릿(100b)을 준비한다.
도 14b를 참조하면, 희생층(130) 상에 식각 전극(240)을 형성하고, 전기화학식각을 이용하여 희생층(130)을 적어도 부분적으로 제거한다. 본 실시예에 있어서, 제3 질화물층(1221) 및 제4 질화물층(1223) 사이에 형성된 2DEG가 전류 경로로 이용될 수 있다. 따라서, 전류가 희생층(130)의 전면에 전달될 수 있어서, 희생층(130)이 효과적으로 제거될 수 있다. 또한, 제3 질화물층(1221)에 의해 성장 기판(110)이 손상되는 것을 방지할 수 있다.
또한, 본 실시예의 재생 방법은, 전기화학식각 전에 희생층(130)의 일부분을 물리적으로 제거하는 것을 더 포함할 수 있으며, 전기화학식각 후에 잔류하는 희생층(130)을 용액을 이용하여 제거하는 것을 더 포함할 수 있다.
이어서, 도 14c를 참조하면, 전류 운반층(120b) 상에 제2 희생층을 형성함으로써, 도 2에 도시된 발광 소자 제조용 템플릿(100b)이 제공될 수 있다.
도 15a 내지 도 15c는 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿 재생 방법을 설명하기 위한 단면도들이다. 본 실시예에 따른 발광 소자 제조용 템플릿은 도 3에 도시된 발광 소자 제조용 템플릿(100c)과 동일하다. 따라서, 전류 운반층(120c)은 제5 질화물층(1231) 및 제6 질화물층(1233)이 교대로 적어도 2회 이상 반복 적층된 질화물 적층 구조를 포함할 수 있다.
본 실시예의 발광 소자 제조용 템플릿 재생 방법은, 도 13을 참조하여 설명한 것과 대체로 유사하나, 전류 운반층(120c)의 구성에 있어서 차이가 있다. 이하, 차이점에 관하여 설명하고, 유사하거나 동일한 내용에 대해서는 상세한 설명을 생략한다.
도 15a를 참조하면, 에피층(160)으로부터 분리된 발광 소자 제조용 템플릿(100c)을 준비한다.
도 15b를 참조하면, 희생층(130) 상에 식각 전극(240)을 형성하고, 전기화학식각을 이용하여 희생층(130)을 적어도 부분적으로 제거한다. 본 실시예에 있어서, 제6 질화물층(1233)이 전류 경로로 이용될 수 있어서, 희생층(130)이 전체적으로 용이하게 제거될 수 있다. 또한, 제5 질화물층(1231)에 의해 성장 기판(110)이 손상되는 것을 방지할 수 있다.
또한, 본 실시예의 재생 방법은, 전기화학식각 전에 희생층(130)의 일부분을 물리적으로 제거하는 것을 더 포함할 수 있으며, 전기화학식각 후에 잔류하는 희생층(130)을 용액을 이용하여 제거하는 것을 더 포함할 수 있다.
이어서, 도 15c를 참조하면, 전류 운반층(120c) 상에 제2 희생층을 형성함으로써, 도 3에 도시된 발광 소자 제조용 템플릿(100c)이 제공될 수 있다.
도 16a 내지 도 16d는 본 발명의 또 다른 실시예에 따른 발광 소자 제조용 템플릿 재생 방법을 설명하기 위한 단면도들이다. 본 실시예의 재생 방법은, 도 15를 참조하여 설명한 것과 대체로 유사하나, 전기화학식각 전에 물리적인 방법을 이용하여 희생층(130)을 모두 제거한 후, 전기화학식각 공정을 이용하는 것에 있어서 차이가 있다. 이하, 차이점에 관하여 상세하게 설명한다.
도 16a를 참조하면, 에피층(160)으로부터 분리된 발광 소자 제조용 템플릿(100c)을 준비한다. 전류 운반층(120c)은 제5 질화물층(1231) 및 제6 질화물층(1233)이 교대로 적어도 2회 이상 반복 적층된 질화물 적층 구조를 포함할 수 있다.
도 16b를 참조하면, 물리적인 방법, 예를 들어, 그라인딩, 래핑, 또는 CMP를 이용하여 희생층(130)을 제거한다. 이때, 물리적인 방법에 따른 공정 편차로 인하여, 전류 운반층(120c)의 최상단에 위치하는 제6 질화물층(1233)의 일부가 함께 제거될 수 있다.
전류 운반층(120c)의 최상단에 위치하는 제6 질화물층(1233)은 물리적인 방법에 의해 제거되므로, 도시된 바와 같이, 불규칙한 상면을 가질 수 있다.
이어서, 도 16c를 참조하면, 전류 운반층(120c) 상에 식각 전극(240)을 형성하고, 전류 운반층(120c)에 대해서 전기화학식각을 수행한다. 제6 농도로 도핑된 제6 질화물층(1233)은 제5 농도로 도핑된 제5 질화물층(1231)에 비해 상대적으로 낮은 저항을 가지므로, 전기화학식각 공정에 의해 최상단의 제6 질화물층(1233)이 식각되어 제거된다. 또한, 제5 질화물층(1231)은 전류 차단층으로 기능하여 아래의 또 다른 제6 질화물층(1231)이 식각되는 것을 방지할 수 있다.
최상단의 제6 질화물층(1231)이 제거되면, 도 16d에 도시된 바와 같이, 전류 운반층(120c)의 최상단에 제5 질화물층(1233)이 위치한다. 이어서, 전류 운반층(120c) 상에 제2 희생층을 형성하면, 재사용 가능한 발광 소자 제조용 템플릿이 제공될 수 있다.
본 실시예에 따르면, 10 내지 30nm의 얇은 두께를 갖는 최상단의 제6 질화물층(1233)만을 제거하고, 다시 제2 희생층을 형성함으로써 재사용 가능한 발광 소자 제조용 템플릿을 제공할 수 있다. 전기화학식각을 이용하여 최상단의 제6 질화물층(1233)을 제거하면 되므로, 전기화학식각 공정이 간소화될 수 있다. 즉, 상대적으로 더 낮은 전압과 짧은 전압 인가 시간만으로도 제2 희생층을 성장시킬 수 있는 상태를 얻을 수 있다. 따라서 전기화학식각으로 인하여 성장 기판(110)이 손상되는 것을 방지할 수 있고, 전기화학식각의 낮은 공정 재현성으로 인한 문제를 방지할 수 있다. 또한, 전류 운반층(120c)이 적어도 2회 이상 반복 적층된 질화물 적층 구조를 포함함으로써, 본 실시예에 따른 재생 방법을 반복적으로 수행할 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.
Claims (28)
- 성장 기판;
상기 성장 기판 상에 위치하는 전류 운반층; 및
상기 전류 운반층 상에 위치하는 희생층을 포함하는 발광 소자 제조용 템플릿. - 청구항 1에 있어서,
상기 희생층은 n형 질화물 반도체층인 발광 소자 제조용 템플릿. - 청구항 2에 있어서,
상기 전류 운반층은,
제1 농도로 n형 도핑되거나 또는 언도핑된 제1 질화물층; 및
상기 제1 질화물층 상에 위치하며, 제2 농도로 n형 도핑된 제2 질화물층을 포함하고,
상기 제2 농도는 제1 농도보다 높은 농도인 발광 소자 제조용 템플릿. - 청구항 3에 있어서,
상기 제2 농도는 6×1018/cm3 내지 3×1019/cm3인 발광 소자 제조용 템플릿. - 청구항 2에 있어서,
상기 전류 운반층은,
제3 농도로 n형 도핑되거나 또는 언도핑된 제3 질화물층; 및
상기 제3 질화물층 상에 위치하며, 상기 제3 질화물층의 에너지 밴드갭과 다른 에너지 밴드갭을 갖는 제4 질화물층을 포함하고,
상기 제3 질화물층 또는 제4 질화물층 내에서, 상기 제3 및 제4 질화물층의 경계 주변에 2DEG가 형성된 발광 소자 제조용 템플릿. - 청구항 5에 있어서,
상기 제3 질화물층은 GaN을 포함하고, 상기 제4 질화물층은 AlGaN을 포함하는 발광 소자 제조용 템플릿. - 청구항 2에 있어서,
상기 전류 운반층은,
제5 농도로 n형 도핑되거나 또는 언도핑된 제5 질화물층, 및 상기 제5 질화물층 상에 위치하며, 제6 농도로 n형 도핑된 제6 질화물층이 교대로 적어도 2회이상 반복 적층된 질화물 적층 구조를 포함하고,
상기 제6 농도는 상기 제5 농도보다 높은 농도인 발광 소자 제조용 템플릿. - 청구항 7에 있어서,
상기 제5 및 제6 질화물층은 10 내지 30nm의 두께를 갖는 발광 소자 제조용 템플릿. - 청구항 1에 있어서,
상기 성장 기판은 질화물 기판인 발광 소자 제조용 템플릿. - 성장 기판, 상기 성장 기판 상에 위치하는 전류 운반층, 및 상기 전류 운반층 상에 위치하는 희생층을 포함하는 발광 소자 제조용 템플릿을 준비하고;
상기 희생층 상에 마스크 패턴을 형성하고;
상기 희생층을 부분적으로 제거하여 상기 희생층 내에 미세 공동을 형성하고;
상기 희생층 상에 상기 마스크 패턴을 덮는 에피층을 형성하고;
상기 에피층으로부터 상기 발광 소자 제조용 템플릿을 분리하는 것을 포함하는 발광 소자 제조 방법. - 청구항 10에 있어서,
상기 에피층은,
제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 위치하는 제2 도전형 반도체층; 및
상기 제1 및 제2 도전형 반도체층의 사이에 개재된 활성층을 포함하는 발광 소자 제조 방법. - 청구항 10에 있어서,
상기 에피층으로부터 상기 발광 소자 제조용 템플릿을 분리하는 것은,
식각 용액을 이용하여 상기 마스크 패턴을 제거하는 것을 포함하는 발광 소자 제조 방법. - 청구항 10에 있어서,
상기 에피층으로부터 상기 발광 소자 제조용 템플릿을 분리하는 것은,
상기 에피층과 상기 희생층 사이에 응력을 가하는 것을 포함하는 발광 소자 제조 방법. - 청구항 10에 있어서,
상기 희생층을 부분적으로 제거하는 것은, 상기 희생층에 대하여 전기화학식각을 수행하여 상기 미세 공동을 형성하는 것을 포함하고,
상기 에피층을 형성함과 아울러, 상기 미세 공동이 공동으로 형성되는 발광 소자 제조 방법. - 청구항 10에 있어서,
상기 에피층으로부터 상기 발광 소자 제조용 템플릿을 분리하기 전에,
상기 에피층 상에 지지 기판을 본딩하는 것을 더 포함하는 발광 소자 제조 방법. - 에피층으로부터 분리된 발광 소자 제조용 템플릿을 재생하는 방법에 있어서,
성장 기판, 상기 성장 기판 상에 위치하는 전류 운반층, 및 상기 전류 운반층 상에 위치하는 희생층을 포함하며, 에피층으로부터 분리된 발광 소자 제조용 템플릿을 준비하고;
상기 희생층을 적어도 부분적으로 제거하고;
상기 전류 운반층 상에 제2 희생층을 형성하는 것을 포함하는 발광 소자 제조용 템플릿 재생 방법. - 청구항 16에 있어서,
상기 희생층의 상기 에피층으로부터 분리되어 노출된 표면은 요철 구조를 포함하는 발광 소자 제조용 템플릿 재생 방법. - 청구항 17에 있어서,
상기 희생층을 적어도 부분적으로 제거하기 전에,
상기 희생층 표면의 요철 구조를 덮어 평평한 상면을 갖는 포토레지스트를 형성하고;
상기 포토레지스트의 상면으로부터 상기 포토레지스트 및 상기 희생층이 적어도 일부를 건식 식각하는 것을 더 포함하는 발광 소자 제조용 템플릿 재생 방법. - 청구항 16에 있어서,
상기 전류 운반층은,
제1 농도로 n형 도핑되거나 또는 언도핑된 제1 질화물층; 및
상기 제1 질화물층 상에 위치하며, 제2 농도로 n형 도핑된 제2 질화물층을 포함하고,
상기 제2 농도는 상기 제1 농도보다 높은 농도인 발광 소자 제조용 템플릿 재생 방법. - 청구항 16에 있어서,
상기 전류 운반층은,
제3 농도로 n형 도핑되거나 또는 언도핑된 제3 질화물층; 및
상기 제3 질화물층 상에 위치하며, 상기 제3 질화물층의 에너지 밴드갭과 다른 에너지 밴드갭을 갖는 제4 질화물층을 포함하고,
상기 제3 또는 제4 질화물층 내에서, 상기 제3 및 제4 질화물층의 경계 주변에 2DEG가 형성된 발광 소자 제조용 템플릿 재생 방법. - 청구항 16에 있어서,
상기 전류 운반층은,
제5 농도로 n형 도핑되거나 또는 언도핑된 제5 질화물층, 및 상기 제5 질화물층 상에 위치하며, 제6 농도로 n형 도핑된 제6 질화물층이 교대로 적어도 2회 이상 반복 적층된 질화물 적층 구조를 포함하고,
상기 제6 농도는 상기 제5 농도보다 높은 농도인 발광 소자 제조용 템플릿 재생 방법. - 청구항 19 내지 청구항 21 중 어느 한 항에 있어서,
상기 희생층을 적어도 부분적으로 제거하는 것은, 전기화학식각을 이용하여 상기 희생층을 적어도 부분적으로 제거하는 것을 포함하는 발광 소자 제조용 템플릿 재생 방법. - 청구항 22에 있어서,
상기 희생층을 적어도 부분적으로 제거하는 것은, 상기 전기화학식각을 이용하여 상기 희생층을 적어도 부분적으로 제거하기 전에,
상기 희생층의 적어도 일부를 물리적으로 제거하는 것을 더 포함하는 발광 소자 제조용 템플릿 재생 방법. - 청구항 23에 있어서,
상기 희생층의 적어도 일부를 물리적으로 제거하는 것은, 그라인딩, 래핑 및 CMP 중 적어도 하나를 이용하는 것을 포함하는 발광 소자 제조용 템플릿 재생 방법. - 청구항 22에 있어서,
상기 전기화학식각은 상기 희생층에 25 내지 35V의 전압을 인가하여 수행되는 발광 소자 제조용 템플릿 재생 방법. - 청구항 22에 있어서,
상기 제2 희생층을 형성하기 전에, 상기 전류 운반층 상에 잔류하는 희생층의 일부를 화학적으로 제거하는 것을 더 포함하는 발광 소자 제조용 템플릿 재생 방법. - 청구항 16에 있어서,
상기 희생층과 상기 제2 희생층은 동일한 물질로 형성된 발광 소자 제조용 템플릿 재생 방법. - 청구항 16에 있어서,
상기 성장 기판은 질화물 기판인 발광 소자 제조용 템플릿 재생 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130089643A KR20150014232A (ko) | 2013-07-29 | 2013-07-29 | 재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130089643A KR20150014232A (ko) | 2013-07-29 | 2013-07-29 | 재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150014232A true KR20150014232A (ko) | 2015-02-06 |
Family
ID=52571143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130089643A KR20150014232A (ko) | 2013-07-29 | 2013-07-29 | 재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20150014232A (ko) |
-
2013
- 2013-07-29 KR KR1020130089643A patent/KR20150014232A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI559573B (zh) | 發光二極體 | |
| US9373496B2 (en) | Substrate recycling method and recycled substrate | |
| US9514926B2 (en) | Substrate recycling method | |
| KR20150072066A (ko) | 반도체 성장용 템플릿, 성장 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
| KR20100068839A (ko) | 발광 소자의 제조 방법 | |
| JP2012500479A (ja) | 両面不動態化を伴う半導体発光デバイスを製造するための方法 | |
| KR102206284B1 (ko) | 반도체 성장용 템플릿, 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
| KR20150012538A (ko) | 발광 소자 제조 방법 | |
| KR20140068474A (ko) | 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법 | |
| US9048348B2 (en) | Method of separating substrate and method of fabricating semiconductor device using the same | |
| KR20150074516A (ko) | 기판 분리 방법 및 이를 이용한 발광소자 제조 방법 | |
| KR20130035685A (ko) | 질화물 반도체 소자 제조 방법 | |
| KR20100061131A (ko) | 수직구조 질화갈륨계 반도체 발광소자의 제조방법 | |
| KR100978568B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| KR20140047870A (ko) | 성장 기판 분리 방법, 발광 다이오드 제조 방법 및 그것에 의해 제조된 발광 다이오드 | |
| KR101984934B1 (ko) | 기판 재생 방법 및 재생 기판 | |
| KR101923673B1 (ko) | 질화갈륨계 반도체 소자를 제조하는 방법 | |
| KR20140085198A (ko) | 마스크 패턴을 이용한 기판 분리 방법 및 반도체 소자 제조 방법 | |
| KR20150014232A (ko) | 재생 가능한 발광 소자 제조용 템플릿 및 이를 이용한 발광 소자 제조 방법 | |
| KR20140079958A (ko) | 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법 | |
| KR20140074040A (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| KR20150016759A (ko) | 발광 소자 제조용 템플릿 재생 방법 | |
| KR20140047869A (ko) | 성장 기판 분리 방법 및 발광 다이오드 제조 방법 | |
| KR102601702B1 (ko) | 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 | |
| KR20140077476A (ko) | 마스크 패턴 형성 방법, 이를 이용한 기판 분리 방법 및 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |