JP2005123323A - 電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器 - Google Patents

電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2005123323A
JP2005123323A JP2003355236A JP2003355236A JP2005123323A JP 2005123323 A JP2005123323 A JP 2005123323A JP 2003355236 A JP2003355236 A JP 2003355236A JP 2003355236 A JP2003355236 A JP 2003355236A JP 2005123323 A JP2005123323 A JP 2005123323A
Authority
JP
Japan
Prior art keywords
substrate
bumps
conductive particles
element chip
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003355236A
Other languages
English (en)
Inventor
Kazuto Shinohara
一人 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003355236A priority Critical patent/JP2005123323A/ja
Publication of JP2005123323A publication Critical patent/JP2005123323A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 異方導電性接着剤を介して素子チップと実装基板を電気的に接続する際にバンプ間の隙間に導電粒子が凝集することによるバンプ間のショートを回避する。
【解決手段】 本発明のバンプ構造は、バンプを介して素子チップと実装基板を電気的に接続するためのバンプ構造であって、導電粒子（５１）を含む異方導電性接着剤（５０）を介して素子チップと実装基板を加圧接触させたときに導電粒子（５１）が押圧される方向に向けてバンプ間隔（９０）が拡大するようにバンプ間の隙間が形成されている。
【選択図】 図２

Description

本発明は素子チップの実装方法、バンプ構造、実装基板、素子チップ、電気光学装置及び電子機器に関し、特に、導電粒子を含む異方導電性接着剤を介して素子チップを実装基板に実装するための改良技術に関する。
半導体素子などの電子素子を実装基板上に実装する手法として、剥離転写法を用いる手法が知られている。例えば、特開平１０−１２５９３１号公報には、予め転写元基板上に剥離層を介して素子チップ等の被転写体を形成しておき、その後、素子チップ等を実装基板に接合し、さらに剥離層に光照射等を行って層内剥離又は界面剥離を生じさせることによって、素子チップ等の被転写体を実装基板に転写する手法が開示されている。この手法によれば、製造条件の異なるトランジスタチップとＥＬ（エレクトロルミネセンス）チップをそれぞれ最適な条件で転写元基板上に形成した後に実装基板へ転写することにより、ＥＬ表示装置を製造することができる。素子チップと実装基板との電気的接続を得るための手法として、素子チップに形成されたバンプ（突極電極）を実装基板のバンプに接続する手法が知られている。
特開平１０−１２５９０１号公報
しかし、従来のバンプ構造では、素子チップのバンプと実装基板のバンプをＡＣＰ（異方性導電ペースト）又はＡＣＦ（異方性導電フィルム）などの異方導電性接着剤を介して接合すると、導電粒子がバンプ間に凝集し、隣接するバンプ同士がショートしてしまう不都合が生じ得る。図面を参照してこの現象を説明すると、以下のようになる。
図４（Ａ）は第一の従来例におけるバンプ構造の平面図を示しており、７１ａ，７１ｂは実装基板に形成されるバンプ、５１はＡＣＰ又はＡＣＦなどの異方導電性接着剤に含まれる導電微粒子である。素子チップのバンプ（図示せず）と実装基板のバンプ７１ａ，７１ｂを圧着すると、バンプ７１ａ，７１ｂ上に載置されていた導電粒子５１の一部はバンプ間隔（バンプギャップ）９０に流れ込む。それぞれの導電粒子５１が押圧される方向（図中矢印方向）はそれぞれ異なっており、略全方位に作用するが、バンプ間隔９０の幅がほぼ一定であると、バンプ間隔９０内に流れ込んだ導電粒子５１は一方向にしか移動できないため、バンプ間隔９０内で導電粒子５１が相互に密着して凝縮し、バンプ７１ａ，７１ｂがショートする。
同図（Ｂ）は第二の従来例におけるバンプ構造の側面図を示しており、８１ａ，８１ｂは実装基板に形成されるバンプ、５１はＡＣＰ又はＡＣＦなどの異方導電性接着剤に含まれる導電微粒子である。素子チップのバンプ（図示せず）と実装基板のバンプ８１ａ，８１ｂを圧着すると、バンプ８１ａ，８１ｂ上に載置されていた導電粒子５１の一部はバンプ間隔９０に流れ込む。バンプ８１ａ，８１ｂを無電界めっき等で形成すると、先端が略球形状に凸曲したテーパ形状を成すため、バンプ間隔９０は底部が狭く、且つ開口部が広い逆テーパ状を成す。このため、バンプ間隔９０に流れ込んだ導電粒子５１がその底部で相互に密着して凝縮し、バンプ８１ａ，８１ｂがショートする。
そこで、本発明はこのような問題を解決し、バンプを介して素子チップと実装基板を電気的に接続する際にバンプ間の隙間に導電粒子が凝集することによるバンプ間のショートを回避するための改良技術を提案することを課題とする。
上記の課題を解決するため、本発明の第一のバンプ構造は、バンプを介して素子チップと実装基板を電気的に接続するためのバンプ構造であって、導電粒子を含む異方導電性接着剤を介して素子チップと実装基板を加圧接触させたときに導電粒子が押圧される方向に向けてバンプ間隔が拡大するようにバンプ間の隙間が形成されている。かかる構成によれば、素子チップと実装基板を加圧接触させたときに隣接するバンプ間に流れ込んだ導電粒子は分散することができるため、バンプ間の隙間に導電粒子が凝集してバンプ間がショートすることを抑制できる。
ここで、「素子チップ」とは、薄膜トランジスタ、ダイオード、抵抗、インダクタ、キャパシタ、発光素子等の各種機能素子又はこれらの機能素子を集積化した回路チップをいう。また、「実装基板」とは、素子チップを実装して所望の電子デバイスを構成するための基板をいい、素子チップに接続するべき配線などが予め形成されている。また、「バンプ構造」とは、バンプ単体の構造に限らず、複数のバンプ相互間の位置関係などを含む概念である。また、「導電粒子が押圧される方向」は全方向である必要はなく、導電粒子が適度に分散できる程度の一定の角度範囲でよい。
本発明の第二のバンプ構造は、バンプを介して素子チップと実装基板を電気的に接続するためのバンプ構造であって、実装基板に形成されるバンプは逆テーパ状に形成されている。かかる構成によれば、バンプ間隔は高さ方向において上部よりも底部の方がギャップは広がっているため、バンプ間隔の底部で導電粒子が凝集することによるバンプ間のショートを抑制できる。
本発明の第二のバンプ構造において、導電粒子を含む異方導電性接着剤を介して素子チップと実装基板を加圧接触させたときに導電粒子が押圧される方向に向けてバンプ間隔が拡大するようにバンプ間の隙間が形成されている。かかる構成によれば、素子チップと実装基板を加圧接触させたときに隣接するバンプ間に流れ込んだ導電粒子は分散することができるため、バンプ間の隙間に導電粒子が凝集してバンプ間がショートすることを抑制できる。
本発明の実装基板は上述の第一又は第二のバンプ構造を備えている。かかる構成によれば、素子チップと実装基板を加圧接触させたときに隣接するバンプ間に流れ込んだ導電粒子は分散することができるため、バンプ間の隙間に導電粒子が凝集してバンプ間がショートすることを抑制できる。
本発明の素子チップは上述の第一のバンプ構造を備えている。かかる構成によれば、素子チップと実装基板を加圧接触させたときに隣接するバンプ間に流れ込んだ導電粒子は分散することができるため、バンプ間の隙間に導電粒子が凝集してバンプ間がショートすることを抑制できる。
本発明の電気光学装置は上述した実装基板を備える。ここで、電気光学装置とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた表示装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子、電界の印加により発生した電子を発光板に当て発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
本発明の電子機器は上述した実装基板を備える。ここで、電子機器とは、回路基板やその他の要素を備え、一定の機能を奏する機器一般をいい、その構成に特に限定はない。かかる電子機器としては、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、テレビジョン（ＴＶ）、ロールアップ式ＴＶ、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
本発明の素子チップ実装方法は、剥離層を介して転写元基板上に形成された素子チップを、第一又は第二のバンプ構造を備えた実装基板の所定位置に塗布された導電粒子を含む異方導電性接着剤を介して圧着し、剥離層に層内剥離又は界面剥離を生じさせて、素子チップを剥離層から剥離して実装基板に転写させる方法である。かかる構成によれば、素子チップと実装基板を加圧接触させたときに隣接するバンプ間に流れ込んだ導電粒子は分散することができるため、バンプ間の隙間に導電粒子が凝集してバンプ間がショートすることを抑制できる。
本発明の実装方法において、素子チップは第一のバンプ構造を備えていることが望ましい。実装基板だけでなく、素子チップについても、第一のバンプ構造を備えることによって、より効果的にバンプ間のショートを抑制できる。
本発明によれば、素子チップと実装基板を加圧接触させたときに隣接するバンプ間に流れ込んだ導電粒子は分散することができるため、バンプ間の隙間に導電粒子が凝集してバンプ間がショートすることを抑制できる。
［発明の実施形態１］
以下、各図を参照して本発明の好適な実施形態１について説明する。
図１は転写元基板から実装基板に素子チップを転写することによりＥＬ表示装置を製造する工程の一部を図示している。同図（Ａ）は剥離層２１を介して転写元基板（ＴＦＴアレイ基板）２０上に形成された複数のＴＦＴ（薄膜トランジスタ）チップ３０を、実装基板１０上に形成されたバンプ１１ａ，１１ｂに接続するための位置合わせ段階を示している。単一のＴＦＴチップ３０には、一画素分のＴＦＴ（例えば、３個）が含まれており、バンプ１１ａ，１１ｂとの間で電気的接続を得るための複数のバンプ３１ａ，３１ｂが形成されている。実装基板１０は電気配線を絶縁するための絶縁層１２と、適度な強度を有するガラス基板１３の二層構造を成している。ＴＦＴチップ３０が転写されるべき実装基板１０の所定位置にはＡＣＰ又はＡＣＦから成る異方導電性接着剤５０が塗布されている。異方導電性接着剤５０には熱硬化性樹脂又は熱可塑性樹脂等のバインダーに導電粒子５１が適度な分散密度で含有されている。
転写元基板２０としては、光透過性の材料で構成するのが望ましく、光透過率１０％以上が好ましく、５０％以上がより好ましい。光透過率が低すぎると、照射光の減衰が大きくなり、剥離層２１に層内剥離又は界面剥離を生じさせるには大きな照射エネルギーを要する。転写元基板２０はプロセス温度（３５０℃〜１０００℃）よりも高い温歪点を有する材料で構成されているのが好ましく、例えば、石英ガラス、ソーダガラス、コーニング、日本電気ガラスＯＡ−２等の耐熱ガラス、合成樹脂等が好適である。転写元基板２０の厚さは、特に限定されるものではないが、０．５〜５．０ｍｍ程度が好ましい。透過光の光量を均一にするためには、転写元基板２０の厚みは均一であることが望ましい。
剥離層２１は、照射光の照射を受けて層内剥離及び／又は界面剥離を生じるよう構成された薄膜であり、照射光を受光することで、剥離層２１を構成する物質の原子間又は分子間の結合力が消失又は減少するものである。層内剥離又は界面剥離を生じさせる起因としては、例えば、アブレーションや、気体放出などがある。アブレーションとは、照射光を吸収した固体材料が光化学的又は熱的に励起され、その表面や内部の原子又は分子の結合が切断されて放出することをいい、主に、剥離層２１の構成材料の全部又は一部が溶融、蒸散などの相変化を伴う。剥離層２１の組成としては、例えば、（１）非晶質シリコン、（２）酸化ケイ素、ケイ酸化合物、酸化チタン、チタン酸化物、酸化ジルコニウム、ジルコン酸化合物、酸化ランタン、ランタン酸化化合物などの各種酸化物セラミックス、誘電体、が挙げられる。半導体酸化ケイ素としては、ＳｉＯ，ＳｉＯ2，Ｓｉ3Ｏ2などが挙げられ、ケイ酸化合物としては、例えば、Ｋ2ＳｉＯ3，Ｌｉ2ＳｉＯ3，ＣａＳｉＯ3，ＺｒＳｉＯ4，Ｎａ2ＳｉＯ3が挙げられる。酸化チタンとしては、ＴｉＯ,Ｔｉ2Ｏ3,ＴｉＯ2が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉＯ4,ＢａＴｉＯ3,Ｂａ2Ｔｉ9Ｏ20,ＢａＴｉ5Ｏ11,ＳｒＴｉＯ3,ＰｂＴｉＯ3,ＭｇＴｉＯ3,ＺｒＴｉＯ2,ＳｎＴｉＯ4,Ａｌ2ＴｉＯ5,ＦｅＴｉＯ3が挙げられる。酸化ジルコニウムとしては、ＺｒＯ2が挙げられ、ジルコン酸化合物としては、例えば、ＢａＺｒＯ3,ＺｒＳｉＯ4,ＰｂＺｒＯ3,ＭｇＺｒＯ3,Ｋ2ＺｒＯ3が挙げられる。
剥離層２１として、この他にも、例えば、（３）ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックス、或いは強誘電体、（４）窒化珪素、窒化アルミニウム、窒化チタン、などの窒化物セラミックス、（５）有機系高分子材料、（６）金属などが挙げられる。有機系高分子材料としては、−ＣＨ2−，−ＣＯ−（ケトン），−ＣＯＮＨ−（アミド），−ＮＨ−（イミド），−ＣＯＯ−（エステル），−Ｎ＝Ｎ−（アゾ），−ＣＨ＝Ｎ−（シフ）などの結合を有するもの、特にこれらの結合を多く有するものであれば特に限定されるものではない。また、有機系高分子材料は、構成式中に芳香族炭化水素を有するものであってもよい。このような有機系高分子材料としては、ポリエチレン、ポリプロピレンのようなポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート（ＰＭＭＡ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥＳ）、エポキシ樹脂などが好適である。また、金属としては、Ａｌ,Ｌｉ,Ｔｉ,Ｍｎ,Ｉｎ,Ｓｎ,Ｙ,Ｌａ,Ｃｅ,Ｎｄ,Ｐｒ,Ｇｄ,Ｓｍ又はこれらのうち少なくとも１種を含む合金が挙げられる。
剥離層２１の膜厚としては、剥離層２１の組成、層構成、形成方法などの諸条件で異なるが、１ｎｍ〜２０μｍ程度が好ましく、１０ｎｍ〜２０μｍ程度がより好ましく、４１ｎｍ〜１μｍ程度がさらに好ましい。剥離層２１の膜厚が薄すぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、一方、膜厚が厚すぎると、剥離層２１の良好な剥離性を確保するために照射光の光量を多くする必要があるとともに、後工程で剥離層２１を除去するのに時間を要する。剥離層２１の形成方法は、特に限定されず、膜組成や膜厚などの諸条件に応じて適宜選択される。ＣＶＤ、蒸着、分子線蒸着、スパッタリング、イオンプレーティング、ＰＶＤなどの各種気相成長法、電気めっき、浸漬めっき、無電界めっきなどの各種めっき法、ラングミュア・ブロジェット法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法、ゾル・ゲル法などが挙げられる。
図１（Ｂ）に示すように、バンプ３１ａ，３１ｂとバンプ１１ａ，１１ｂを位置合わせした上で転写元基板２０を実装基板１０側に向けて圧着すると、導電粒子５１の一部はバンプ間隔９０に流れ込む。図２（Ａ）はバンプ１１ａ，１１ｂの平面図であり、バンプ間隔９０内に流れ込んだ導電粒子５１の流動方向を示している。説明の便宜上、バンプ１１ａ，１１ｂの上面に載置されている導電粒子５１は省略している。バンプ１１ａ，１１ｂは略方形状を成しており、導電粒子５１が押圧される方向（図中矢印方向）に向けてバンプ間隔９０が拡大するようにバンプ間隔が形成されている。ここで、「導電粒子５１が押圧される方向」は全方向である必要はなく、導電粒子５１が適度に分散できる程度のある一定の角度範囲の方向でよい。バンプ１１ａ，１１ｂの相対的な位置関係をこのように工夫することで、バンプ間隔９０に流れ込んだ導電粒子５１はバンプ間隔９０内で無理なく分散することができ、バンプ間隔９０内で相互に密着して凝集することを抑制できる。バンプ１１ａ，１１ｂの形状や相対的な位置関係としては、導電粒子５１が押圧される方向にバンプ間隔９０が拡大する形状であれば、特に限定されるものではなく、例えば、図２（Ｂ）〜図２（Ｄ）に示すようなバンプ形状又はバンプ配置が考えられる。
図２（Ｂ），（Ｃ）はそれぞれバンプ１１ａ，１１ｂを六角形状、三角形状に形成することで、導電粒子５１が押圧される方向にバンプ間隔９０を拡大している。このように隣接するバンプ１１ａ，１１ｂ間に平行な面が形成されないようにバンプ形状又はバンプ配置を工夫することで、バンプ間隔９０に流れ込んだ導電粒子５１をバンプ間隔９０内で無理なく分散させることができる。また、バンプ１１ａ，１１ｂの中心点は必ずしも一直線上に配列している必要はなく、例えば、図２（Ｄ）に示すようにバンプ１１ａ，１１ｂ，１１ｃの中心点をδＸだけ偏移して千鳥状に配列してもよい。また、ここでは実装基板１０に形成されるバンプ１１ａ，１１ｂの形状又は配置構成について説明したが、ＴＦＴチップ３０に形成されるバンプ３１ａ，３１ｂについても同様に、導電粒子５１が押圧される方向にバンプ間隔が拡大するようにバンプ間の隙間を形成するのが望ましい。
さて、上述のようにしてバンプ１１ａ，１１ｂとバンプ３１ａ，３１ｂの接合が完了したならば、図１（Ｃ）に示すように、剥離転写の対象となるＴＦＴチップ３０にのみ照射光４２が照射されるようにマスク４０を介して転写元基板２０の裏面から照射する。この照射光４２は転写元基板２０を透過した後に剥離層２１に吸収され、剥離層２１の層内剥離又は界面剥離を誘起する。すると、剥離層２１の分子間結合が弱まり、ＴＦＴチップ３０が転写元基板２０から剥離する。照射光４２としては、剥離層２１の層内剥離又は界面剥離を生じさせるものであれば特に限定されるものではないが、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）などが挙げられ、アブレーションを生じさせ易いという点ではレーザ光が好適である。レーザ光としては、気体レーザ、固体レーザなどが挙げられるが、特に、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ2レーザ、Ｈｅ−Ｎｅレーザなどが好適である。エキシマレーザは、短波長で高エネルギーを出力するため、極めて短時間で剥離層２１に層内剥離を生じさせることができる。剥離層２１内にアブレーションを誘起させるために、波長依存性がある場合は、照射されるレーザ光の波長は１００〜３５０ｎｍ程度が望ましい。また、剥離層２１に、ガス放出、気化、昇華などの相変化を誘起して層内剥離若しくは界面剥離を生じさせるには、レーザ光の波長は３５０〜１２００ｎｍ程度が望ましい。同図（Ｄ）はＴＦＴチップ３０の転写後の状態を示している。実装基板１０に有機ＥＬチップ等を転写し、必要に応じて封止処理を施すことでＥＬ表示装置が完成する。
以上、説明したように本実施形態によれば、導電粒子５１が押圧される方向にバンプ間隔９０が拡大するようにバンプ間の隙間を形成したため、バンプ間隔９０に流れ込んだ導電粒子５１がバンプ間隔９０内で凝集することを回避し、バンプ間のショートを防止できる。また、隣接するバンプ同士がショートする確率が小さくなるため、従来、導電粒子５１の直径の３倍程度を必要としていたバンプ間隔９０を導電粒子５１の直径の２倍程迄に狭めることが可能となり、高密度実装に適している。
［発明の実施形態２］
以下、図３を参照して本発明の好適な実施形態２について説明する。
同図において、図１と同一符号の部材は同一部材であるものとし、その詳細な説明を省略する。実装基板１０に形成されているバンプ１４ａ，１４ｂは逆テーパ状に形成されており、底部よりも上部の方が断面積は大きい。バンプ１４ａ，１４ｂを逆テーパ状に形成するには、ハーフエッチング又は印刷法によりテーパ状のマスクを形成し、当該マスクで被覆されていない露出部分に無電界めっき等で金属皮膜を等方的に成長させ、その後に当該マスクを除去すればよい。これにより、バンプ１４ａ，１４ｂ間のバンプ間隔９０は高さ方向において、上部よりも底部の方がギャップが広くなっている。このような構成により、導電粒子５１がバンプ間隔９０に流れ込んでも、バンプ間隔９０の底部まで落下した複数の導電粒子５１同士の間にはある程度の隙間が形成されるため、バンプ間隔９０内で導電粒子５１が凝集することによりバンプ１４ａ，１４ｂ同士がショートする現象を効果的に抑制できる。
尚、本実施形態において、バンプ１４ａ，１４ｂの平面形状又は配置関係については、図４（Ａ）に示すように、バンプ間隔９０が略一定となるように形成してもよいが、上述した実施形態１と同様に導電粒子５１が押圧される方向にバンプ間隔９０が拡大するようにバンプ間隔を形成するとより効果的にバンプ１４ａ，１４ｂのショートを回避することができる（例えば、図２（Ａ）〜（Ｄ））。
［発明の実施形態３］
図５及び図６は、上述した製造工程で得られたＥＬ表示装置を適用可能な電子機器の例を示す図である。図５（Ａ）は携帯電話への適用例であり、携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、ＥＬ表示装置２００を備えている。同図（Ｂ）はビデオカメラへの適用例であり、ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、ＥＬ表示装置２００を備えている。同図（Ｃ）は携帯型パーソナルコンピュータ（ＰＤＡ）への適用例であり、パーソナルコンピュータ２５０はカメラ部２５１、操作部２５２、ＥＬ表示装置２００備えている。
同図（Ｄ）はヘッドマウントディスプレイへの適用例であり、ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２、ＥＬ表示装置２００を備えている。同図（Ｅ）はリア型プロジェクターへの適用例であり、プロジェクター２７０は筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、ＥＬ表示装置２００を備えている。同図（Ｆ）はフロント型プロジェクターへの適用例であり、プロジェクター２８０は筐体２８２に光学系２８１、ＥＬ表示装置２００を備え、画像をスクリーン２８３に表示可能になっている。
図６（Ａ）はテレビジョンへの適用例であり、テレビジョン３００はＥＬ表示装置２００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様にＥＬ表示装置２００を適用し得る。同図（Ｂ）はロールアップ式テレビジョンへの適用例であり、ロールアップ式テレビジョン３１０はＥＬ表示装置２００を備えている。
ＥＬ表示装置２００の適用例としては、上述の他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等がある。また、本発明は上述した実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形実施が可能である。例えば、上述した実施形態では、ＥＬ表示装置の製造工程を例に説明していたが、これ以外にも各種の電子機器に適用することが可能である。
第１実施形態のＥＬ表示装置の製造工程断面図である。 第１実施形態のバンプ形状又はバンプ配置の説明図である。 第２実施形態のＥＬ表示装置の製造工程断面図である。 従来のバンプ形状又はバンプ配置の説明図である。 電子機器の応用例を示す図である。 電子機器の応用例を示す図である。
符号の説明
１０…実装基板 １１ａ，１１ｂ…バンプ ２０…転写元基板 ２１…剥離層 ３０…ＴＦＴチップ ３１ａ，３１ｂ…バンプ ４０…マスク ５０…異方導電性接着剤

Claims (10)

  1. 素子チップと実装基板を、導電粒子を含む異方導電性接着剤を用いて複数のバンプを介して電気的に接続する構造を有する電気光学装置用基板であって、
    前記複数のバンプ相互の隙間が、前記導電粒子を含む異方導電性接着剤を介して前記素子チップと前記実装基板を加圧接触させたときに前記導電粒子が押圧される方向に向けて大きくなっていることを特徴とする電気光学装置用基板。
  2. 素子チップと実装基板を、導電粒子を含む異方導電性接着剤を用いて複数のバンプを介して電気的に接続する構造を有する電気光学装置用基板であって、
    前記バンプが、逆テーパ状の断面構造を有することを特徴とする電気光学装置用基板。
  3. 請求項２に記載の電気光学装置用基板であって、
    前記複数のバンプ相互の隙間が、前記導電粒子を含む異方導電性接着剤を介して前記素子チップと前記実装基板を加圧接触させたときに前記導電粒子が押圧される方向に向けて大きくなっていることを特徴とする電気光学装置用基板。
  4. 請求項１乃至請求項３のうち何れか１項に記載の電気光学装置用基板を含む電気光学装置。
  5. 請求項１乃至請求項３のうち何れか１項に記載の電気光学装置用基板を含む電子機器。
  6. 剥離層を介して転写元基板上に形成された素子チップを、請求項１乃至請求項３のうち何れか１項に記載のバンプ構造を備えた実装基板の所定位置に塗布された導電粒子を含む異方導電性接着剤を介して圧着し、前記剥離層に層内剥離又は界面剥離を生じさせて、前記素子チップを前記剥離層から剥離して前記実装基板に転写させる、素子チップの実装方法。
  7. 請求項６に記載の素子チップの実装方法であって、前記素子チップは請求項１に記載のバンプ構造を備える、素子チップの実装方法。
  8. 素子チップと実装基板を、導電粒子を含む異方導電性接着剤を用いて複数のバンプを介して電気的に接続する構造を有する半導体装置用基板であって、
    前記複数のバンプ相互の隙間が、前記導電粒子を含む異方導電性接着剤を介して前記素子チップと前記実装基板を加圧接触させたときに前記導電粒子が押圧される方向に向けて大きくなっていることを特徴とする半導体装置用基板。
  9. 素子チップと実装基板を、導電粒子を含む異方導電性接着剤を用いて複数のバンプを介して電気的に接続する構造を有する半導体装置用基板であって、
    前記バンプが、逆テーパ状の断面構造を有することを特徴とする半導体装置用基板。
  10. 請求項９に記載の半導体装置用基板であって、
    前記複数のバンプ相互の隙間が、前記導電粒子を含む異方導電性接着剤を介して前記素子チップと前記実装基板を加圧接触させたときに前記導電粒子が押圧される方向に向けて大きくなっていることを特徴とする半導体装置用基板。
JP2003355236A 2003-10-15 2003-10-15 電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器 Pending JP2005123323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003355236A JP2005123323A (ja) 2003-10-15 2003-10-15 電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003355236A JP2005123323A (ja) 2003-10-15 2003-10-15 電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2005123323A true JP2005123323A (ja) 2005-05-12

Family

ID=34612901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003355236A Pending JP2005123323A (ja) 2003-10-15 2003-10-15 電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP2005123323A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102742010A (zh) * 2010-02-03 2012-10-17 聚合物视象有限公司 具有多种集成电路芯片凸块间距的半导体元件
CN110752194A (zh) * 2018-07-23 2020-02-04 美科米尚技术有限公司 微型粘合结构和其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102742010A (zh) * 2010-02-03 2012-10-17 聚合物视象有限公司 具有多种集成电路芯片凸块间距的半导体元件
JP2013519227A (ja) * 2010-02-03 2013-05-23 ポリマー・ビジョン・ベー・フェー 多様な集積回路チップバンプピッチを有する半導体装置
CN110752194A (zh) * 2018-07-23 2020-02-04 美科米尚技术有限公司 微型粘合结构和其形成方法
CN110752194B (zh) * 2018-07-23 2023-11-28 美科米尚技术有限公司 微型粘合结构和其形成方法

Similar Documents

Publication Publication Date Title
JP4042182B2 (ja) Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
US7726013B2 (en) Method of manufacturing circuit board including transfer chip having a plurality of first pad electrodes connected to wiring
JP4151420B2 (ja) デバイスの製造方法
JP2004119725A (ja) 電気光学装置の製造方法、電気光学装置、転写チップ、転写元基板、電子機器
JP2003142666A (ja) 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
JPH11251518A (ja) ３次元デバイス
US7393725B2 (en) Method of manufacturing thin film device electro-optic device, and electronic instrument
KR100576636B1 (ko) 반도체 장치 및 전기 광학 장치의 제조 방법
JP2005251910A (ja) 回路基板とその製造方法、電気光学装置、電子機器
JP4378672B2 (ja) 回路基板の製造方法
JP2004145011A (ja) 配線基板、回路基板、電気光学装置及びその製造方法、電子機器
JPH10177187A (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
KR20050044264A (ko) 유기 일렉트로루미네선스 표시 장치, 유기일렉트로루미네선스 표시 장치의 제조 방법, 대형 유기일렉트로루미네선스 표시 장치 및 전자 기기
JP5076925B2 (ja) アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
JP2005123323A (ja) 電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器
JP4244003B2 (ja) 素子チップの実装方法
JP4273320B2 (ja) 電気光学装置用基板とその実装方法、電気光学装置、電子機器及び半導体装置用基板
JP2005123405A (ja) 電気光学装置用基板、半導体装置用基板、素子チップの実装方法、電気光学装置及び電子機器
JP2004327728A (ja) 転写方法、転写体の製造方法、回路基板の製造方法、電気光学装置および電子機器
JP2005072262A (ja) 回路基板およびその製造方法、電気光学装置、電子機器
JP4079066B2 (ja) 半導体装置、回路基板および電気光学装置
JP5581599B2 (ja) 薄膜装置、およびその製造方法、並びに電気光学装置
US7923293B2 (en) Method for manufacturing a semiconductor device wherein the electrical connection between two components is provided by capillary phenomenon of a liquid conductor material in a cavity therebetween
JP2007304300A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP2007304299A (ja) 薄膜回路装置およびその製造方法、並びに電子機器