JP4273320B2 - 電気光学装置用基板とその実装方法、電気光学装置、電子機器及び半導体装置用基板 - Google Patents

電気光学装置用基板とその実装方法、電気光学装置、電子機器及び半導体装置用基板 Download PDF

Info

Publication number
JP4273320B2
JP4273320B2 JP2003356236A JP2003356236A JP4273320B2 JP 4273320 B2 JP4273320 B2 JP 4273320B2 JP 2003356236 A JP2003356236 A JP 2003356236A JP 2003356236 A JP2003356236 A JP 2003356236A JP 4273320 B2 JP4273320 B2 JP 4273320B2
Authority
JP
Japan
Prior art keywords
mounting substrate
substrate
element chip
storage wall
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003356236A
Other languages
English (en)
Other versions
JP2005123380A (ja
Inventor
哲慈 菊地
俊紀 田中
繁光 小池
一人 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003356236A priority Critical patent/JP4273320B2/ja
Publication of JP2005123380A publication Critical patent/JP2005123380A/ja
Application granted granted Critical
Publication of JP4273320B2 publication Critical patent/JP4273320B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01064—Gadolinium [Gd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は素子チップの実装方法、実装基板、電気光学装置及び電子機器に関し、特に、剥離転写法を用いて素子チップを実装基板上に実装するための改良技術に関する。
半導体素子などの電子素子を実装基板上に実装する手法として、剥離転写法を用いる手法が知られている。例えば、特開平１０−１２５９３１号公報には、予め転写元基板上に剥離層を介して素子チップ等の被転写体を形成しておき、その後、素子チップ等を実装基板に接合し、さらに剥離層に光照射等を行って層内剥離又は界面剥離を生じさせることによって、素子チップ等の被転写体を実装基板に転写する手法が開示されている。この手法によれば、製造条件の異なるトランジスタチップとＥＬ（エレクトロルミネセンス）チップをそれぞれ最適な条件で転写元基板上に形成した後に実装基板へ転写することにより、ＥＬ表示装置を製造することができる。
素子チップと実装基板の接着にはＡＣＰ（異方性導電ペースト）等のペースト接着剤が使用されている。ＡＣＰには樹脂接着剤としての成分、例えば、主剤としてのエポキシ樹脂と、このエポキシ樹脂を硬化させる硬化剤と、硬化作用を促進させるための硬化促進剤の他に、導電性を担うための金属粉等の導電粒子が含まれている。導電粒子としては銀粉等が多用されており、導電性の向上を図るため、粒状やフレーク状などの各種の形状が混在されている。
特開平１０−１２５９３１号公報
しかし、ペースト接着剤は高い流動性を有しているため、ペースト接着剤を実装基板に塗布してから素子チップを接着する迄の間にペースト接着剤が塗布位置から広範囲に流動してしまい、素子チップと実装基板の十分な接合が得られない場合があった。ペースト接着剤に添加物などを混入して粘性を調整する手法も考えられるが、接合力等に悪影響を与える虞があるため好ましくない。
そこで、本発明はこのような問題を解決し、素子チップを確実に実装基板に接合するための改良技術を提案することを課題とする。
上記の課題を解決するため、本発明の電気光学装置用基板は素子チップと実装基板を、導電粒子を含む異方導電性接着剤を用いてバンプを介して電気的に接続する構造を有する電気光学装置用基板であって、素子チップ又は実装基板のうちどちらか一方が素子チップと実装基板を接合するためのペースト接着剤を貯溜するための貯溜壁を備えている。ペースト接着剤を貯溜するための貯溜壁を形成することで、ペースト接着剤の流出による素子チップと実装基板のコンタクト不良を解消できる。また、粘性を調整する添加物などを混入する必要がないので、素子チップと実装基板の接合力に悪影響を与える虞もない。
ここで、「素子チップ」とは、薄膜トランジスタ、ダイオード、抵抗、インダクタ、キャパシタ、発光素子などの機能素子又は当該機能素子を集積化した回路チップをいう。また、「実装基板」とは、素子チップを実装して所望の電子デバイスを構成するための基板をいい、素子チップに接続するべき配線などが予め形成されている。「貯溜壁」とはペースト接着剤を貯溜するために実装基板上に形成される構造物をいい、材料・形状等は特に限定されるものではない。
本発明の電気光学装置用基板において、貯溜壁は伸縮性を備えた材質から構成されているのが望ましい。実装基板に歪みが生じていても、貯溜壁が伸縮性を備えていれば、素子チップを実装する際の基板歪みを吸収できる。
本発明の電気光学装置用基板において、素子チップに設けられた貯溜壁の高さが、素子チップと実装基板を電気的に接合するために素子チップに形成されたバンプの高さと略同一以上であることが望ましい。素子チップに形成された貯溜壁の高さをバンプの高さと略同一以上にすることで、ペースト接着剤の流出を抑制できる。
本発明の電気光学装置用基板において、実装基板に設けられた貯溜壁の高さが、素子チップと実装基板を電気的に接合するために実装基板に形成されたバンプの高さと略同一以上であることが望ましい。実装基板に形成された貯溜壁の高さをバンプの高さと略同一以上にすることで、ペースト接着剤の流出を抑制できる。
本発明の電気光学装置は上述した電気光学装置用基板を含む。ここで、電気光学装置とは電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた表示装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子、電界の印加により発生した電子を発光板に当て発光させる電子放出素子を備えたアクティブマトリクス型の表示装置などをいう。
本発明の電子機器は上述した電気光学装置用基板を含む。ここで、電子機器とは、回路基板やその他の要素を備え、一定の機能を奏する機器一般をいい、その構成に特に限定はない。かかる電子機器としては、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、テレビジョン（ＴＶ）、ロールアップ式ＴＶ、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
本発明の電気光学装置用基板の実装方法は、ペースト接着剤を貯溜するための貯溜壁を実装基板上又は素子チップ上に形成する工程と、貯溜壁で囲まれた領域内にペースト接着剤を充填する工程と、ペースト接着剤を介して素子チップと実装基板を接合する工程を含む。ペースト接着剤を貯溜するための貯溜壁を形成することで、ペースト接着剤の流出による素子チップと実装基板のコンタクト不良を解消できる。
本発明の半導体装置用基板は、素子チップと実装基板を、導電粒子を含む異方導電性接着剤を用いてバンプを介して電気的に接続する構造を有する半導体装置用基板であって、素子チップ又は実装基板のうちどちらか一方が、素子チップと実装基板を接合するためのペースト接着剤を貯溜するための貯溜壁を備えている。ペースト接着剤を貯溜するための貯溜壁を形成することで、ペースト接着剤の流出による素子チップと実装基板のコンタクト不良を解消できる。
本発明の半導体装置用基板において、貯溜壁は伸縮性を備えた材質から成なるのが好ましい。実装基板に歪みが生じていても、貯溜壁が伸縮性を備えていれば、素子チップを実装する際の基板歪みを吸収できる。
本発明の半導体装置用基板において、素子チップに設けられた貯溜壁の高さが、素子チップと実装基板を電気的に接合するために素子チップに形成されたバンプの高さと略同一以上であることが望ましい。素子チップに形成された貯溜壁の高さをバンプの高さと略同一以上にすることで、ペースト接着剤の流出を抑制できる。
本発明の半導体装置用基板において、実装基板に設けられた貯溜壁の高さが、素子チップと実装基板を電気的に接合するために実装基板に形成されたバンプの高さと略同一以上であるのが望ましい。実装基板に形成された貯溜壁の高さをバンプの高さと略同一以上にすることで、ペースト接着剤の流出を抑制できる。
本発明によれば、ペースト接着剤を貯溜するための貯溜壁を形成することで、ペースト接着剤の流出による素子チップと実装基板のコンタクト不良を解消できる。
以下、各図を参照して本実施形態について説明する。
図１は実装基板上に素子チップを接合するための準備段階の各工程を示している。同図（Ａ）に示すように、実装基板（配線基板又は転写先基板）１０は電気配線を絶縁するための絶縁層１２と、適度な強度を有するガラス基板１３の二層構造を成している。絶縁層１２上には素子チップと電気的導通を得るためのバンプ１１及び配線パターンが形成されている。次いで、同図（Ｂ）に示すように、実装基板１０上にペースト接着剤を貯溜するための貯溜壁６０を形成する。貯溜壁６０はペースト接着剤が塗布位置から流出しないように堰き止めするための構造物（堰き止め手段）であり、貯溜槽を形成している。貯溜壁６０の形成方法としては、例えば、実装基板１０上に感光性樹脂を塗布し、フォトリソプロセスを用いてこの感光性樹脂を所定のパターンに露光・現像して形成する手法が好適である。
貯溜壁６０の高さとしては、素子チップ３０を実装する上で支障がなく、且つ、ペースト接着剤の流出を堰き止めることができる程度の高さが望ましい。より詳細には、ペースト接着剤の流出を堰き止めるには、貯溜壁６０の高さはバンプ１１の高さと略同一以上であることが望ましい。貯溜壁６０とバンプ１１の高低差（貯溜壁６０の高さ−バンプ１１の高さ）をＬ１、素子チップ３０に形成されたバンプ３１の高さをＬ２とすると、Ｌ１＞０のときは、貯溜壁６０の上部が素子チップ３０と接触しないように、Ｌ１＜Ｌ２の条件を満たすことが必要となる。これに対し、Ｌ１≦０のときは、貯溜壁６０は素子チップ３０に接触しないため、Ｌ２の値は任意である。
貯溜壁６０の材質としては、ペースト接着剤の流出を抑制できる構造物であれば、特に限定されるものではないが、適度の伸縮性を備えた材質が好適である。このような構造物を形成した場合において、実装基板１０に歪みが生じていると、素子チップ３０の実装に支障が生じ得るが、貯溜壁６０がある程度の伸縮性を備えていれば、素子チップ３０と接触した貯溜壁６０が弾性変形又は塑性変形することにより基板歪みを吸収することができる。
さて、貯溜壁６０を形成したならば、同図（Ｃ）に示すように、貯溜壁６０内部にペースト接着剤５０を充填する。ペースト接着剤５０としては、導電粒子５１を含むＡＣＰが好適であるが、導電粒子５１を含まないＮＣＰ（非導電性ペースト）でもよい。次いで、図２（Ｄ）に示すように、転写元基板（ＴＦＴアレイ基板）２０と実装基板１０の位置合わせを行う。転写元基板２０には剥離層２１を介して複数のＴＦＴ（薄膜トランジスタ）チップ３０が形成されている。単一のＴＦＴチップ３０には一画素分のＴＦＴ（例えば、３個）が含まれており、バンプ１１との間で電気的接続を得るためのバンプ３１が形成されている。
転写元基板２０としては、光透過性の材料で構成するのが望ましく、光透過率１０％以上が好ましく、５０％以上がより好ましい。光透過率が低すぎると、照射光の減衰が大きくなり、剥離層２１に層内剥離又は界面剥離を生じさせるには大きな照射エネルギーを要する。転写元基板２０はプロセス温度（３５０℃〜１０００℃）よりも高い温歪点を有する材料で構成されているのが好ましく、例えば、石英ガラス、ソーダガラス、コーニング、日本電気ガラスＯＡ−２等の耐熱ガラス、合成樹脂等が好適である。転写元基板２０の厚さは、特に限定されるものではないが、０．１〜５．０ｍｍ程度の膜厚が好ましく、０．５〜５．０ｍｍ程度がより好ましい。透過光の光量を均一にするためには、転写元基板２０の厚みは均一であることが望ましい。
剥離層２１は、照射光の照射を受けて層内剥離及び／又は界面剥離を生じるよう構成された薄膜であり、照射光を受光することで、剥離層２１を構成する物質の原子間又は分子間の結合力が消失又は減少するものである。層内剥離又は界面剥離を生じさせる起因としては、例えば、アブレーションや、気体放出などがある。アブレーションとは、照射光を吸収した固体材料が光化学的又は熱的に励起され、その表面や内部の原子又は分子の結合が切断されて放出することをいい、主に、剥離層２１の構成材料の全部又は一部が溶融、蒸散などの相変化を伴う。剥離層２１の組成としては、例えば、（１）非晶質シリコン、（２）酸化ケイ素、ケイ酸化合物、酸化チタン、チタン酸化物、酸化ジルコニウム、ジルコン酸化合物、酸化ランタン、ランタン酸化化合物などの各種酸化物セラミックス、誘電体、が挙げられる。半導体酸化ケイ素としては、ＳｉＯ，ＳｉＯ2，Ｓｉ3Ｏ2などが挙げられ、ケイ酸化合物としては、例えば、Ｋ2ＳｉＯ3，Ｌｉ2ＳｉＯ3，ＣａＳｉＯ3，ＺｒＳｉＯ4，Ｎａ2ＳｉＯ3が挙げられる。酸化チタンとしては、ＴｉＯ,Ｔｉ2Ｏ3,ＴｉＯ2が挙げられ、チタン酸化合物としては、例えば、ＢａＴｉＯ4,ＢａＴｉＯ3,Ｂａ2Ｔｉ9Ｏ20,ＢａＴｉ5Ｏ11,ＳｒＴｉＯ3,ＰｂＴｉＯ3,ＭｇＴｉＯ3,ＺｒＴｉＯ2,ＳｎＴｉＯ4,Ａｌ2ＴｉＯ5,ＦｅＴｉＯ3が挙げられる。酸化ジルコニウムとしては、ＺｒＯ2が挙げられ、ジルコン酸化合物としては、例えば、ＢａＺｒＯ3,ＺｒＳｉＯ4,ＰｂＺｒＯ3,ＭｇＺｒＯ3,Ｋ2ＺｒＯ3が挙げられる。
剥離層２１として、この他にも、例えば、（３）ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢＺＴ等のセラミックス、或いは強誘電体、（４）窒化珪素、窒化アルミニウム、窒化チタン、などの窒化物セラミックス、（５）有機系高分子材料、（６）金属などが挙げられる。有機系高分子材料としては、−ＣＨ2−，−ＣＯ−（ケトン），−ＣＯＮＨ−（アミド），−ＮＨ−（イミド），−ＣＯＯ−（エステル），−Ｎ＝Ｎ−（アゾ），−ＣＨ＝Ｎ−（シフ）などの結合を有するもの、特にこれらの結合を多く有するものであれば特に限定されるものではない。また、有機系高分子材料は、構成式中に芳香族炭化水素を有するものであってもよい。このような有機系高分子材料としては、ポリエチレン、ポリプロピレンのようなポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート（ＰＭＭＡ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥＳ）、エポキシ樹脂などが好適である。また、金属としては、Ａｌ,Ｌｉ,Ｔｉ,Ｍｎ,Ｉｎ,Ｓｎ,Ｙ,Ｌａ,Ｃｅ,Ｎｄ,Ｐｒ,Ｇｄ,Ｓｍ又はこれらのうち少なくとも１種を含む合金が挙げられる。
剥離層２１の膜厚としては、剥離層２１の組成、層構成、形成方法などの諸条件で異なるが、１ｎｍ〜２０μｍ程度が好ましく、１０ｎｍ〜２０μｍ程度がより好ましく、４１ｎｍ〜１μｍ程度がさらに好ましい。剥離層２１の膜厚が薄すぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、一方、膜厚が厚すぎると、剥離層２１の良好な剥離性を確保するために照射光の光量を多くする必要があるとともに、後工程で剥離層２１を除去するのに時間を要する。剥離層２１の形成方法は、特に限定されず、膜組成や膜厚などの諸条件に応じて適宜選択される。ＣＶＤ、蒸着、分子線蒸着、スパッタリング、イオンプレーティング、ＰＶＤなどの各種気相成長法、電気めっき、浸漬めっき、無電界めっきなどの各種めっき法、ラングミュア・ブロジェット法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法、ゾル・ゲル法などが挙げられる。
実装基板１０と転写元基板２０の位置合わせをした後、同図（Ｅ）に示すように、バンプ３１とバンプ１１が接合するように適度な圧力で転写元基板２０と実装基板１０を押圧する。ペースト接着剤５０は貯溜壁６０で囲まれた領域内に貯溜しているため、外部に流出することなく、確実にバンプ３１とバンプ１１を接合する。次いで、同図（Ｆ）に示すように、剥離転写の対象となるＴＦＴチップ３０にのみ照射光４２が照射されるようにマスク４０を介して転写元基板２０の裏面から照射する。この照射光４２は転写元基板２０を透過した後、剥離層２１に吸収され、剥離層２１の層内剥離又は界面剥離を誘起する。すると、剥離層２１の分子間結合が弱まり、ＴＦＴチップ３０が転写元基板２０から剥離する。照射光４２としては、剥離層２１の層内剥離又は界面剥離を生じさせるものであれば特に限定されるものではないが、例えば、Ｘ線、紫外線、可視光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、放射線（α線、β線、γ線）などが挙げられ、アブレーションを生じさせ易いという点ではレーザ光が好適である。レーザ光としては、気体レーザ、固体レーザなどが挙げられるが、特に、エキシマレーザ、Ｎｄ−ＹＡＧレーザ、Ａｒレーザ、ＣＯ2レーザ、Ｈｅ−Ｎｅレーザなどが好適である。エキシマレーザは、短波長で高エネルギーを出力するため、極めて短時間で剥離層２１に層内剥離を生じさせることができる。剥離層２１内にアブレーションを誘起させるために、波長依存性がある場合は、照射されるレーザ光の波長は１００〜３５０ｎｍ程度が望ましい。また、剥離層２１に、ガス放出、気化、昇華などの相変化を誘起して層内剥離若しくは界面剥離を生じさせるには、レーザ光の波長は３５０〜１２００ｎｍ程度が望ましい。同図（Ｇ）はＴＦＴチップ３０転写後の状態を示している。実装基板１０にさらに有機ＥＬチップ等を転写し、必要に応じて封止処理を施すことで、ＥＬ表示装置が完成する。
以上、説明したように本実施形態によれば、ペースト接着剤５０を貯溜するための貯溜壁６０を設けたため、ペースト接着剤５０の流出を抑制することができ、素子チップ３０と実装基板１０を確実に接合することができる。また、粘性を調整する添加物などをペースト接着剤５０に混入する必要がないので、素子チップと実装基板の接合力に悪影響を与える虞もない。
図３及び図４は、上述した製造工程で得られたＥＬ表示装置を適用可能な電子機器の例を示す図である。図３（Ａ）は携帯電話への適用例であり、携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、ＥＬ表示装置２００を備えている。同図（Ｂ）はビデオカメラへの適用例であり、ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、ＥＬ表示装置２００を備えている。同図（Ｃ）は携帯型パーソナルコンピュータ（ＰＤＡ）への適用例であり、パーソナルコンピュータ２５０はカメラ部２５１、操作部２５２、ＥＬ表示装置２００備えている。
同図（Ｄ）はヘッドマウントディスプレイへの適用例であり、ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２、ＥＬ表示装置２００を備えている。同図（Ｅ）はリア型プロジェクターへの適用例であり、プロジェクター２７０は筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、２７５、スクリーン２７６、ＥＬ表示装置２００を備えている。同図（Ｆ）はフロント型プロジェクターへの適用例であり、プロジェクター２８０は筐体２８２に光学系２８１、ＥＬ表示装置２００を備え、画像をスクリーン２８３に表示可能になっている。
図４（Ａ）はテレビジョンへの適用例であり、テレビジョン３００はＥＬ表示装置２００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様にＥＬ表示装置２００を適用し得る。同図（Ｂ）はロールアップ式テレビジョンへの適用例であり、ロールアップ式テレビジョン３１０はＥＬ表示装置２００を備えている。
ＥＬ表示装置２００の適用例としては、上述の他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等がある。また、本発明は上述した実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形実施が可能である。例えば、上述した実施形態では、ＥＬ表示装置の製造工程を例に説明していたが、これ以外にも各種の電子機器に適用することが可能である。
本実施形態のＥＬ表示装置の製造工程断面図である。 本実施形態のＥＬ表示装置の製造工程断面図である。 電子機器の応用例を示す図である。 電子機器の応用例を示す図である。
符号の説明
１０…実装基板 １１…バンプ ２０…転写元基板 ３０…素子チップ ３１…バンプ ５０…ペースト接着剤 ５１…導電粒子 ６０…貯溜壁

Claims (5)

  1. ペースト接着剤中の導電粒子を介して素子チップと実装基板のそれぞれのバンプを電気的に接続する構造を有する電気光学装置用基板であって、
    前記実装基板が、前記素子チップと前記実装基板を接合するための前記ペースト接着剤を貯溜するための貯溜壁を備え、
    前記貯溜壁の高さから、前記素子チップと前記実装基板を電気的に接合するために前記実装基板に形成されたバンプの高さを差し引いたＬ１が０以上で、前記素子チップに形成されたバンプの高さＬ２と前記Ｌ１の関係がＬ１＜Ｌ２であり、
    前記貯溜壁は、前記実装基板上の前記素子チップと対向する領域の外周に設けられ、伸縮性を備えた材質から成る、電気光学装置用基板。
  2. 請求項１に記載の電気光学装置用基板を含む電気光学装置。
  3. 請求項１に記載の電気光学装置用基板を含む電子機器。
  4. 素子チップと実装基板を、導電粒子を含むペースト接着剤を用いてバンプを介して電気的に接続する電気光学装置用基板の実装方法であって、
    ペースト接着剤を貯溜するための貯溜壁であって、前記貯溜壁の高さから、前記素子チップと前記実装基板を電気的に接合するために前記実装基板に形成されたバンプの高さを差し引いた差Ｌ１が０以上で、前記素子チップに形成されたバンプの高さＬ２と前記Ｌ１の関係がＬ１＜Ｌ２となるような高さであって、伸縮性を備えた材質から成る貯溜壁を、前記実装基板上の前記素子チップと対向する領域の外周に設ける工程と、
    前記貯溜壁で囲まれた領域内にペースト接着剤を充填する工程と、
    前記導電粒子を介して前記素子チップのバンプと前記実装基板のバンプとを接合する工程を含む、電気光学装置用基板の実装方法。
  5. ペースト接着剤中の導電粒子を介して素子チップと実装基板のそれぞれのバンプを電気的に接続する構造を有する半導体装置用基板であって、
    前記実装基板が前記素子チップと前記実装基板を接合するための前記ペースト接着剤を貯溜するための貯溜壁を備え、
    前記貯溜壁の高さから、前記素子チップと前記実装基板を電気的に接合するために前記実装基板に形成されたバンプの高さを差し引いた差Ｌ１が０以上で、前記素子チップに形成されたバンプの高さＬ２と前記Ｌ１の関係がＬ１＜Ｌ２であり、
    前記貯溜壁は、前記実装基板上の前記素子チップと対向する領域の外周に設けられ、伸縮性を備えた材質から成る、半導体装置用基板。
JP2003356236A 2003-10-16 2003-10-16 電気光学装置用基板とその実装方法、電気光学装置、電子機器及び半導体装置用基板 Expired - Fee Related JP4273320B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003356236A JP4273320B2 (ja) 2003-10-16 2003-10-16 電気光学装置用基板とその実装方法、電気光学装置、電子機器及び半導体装置用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003356236A JP4273320B2 (ja) 2003-10-16 2003-10-16 電気光学装置用基板とその実装方法、電気光学装置、電子機器及び半導体装置用基板

Publications (2)

Publication Number Publication Date
JP2005123380A JP2005123380A (ja) 2005-05-12
JP4273320B2 true JP4273320B2 (ja) 2009-06-03

Family

ID=34613546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003356236A Expired - Fee Related JP4273320B2 (ja) 2003-10-16 2003-10-16 電気光学装置用基板とその実装方法、電気光学装置、電子機器及び半導体装置用基板

Country Status (1)

Country Link
JP (1) JP4273320B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11849545B2 (en) 2018-10-16 2023-12-19 Fuji Corporation Circuit formation method

Also Published As

Publication number Publication date
JP2005123380A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
JP3897173B2 (ja) 有機ｅｌ表示装置及びその製造方法
JP3918708B2 (ja) 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
JP2003142666A (ja) 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
US20030024635A1 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2004119725A (ja) 電気光学装置の製造方法、電気光学装置、転写チップ、転写元基板、電子機器
JPH10206896A (ja) アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
US7393725B2 (en) Method of manufacturing thin film device electro-optic device, and electronic instrument
JP4378672B2 (ja) 回路基板の製造方法
JP2005251910A (ja) 回路基板とその製造方法、電気光学装置、電子機器
JP3837807B2 (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
JP2004158701A (ja) 素子チップ実装用のバンプ構造及びその形成方法
JP4273320B2 (ja) 電気光学装置用基板とその実装方法、電気光学装置、電子機器及び半導体装置用基板
JP4882244B2 (ja) 転写方法、転写物の製造方法及び回路基板の製造方法
JP2004327836A (ja) 被転写体の転写方法、被転写体の製造方法、回路基板の製造方法、電気光学装置、及び電子機器
JP5076925B2 (ja) アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
JP4244003B2 (ja) 素子チップの実装方法
JP2004327728A (ja) 転写方法、転写体の製造方法、回路基板の製造方法、電気光学装置および電子機器
JP4940402B2 (ja) 薄膜装置の製造方法
JP2005123323A (ja) 電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器
JP2005123405A (ja) 電気光学装置用基板、半導体装置用基板、素子チップの実装方法、電気光学装置及び電子機器
JP2007304299A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP2007304300A (ja) 薄膜回路装置およびその製造方法、並びに電子機器
JP4945726B2 (ja) 薄膜装置の製造方法
JP5581599B2 (ja) 薄膜装置、およびその製造方法、並びに電気光学装置
JP2005259984A (ja) 転写方法、半導体装置の製造方法及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090217

R150 Certificate of patent or registration of utility model

Ref document number: 4273320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees