JP4244003B2 - 素子チップの実装方法 - Google Patents

素子チップの実装方法 Download PDF

Info

Publication number
JP4244003B2
JP4244003B2 JP2003356265A JP2003356265A JP4244003B2 JP 4244003 B2 JP4244003 B2 JP 4244003B2 JP 2003356265 A JP2003356265 A JP 2003356265A JP 2003356265 A JP2003356265 A JP 2003356265A JP 4244003 B2 JP4244003 B2 JP 4244003B2
Authority
JP
Japan
Prior art keywords
element chip
chip
release member
mounting method
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003356265A
Other languages
English (en)
Other versions
JP2005123381A (ja
Inventor
俊紀 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003356265A priority Critical patent/JP4244003B2/ja
Publication of JP2005123381A publication Critical patent/JP2005123381A/ja
Application granted granted Critical
Publication of JP4244003B2 publication Critical patent/JP4244003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は素子チップの実装方法、実装基板、電気光学装置及び電子機器に関し、特に、剥離転写法を用いて素子チップを実装基板に実装するための改良技術に関する。
半導体素子などの電子素子を実装基板上に実装する手法として、剥離転写法を用いる手法が知られている。例えば、特開平10−125931号公報には、予め転写元基板上に剥離層を介して素子チップ等の被転写体を形成しておき、その後、素子チップ等を実装基板に接合し、さらに剥離層に光照射等を行って層内剥離又は界面剥離を生じさせることによって、素子チップ等の被転写体を実装基板に転写する手法が開示されている。この手法によれば、製造条件の異なるトランジスタチップとEL(エレクトロルミネセンス)チップをそれぞれ最適な条件で転写元基板上に形成した後に実装基板へ転写することにより、EL表示装置を製造することができる。このような剥離転写法において、転写元基板に形成された多数の素子チップの中から個別的に選択した素子チップのみを実装基板に転写する手法も知られている。
特開平10−125931号公報
しかし、ACP(異方性導電ペースト)又はNCP(非導電性ペースト)などの接着剤を用いて実装基板と素子チップを接合すると、本来転写したい素子チップのみならず、これに隣接する素子チップにも接着剤が付着するため、本来単一の素子チップが転写されるべき位置に複数の素子チップが転写されてしまう不都合が生じていた。この他にも、転写工程終了後に転写元基板を実装基板から離すと、はみ出した接着剤に付着した素子チップが破壊されることもあった。このような現象は製品の歩留まりを低下させる要因となる。
そこで、本発明はこのような問題を解決し、選択された素子チップ以外の素子チップへの接着剤の付着を防止し、製品の歩留まりを向上させるための改良技術を提案することを課題とする。
上記の課題を解決するため、本発明の素子チップの実装方法は転写元基板上に形成された複数の素子チップの中から選択された何れかの素子チップを実装基板に実装するための方法であって、転写対象として選択された素子チップ以外の素子チップに離型部材を形成する工程と、転写対象として選択された素子チップを接着剤を介して実装基板に接着する工程と、転写対象として選択された素子チップを転写元基板から剥離する工程を含む。この方法によれば、転写対象となる素子チップ以外の素子チップには接着剤が付着しないように構成できるため、製品の歩留まり向上と転写元基板の転写効率向上を実現できる。
ここで、「素子チップ」とは、薄膜トランジスタ、ダイオード、抵抗、インダクタ、キャパシタ、発光素子などの機能素子又は当該機能素子を集積化した回路チップをいう。また、「実装基板」とは、素子チップを実装して所望の電子デバイスを構成するための基板をいい、素子チップに接続するべき配線などが予め形成されている。「離型部材」とは接着剤に対して離型性を備えた部材をいう。
本発明の素子チップの実装方法において、転写元基板上に形成された複数の素子チップを被覆するように離型部材を形成する工程と、転写対象として選択された素子チップを被覆している離型部材を部分的に除去する工程を含むのが望ましい。この方法によれば、離型部材の作成が容易となる。
離型部材を部分的に除去するには、レーザ光の照射が望ましい。レーザ照射によれば、離型部材の部分的除去を容易かつ迅速に行うことができる。
また、離型部材のサイズは、転写対象として選択されていない素子チップのサイズと略同一以上であることが望ましい。これにより、転写対象として選択された素子チップ以外の素子チップへの接着剤の付着を抑制できる。
離型部材としては、フッ素系材料又はテフロン(登録商標)系材料が好適である。接着剤に対する離型性を高めることができる。
本発明の実装基板は上述の実装方法で実装した素子チップを含む。本発明の実装方法で素子チップを実装することにより、製品の歩留まりを向上できる。
本発明の電気光学装置は上述した実装基板を備える。ここで、電気光学装置とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた表示装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、EL素子、電界の印加により発生した電子を発光板に当て発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
本発明の電子機器は上述した実装基板を備える。ここで、電子機器とは、回路基板やその他の要素を備え、一定の機能を奏する機器一般をいい、その構成に特に限定はない。かかる電子機器としては、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、テレビジョン(TV)、ロールアップ式TV、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、DSP装置、PDA、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等が含まれる。
本発明によれば、転写対象となる素子チップ以外の素子チップには接着剤が付着しないように構成できるため、製品の歩留まり向上と転写元基板の転写効率向上を実現できる。
以下、各図を参照して本発明の好適な実施形態について説明する。
図1はTFT(薄膜トランジスタ)チップ30上に離型部材40を形成する工程の断面図である。まず、転写元基板20(TFTアレイ基板)上に剥離層21を介して複数のTFTチップ30を形成する(同図(A))。単一のTFTチップ30には一画素分のTFT(例えば、3個)が含まれており、実装基板10(図1参照)と接続するための複数の接続端子(又はバンプ)31を備えている。
転写元基板20としては、光透過性の材料で構成するのが望ましく、光透過率10%以上が好ましく、50%以上がより好ましい。光透過率が低すぎると、照射光の減衰が大きくなり、剥離層21に層内剥離又は界面剥離を生じさせるには大きな照射エネルギーを要する。転写元基板20はプロセス温度(350℃〜1000℃)よりも高い温歪点を有する材料で構成されているのが好ましく、例えば、石英ガラス、ソーダガラス、コーニング、日本電気ガラスOA−2等の耐熱ガラス、合成樹脂等が好適である。転写元基板20の厚さは、特に限定されるものではないが、0.1〜5.0mm程度の膜厚が好ましく、0.5〜5.0mm程度が好ましい。透過光の光量を均一にするためには、転写元基板20の厚みは均一であることが望ましい。
剥離層21は、照射光の照射を受けて層内剥離及び/又は界面剥離を生じるよう構成された薄膜であり、照射光を受光することで、剥離層21を構成する物質の原子間又は分子間の結合力が消失又は減少するものである。層内剥離又は界面剥離を生じさせる起因としては、例えば、アブレーションや、気体放出などがある。アブレーションとは、照射光を吸収した固体材料が光化学的又は熱的に励起され、その表面や内部の原子又は分子の結合が切断されて放出することをいい、主に、剥離層21の構成材料の全部又は一部が溶融、蒸散などの相変化を伴う。剥離層21の組成としては、例えば、(1)非晶質シリコン、(2)酸化ケイ素、ケイ酸化合物、酸化チタン、チタン酸化物、酸化ジルコニウム、ジルコン酸化合物、酸化ランタン、ランタン酸化化合物などの各種酸化物セラミックス、誘電体、が挙げられる。半導体酸化ケイ素としては、SiO,SiO2,Si32などが挙げられ、ケイ酸化合物としては、例えば、K2SiO3,Li2SiO3,CaSiO3,ZrSiO4,Na2SiO3が挙げられる。酸化チタンとしては、TiO,Ti23,TiO2が挙げられ、チタン酸化合物としては、例えば、BaTiO4,BaTiO3,Ba2Ti920,BaTi511,SrTiO3,PbTiO3,MgTiO3,ZrTiO2,SnTiO4,Al2TiO5,FeTiO3が挙げられる。酸化ジルコニウムとしては、ZrO2が挙げられ、ジルコン酸化合物としては、例えば、BaZrO3,ZrSiO4,PbZrO3,MgZrO3,K2ZrO3が挙げられる。
剥離層21として、この他にも、例えば、(3)PZT、PLZT、PLLZT、PBZT等のセラミックス、或いは強誘電体、(4)窒化珪素、窒化アルミニウム、窒化チタン、などの窒化物セラミックス、(5)有機系高分子材料、(6)金属などが挙げられる。有機系高分子材料としては、−CH2−,−CO−(ケトン),−CONH−(アミド),−NH−(イミド),−COO−(エステル),−N=N−(アゾ),−CH=N−(シフ)などの結合を有するもの、特にこれらの結合を多く有するものであれば特に限定されるものではない。また、有機系高分子材料は、構成式中に芳香族炭化水素を有するものであってもよい。このような有機系高分子材料としては、ポリエチレン、ポリプロピレンのようなポリオレフィン、ポリイミド、ポリアミド、ポリエステル、ポリメチルメタクリレート(PMMA)、ポリフェニレンサルファイド(PPS)、ポリエーテルスルホン(PES)、エポキシ樹脂などが好適である。また、金属としては、Al,Li,Ti,Mn,In,Sn,Y,La,Ce,Nd,Pr,Gd,Sm又はこれらのうち少なくとも1種を含む合金が挙げられる。
剥離層21の膜厚としては、剥離層21の組成、層構成、形成方法などの諸条件で異なるが、1nm〜20μm程度が好ましく、10nm〜20μm程度がより好ましく、41nm〜1μm程度がさらに好ましい。剥離層21の膜厚が薄すぎると、成膜の均一性が損なわれ、剥離にムラが生じることがあり、一方、膜厚が厚すぎると、剥離層21の良好な剥離性を確保するために照射光の光量を多くする必要があるとともに、後工程で剥離層21を除去するのに時間を要する。剥離層21の形成方法は、特に限定されず、膜組成や膜厚などの諸条件に応じて適宜選択される。CVD、蒸着、分子線蒸着、スパッタリング、イオンプレーティング、PVDなどの各種気相成長法、電気めっき、浸漬めっき、無電界めっきなどの各種めっき法、ラングミュア・ブロジェット法、スピンコート、スプレーコート、ロールコート等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法、ゾル・ゲル法などが挙げられる。
このように、転写元基板20上に所定数のTFTチップ30を形成したならば、TFTチップ30に接着剤42を塗布し(同図(B))、接着剤42を介して離型部材40とTFTチップ30を接着させる(同図(C))。離型部材40は後述する剥離転写工程の際に選択されたTFTチップ30以外のTFTチップ30に接着剤42が付着するのを防止するための離型部材である。離型部材40としては、接着剤42に対して離型性のよい材質で構成するのが望ましく、例えば、フッ素系材料又はテフロン(登録商標)系材料が好適である。TFTチップ30上に離型部材40を形成する手法として、同図に示すように接着剤42を介して接着する手法の他に、後述する剥離層21と同様の膜組成を備えた薄膜を形成してもよい。
本明細書では、説明の便宜上、複数のTFTチップ30のうち転写対象となるTFTチップを符号30−1で示し、この転写対象となるTFTチップ以外のTFTチップを符号30−2で示す。また、離型部材40のうちTFTチップ30−1,30−2に接着している離型部材をそれぞれ符号40−1,40−2で示す。また、TFTチップ30−1,30−2と、離型部材40−1,40−2を特に区別する必要がないときには、単にTFTチップ20、離型部材40と称する。
さて、TFTチップ30に離型部材40を接着したならば、転写の対象となる素子チップ30−1に接着している離型部材40−1を除去する(同図(D))。離型部材40−1の除去方法としては、レーザ照射、エッチングなどによる物理的又は化学的除去が考えられるが、作業の迅速性・容易性等の観点からレーザ照射が好ましい。レーザ光源としては、例えば、エキシマレーザが好適である。TFTチップ30−2を被覆する離型部材40−2のサイズとしては、少なくともTFTチップ30−2のサイズよりも若干大きめのサイズが好ましく、チップ間隔Pの概略半分程度まで離型部材40−2の外縁を形成するのがより好ましい。
尚、転写の対象となるTFTチップ30−1の位置に対応して予め所定の大きさの開口部が形成された離型部材を用意し、TFTチップ30−1が当該開口部から露出するように位置合わせした上で当該離型部材をTFTチップ30に接着等の手段で固着してもよい。
図2は転写元基板20から実装基板(配線基板又は転写先基板)10へTFTチップ30−1を転写することによってEL表示装置を製造する工程の一部を図示している。TFTチップ30−1を実装基板10の所定位置に転写するため、転写元基板20と実装基板10の位置合わせを行う(同図(E))。実装基板10は電気配線を絶縁するための絶縁層12と、適度な強度を有するガラス基板13の二層構造を成しており、接続端子31に接続するためのバンプ11を備えている。TFTチップ30−1が転写されるべき実装基板10の所定位置には接着剤50が塗布されている。接着剤50としては、ACP(異方性導電ペースト)、ACF(異方性導電フィルム)、NCP(非導電性ペースト)又はNCF(非導電性フィルム)などを利用できる。さて、転写元基板20と実装基板10の位置合わせが完了したならば、TFTチップ30−1の接続端子31をバンプ11に圧着させる(同図(F))。このとき、接着剤50は転写が予定されているTFTチップ30−1だけでなく、離型部材40−2にも付着する。離型部材40−2のサイズをTFTチップ30−2よりも大きくすることで、接着剤50が離型部材40−2を回り込んでTFTチップ30−2に付着するのを抑制できる。
次いで、接着剤50を熱処理等で固化させた後、TFTチップ30−1にのみ照射光62が照射されるようにマスク60を介して転写元基板20の裏面から照射光を照射する(同図(G))。照射光62は転写元基板20を透過した後に剥離層21に吸収され、剥離層21の層内剥離又は界面剥離を誘起する。すると、剥離層21の分子間結合が弱まり、TFTチップ30が転写元基板20から剥離する。照射光62としては、剥離層21の層内剥離又は界面剥離を生じさせるものであれば特に限定されるものではないが、例えば、X線、紫外線、可視光、赤外線(熱線)、レーザ光、ミリ波、マイクロ波、電子線、放射線(α線、β線、γ線)などが挙げられ、アブレーションを生じさせ易いという点ではレーザ光が好適である。レーザ光としては、気体レーザ、固体レーザなどが挙げられるが、特に、エキシマレーザ、Nd−YAGレーザ、Arレーザ、CO2レーザ、He−Neレーザなどが好適である。エキシマレーザは、短波長で高エネルギーを出力するため、極めて短時間で剥離層21に層内剥離を生じさせることができる。剥離層21内にアブレーションを誘起させるために、波長依存性がある場合は照射されるレーザ光の波長は100〜350nm程度が望ましい。また、剥離層21に、ガス放出、気化、昇華などの相変化を誘起して層内剥離若しくは界面剥離を生じさせるには、レーザ光の波長は350〜1200nm程度が望ましい。このようにしてTFTチップ30−1を実装基板10に転写したならば、転写元基板20を実装基板10から離隔する(同図(H))。このとき、同図(H)に示すように、接着剤50が付着した離型部材40−2がTFTチップ30−2から剥落する場合があるが、TFTチップ30−2には接着剤50は付着しないため、TFTチップ30−2が転写元基板20から剥落したり又は破壊される虞はない。
このように、本実施形態によれば、転写対象となるTFTチップ30−1以外のTFTチップ30−2に離型部材40−2を形成した上で、TFTチップ30−1を実装基板10に転写する構成であるため、TFTチップ30−2が接着剤50に付着して転写元基板20から剥落したり又は破壊される虞もないため、製品の歩留まり及び信頼性を向上させることができる。また、転写元基板20に形成されたTFTチップ30の転写効率も向上させることができる。
図3及び図4は、上述した製造工程で得られたEL表示装置を適用可能な電子機器の例を示す図である。図3(A)は携帯電話への適用例であり、携帯電話230はアンテナ部231、音声出力部232、音声入力部233、操作部234、EL表示装置200を備えている。同図(B)はビデオカメラへの適用例であり、ビデオカメラ240は受像部241、操作部242、音声入力部243、EL表示装置200を備えている。同図(C)は携帯型パーソナルコンピュータ(PDA)への適用例であり、パーソナルコンピュータ250はカメラ部251、操作部252、EL表示装置200備えている。
同図(D)はヘッドマウントディスプレイへの適用例であり、ヘッドマウントディスプレイ260はバンド261、光学系収納部262、EL表示装置200を備えている。同図(E)はリア型プロジェクターへの適用例であり、プロジェクター270は筐体271に、光源272、合成光学系273、ミラー274、275、スクリーン276、EL表示装置200を備えている。同図(F)はフロント型プロジェクターへの適用例であり、プロジェクター280は筐体282に光学系281、EL表示装置200を備え、画像をスクリーン283に表示可能になっている。
図4(A)はテレビジョンへの適用例であり、テレビジョン300はEL表示装置200を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様にEL表示装置200を適用し得る。同図(B)はロールアップ式テレビジョンへの適用例であり、ロールアップ式テレビジョン310はEL表示装置200を備えている。
EL表示装置200の適用例としては、上述の他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイ等がある。また、本発明は上述した実施形態の内容に限定されることなく、本発明の要旨の範囲内で種々に変形実施が可能である。例えば、上述した実施形態では、EL表示装置の製造工程を例に説明していたが、これ以外にも各種の電子機器に適用することが可能である。
本実施形態のEL表示装置の製造工程断面図である。 本実施形態のEL表示装置の製造工程断面図である。 電子機器の応用例を示す図である。 電子機器の応用例を示す図である。
符号の説明
10…実装基板 11…バンプ 20…転写元基板 30…TFTチップ 31…バンプ 40…離型部材 50…接着剤

Claims (5)

  1. 転写元基板上に形成された複数の素子チップの中から選択された何れかの素子チップを実装基板に実装するための方法であって、
    転写元基板上に形成された複数の素子チップのうち、転写対象として選択された素子チップ以外の素子チップに離型部材を形成する工程と、
    前記転写対象として選択された素子チップを、接着剤を介して前記実装基板に接着する接着工程であって、
    前記実装基板上の一部の領域であって、前記転写対象として選択された素子チップと対向する領域に接着剤を塗布する工程と、
    前記接着剤を介して前記転写元基板を対向配置する工程と、
    前記接着剤を固化する工程と、を有する接着工程と、
    前記接着工程の後、前記転写対象として選択された素子チップを前記転写元基板から剥離する工程を含む、素子チップの実装方法。
  2. 請求項1に記載の素子チップの実装方法であって、
    前記転写元基板上に形成された前記複数の素子チップを被覆するように前記離型部材を形成する工程と、
    前記転写対象として選択された素子チップを被覆している前記離型部材を部分的に除去する工程を含む、素子チップの実装方法。
  3. 請求項2に記載の素子チップの実装方法であって、
    レーザ光の照射により前記離型部材を部分的に除去する工程を含む、素子チップの実装方法。
  4. 請求項1乃至請求項3のうち何れか1項に記載の素子チップの実装方法であって、
    前記離型部材のサイズが、前記転写対象として選択されていない素子チップのサイズと略同一以上であること、
    を特徴とする素子チップの実装方法。
  5. 請求項1乃至請求項4のうち何れか1項に記載の素子チップの実装方法であって、
    前記離型部材はフッ素系材料又はテフロン(登録商標)系材料から成る、素子チップの実装方法。
JP2003356265A 2003-10-16 2003-10-16 素子チップの実装方法 Expired - Fee Related JP4244003B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003356265A JP4244003B2 (ja) 2003-10-16 2003-10-16 素子チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003356265A JP4244003B2 (ja) 2003-10-16 2003-10-16 素子チップの実装方法

Publications (2)

Publication Number Publication Date
JP2005123381A JP2005123381A (ja) 2005-05-12
JP4244003B2 true JP4244003B2 (ja) 2009-03-25

Family

ID=34613566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003356265A Expired - Fee Related JP4244003B2 (ja) 2003-10-16 2003-10-16 素子チップの実装方法

Country Status (1)

Country Link
JP (1) JP4244003B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448792B (zh) * 2014-05-29 2018-02-06 上海和辉光电有限公司 柔性显示器件的制造方法
JP2018132715A (ja) * 2017-02-17 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 アレイ基板、実装素子、アレイ基板を備えたデバイス、アレイ基板の製造方法

Also Published As

Publication number Publication date
JP2005123381A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
JP5022552B2 (ja) 電気光学装置の製造方法及び電気光学装置
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
TWI230445B (en) Circuit board and its manufacturing method, transfer chip, transfer source substrate, optoelectronic apparatus, and electronic machine
JP2003142666A (ja) 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器
JP3897173B2 (ja) 有機el表示装置及びその製造方法
TWI235421B (en) Method for manufacturing semiconductor, integrated circuit, electro-optic device and electronic instrument
JPH10206896A (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP2001189460A (ja) 薄膜デバイスの転写・製造方法
JPH1126733A (ja) 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
JPWO2003010825A1 (ja) 転写方法、薄膜素子の製造方法、集積回路の製造方法、回路基板及びその製造方法、電気光学装置及びその製造方法、icカード及び電子機器
JP2004228373A (ja) デバイスの製造方法とデバイス、電気光学装置、及び電子機器
JP2006313827A (ja) 薄膜デバイスの製造方法、電子機器
JP4378672B2 (ja) 回路基板の製造方法
JP2004145011A (ja) 配線基板、回路基板、電気光学装置及びその製造方法、電子機器
JP3837807B2 (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置
JP2004158701A (ja) 素子チップ実装用のバンプ構造及びその形成方法
JP4244003B2 (ja) 素子チップの実装方法
JP4882244B2 (ja) 転写方法、転写物の製造方法及び回路基板の製造方法
JP2006072373A (ja) アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置
JP2006295049A (ja) 薄膜デバイスの製造方法、電子機器
JP5076925B2 (ja) アクティブマトリクス基板、及びその製造方法、電気光学装置、電子機器
JP2004327836A (ja) 被転写体の転写方法、被転写体の製造方法、回路基板の製造方法、電気光学装置、及び電子機器
JP4273320B2 (ja) 電気光学装置用基板とその実装方法、電気光学装置、電子機器及び半導体装置用基板
JP2004327728A (ja) 転写方法、転写体の製造方法、回路基板の製造方法、電気光学装置および電子機器
JP2005123323A (ja) 電気光学装置用基板、半導体装置用基板、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081211

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081224

R150 Certificate of patent or registration of utility model

Ref document number: 4244003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees