CN1331223C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1331223C
CN1331223C CNB011032162A CN01103216A CN1331223C CN 1331223 C CN1331223 C CN 1331223C CN B011032162 A CNB011032162 A CN B011032162A CN 01103216 A CN01103216 A CN 01103216A CN 1331223 C CN1331223 C CN 1331223C
Authority
CN
China
Prior art keywords
welding zone
mentioned
semiconductor device
electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011032162A
Other languages
English (en)
Other versions
CN1327266A (zh
Inventor
原田繁
松冈长
竹若博基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1327266A publication Critical patent/CN1327266A/zh
Application granted granted Critical
Publication of CN1331223C publication Critical patent/CN1331223C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体装置具备焊区电极(101)。焊区电极的主电极层的的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成圆角的大致多角形的组合构成的组中选出的平面形状。主电极层经连接孔(251)与位于下方的下侧电极层(250)连接，在下侧电极层(250)的下侧设置下侧突出部(240)。更为理想的是，在其角部上设置应力缓冲用绝缘壁或应力缓冲用突出部。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别是涉及具有作为连接半导体衬底上的半导体元件与外部端子用的电极被使用的焊区(pad)电极的结构的半导体装置及其制造方法。
背景技术
在半导体装置中，要求减少布线延迟(减少布线电阻)或增加布线容许电流，以实现器件的高速化、高性能化，正逐渐使用以电阻更低、可靠性更高的铜为主要成分的布线，来代替现有的以铝为主要成分的布线。
通常使用最上层的金属布线，与布线同时地形成焊区电极，利用直接将引线键合到该部分上的引线键合法或在形成了凸点电极那样的连接电极后经该连接电极连接的倒装芯片法等的方法，与外部端子进行了连接。再有，由于作为布线的材料使用的铜缺乏干法刻蚀中的微细加工性，故在布线的形成中主要使用了采用化学机械研磨(CMP)法的埋入布线(镶嵌)法。因此，通常也利用埋入布线法形成键合焊区电极。
在图122A、B中示出使用了这样的铜布线的现有的半导体装置的剖面结构。
如图122B中所示，在半导体衬底1上形成元件隔离绝缘膜2、栅绝缘膜3、栅电极4、杂质扩散层5，构成了MOS(金属氧化物半导体)晶体管6。进而，在其上侧形成了基底绝缘膜7，从包含第1布线槽9的第1金属(W)的布线层10朝下以贯通基底绝缘膜7的形状构成了接触孔8。再者，在基底绝缘膜7的上侧形成了第1层间绝缘膜11，从包含第2布线槽13的第2金属(Cu)的布线层14朝下以贯通第1层间绝缘膜11的形状构成了第1通孔12。再者，在第1层间绝缘膜11的上侧形成了第2层间绝缘膜15，从包含第3布线槽17的第3金属(Cu)的布线层18朝下以贯通第2层间绝缘膜15的形状构成了第2通孔16。第3金属(Cu)布线层18的一部分成为焊区电极19。保护绝缘膜20、缓冲覆盖膜21覆盖在第2层间绝缘膜15的上侧，但在与焊区电极19对应的部位上，作为焊区电极开口部22成为焊区电极19露出的形状。
此外，参照图123～132说明图122A、B中示出的现有的半导体装置的制造方法。
在该例中，作为布线层是重叠了钨(W)布线与2层的铜(Cu)的3层金属布线结构，用最上层的铜布线形成了焊区电极。再有，此时作为例子示出了利用被称为双镶嵌(Dual Damascene)法形成各自的金属布线层的情况，在该方法中，在预先形成了连接孔和布线槽且在其中埋入了金属膜后，利用化学机械研磨(CMP)法进行研磨、除去不需要的部分的金属膜。
如图123中所示，在半导体衬底1上形成由元件隔离绝缘膜2、栅绝缘膜3、栅电极4、杂质扩散层5构成的MOS晶体管等的半导体元件6。其次，在半导体元件6的整个面上，利用热CVD(化学汽相淀积)法或等离子CVD法等的方法淀积由绝缘膜7a、作为布线槽加工时的刻蚀中止层的氮化硅膜(SiN)7b、形成布线槽用的氧化硅膜(SiO)等的绝缘膜7c构成的3层结构的基底绝缘膜7，其中，上述绝缘膜7a由氧化硅膜(SiO)、包含磷(P)或硼(B)等的杂质元素的氧化硅膜构成。
如图124中所示，使用照相制版、刻蚀技术，在基底绝缘膜7的所需要的部分上形成接触孔8和第1布线槽9。此时，由于氮化硅膜(SiN)7b的对于氧化硅膜7c的刻蚀选择比高，故起到加工第1布线槽9时的中止膜的作用。
如图125中所示，在整个面上淀积阻挡金属膜10a和钨(W)膜10b，以便填埋接触孔8和第1布线槽9。作为阻挡金属膜10a，可使用例如5～50nm的钛(Ti)与10～100nm的氮化钛(TiN)的层叠膜，以便得到与半导体元件6的杂质扩散区5的良好的欧姆接触，利用PVD(物理汽相淀积)法或CVD法来淀积。另一方面，采用利用六氟化钨(WF6)与氢(H2)的还原反应的热CVD法来淀积钨(W)膜10b。
如图126中所示，采用例如使用了以过氧化氢水(H2O2)为基础的氧化铝的研磨剂的化学机械研磨(CMP)法除去接触孔8和第1布线槽9以外的钨膜10b、阻挡金属(TiN/Ti)10a，形成第1埋入金属(W)布线层10。钨布线层10的膜厚通常为100～300nm。
如图127中所示，在第1金属(W)布线层10上，利用等离子CVD法等的方法淀积由氧化硅膜(SiO)等的绝缘膜11a、氮化硅膜(SiN)11b、氧化硅膜(SiO)等的绝缘膜11c构成的3层结构的第1层间绝缘膜11。再者，使用照相制版、刻蚀技术，在第1层间绝缘膜11的所需要的部分上形成第1通孔12和第2布线槽13。
如图128中所示，在整个面上淀积下敷膜14a和铜(Cu)膜14b、14c，以便填埋第1通孔12和第2布线槽13。下敷膜14a具有防止铜(Cu)扩散到周围的氧化硅膜等的绝缘膜中的作用，通常使用PVD法或CVD法以约10～100nm的厚度来淀积钽(Ta)膜、氮化钽(TaN)膜、钽与氮化钽的层叠膜(TaN/Ta)膜、氮化钛(TiN)膜、钛(Ti)与氮化钛的层叠膜(TiN/Ti)等。再者，在用PVD法或CVD法在整个面上淀积了铜籽(seed)膜14b作为电解电镀的下敷膜后，例如利用使用了以硫酸铜为主要成分的电镀液的电解电镀法，以约500～1000nm的厚度在整个面上淀积铜电镀膜14c。
如图129中所示，采用例如使用了以过氧化氢水(H2O2)为基础的氧化铝的研磨剂的化学机械研磨(CMP)法除去第1通孔12和第2布线槽13以外的铜(Cu)膜14c、14b、下敷膜14a，形成第2埋入金属(Cu)布线层14。铜布线层的膜厚由用途来决定，但通常约为300～500nm。
如图130中所示，利用等离子CVD法等的方法淀积由氮化硅膜15a、氧化硅膜等绝缘膜15b、氮化硅膜15c、氧化硅膜等绝缘膜15d构成的4层结构的第2层间绝缘膜15。使用照相制版、刻蚀技术，在第2层间绝缘膜15的所需要的部分上形成第2通孔16和第3布线槽17。利用与上述相同的方法，在整个面上以约1.5μm～3.0μm淀积下敷膜18a和铜(Cu)膜18b、铜电镀膜18c，以便填埋第2通孔16和第3布线槽17后，用化学机械研磨法除去第2通孔16和第3布线槽17以外的铜膜18c、18b、下敷膜18a，形成第3埋入金属(Cu)布线层18。再有，也同时形成在最上层的金属布线层中与外部端子连接用的焊区电极19。作为最上层的金属布线层，考虑引线键合性，通常可使用约0.8μm～1.5μm的比较厚的膜的金属(Cu)布线。
如图131中所示，在第3金属(Cu)布线层18上淀积了作为铜(Cu)的防止扩散层的致密的氮化硅膜(SiN)20a后，以约1.0μm淀积氮化硅膜(SiN)、氧化硅膜(SiO)、硅氧化氮化膜(SiON)或这些膜的层叠结构膜等的保护绝缘膜20b。再有，因为作为保护绝缘膜20b使用的氮化硅膜(SiN)必须降低膜应力以便减少半导体衬底的翘曲或为了防止对金属布线施加过度的负载，必须，故其膜密度比作为铜的防止扩散层使用的氮化硅膜(SiN)20a的膜密度小。再者，根据需要在其上作为第2保护绝缘膜形成厚度为5μm～10μm的聚酰亚胺等的缓冲覆盖膜21，为了利用引线键合法等的方法与外部端子(未图示)连接，在焊区电极19的所希望的部分上设置开口部22。
如图132中所示，将半导体衬底1分割为各个芯片，利用树脂或焊锡等将这些芯片的背面粘接到(未图示)引线框或安装基板上，其后，利用超声波或热压接等的方法将金(Au)或铜(Cu)引线23键合到焊区电极开口部22的已露出的铜布线层的部分上，在焊区电极19与键合引线23的连接界面上形成金属间化合物层(在Cu焊区电极和Au引线的情况下)或相互扩散膜(在Cu焊区电极和Cu引线的情况下)24。最后，通过用模塑树脂25来密封整体，可得到现有的半导体装置。
但是，在利用上述的方法形成的埋入布线结构中形成了焊区电极的情况下，在焊区电极61的底面和侧壁上存在硬的下敷膜61a，由于其与包围焊区电极61的周围的绝缘膜层牢固地接合，故如图134、图135中所示，在引线键合时施加的负载或冲击力直接被传递到周围的绝缘膜层上，存在绝缘膜层中容易发生裂纹的问题。
例如，如图133中所示，在利用由于法刻蚀法构图那样的方法形成了焊区电极51的情况下，在焊区电极51的侧面上没有硬的下敷膜51a，覆盖焊区电极51的侧壁的保护绝缘膜52的膜厚也较薄。此外，在其上的聚酰亚胺等的缓冲覆盖膜53的机械的弹性较大。因此，在将引线55键合到焊区电极51上时，由于即使施加负载或冲击力56、57，焊区电极51在横向也只发生很小的变形，起到对其进行缓冲的作用，故在层间绝缘膜50或保护绝缘膜52中不会发生裂纹。
另一方面，如图134中所示，在利用镶嵌法那样的埋入布线工艺形成的焊区电极61的情况下，在焊区电极61的底面和侧壁上都有硬的下敷膜61a，其与在一个面上覆盖了焊区电极61的周围的层间绝缘膜60牢固地接合。因此，在将引线65键合到焊区电极61上时，如果施加负载或冲击力66、67，则该负载或冲击力直接被传递到周围的层间绝缘膜60上。特别是，在焊区电极61的角部68引起应力(冲击力)集中，发生层间绝缘膜60的裂纹69，存在键合引线65的剥离或强度下降、或可靠性方面的不良情况的问题。
再有，即使在焊区电极上设置了凸点电极等的连接用电极的情况下，由于在与外部端子的键合时经凸点电极施加负载或冲击力，故与上述同样，存在层间绝缘膜中发生裂纹的问题。
发明内容
因此，本发明的目的在于提供一种具有即使在将外部端子键合到焊区电极上时经焊区电极施加负载或冲击力、在周围的绝缘膜层中也难以发生裂纹的焊区电极的半导体装置。
为了达到上述目的，在基于本发明的半导体装置的一个方面中，具备包含实质上由导电性的电极材料构成的焊区部和在该焊区部的至少底面和侧面上覆盖上述焊区部的至少一部分的下敷膜的焊区电极，上述下敷膜的材料是比上述电极材料硬的材料，露出上述焊区部的上表面的至少一部分以便与布线接触，上述焊区电极的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状，上述焊区电极包含部分地朝向下方突出的下侧突出部，上述下侧突出部的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状。
通过采用上述结构，由于在焊区电极上增加下侧突出部，焊区电极的有效厚度变大，故可缓和引线键合时的冲击力。此外，由于下侧突出部的形状为上述平面形状，故可缓和朝向下侧突出部的角部的应力集中。因而，可在能充分地确保与外部端子的连接强度的条件下稳定地进行引线键合。
此外，在基于本发明的半导体装置的另一个方面中，具备包含实质上由导电性的电极材料构成的焊区部和在该焊区部的至少底面和侧面上覆盖上述焊区部的至少一部分的下敷膜的焊区电极，上述下敷膜的材料是比上述电极材料硬的材料，露出上述焊区部的上表面的至少一部分以便与布线接触，上述焊区电极的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状，上述焊区电极包含由上述电极材料构成的主电极层和与上述主电极层的上侧相接的上侧电极层，上述上侧电极层的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状。
通过采用上述结构，由于焊区电极成为主电极层与上侧电极层201的2片重叠结构，有效厚度变大，故可缓和引线键合时的冲击力。此外，由于将主电极层和上侧电极层201的形状都作成上述平面形状，故可缓和朝向角部的应力集中。因而，可防止在层间绝缘膜中发生裂纹。
此外，在基于本发明的半导体装置的另一个方面中，具备包含实质上由导电性的电极材料构成的焊区部和在该焊区部的至少底面和侧面上覆盖上述焊区部的至少一部分的下敷膜的焊区电极，上述下敷膜的材料是比上述电极材料硬的材料，露出上述焊区部的上表面的至少一部分以便与布线接触，上述焊区电极的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状，上述焊区电极包含由上述电极材料构成的主电极层和在上述主电极层的下侧经具有在上述主电极层的平面形状的外周的内侧附近沿上述外周的形状的外周的连接孔连接的下侧电极层，上述下侧电极层和上述连接孔的至少一方的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状。
通过采用上述结构，焊区电极的有效厚度增加，可缓和引线键合时的冲击力。此外，由于与四角形的情况相比可大幅度地减少朝向应力容易集中的下侧电极层或连接孔的角部的应力集中。因而，可防止在层间绝缘膜中发生裂纹。
在本发明中，较为理想的是，上述下侧电极层具有部分地朝向下方突出的下侧突出部，上述下侧突出部的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状。
通过采用上述结构，焊区电极的有效厚度进一步增加，可缓和引线键合时的朝向下侧电极层的角部的应力集中。因而，可防止在层间绝缘膜中发生裂纹。
在基于本发明的半导体装置的另一个方面中，具备包含实质上由导电性的电极材料构成的焊区部和在该焊区部的至少底面和侧面上覆盖上述焊区部的至少一部分的下敷膜的焊区电极，上述下敷膜的材料是比上述电极材料硬的材料，露出上述焊区部的上表面的至少一部分以便与布线接触，上述焊区电极包含在其角部区域中分割上述焊区部的应力缓冲用绝缘壁。
通过采用上述结构，即使在引线键合等时施加负载或冲击力，在容易引起应力集中的焊区电极角部上通过应力缓冲用绝缘壁301发生微小的弹性变形，也可缓冲应力，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止在焊区电极角部的层间绝缘膜中发生裂纹。
在本发明中，较为理想的是，上述下侧突出部包含在其角部区域中分割上述焊区部的应力缓冲用绝缘壁。
通过采用上述结构，即使在引线键合等时施加负载或冲击力，在容易引起应力集中的下侧电极层的角部上通过应力缓冲用绝缘壁发生微小的弹性变形，也可缓冲应力，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止在下侧电极层的角部的层间绝缘膜中发生裂纹。
在本发明中，较为理想的是，上述主电极层包含在其角部区域中分割上述焊区部的应力缓冲用绝缘壁。
通过采用上述结构，即使在引线键合等时施加负载或冲击力，在容易引起应力集中的主电极层的角部上通过应力缓冲用绝缘壁发生微小的弹性变形，也可缓冲应力，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止在主电极层附近的层间绝缘膜中发生裂纹。
在本发明中，较为理想的是，上述下侧电极层和上述连接孔的至少一方包含在其角部区域中分割上述焊区部的应力缓冲用绝缘壁。
通过采用上述结构，即使在引线键合等时施加负载或冲击力，在容易引起应力集中的下侧电极层或连接孔的角部上通过应力缓冲用绝缘壁发生微小的弹性变形，也可缓冲应力，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止下侧电极层或连接孔附近的层间膜裂纹。
在本发明中，较为理想的是，上述下侧突出部包含在其角部区域中分割上述焊区部的应力缓冲用绝缘壁。
通过采用上述结构，在下侧电极层的下侧突出部的角部上通过应力缓冲用绝缘壁发生微小的弹性变形来缓冲应力，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止下侧突出部附近的层间膜裂纹。
在基于本发明的半导体装置的另一个方面中，具备包含实质上由导电性的电极材料构成的焊区部和在该焊区部的至少底面和侧面上覆盖上述焊区部的至少一部分的下敷膜的焊区电极，上述下敷膜的材料是比上述电极材料硬的材料，露出上述焊区部的上表面的至少一部分以便与布线接触，上述焊区电极包含在其角部区域中突出的应力缓冲用突出部。
通过采用上述结构，即使由于引线键合等，对焊区电极101施加负载或冲击力，特别是在容易引起应力集中的焊区电极角部上通过应力缓冲用突出部发生微小的弹性变形来起到缓冲应力(冲击力)的作用，因此，只对该附近部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止焊区电极101的角部的层间膜裂纹。
在本发明中，较为理想的是，上述下侧突出部包含在其角部区域中突出的应力缓冲用突出部。
通过采用上述结构，即使在引线键合等时对焊区电极施加负载或冲击力，特别是在容易引起应力集中的下侧突出部的角部上通过应力缓冲用突出部发生微小的弹性变形来起到缓冲应力(冲击力)的作用，因此，只对该附近部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止下侧突出部的角部的层间膜裂纹。
在本发明中，较为理想的是，上述主电极层包含在其角部区域中突出的应力缓冲用突出部。
通过采用上述结构，即使在引线键合等时对焊区电极施加负载或冲击力，特别是在容易引起应力集中的主电极层的角部上通过应力缓冲用突出部发生微小的弹性变形来起到缓冲应力(冲击力)的作用，因此，只对该附近部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止主电极层的角部的层间膜裂纹。
在本发明中，较为理想的是，上述下侧电极层和上述连接孔的至少一方包含在其角部区域中突出的应力缓冲用突出部。
通过采用上述结构，即使在引线键合等时对焊区电极施加负载或冲击力，特别是在容易引起应力集中的下侧电极层或连接孔的角部上通过应力缓冲用突出部发生微小的弹性变形来起到缓冲应力(冲击力)的作用，因此，只对该附近部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止下侧电极层或连接孔的角部的层间膜裂纹。
在本发明中，较为理想的是，上述下侧突出部包含在其角部区域中突出的应力缓冲用突出部。
通过采用上述结构，即使在引线键合等时对焊区电极施加负载或冲击力，特别是在容易引起应力集中的下侧电极层的下侧突出部的角部上通过应力缓冲用突出部发生微小的弹性变形来起到缓冲应力(冲击力)的作用，因此，只对该附近部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止下侧电极层的下侧突出部的角部的层间膜裂纹。
在基于本发明的半导体装置的制造方法的一个方面包含：形成凹部的凹部形成工序，该凹部的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形以及包含这些至少一部分的形状的组合构成的组中选出的平面形状；下敷膜形成工序，在上述凹部的内表面上形成至少覆盖一部分的下敷膜；以及焊区部形成工序，在被上述绝缘膜覆盖了的上述凹部中埋入导电性的电极材料，上述凹部形成工序包含形成第1凹部的工序以及在上述第1凹部的一部分中形成凹陷更深的第2凹部的工序。
通过采用上述方法，由于形成具有上述平面形状且包含下侧突出部的焊区部，故可得到能防止层间绝缘膜的裂纹的发生的半导体装置。
在基于本发明的半导体装置的制造方法的另一个方面包含：形成凹部的凹部形成工序，该凹部的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形以及包含这些至少一部分的形状的组合构成的组中选出的平面形状；下敷膜形成工序，在上述凹部的内表面上形成至少覆盖一部分的下敷膜；以及焊区部形成工序，在被上述绝缘膜覆盖了的上述凹部中埋入导电性的电极材料，上述凹部形成工序包含形成成为焊区部本体的凹部本体的工序和在其角部区域中形成用于形成应力缓冲用绝缘壁的绝缘壁凹部的工序。
通过采用上述方法，由于形成具有上述平面形状且包含应力缓冲用绝缘壁的焊区部，故可得到能防止层间绝缘膜的裂纹的发生的半导体装置。
在基于本发明的半导体装置的制造方法的另一个方面包含：形成凹部的凹部形成工序，该凹部的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形以及包含这些至少一部分的形状的组合构成的组中选出的平面形状；下敷膜形成工序，在上述凹部的内表面上形成至少覆盖一部分的下敷膜；以及焊区部形成工序，在被上述绝缘膜覆盖了的上述凹部中埋入导电性的电极材料，上述凹部形成工序包含形成成为焊区部本体的凹部本体的工序和在形成用于形成在其角部区域中突出的应力缓冲用突出部的缓冲用凹部的工序。
通过采用上述方法，由于形成具有上述平面形状且包含应力缓冲用突出部的焊区部，故可得到能防止层间绝缘膜的裂纹的发生的半导体装置。
本发明的其他特征、优点在结合以下附图的描述中将变得显而易见。
附图说明
图1A是基于本发明的实施例1中的半导体装置的平面图，图1B是其剖面图。
图2是示出基于本发明的实施例1中的半导体装置的制造方法的第1工序的说明图。
图3是示出基于本发明的实施例1中的半导体装置的制造方法的第2工序的说明图。
图4是说明对基于本发明的实施例1中的半导体装置的冲击力的传递的剖面图。
图5是说明对基于本发明的实施例1中的半导体装置的冲击力的传递的平面图。
图6是说明对基于本发明的实施例1中的半导体装置的冲击力的传递的局部放大图。
图7是基于本发明的实施例1中的半导体装置的主要部分的剖面图。
图8是基于本发明的实施例1中的半导体装置的另一第1例的主要部分的平面图。
图9是基于本发明的实施例1中的半导体装置的另一第2例的主要部分的平面图。
图10是基于本发明的实施例1中的半导体装置的另一第3例的主要部分的平面图。
图11A是基于本发明的实施例2中的半导体装置的平面图，图11B是其剖面图。
图12是示出基于本发明的实施例2中的半导体装置的制造方法的第1工序的说明图。
图13是示出基于本发明的实施例2中的半导体装置的制造方法的第2工序的说明图。
图14是基于本发明的实施例2中的半导体装置的主要部分的剖面图。
图15是基于本发明的实施例2中的半导体装置的另一第1例的主要部分的平面图。
图16是基于本发明的实施例2中的半导体装置的另一第2例的主要部分的平面图。
图17是基于本发明的实施例2中的半导体装置的另一第3例的主要部分的平面图。
图18是基于本发明的实施例2中的半导体装置的另一第4例的主要部分的平面图。
图19A是基于本发明的实施例3中的半导体装置的平面图，图19B是其剖面图。
图20是示出基于本发明的实施例3中的半导体装置的制造方法的第1工序的说明图。
图21是示出基于本发明的实施例3中的半导体装置的制造方法的第2工序的说明图。
图22是基于本发明的实施例3中的半导体装置的主要部分的剖面图。
图23是基于本发明的实施例3中的半导体装置的另一第1例的主要部分的平面图。
图24是基于本发明的实施例3中的半导体装置的另一第2例的主要部分的平面图。
图25是基于本发明的实施例3中的半导体装置的另一第3例的主要部分的平面图。
图26是基于本发明的实施例3中的半导体装置的另一第4例的主要部分的平面图。
图27A是基于本发明的实施例4中的半导体装置的平面图，图27B是其剖面图。
图28是示出基于本发明的实施例4中的半导体装置的制造方法的第1工序的说明图。
图29是示出基于本发明的实施例4中的半导体装置的制造方法的第2工序的说明图。
图30是示出基于本发明的实施例4中的半导体装置的制造方法的第3工序的说明图。
图31是基于本发明的实施例4中的半导体装置的主要部分的剖面图。
图32是基于本发明的实施例4中的半导体装置的另一第1例的主要部分的平面图。
图33是基于本发明的实施例4中的半导体装置的另一第2例的主要部分的平面图。
图34是基于本发明的实施例4中的半导体装置的另一第3例的主要部分的平面图。
图35是基于本发明的实施例4中的半导体装置的另一第4例的主要部分的平面图。
图36A是基于本发明的实施例5中的半导体装置的平面图，图36B是其剖面图。
图37是示出基于本发明的实施例5中的半导体装置的制造方法的第1工序的说明图。
图38是示出基于本发明的实施例5中的半导体装置的制造方法的第2工序的说明图。
图39是示出基于本发明的实施例5中的半导体装置的制造方法的第3工序的说明图。
图40是基于本发明的实施例5中的半导体装置的主要部分的剖面图。
图41是基于本发明的实施例5中的半导体装置的另一第1例的主要部分的平面图。
图42是基于本发明的实施例5中的半导体装置的另一第2例的主要部分的平面图。
图43是基于本发明的实施例5中的半导体装置的另一第3例的主要部分的平面图。
图44是基于本发明的实施例5中的半导体装置的另一第4例的主要部分的平面图。
图45A是基于本发明的实施例6中的半导体装置的平面图，图45B是关于图45A的XLVB-XLVB线的矢视剖面图，图45C是其剖面图。
图46是说明对基于本发明的实施例6中的半导体装置的冲击力的传递的剖面图。
图47是说明对基于本发明的实施例6中的半导体装置的冲击力的传递的平面图。
图48是基于本发明的实施例6中的半导体装置的主要部分的、关于图49的XLVIII-XLVIII线的矢视剖面图。
图49是基于本发明的实施例6中的半导体装置的另一第1例的主要部分的平面图。
图50是基于本发明的实施例6中的半导体装置的另一第2例的主要部分的平面图。
图51是基于本发明的实施例6中的半导体装置的另一第3例的主要部分的平面图。
图52A是基于本发明的实施例6中的半导体装置的另一第4例的主要部分的平面图，图52B是图52A的LIIB-LIIB线的矢视剖面图。
图53A是基于本发明的实施例6中的半导体装置的另一第5例的主要部分的平面图，图53B是图53A的LIIIB-LIIIB线的矢视剖面图。
图54A是基于本发明的实施例7中的半导体装置的平面图，图54B是关于图54A的XLVB-XLVB线的矢视剖面图，图54C是其剖面图。
图55是基于本发明的实施例7中的半导体装置的主要部分的、关于图49的XLVIII-XLVIII线的矢视剖面图。
图56是基于本发明的实施例7中的半导体装置的另一第1例的主要部分的平面图。
图57是基于本发明的实施例7中的半导体装置的另一第2例的主要部分的平面图。
图58是基于本发明的实施例7中的半导体装置的另一第3例的主要部分的平面图。
图59A是基于本发明的实施例7中的半导体装置的另一第4例的主要部分的平面图，图59B是图59A的LIXB-LIXB线的矢视剖面图。
图60A是基于本发明的实施例7中的半导体装置的另一第5例的主要部分的平面图，图60B是图60A的LXB-LXB线的矢视剖面图。
图61A是基于本发明的实施例8中的半导体装置的平面图，图61B是关于图61A的LXIB-LXIB线的矢视剖面图，图61C是其剖面图。
图62是基于本发明的实施例8中的半导体装置的主要部分的、关于图63的LXII-LXII线的矢视剖面图。
图63是基于本发明的实施例8中的半导体装置的另一第1例的主要部分的平面图。
图64是基于本发明的实施例8中的半导体装置的另一第2例的主要部分的平面图。
图65是基于本发明的实施例8中的半导体装置的另一第3例的主要部分的平面图。
图66A是基于本发明的实施例8中的半导体装置的另一第4例的主要部分的平面图，图66B是图66A的LIXB-LIXB线的矢视剖面图。
图67A是基于本发明的实施例8中的半导体装置的另一第5例的主要部分的平面图，图67B是图67A的LXVIIB-LXVIIB线的矢视剖面图。
图68A是基于本发明的实施例9中的半导体装置的平面图，图68B是关于图68A的LXIIIB-LXIIIB线的矢视剖面图，图68C是其剖面图。
图69是基于本发明的实施例9中的半导体装置的主要部分的、关于图70的LXIX-LXIX线的矢视剖面图。
图70是基于本发明的实施例9中的半导体装置的另一第1例的主要部分的平面图。
图71是基于本发明的实施例9中的半导体装置的另一第2例的主要部分的平面图。
图72是基于本发明的实施例9中的半导体装置的另一第3例的主要部分的平面图。
图73A是基于本发明的实施例9中的半导体装置的另一第4例的主要部分的平面图，图73B是图73A的LXXIIIB-LXXIIIB线的矢视剖面图。
图74A是基于本发明的实施例9中的半导体装置的另一第5例的主要部分的平面图，图74B是图74A的LXXIVB-LXXIVB线的矢视剖面图。
图75A是基于本发明的实施例9中的半导体装置的另一第6例的主要部分的平面图，图75B是关于图75A的LXXVB-LXXVB线的矢视剖面图。
图76A是基于本发明的实施例9中的半导体装置的另一第7例的主要部分的平面图，图76B是关于图76A的LXXVIB-LXXVIB线的矢视剖面图。
图77A是基于本发明的实施例10中的半导体装置的平面图，图77B是关于图77A的LXXVIIB-LXXVIIB线的矢视剖面图，图77C是其剖面图。
图78是基于本发明的实施例10中的半导体装置的主要部分的、关于图79的LXXVIII-LXXVIII线的矢视剖面图。
图79是基于本发明的实施例10中的半导体装置的另一第1例的主要部分的平面图。
图80是基于本发明的实施例10中的半导体装置的另一第2例的主要部分的平面图。
图81是基于本发明的实施例10中的半导体装置的另一第3例的主要部分的平面图。
图82A是基于本发明的实施例10中的半导体装置的另一第4例的主要部分的平面图，图82B是图82A的LXXXIIB-LXXXIIB线的矢视剖面图。
图83A是基于本发明的实施例10中的半导体装置的另一第5例的主要部分的平面图，图83B是图83A的LXXXIIIB-LXXXIIIB线的矢视剖面图。
图84A是基于本发明的实施例10中的半导体装置的另一第6例的主要部分的平面图，图84B是关于图84A的LXXXIVB-LXXXIVB线的矢视剖面图。
图85A是基于本发明的实施例10中的半导体装置的另一第7例的主要部分的平面图，图85B是关于图85A的LXXXVB-LXXXVB线的矢视剖面图。
图86A是基于本发明的实施例11中的半导体装置的平面图，图86B是关于图86A的LXXXVIB-LXXXVIB线的矢视剖面图，图86C是其剖面图。
图87是说明对基于本发明的实施例11中的半导体装置的冲击力的传递的剖面图。
图88是说明对基于本发明的实施例11中的半导体装置的冲击力的传递的平面图。
图89是基于本发明的实施例11中的半导体装置的主要部分的、关于图90的LXXXIX-LXXXIX线的矢视剖面图。
图90是基于本发明的实施例11中的半导体装置的另一第1例的主要部分的平面图。
图91是基于本发明的实施例11中的半导体装置的另一第2例的主要部分的平面图。
图92是基于本发明的实施例11中的半导体装置的另一第3例的主要部分的平面图。
图93A是基于本发明的实施例11中的半导体装置的另一第4例的主要部分的平面图，图93B是图93A的XCIIIB-XCIIIB线的矢视剖面图。
图94A是基于本发明的实施例12中的半导体装置的平面图，图94B是关于图94A的XCIVB-XCIVB线的矢视剖面图，图94C是其剖面图。
图95是基于本发明的实施例12中的半导体装置的主要部分的、关于图96的XCV-XCV线的矢视剖面图。
图96是基于本发明的实施例12中的半导体装置的另一第1例的主要部分的平面图。
图97是基于本发明的实施例12中的半导体装置的另一第2例的主要部分的平面图。
图98是基于本发明的实施例12中的半导体装置的另一第3例的主要部分的平面图。
图99A是基于本发明的实施例12中的半导体装置的另一第4例的主要部分的平面图，图99B是图99A的XCIXB-XCIXB线的矢视剖面图。
图100是基于本发明的实施例12中的半导体装置的另一第5例的主要部分的平面图。
图101A是基于本发明的实施例13中的半导体装置的平面图，图101B是关于图101A的CIB-CIB线的矢视剖面图，图101C是其剖面图。
图102是基于本发明的实施例13中的半导体装置的主要部分的、关于图103的CII-CII线的矢视剖面图。
图103是基于本发明的实施例13中的半导体装置的另一第1例的主要部分的平面图。
图104是基于本发明的实施例13中的半导体装置的另一第2例的主要部分的平面图。
图105A是基于本发明的实施例13中的半导体装置的另一第3例的主要部分的平面图，图105B是图105A的CVB-CVB线的矢视剖面图。
图106A是基于本发明的实施例13中的半导体装置的另一第4例的主要部分的平面图，图106B是图106A的CVIB-CVIB线的矢视剖面图。
图107A是基于本发明的实施例13中的半导体装置的另一第5例的主要部分的平面图，图107B是图107A的CVIIB-CVIIB线的矢视剖面图。
图108A是基于本发明的实施例14中的半导体装置的平面图，图108B是关于图108A的CVIIIB-CVIIIB线的矢视剖面图，图108C是其剖面图。
图109是基于本发明的实施例14中的半导体装置的主要部分的、关于图110的CIX-CIX线的矢视剖面图。
图110是基于本发明的实施例14中的半导体装置的另一第1例的主要部分的平面图。
图111是基于本发明的实施例14中的半导体装置的另一第2例的主要部分的平面图。
图112A是基于本发明的实施例14中的半导体装置的另一第3例的主要部分的平面图，图112B是图112A的CXIIB-CXIIB线的矢视剖面图。
图113A是基于本发明的实施例14中的半导体装置的另一第4例的主要部分的平面图，图113B是图113A的CXIIIB-CXIIIB线的矢视剖面图。
图114A是基于本发明的实施例14中的半导体装置的另一第5例的主要部分的平面图，图114B是图114A的CXIVB-CXIVB线的矢视剖面图。
图115A是基于本发明的实施例15中的半导体装置的平面图，图115B是关于图115A的CXVB-CXVB线的矢视剖面图，图115C是其剖面图。
图116是基于本发明的实施例15中的半导体装置的主要部分的、关于图117的CXVI-CXVI线的矢视剖面图。
图117是基于本发明的实施例15中的半导体装置的另一第1例的主要部分的平面图。
图118是基于本发明的实施例15中的半导体装置的另一第2例的主要部分的平面图。
图119是基于本发明的实施例15中的半导体装置的另一第3例的主要部分的平面图。
图120A是基于本发明的实施例15中的半导体装置的另一第4例的主要部分的平面图，图120B是图120A的CXXB-CXXB线的矢视剖面图。
图121是基于本发明的实施例15中的半导体装置的另一第3例的主要部分的平面图。
图122A是基于现有技术的半导体装置，图122B是其剖面图。
图123是示出基于现有技术的半导体装置的制造方法的第1工序的说明图。
图124是示出基于现有技术的半导体装置的制造方法的第2工序的说明图。
图125是示出基于现有技术的半导体装置的制造方法的第3工序的说明图。
图126是示出基于现有技术的半导体装置的制造方法的第4工序的说明图。
图127是示出基于现有技术的半导体装置的制造方法的第5工序的说明图。
图128是示出基于现有技术的半导体装置的制造方法的第6工序的说明图。
图129是示出基于现有技术的半导体装置的制造方法的第7工序的说明图。
图130是示出基于现有技术的半导体装置的制造方法的第8工序的说明图。
图131是示出基于现有技术的半导体装置的制造方法的第9工序的说明图。
图132是示出基于现有技术的半导体装置的制造方法的第10工序的说明图。
图133、图134是说明对基于现有技术的半导体装置的冲击力的传递的剖面图。
图135是说明对基于现有技术的半导体装置的冲击力的传递的平面图。
具体实施方式
本发明的目的是，即使在利用作为铜布线等的形成方法使用的埋入布线法形成了的焊区电极中，即使在引线键合等的与外部端子的连接工序中施加负载或冲击力，在焊区电极的周围或角的绝缘膜中也难以发生裂纹。
(实施例1)
在图1A、B中示出本实施例中的半导体装置的剖面结构图。
如图1B中所示，在半导体衬底1上形成元件隔离绝缘膜2、栅绝缘膜3、栅电极4、杂质扩散层5，构成了MOS晶体管6。进而，在其上侧形成了基底绝缘膜7，从包含第1布线槽9的第1金属(W)的布线层10朝下以贯通基底绝缘膜7的形状构成了接触孔8.再者，在基底绝缘膜7的上侧形成了第1层间绝缘膜11，从包含第2布线槽13的第2金属(Cu)的布线层14朝下以贯通第1层间绝缘膜11的形状构成了第1通孔12。再者，在第1层间绝缘膜11的上侧形成了第2层间绝缘膜15，从包含第3布线槽17的第3金属(Cu)的布线层100朝下以贯通第2层间绝缘膜15的形状构成了第2通孔16。第3金属(Cu)布线层100的一部分成为焊区电极101。保护绝缘膜102、缓冲覆盖膜103覆盖在第2层间绝缘膜15的上侧，但在与焊区电极101对应的部位上，作为焊区电极开口部104成为焊区电极101露出的形状。
此外，在图2、图3中示出如图1A、B中示出的本实施例的半导体装置的制造方法。在根据现有技术形成了图129中示出的结构后，如图2中所示，在第2金属(Cu)的布线层14上，利用等离子CVD法等的方法淀积由氮化硅膜(SiN)15a、氧化硅膜(SiO)等绝缘膜15b、氮化硅膜(SiN)15c、氧化硅膜(SiO)等绝缘膜15d构成的4层结构的第2层间绝缘膜15，作为铜(Cu)的防止扩散层。
使用照相制版、刻蚀技术，在第2层间绝缘膜15的所需要的部分上形成第2通孔16和第3布线槽17。此时，虽然同时在设置焊区电极的部分上形成凹部，但形成内角比90°大的大致多角形、例如在图1A中示出的那样的八角形，来代替现有的四角形。
利用与上述同样的方法，在整个面上以约1.5μm～3.0μm淀积下敷膜100a和铜籽膜100b、铜电镀膜100c以便填埋第2通孔16和第3布线槽17后，用化学机械研磨法除去第2通孔16和第3布线槽17以外的铜膜18c、18b、下敷膜18a，形成第3埋入金属(Cu)布线层100、焊区电极101。
再有，考虑最上层的(Cu)布线层被进行引线键合，故使用约0.8μm～1.5μm的比较厚的膜的金属布线。
在第3金属(Cu)布线层100上淀积了作为铜(Cu)的防止扩散层的致密的氮化硅膜102a后，以约1.0μm淀积氮化硅膜、氧化硅膜、硅氧化氮化膜或这些膜的层叠结构膜等的保护绝缘膜102b。再者，根据需要在其上作为第2保护绝缘膜形成厚度为5μm～10μm的聚酰亚胺等的缓冲覆盖膜103，为了利用引线键合法等的方法与外部端子(未图示)连接，在焊区电极101的所希望的部分上设置开口部104。
如上所述，按照本发明的实施例，如图4、图5中所示，由于将焊区电极101的形状作成正八角形，故在键合引线105时，即使施加负载或冲击力106、107，如图6A中所示，与四角形的情况相比，也可大幅度地减少朝向焊区电极101的角部108的应力集中。因此，可防止在层间绝缘膜中发生裂纹。
因而，由于能在可充分地确保与外部端子的连接强度的条件下进行键合，故具有下述效果：能稳定地且容易地进行连接，能以低成本得到高质量的半导体装置。此外，在缩小了必须相对地提高键合时的负载或冲击力的容许值的焊区电极的情况下也成为有效的方法。
再有，在图1A中，示出了焊区电极101的形状为正八角形的情况，但即使作成将所希望的部分的内角比90°大的多角形，也可得到同样的效果。
此外，在图7中示出剖面图，但也可在平面图中作成图8中示出的那种圆形的焊区电极或椭圆形的焊区电极、图9或图10中示出的那种在所希望的部分上形成园角或倒角的形状。再者，也可作成部分地采用或组合地采用这些形状的焊区电极的形状。
此外，在上述的实施例中，叙述了构成键合焊区电极的金属电极的主要的构成金属是铜的情况，但即使在同样的埋入布线工艺中形成的其它金属的情况下，也可得到同样的效果。例如，也可适用于包含铝或其合金的金属电极、包含金、银、铂等的贵金属的金属电极。
(实施例2)
在上述实施例中，叙述了用最上层的金属(Cu)布线层形成了焊区电极、厚度是均匀的情况，但为了缓和键合时的负载或冲击力，即使部分地增加焊区电极的厚度、使该部分的主要的平面形状与实施例1相同、作成圆形、椭圆形、至少1个内角比90°大的多角形、对至少一个角部进行倒角或作成园角的多角形的某一种、或部分地或组合地应用这些形状，也可得到同样的效果。在图11A、B中示出这样的本发明的另一实施例的半导体装置。
如图11B中所示，在焊区电极101中包含了下侧突出部150。其它方面与图1B中示出的半导体装置相同。
此外，在图12、图13中示出图11A、B中示出的结构的制造方法。在形成了图129中示出的结构后，如图12中所示，在第2金属(Cu)的布线层14上，利用等离子CVD法等的方法淀积由氮化硅膜15a、氧化硅膜等绝缘膜15b、氮化硅膜15c、氧化硅膜等绝缘膜15d构成的4层结构的第2层间绝缘膜15，作为铜(Cu)的防止扩散层。
使用照相制版、刻蚀技术，在第2层间绝缘膜15的所需要的部分上形成第2通孔16和第3布线槽17。此时，在第2通孔形成时，在焊区电极形成区域的一部分上同时形成凹部150，但将凹部的平面形状作成内角比90°大的多角形，例如如图11A中所示，作成正八角形。此外，在布线槽形成时，在设置焊区电极的部分上也形成布线槽，但其形状也与实施例1同样，作成内角比90°大的多角形，例如作成正八角形。
利用与上述同样的方法，在整个面上淀积下敷膜100a和铜籽膜100b、铜电镀膜100c以便填埋第2通孔16、第3布线槽17(包含焊区电极形成部)和焊区电极形成区域的凹部150后，用化学机械研磨法除去第2通孔16、第3布线槽17、焊区电极101以外的铜膜18c、18b、下敷膜18a，形成第3埋入金属(Cu)布线层100、焊区电极101。
再有，考虑最上层的(Cu)布线层被进行引线键合，故使用约0.8μm～1.5μm的比较厚的膜的金属布线。
如图13中所示，在第3金属(Cu)布线层100上淀积了作为铜(Cu)的防止扩散层的致密的氮化硅膜102a后，以约1.0μm淀积氮化硅膜、氧化硅膜、硅氧化氮化膜或这些膜的层叠结构膜等的保护绝缘膜102b。再者，根据需要在其上作为第2保护绝缘膜形成厚度为5μm～10μm的聚酰亚胺等的缓冲覆盖膜103，为了利用引线键合法等的方法与外部端子(未图示)连接，在焊区电极101的所希望的部分上设置开口部104。
(作用、效果)
如上所述，按照本发明的实施例，如图11A、B中所示，由于包含作为焊区电极101的一部分的下侧突出部150，使实质上的焊区电极厚度加厚，而且，将该部分的形状作成正八角形，故由于即使在引线键合时施加负载或冲击力，因增加了焊区电极的有效厚度，也可使其得到缓和，此外，与四角形的情况相比，可大幅度地减少朝向下侧突出部150的角部的应力集中。因此，可防止在层间绝缘膜中发生裂纹。因而，由于能在可充分地确保与外部端子的连接强度的条件下进行引线键合，故具有下述效果：能稳定地且容易地进行连接，能以低成本得到高质量的半导体装置。
此外，在缩小了必须相对地提高键合时的负载或冲击力的容许值的焊区电极的情况下也成为有效的方法。
再有，在图11中，示出了焊区电极101的形状为正八角形的情况，但即使作成将所希望的部分的内角比90°大的多角形，也可得到同样的效果。此外，也可作成图14、图15中示出的那种圆形的焊区电极或椭圆形的焊区电极、图16或图17中示出的那种在所希望的部分上形成园角或倒角的形状。此外，也可如图18中那样，只将下侧突出部150的形状作成如上述那样的形状，而将焊区电极101作成现有的形状、例如四角形。再者，也可作成部分地采用或组合地采用这些形状作为下侧突出部的形状。
(实施例3)
再者，即使焊区电极由第1金属电极和在其上形成的第2金属电极构成、将第1金属电极的主要的平面形状作成圆形、椭圆形、至少1个内角比90°大的多角形、对至少一个角部进行倒角或作成园角的多角形的某一种、或其部分的形状或其组合，也可得到同样的效果。
在图19A、B中示出本实施例的半导体装置。
如图19B中所示，主电极层101的上侧与上侧电极层201相接。在焊区电极开口部204中露出了上侧电极层201。其它方面与图1B中示出的结构相同。
此外，在图20、图21中示出图19A、B中示出的结构的制造方法。到形成图2中示出的结构为止，与实施例1相同。在图2中示出的第3布线槽17形成时，在设置焊区电极的部分中也形成布线槽，但其形状也与实施例1相同，作成内角比90°大的多角形，例如作成正八角形。其后，利用与上述相同的方法，形成第3金属(Cu)布线层100和第1焊区电极101。
如图20中所示，形成第4金属布线层200和第2焊区电极201，使其重叠在第3金属(Cu)布线层100或第1焊区电极101上。作为该金属布线层，例如可使用以铝为主要成分的布线。为了防止下层的铜布线层与铝的相互反应，使用PVD或CVD法在整个面上淀积氮化钛膜、钛与氮化钛的层叠膜、钽膜、氮化钽膜、钽与氮化钽的层叠膜等，作为下敷膜200a，在其上淀积了Al-Cu膜等的铝合金膜200b和氮化钛膜或硅氧化氮化膜等的防止反射膜200c后，使用照相制版、刻蚀技术，形成第4金属布线层200和第2焊区电极201。由于作成将焊区电极与第1焊区电极分离开的结构，故该铝布线层200或焊区电极201的厚度约为0.3μm～1.0μm即可。
再有，为了防止在这些铝布线形成工序中的铜布线表面的损伤或氧化，希望第4金属(Al)布线层200和第2焊区电极201完全覆盖下层的第3金属(Cu)布线层100或第1焊区电极101。
在第4金属(Al)布线层200和第2焊区电极201上淀积了作为铜的防止扩散层的致密的氮化硅膜202a后，以约1.0μm淀积氮化硅膜、氧化硅膜、硅氧化氮化膜或这些膜的层叠结构膜等的保护绝缘膜202b。再者，根据需要在其上作为第2保护绝缘膜形成厚度为5μm～20μm的聚酰亚胺等的缓冲覆盖膜203，为了利用引线键合法等的方法与外部端子(未图示)连接，在焊区电极201的所希望的部分上设置开口部204。
如上所述，按照本发明的实施例，如图19A、B中所示，由于作成重叠了用埋入金属布线层形成焊区电极的第1焊区电极101与用刻蚀法形成的第2焊区电极201的结构，而且，将该部分的形状作成正八角形，故由于即使在引线键合时施加负载或冲击力，因增加了焊区电极的有效厚度，可使其得到缓和，此外，与四角形的情况相比，可大幅度地减少朝向应力容易集中的第1焊区电极101的角部的应力集中。因此，可防止在层间绝缘膜中发生裂纹。
因而，由于能在可充分地确保与外部端子的连接强度的条件下进行引线键合，故具有下述效果：能稳定地且客易地进行连接，能以低成本得到高质量的半导体装置。此外，在缩小了必须相对地提高键合时的负载或冲击力的容许值的焊区电极的情况下，也成为有效的方法。再者，由于最上层的金属布线层是重叠了第3金属布线层100与第4金属布线200的层，有效膜厚变厚，故在降低电阻、减少布线延迟或噪声容限方面，也是有效的。
再有，在图19A、B中，叙述了在重叠了第1焊区电极与第2焊区电极的结构中将第1焊区电极101的形状作成正八角形的情况，但即使作成使所希望的内角比90°大的多角形，也可得到同样的效果。
此外，也可作成图22、图23中示出的那种圆形的焊区电极或椭圆形的焊区电极、图24或图25中示出的那种在所希望的部分的角部形成园角或倒角的形状。此外，也可如图26中那样，只将第1焊区电极101的形状作成如上述那样的形状，而将第2焊区电极201或焊区电极开口部的形状作成现有的形状、例如四角形。再者，也可作成部分地采用或组合地采用这些形状作为第1焊区电极101的形状。
(实施例4)
再者，即使焊区电极是经大面积的连接孔重叠了第1金属电极与第2金属电极的结构、将连接孔的主要的平面形状作成圆形、椭圆形、至少1个内角比90°大的多角形、对至少一个角部进行倒角或作成园角的多角形的某一种、或其部分的形状或其组合，也可得到同样的效果。所谓「大面积的连接孔」，是在主电极层的平面形状的外周的内侧附近具有沿主电极层的外周的形状的连接孔。在图27A、B中示出这样的本发明的另一实施例的半导体装置的结构。
如图27B中所示，焊区电极在主电极层101的下方包含下侧电极层250。在焊区电极开口部204中露出了主电极层101。利用连接孔251连接了主电极层101与下侧电极层205间。连接孔251，如图27A中所示，是所谓的大面积的连接孔，即，在主电极层的101的平面形状的外周的内侧附近具有沿主电极层101的外周的形状的外周的连接孔。其它方面与图11B中示出的结构相同。
在图28～图30中示出图27A、B中示出的结构的制造方法。
如图28中所示，到形成第1金属(W)布线层10为止，与图122A、B中示出的现有的半导体装置的制造方法(图123～图126)相同。
在第1金属(W)布线层10上，利用等离子CVD法等的方法淀积由氧化硅膜等的绝缘膜11a、氮化硅膜11b、氧化硅膜等的绝缘膜11c构成的3层结构的第1层间绝缘膜11。
再者，使用照相制版、刻蚀技术，在第1层间绝缘膜11的所需要的部分上形成第1通孔12和第2布线槽13。在形成第2布线槽13时，同时在设置第1焊区电极的部分上也形成布线槽，但将其形状作成内角比90°大的多角形，例如作成正八角形。
其后，在整个面上淀积下敷膜14a和铜(Cu)膜14b、14c，以便填埋第1通孔12和第2布线槽13(包含下侧电极层的形成部分)，利用化学机械研磨法除去第1通孔12和第2布线槽13以外的铜14c、14b、下敷膜14a，形成第2埋入金属(Cu)布线层14和下侧电极层。
如图29中所示，在第2金属(Cu)的布线层14上，利用等离子CVD法等的方法淀积由氮化硅膜15a、氧化硅膜等绝缘膜15b、氮化硅膜15c、氧化硅膜等绝缘膜15d构成的4层结构的第2层间绝缘膜15。使用照相制版、刻蚀技术，在第2层间绝缘膜15的所需要的部分上形成第2通孔16和第3布线槽17。此时，在第2通孔形成时，在下侧电极层上同时形成连接孔251，但将其平面形状也作成内角比90°大的多角形，例如作成正八角形。
此外，在第3布线槽形成时，在设置主电极层的部分上也形成布线槽，但将其形状也作成内角比90°大的多角形，例如作成正八角形。
利用与上述同样的方法，在整个面上淀积下敷膜100a和铜膜100b、100c以便填埋第2通孔16、第3布线槽17、下侧电极层上的连接孔251、主电极层101后，用化学机械研磨法除去不需要的部分，由此形成第3埋入金属(Cu)布线层100和主电极层101。
如图30中所示，在第3埋入金属(Cu)布线层100和第2焊区电极101上淀积了作为铜的防止扩散层的致密的氮化硅膜202a后，以约1.0μm淀积氮化硅膜、氧化硅膜、硅氧化氮化膜或这些膜的层叠结构膜等的保护绝缘膜202b。再者，根据需要在其上作为第2保护绝缘膜形成厚度为5μm～10μm的聚酰亚胺等的缓冲覆盖膜203，为了利用引线键合法等的方法与外部端子(未图示)连接，在主电极层101的所希望的部分上设置开口部204。
如上所述，按照本发明的实施例，如图27A、B中所示，由于作成经大面积的连接孔251重叠了用埋入金属布线层形成焊区电极的下侧电极层250和主电极层101的结构，而且，将下侧电极层250和连接孔251的至少一方的形状作成正八角形，故由于即使在键合引线等的与外部端子连接时施加负载或冲击力，因增加了焊区电极的有效厚度，也可使其得到缓和，此外，与四角形的情况相比，也可大幅度地减少朝向应力容易集中的下侧电极层250或连接孔251的角部的应力集中。因此，可防止在层间绝缘膜中发生裂纹。
因而，由于能在可充分地确保与外部端子的连接强度的条件下进行引线键合，故具有下述效果：能稳定地且容易地进行连接，能以低成本得到高质量的半导体装置。
此外，在缩小了必须相对地提高键合时的负载或冲击力的容许值的焊区电极的情况下也成为有效的方法。
再者，由于最上层的金属布线层是重叠了第3金属布线层100与第4金属布线200的层，有效膜厚变厚，故在降低电阻、减少布线延迟或噪声容限方面，也是有效的。
再者，通常，考虑引线键合等的与外部端子的连接可靠性，使用约0.8μm～1.5μm比较厚的膜的金属布线作为最上层的金属(Cu)布线层。但通过作成如本实施例那样的经大面积的连接孔重叠了焊区电极的结构，由于可增加有效的焊区电极的厚度，故也可作成使最上层的金属(Cu)布线的厚度适合于微细化的更薄的布线层。
再有，虽然叙述了作成在经大面积的连接孔重叠了下侧电极层和主电极层的结构、下侧电极层250的形状为正八角形的情况，但即使作成使所希望的内角比90°大的多角形，也可得到同样的效果。
此外，在图31中示出剖面图，但也可在平面图中将下侧电极层250作成图32中示出的那种圆形的焊区电极或椭圆形的焊区电极、图33或图34中示出的那种在所希望的部分的角部形成园角或倒角的形状。此外，也可如图35中那样，只将下侧电极层250的形状作成如上述那样的形状，而将连接孔251、主电极层101或焊区电极开口部204的形状作成现有的形状、例如四角形。再者，也可作成部分地采用或组合地采用这些形状作为下侧电极层250的形状。
(实施例5)
再者，在焊区电极经大面积的连接孔重叠了下侧电极层与主电极层的结构中，部分地加厚下侧电极层的厚度、作成下侧突出部。即使将该下侧突出部的主要的平面形状作成作成圆形、椭圆形、至少1个内角比90°大的多角形、对至少一个角部进行倒角或作成园角的多角形的某一种、或其部分的形状或其组合，也可得到同样的效果。在图36中示出这样的本发明的另一实施例的半导体装置的结构。
如图36B中所示，焊区电极在下侧电极层250的下侧包含下侧突出部240。其它方面与实施例4中示出的结构相同。
在图37～图39中示出图36A、B中示出的结构的制造方法。
如图37中所示，到形成第1金属(W)布线层10为止，与图122中示出的现有的半导体装置的制造方法(图123～图124)相同。
在第1金属(W)布线层10上，利用等离子CVD法等的方法淀积由氮化硅膜230a、氧化硅膜等的绝缘膜230b、氮化硅膜230c、氧化硅膜等的绝缘膜230d构成的4层结构的第1层间绝缘膜230。再者，使用照相制版、刻蚀技术，在第1层间绝缘膜230的所需要的部分上形成第1通孔12和第2布线槽13。
在第1通孔12形成时，在下侧电极层形成区域的一部分上同时形成凹部240，但将其形状作成内角比90°大的多角形，例如正八角形。
再有，氮化硅膜230a是为了在第1通孔12形成时防止下侧电极层形成区域的凹部240被过度刻蚀，在将氮化硅膜230a作为中止膜进行了干法刻蚀后，通过对氮化硅膜230a进行轻刻蚀，能以良好的控制性来加工凹部。
此外，在形成第2布线槽13时，在设置下侧电极层的区域中也形成布线槽，但该形状也同样作成内角比90°大的多角形，例如正八角形。
其后，在整个面上淀积下敷膜14a和铜膜14b、14c以便填埋第1通孔12、第2布线槽13、下侧电极层形成区域部后，用化学机械研磨法除去不需要的部分的铜膜14c、14b、下敷膜14a，由此形成第2埋入金属(Cu)布线层14和具有部分地成为厚膜的部分240的下侧电极层250。
如图38中所示，在第2金属(Cu)的布线层14、下侧电极层250上，利用等离子CVD法等的方法淀积由氮化硅膜15a、氧化硅膜等绝缘膜15b、氮化硅膜15c、氧化硅膜等绝缘膜15d构成的4层结构的第2层间绝缘膜15。使用照相制版、刻蚀技术，在第2层间绝缘膜15的所需要的部分上形成第2通孔16和第3布线槽17。
此时，在第2通孔形成时，在下侧电极层上也同时形成连接孔251，但其平面形状也作成内角比90°大的多角形，例如正八角形。
此外，在第3布线槽形成时，在设置主电极层的部分上也形成布线槽，但其形状也作成内角比90°大的多角形，例如正八角形。
利用与上述同样的方法，在整个面上淀积下敷膜100a和铜膜100b、100c以便填埋第2通孔16、第3布线槽17、第1焊区电极上的连接孔251、第2焊区电极形成部101，通过用化学机械研磨法除去不需要的部分，由此形成第3埋入金属(Cu)布线层100和主电极层101。
如图39中所示，在第3埋入金属(Cu)布线层100和主电极层101上淀积了作为铜的防止扩散层的致密的氮化硅膜202a后，以约1.0μm淀积氮化硅膜、氧化硅膜、硅氧化氮化膜或这些膜的层叠结构膜等的保护绝缘膜202b。再者，根据需要在其上作为第2保护绝缘膜形成厚度为5μm～10μm的聚酰亚胺等的缓冲覆盖膜203，为了利用引线键合法等的方法与外部端子(未图示)连接，在焊区电极101的所希望的部分上设置开口部204。
(作用、效果)
如上所述，按照本发明的实施例，如图36A、B中所示，由于作成经大面积的连接孔251重叠了用埋入金属布线层形成焊区电极的下侧电极层250和主电极层101的结构，使下侧电极层250的一部分的厚度朝下加厚，成为下侧突出部240，而且，将该部分240的形状作成正八角形，故由于即使在键合引线等的与外部端子连接时施加负载或冲击力，因增加了焊区电极的有效厚度，可使其得到缓和，此外，与四角形的情况相比，也可大幅度地减少朝向应力容易集中的下侧电极层的下侧突出部240的角部的应力集中。因此，可防止在层间绝缘膜中发生裂纹。
因而，由于能在可充分地确保与外部端子的连接强度的条件下进行引线键合，故具有下述效果：能稳定地且容易地进行连接，能以低成本得到高质量的半导体装置。
此外，在缩小了必须相对地提高键合时的负载或冲击力的容许值的焊区电极的情况下，也成为有效的方法。
再者，通常，考虑引线键合等的与外部端子的连接可靠性，使用约0.8μm～1.5μm比较厚的膜的金属布线作为最上层的金属(Cu)布线层，但通过作成如本实施例那样的经大面积的连接孔重叠了焊区电极的结构，由于可增加有效的焊区电极的厚度，故也可作成使最上层的金属(Cu)布线的厚度适合于微细化的更薄的布线层。
再有，在图36A、B中，叙述了作成在经大面积的连接孔重叠了下侧电极层和主电极层的结构、下侧电极层的下侧突出部240的形状为正八角形的情况，但即使作成使所希望的内角比90°大的多角形，也可得到同样的效果。
此外，在图40中示出剖面图，但也可在平面图中将下侧电极层的下侧突出部240作成图41中示出的那种圆形的焊区电极或椭圆形的焊区电极、图42或图43中示出的那种在所希望的部分的角部形成园角或倒角的形状。
此外，也可如图44中那样，只将下侧电极层的下侧突出部240的形状作成如上述那样的形状，而将下侧电极层250、连接孔251、主电极层101或焊区电极开口部204的形状作成现有的形状、例如四角形。
再者，也可作成部分地采用或组合地采用这些形状作为下侧电极层的下侧突出部240的形状。
(实施例6)
再者，在焊区电极的至少一部分由埋入金属布线层构成的结构中，即使在焊区电极的角部设置应力缓冲用绝缘壁，也可得到同样的效果。
在图45A～C中示出这样的本实施例中的半导体装置。
如图45A中所示，在焊区电极的角部区域中有应力缓冲用绝缘壁301，使其作为应力缓冲用金属(Cu)层300对该角部区域进行分离分割。其它方面与图1中示出的结构相同。
在图45A～C中示出的制造半导体装置的方法与在图1A、B中示出的实施例1中的半导体装置的制造方法相同。
即，在根据现有技术形成了图129中示出的结构后，如图2中所示，在第2金属(Cu)的布线层14上，利用等离子CVD法等的方法淀积由氮化硅膜(SiN)15a、氧化硅膜(SiO)等绝缘膜15b、氮化硅膜(SiN)15c、氧化硅膜(SiO)等绝缘膜15d构成的4层结构的第2层间绝缘膜15作为铜(Cu)的防止扩散层。
使用照相制版、刻蚀技术，在第2层间绝缘膜15的所需要的部分上形成第2通孔16和作为第3布线槽17的凹部。此时，虽然同时在设置焊区电极的部分上形成凹部，但在该形状的角部区域中形成用于形成应力缓冲用绝缘壁的绝缘壁凹部。所谓绝缘壁凹部，是成为图48的应力缓冲用金属层300的凹部，被形成为在图45A、图49～图51、图52A、图53A中例示的应力缓冲用金属层300那样的平面形状
利用与上述同样的方法，在整个面上以约1.5μm～3.0μm淀积下敷膜100a和铜籽膜100b、铜电镀膜100c以便填埋第2通孔16和第3布线槽17后，用化学机械研磨法除去不需要部分的铜膜18c、18b、下敷膜18a，形成第3埋入金属(Cu)布线层100、焊区电极101、应力缓冲用金属层300。
其后的工序与在实施例1中已说明的工序相同。
(作用、效果)
按照本实施例，如图46、图47中所示那样，在焊区电极的角部放置应力缓冲用金属层300，在与焊区电极101之间设置了应力缓冲用绝缘壁301。因此，即使在引线键合等与外部端子的连接时对焊区电极101施加负载或冲击力304、305，特别是在容易引起应力集中的焊区电极角部上，通过应力缓冲用绝缘壁301发生微小的弹性变形，也可缓冲应力，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止焊区电极101角部的层间膜裂纹。
再有，在图45A～C中，通过在焊区电极101的角部放置三角形的应力缓冲用金属(Cu)层300，设置了应力缓冲用绝缘壁301，但即使是其它形状的绝缘壁，也可得到同样的效果。此外，也可设置多个绝缘壁。
例如，如在图48中示出剖面图、在图49～图52B中示出平面图那样，如果通过在焊区电极101的角部放置多个应力缓冲用金属层300，设置多个应力缓冲用绝缘壁301，则可进一步提高效果。此外，也可如图53A、B中所示那样，使放置于焊区电极101的角部的应力缓冲用金属层300的朝下的厚度与其它焊区电极部分不同。
(实施例7)
再者，在焊区电极的至少一部分由埋入金属布线层构成的结构中，即使金属电极的厚度部分地朝下变厚、在该角部的区域中设置应力缓冲用绝缘壁，也可得到同样的效果。
(结构)
在图54A～C中示出这样的本实施例中的半导体装置。
焊区部包含下侧突出部150。下侧突出部150在其角部区域中包含分离角部的应力缓冲用绝缘壁311，作为应力缓冲用金属层310。
(作用、效果)
按照本实施例，如图54A～C中所示那样，在焊区电极的下侧突出部的角部放置应力缓冲用金属(Cu)层310，在与焊区电极的下侧突出部150之间设置了应力缓冲用绝缘壁311。
因此，即使在引线键合等与外部端子的连接时对焊区电极的下侧突出部150施加负载或冲击力，特别是在容易引起应力集中的下侧突出部的角部上，通过应力缓冲用绝缘壁311发生微小的弹性变形，也可缓冲应力，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止焊区电极厚膜部分150角部的层间膜裂纹。
再有，在图54A～C中，通过在焊区电极厚膜部分150的角部放置三角形的应力缓冲用金属层310，设置了应力缓冲用绝缘壁311，但即使是其它形状的绝缘壁，也可得到同样的效果。此外，也可设置多个绝缘壁。
例如，如图55～图57中所示，作为放置于焊区电极厚膜部分150的角部的应力缓冲用金属(Cu)层310，可作成四角形或四分之一圆等的形状。
此外，如在图58～图59A、B中示出那样，如果通过在焊区电极厚膜部分150的角部放置多个应力缓冲用金属(Cu)层310，设置多个应力缓冲用绝缘壁311，则可进一步提高效果。
此外，也可如图60A、B中那样，通过重叠配置在下侧突出部150的角部的应力缓冲用金属(Cu)层310与配置在上部的焊区电极101角部的应力缓冲用金属层，如图60B中所示，可形成到达焊区电极表面的绝缘壁301、311。
(实施例8)
(结构)
再者，在焊区电极的至少一部分由埋入金属布线层构成、焊区电极包含主电极层101和在其上形成的上侧电极层201的结构中，如图61A～C中所示，即使在主电极层101的角部的区域中设置应力缓冲用绝缘壁321，也可得到同样的效果。除了在主电极层101的角部的区域中有应力缓冲用绝缘壁321以外，与实施例3中的结构(参照图19A、B)相同。
(作用、效果)
按照本实施例，如图61A～C中所示那样，在主电极层101的角部的区域中设置应力缓冲用金属层320，在与主电极层101之间设置了应力缓冲用绝缘壁321。
因此，即使在引线键合等与外部端子的连接时对焊区电极施加负载或冲击力，特别是在容易引起应力集中的主电极层101的角部上，通过应力缓冲用绝缘壁321发生微小的弹性变形，也可缓冲应力，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止主电极层101的角部的层间膜裂纹。
再有，在图61A～C中示出的例子中，通过在主电极层101的角部放置三角形的应力缓冲用金属层320，设置了应力缓冲用绝缘壁321，但即使是其它形状的绝缘壁，也可得到同样的效果。此外，也可设置多个绝缘壁。
例如，如图62中示出剖面、在图63或图64中示出平面图那样，作为放置于主电极层101的角部的应力缓冲用金属布线320，可作成四角形或四分之一圆等的形状。
此外，如在图65或图66A、B中示出那样，如果通过在主电极层101的角部放置多个应力缓冲用金属层320，设置多个应力缓冲用绝缘壁321，则可进一步提高效果。此外，如图67A、B中所示，也可使放置于主电极层101的角部的应力缓冲用金属层320的下方向的厚度与其它主电极层101的深度不同。
(实施例9)
(结构)
再者，在焊区电极的至少一部分由埋入金属布线层构成、焊区电极经大面积的连接孔重叠了下侧电极层和主电极层的结构中，即使在下侧电极层的角部的区域或连接孔的角部上设置应力缓冲用绝缘壁，也可得到同样的效果。在图68A～C中示出本实施例中的半导体装置。
除了在下侧电极层的角部的区域或连接孔的角部上设置了应力缓冲用绝缘壁以外，与实施例4中的结构(参照图27A、B)相同。
(作用、效果)
按照本实施例，如图68A～C中所示那样，在下侧电极层250的角部的区域中设置应力缓冲用金属层330，在与下侧电极层250之间设置应力缓冲用绝缘壁331。
因此，即使在引线键合等与外部端子的连接时对焊区电极施加负载或冲击力，特别是在容易引起应力集中的下侧电极层250的角部上，通过应力缓冲用绝缘壁331发生微小的弹性变形，也可缓冲应力，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止下侧电极层250的角部的层间膜裂纹。
再有，在图68A～C中，通过在下侧电极层250的角部放置三角形的应力缓冲用金属层330，设置了应力缓冲用绝缘壁331，但即使是其它形状的绝缘壁，也可得到同样的效果。此外，也可设置多个绝缘壁。
例如，如图69中示出剖面、在图70或图71中示出平面图那样，作为放置于下侧电极层250的角部的应力缓冲用金属层330，可作成四角形或四分之一圆等的形状。此外，如在图72或图73A、B中示出那样，如果通过在下侧电极层250的角部放置多个应力缓冲用金属层330，设置多个应力缓冲用绝缘壁331，则可进一步提高效果。此外，如图74A、B、图75A、B中所示，也可不仅设置下侧电极层250的角部的应力缓冲用金属层330，而且在连接孔251的角部或主电极层101的角部上也设置同样的应力缓冲用金属层320、300，以重叠这些层的形态构成应力缓冲用绝缘壁331、321、301。
此外，也可如图76A、B中所示，只在大面积的连接孔251的角部放置应力缓冲用金属层320，只在与连接孔251之间设置应力缓冲用绝缘壁321。
(实施例10)
(结构)
再者，在焊区电极的至少一部分由埋入金属布线层构成、焊区电极包含重叠了下侧电极层与主电极层的结构、具有下侧电极层的厚度朝下部分地变厚的下侧突出部的结构中，即使在该角部的区域中设置应力缓冲用绝缘壁，也可得到同样的效果。在图77A～C中示出本实施例中的半导体装置。
除了在下侧突出部的角部的区域中设置了应力缓冲用绝缘壁这一点以外，与实施例5中的结构(参照图36A、B)相同。
(作用、效果)
按照本实施例，如图77A～C中所示那样，在下侧电极层250的下侧突出部240的角部上放置应力缓冲用金属层340，在与下侧突出部240之间设置应力缓冲用绝缘壁341。因此，即使在引线键合等与外部端子的连接时对主电极层101施加负载或冲击力，特别是在容易引起应力集中的下侧突出部240的角部上，通过应力缓冲用绝缘壁341发生微小的弹性变形，也可缓冲应力，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止下侧突出部240的角部的层间膜裂纹。
再有，在图77A～C中，通过在下侧突出部240的角部上放置三角形的应力缓冲用金属层340，设置了应力缓冲用绝缘壁341，但即使是其它形状的绝缘壁，也可得到同样的效果。此外，也可设置多个绝缘壁。
例如，如图78～图80中所示，作为放置于第1焊区电极厚膜部240的角部的应力缓冲用金属层340，可作成四角形或四分之一圆等的形状。此外，如在图81或图82中示出那样，如果通过在第1焊区电极厚膜部240的角部放置多个应力缓冲用金属层340，设置多个应力缓冲用绝缘壁341，则可进一步提高效果。此外，如图83A、B、图84A、B、图85A、B中所示，也可不仅设置下侧突出部240的角部的应力缓冲用金属层340，而且在下侧电极层250的角部、连接孔251的角部或主电极层101的角部上也设置同样的应力缓冲用金属层330、320、300，以重叠这些层的形态构成应力缓冲用绝缘壁341、331、321、301。
(实施例11)
(结构)
再者，在焊区电极的至少一部分由埋入金属布线层构成的结构中，即使在焊区电极的角部的区域中设置应力缓冲用突出部，也可得到同样的效果。在图86A～C中示出本实施例中的半导体装置。
除了在焊区电极101的角部的区域中设置了应力缓冲用突出部400这一点以外，与实施例1中的结构(参照图1A、B)相同。
(制造方法)
在图86A～C中示出的制造半导体装置的方法与在图1A、B中示出的实施例1中的半导体装置的制造方法相同。
即，在根据现有技术形成了图129中示出的结构后，如图2中所示，在第2金属(Cu)的布线层14上，利用等离子CVD法等的方法淀积由氮化硅膜(SiN)15a、氧化硅膜(SiO)等绝缘膜15b、氮化硅膜(SiN)15c、氧化硅膜(SiO)等绝缘膜15d构成的4层结构的第2层间绝缘膜15作为铜(Cu)的防止扩散层。
使用照相制版、刻蚀技术，在第2层间绝缘膜15的所需要的部分上形成第2通孔16和作为第3布线槽17的凹部。此时，虽然同时在设置焊区电极的部分上形成凹部，但在该形状的角部区域中形成用于形成应力缓冲用突出部的缓冲用凹部。所谓缓冲用凹部，是成为图86A、B、图89的应力应力缓冲用突出部400的凹部，被形成为在图90～图92、图93A中例示的应力缓冲用突出部400、401，402那样的平面形状。
利用与上述同样的方法，在整个面上以约1.5μm～3.0μm淀积下敷膜100a和铜籽膜100b、铜电镀膜100c以便填埋第2通孔16和第3布线槽17后，用化学机械研磨法除去不需要部分的铜膜18c、18b、下敷膜18a，形成第3埋入金属(Cu)布线层100、焊区电极101、应力缓冲用突出部400、401、402。
其后的工序与在实施例1中已说明的工序相同。
(作用、效果)
按照本实施例，如图86A～C中所示那样，在焊区电极101的角部上设置了应力缓冲用突出部400，在与下侧突出部240之间设置应力缓冲用突出部341。因此，即使在引线键合等与外部端子的连接时对主电极层101施加负载或冲击力304、305，特别是在容易引起应力集中的焊区电极101的角部上，如图87、图88中所示，通过应力缓冲用突出部400发生微小的弹性变形，起到缓冲应力的作用，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)306。因而，可防止焊区电极101的角部的层间膜裂纹。
再有，在图86A～C中，在焊区电极101的角部上设置了四角形的应力缓冲用突出部400，但即使是其它形状的应力缓冲用突出部，也可得到同样的效果。此外，也可设置多个应力缓冲用突出部。
例如，如图89～图91中所示，作为放置于焊区电极101的角部的应力缓冲用突出部400，也可使用圆或椭圆的一部分、或多角形的一部分等的其它的图形等。此外，如在图92中示出那样，也可在焊区电极101的角部上组合地配置多个应力缓冲用突出部401、402。此外，为了具有更高的应力缓冲效果，也可如图93A、B中所示，作成除去了应力缓冲用突出部400上的保护绝缘膜102、103的结构。
(实施例12)
(结构)
再者，在焊区电极的至少一部分由埋入金属布线层构成、具有焊区电极的厚度朝下部分地变厚的下侧突出部的结构中，即使在下侧突出部的角部的区域中设置应力缓冲用突出部，也可得到同样的效果。在图94A～C中示出本实施例中的半导体装置。
(作用、效果)
按照本实施例，如图94A～C中所示那样，在下侧突出部150的角部上设置了应力缓冲用突出部410。因此，即使在引线键合等与外部端子的连接时对焊区电极101施加负载或冲击力，特别是在容易引起应力集中的下侧突出部150的角部上，通过应力缓冲用突出部发生微小的弹性变形，也可起到缓冲应力的作用，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止下侧突出部150的角部的层间膜裂纹。
再有，在图94A～C中，通过在下侧突出部150的角部上设置了四角形的应力缓冲用突出部410，但即使是其它形状的应力缓冲用突出部，也可得到同样的效果。此外，也可组合地设置多个应力缓冲用突出部。
例如，如图95～图97中所示，作为放置于下侧突出部1 50的角部的应力缓冲用突出部410，可使用圆或椭圆的一部分、或多角形的一部分等的其它的图形等。此外，如在图98中示出那样，也可在了侧突出部150的角部上组合地配置多个应力缓冲用突出部421、412。此外，为了具有更高的应力缓冲效果，也可如图99A、B中所示，作成除去了应力缓冲用突出部410上的保护绝缘膜102、103的结构。再者，也可如图100那样，在下侧突出部150的角部及焊区电极101的角部这两者上设置应力缓冲用突出部410、400，而且，组合起来实施除去应力缓冲用突出部的上部的保护绝缘膜102、103等的多个对策。
(实施例13)
(结构)
再者，在焊区电极的至少一部分由埋入金属布线层构成、焊区电极包含主电极层和在其上形成的上侧电极层的结构中，即使在主电极层的角部的区域中设置应力缓冲用突出部，也可得到同样的效果。在图101A～C中示出本实施例中的半导体装置。除了在主电极层的角部的区域中存在应力缓冲用突出部这一点以外，与实施例3的结构(参照图19A、B)相同。
(作用、效果)
按照本实施例，如图101A～C中所示那样，在主电极层101的角部上设置了应力缓冲用突出部420。因此，即使在引线键合等与外部端子的连接时对上侧电极层201施加负载或冲击力，特别是在容易引起应力集中的主电极层101的角部上，通过应力缓冲用突出部420发生微小的弹性变形，也可起到缓冲应力的作用，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止主电极层101的角部的层间膜裂纹。
再有，在图101A～C中，通过在主电极层101的角部上设置了四角形的应力缓冲用突出部420，但即使是其它形状的应力缓冲用突出部，也可得到同样的效果。此外，也可组合地设置多个应力缓冲用突出部。
例如，如图102～图104中所示，作为放置于主电极层101的角部的应力缓冲用突出部420，可使用圆或椭圆的一部分、或多角形的一部分等的其它的图形等。此外，如在图105中示出那样，也可在主电极层101的角部上组合地配置多个应力缓冲用突出部421、412。此外，为了具有更高的应力缓冲效果，也可如图106A、B中所示，作成除去了应力缓冲用突出部420上的保护绝缘膜202、203的结构。再者，也可如图107A、B中所示那样，在主电极层101的角部及焊区电极101的角部这两者上设置应力缓冲用突出部420、430，而且，组合起来实施除去应力缓冲用突出部的上部的保护绝缘膜102、103等的多个对策。
(实施例14)
再者，即使焊区电极的至少一部分由埋入金属布线层构成、焊区电极包含经连接孔重叠了下侧电极层与主电极层的结构、在下侧电极层的角部的区域中设置应力缓冲用突出部，也可得到同样的效果。在图108A～C中示出本实施例中的半导体装置。除了在下侧电极层的角部的区域中存在应力缓冲用突出部这一点以外，与实施例4的结构(参照图27A、B)相同。
按照本实施例，如图108A～C中所示那样，在下侧电极层250的角部上设置了应力缓冲用突出部440。
因此，即使在引线键合等与外部端子的连接时对主电极层101施加负载或冲击力，特别是在容易引起应力集中的下侧电极层250的角部上，通过应力缓冲用突出部440发生微小的弹性变形，也可起到缓冲应力的作用，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止下侧电极层250的角部的层间膜裂纹。
再有，在图108A～C中，通过在下侧电极层250的角部上设置了四角形的应力缓冲用突出部440，但即使是其它形状的应力缓冲用突出部，也可得到同样的效果。此外，也可组合地设置多个应力缓冲用突出部。
例如，如图109～图111中所示，作为放置于下侧电极层250的角部的应力缓冲用突出部440，可使用圆或椭圆的一部分、或多角形的一部分等的其它的图形等。此外，如在图112A、B中示出那样，也可在下侧电极层250的角部上组合地配置多个应力缓冲用突出部441、442。此外，为了具有更高的应力缓冲效果，也可如图113A、B中所示，作成重叠下侧电极层的角部的应力缓冲用突出部440、连接孔251的角部的应力缓冲用突出部443、除去了其上部的保护绝缘膜102、103的结构。
再者，也可如图114A、B中所示那样，在下侧电极层250的角部、连接孔251的角部、主电极层101的角部的全部角部上设置应力缓冲用突出部440、443、400，而且，组合起来实施除去应力缓冲用突出部的上部的保护绝缘膜102、103等的多个对策。
(实施例15)
再者，即使焊区电极的至少一部分由埋入金属布线层构成、焊区电极包含经连接孔重叠了下侧电极层与主电极层的结构、具有下侧电极层的厚度朝下部分地变厚的下侧突出部、在下侧突出部的角部的区域中设置应力缓冲用突出部，也可得到同样的效果。在图115A～C中示出本实施例中的半导体装置。
除了在下侧突出部的角部的区域中存在应力缓冲用突出部这一点以外，与实施例5的结构(参照图36)相同。
(作用、效果)
按照本实施例，如图115A～C中所示那样，在下侧电极层的下侧突出部240的角部上设置了应力缓冲用突出部450。
因此，即使在引线键合等与外部端子的连接时对主电极层101施加负载或冲击力，特别是在容易引起应力集中的下侧突出部240的角部上，通过应力缓冲用突出部450发生微小的弹性变形，也可起到缓冲应力的作用，因此，只对该部分的层间绝缘膜施加小的应力(冲击力)。因而，可防止下侧突出部240的角部的层间绝缘膜中发生裂纹。
再有，在图115A～C中，通过在下侧突出部240的角部上设置了四角形的应力缓冲用突出部450，但即使是其它形状的应力缓冲用突出部，也可得到同样的效果。此外，也可组合地设置多个应力缓冲用突出部。
例如，如图116～图118中所示，作为放置于下侧突出部240的角部的应力缓冲用突出部450，可使用圆或椭圆的一部分、或多角形的一部分等的其它的图形等。
此外，如在图119中示出那样，也可在下侧突出部240的角部上组合地配置多个应力缓冲用突出部451、452。此外，为了具有更高的应力缓冲效果，也可如图120A、B中所示，作成重叠下侧突出部240的角部的应力缓冲用突出部450、应力缓冲用突出部250的角部的应力缓冲用突出部453、连接孔251的角部的应力缓冲用突出部454、除去了其上部的保护绝缘膜102、103的结构。
再者，也可如图121中所示那样，也可在下侧突出部240的角部、下侧电极层250的角部、连接孔251的角部、主电极层101的角部的全部角部上设置应力缓冲用突出部450、453、454、400，而且，组合起来实施除去应力缓冲用突出部的上部的保护绝缘膜102、103等的多个对策。
按照本发明，由于将焊区电极作成规定的平面形状、再者、作为焊区部，适当地组合下侧突出部、应力缓冲用绝缘壁、应力缓冲用突出部并包含这些部分，故即使在进行引线键合时对焊区电极施加负载或冲击力，也可缓和朝向角部的应力集中。其结果，可防止在角部附近的层间绝缘膜的裂纹的发生。这样，因为增加了在引线键合时所容许的负载或冲击力，故能以足够的连接强度来进行引线键合，能制成可靠性高的半导体装置。
尽管已结合优选实施例对本发明进行了描述，但并不是旨在将本发明的范围限制在所述的特定形式，恰恰相反，旨在包括所附的权利要求中确定的本发明范围和精神中可包含的可选方案、修改方案及等同方案。

Claims (12)

1.一种半导体装置，其特征在于：
具备包含由导电性的电极材料构成的焊区部和在该焊区部的至少底面和侧面上覆盖上述焊区部的至少一部分的下敷膜(100a)的焊区电极(101)，
上述下敷膜(100a)的材料是比上述电极材料硬的材料，露出上述焊区部的上表面的至少一部分以便与布线连接，
上述焊区电极(101)的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状，
上述焊区电极(101)包含部分地朝向下方突出的下侧突出部(150)，
上述下侧突出部(150)的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状。
2.如权利要求1中所述的半导体装置，其特征在于：
上述下侧突出部(150)包含在其角部区域中分割上述焊区部的应力缓冲用绝缘壁(311)。
3.如权利要求1中所述的半导体装置，其特征在于：
上述下侧突出部(150)包含在其角部区域中突出的应力缓冲用突出部(410)。
4.一种半导体装置，其特征在于：
具备包含由导电性的电极材料构成的焊区部和在该焊区部的至少底面和侧面上覆盖上述焊区部的至少一部分的下敷膜(100a)的焊区电极(101)，
上述下敷膜(100a)的材料是比上述电极材料硬的材料，露出上述焊区部的上表面的至少一部分以便与布线连接，
上述焊区电极(101)的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状，
上述焊区电极(101)包含由上述电极材料构成的主电极层和与上述主电极层的上侧相接的上侧电极层(201)，
上述上侧电极层(201)的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状。
5.如权利要求4中所述的半导体装置，其特征在于：
上述主电极层包含在其角部区域中分割上述焊区部的应力缓冲用绝缘壁(321)。
6.如权利要求5中所述的半导体装置，其特征在于：
上述主电极层包含在其角部区域中突出的应力缓冲用突出部(420)。
7.一种半导体装置，其特征在于：
具备包含由导电性的电极材料构成的焊区部和在该焊区部的至少底面和侧面上覆盖上述焊区部的至少一部分的下敷膜(100a)的焊区电极(101)，
上述下敷膜(100a)的材料是比上述电极材料硬的材料，露出上述焊区部的上表面的至少一部分以便与布线连接，
上述焊区电极(101)的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状，
上述焊区电极(101)包含由上述电极材料构成的主电极层和在上述主电极层的下侧经具有在上述主电极层的平面形状的外周的内侧附近沿上述外周的形状的外周的连接孔(251)连接的下侧电极层(250)，
上述下侧电极层(250)和上述连接孔(251)的至少一方的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状。
8.如权利要求7中所述的半导体装置，其特征在于：
上述下侧电极层(250)和上述连接孔(251)的至少一方包含在其角部区域中分割上述焊区部的应力缓冲用绝缘壁(331)。
9.如权利要求7中所述的半导体装置，其特征在于：
上述下侧电极层(250)和上述连接孔(251)的至少一方包含在其角部区域中突出的应力缓冲用突出部(440)。
10.如权利要求7中所述的半导体装置，其特征在于：
上述下侧电极层(250)具有部分地朝向下方突出的下侧突出部(240)，上述下侧突出部(240)的平面形状是从由大致圆形、大致椭圆形、至少1个内角比90°大的大致多角形和对至少一个角部进行倒角或作成园角的大致多角形的组合构成的组中选出的平面形状。
11.如权利要求10中所述的半导体装置，其特征在于：
上述下侧突出部(240)包含在其角部区域中分割上述焊区部的应力缓冲用绝缘壁(341)。
12.如权利要求10中所述的半导体装置，其特征在于：
上述下侧突出部(240)包含在其角部区域中分割上述焊区部的应力缓冲用突出部(450)。
CNB011032162A 2000-06-07 2001-02-05 半导体装置及其制造方法 Expired - Lifetime CN1331223C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP170332/00 2000-06-07
JP170332/2000 2000-06-07
JP2000170332A JP4979154B2 (ja) 2000-06-07 2000-06-07 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2009101689699A Division CN101853830B (zh) 2000-06-07 2001-02-05 半导体装置及其制造方法
CNB2007101123969A Division CN100557794C (zh) 2000-06-07 2001-02-05 半导体装置

Publications (2)

Publication Number Publication Date
CN1327266A CN1327266A (zh) 2001-12-19
CN1331223C true CN1331223C (zh) 2007-08-08

Family

ID=18673066

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2009101689699A Expired - Lifetime CN101853830B (zh) 2000-06-07 2001-02-05 半导体装置及其制造方法
CNB2007101123969A Expired - Lifetime CN100557794C (zh) 2000-06-07 2001-02-05 半导体装置
CNB011032162A Expired - Lifetime CN1331223C (zh) 2000-06-07 2001-02-05 半导体装置及其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2009101689699A Expired - Lifetime CN101853830B (zh) 2000-06-07 2001-02-05 半导体装置及其制造方法
CNB2007101123969A Expired - Lifetime CN100557794C (zh) 2000-06-07 2001-02-05 半导体装置

Country Status (6)

Country Link
US (1) US6417575B2 (zh)
JP (1) JP4979154B2 (zh)
KR (1) KR100412179B1 (zh)
CN (3) CN101853830B (zh)
DE (1) DE10059773B4 (zh)
HK (1) HK1041558A1 (zh)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US6465895B1 (en) * 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
JP2003051501A (ja) * 2001-05-30 2003-02-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4801296B2 (ja) * 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3790469B2 (ja) * 2001-12-21 2006-06-28 富士通株式会社 半導体装置
US6987323B2 (en) * 2002-02-05 2006-01-17 Oki Electric Industry Co., Ltd. Chip-size semiconductor package
US6844631B2 (en) * 2002-03-13 2005-01-18 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
US6894360B2 (en) * 2002-07-30 2005-05-17 Agilent Technologies, Inc. Electrostatic discharge protection of thin-film resonators
JP3779243B2 (ja) 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
US6617690B1 (en) * 2002-08-14 2003-09-09 Ibm Corporation Interconnect structures containing stress adjustment cap layer
JP4005873B2 (ja) * 2002-08-15 2007-11-14 株式会社東芝 半導体装置
US7692315B2 (en) * 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2004165559A (ja) * 2002-11-15 2004-06-10 Toshiba Corp 半導体装置
US6972209B2 (en) * 2002-11-27 2005-12-06 International Business Machines Corporation Stacked via-stud with improved reliability in copper metallurgy
US6969909B2 (en) * 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
JP2004221098A (ja) * 2003-01-09 2004-08-05 Renesas Technology Corp 半導体装置およびその製造方法
US20040245636A1 (en) * 2003-06-06 2004-12-09 International Business Machines Corporation Full removal of dual damascene metal level
JP2005019493A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
TWI227556B (en) * 2003-07-15 2005-02-01 Advanced Semiconductor Eng Chip structure
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
JP2005116562A (ja) * 2003-10-02 2005-04-28 Renesas Technology Corp 半導体装置
US20050074918A1 (en) * 2003-10-07 2005-04-07 Taiwan Semicondutor Manufacturing Co. Pad structure for stress relief
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
JP5089850B2 (ja) * 2003-11-25 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
KR100563817B1 (ko) * 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 소자의 구리 배선 형성 방법
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
CN100460942C (zh) * 2004-06-02 2009-02-11 中芯国际集成电路制造(上海)有限公司 硅上液晶器件及其制造方法
JP5190198B2 (ja) * 2004-06-04 2013-04-24 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US9318378B2 (en) * 2004-08-21 2016-04-19 Globalfoundries Singapore Pte. Ltd. Slot designs in wide metal lines
US7425499B2 (en) * 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7071575B2 (en) * 2004-11-10 2006-07-04 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
US7678682B2 (en) * 2004-11-12 2010-03-16 Axcelis Technologies, Inc. Ultraviolet assisted pore sealing of porous low k dielectric films
US7274108B2 (en) * 2004-11-15 2007-09-25 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20060180198A1 (en) * 2005-02-16 2006-08-17 Sharp Kabushiki Kaisha Solar cell, solar cell string and method of manufacturing solar cell string
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP5008563B2 (ja) * 2005-07-28 2012-08-22 京セラ株式会社 太陽電池モジュール
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
JP4671814B2 (ja) 2005-09-02 2011-04-20 パナソニック株式会社 半導体装置
JP5148825B2 (ja) 2005-10-14 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US20080105297A1 (en) * 2005-11-28 2008-05-08 Mitsubishi Electric Corporation Solar Cell
KR100970156B1 (ko) * 2005-12-08 2010-07-14 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치
JP5055768B2 (ja) * 2006-01-16 2012-10-24 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20070238304A1 (en) * 2006-04-11 2007-10-11 Jui-Hung Wu Method of etching passivation layer
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
JP4290747B2 (ja) * 2006-06-23 2009-07-08 シャープ株式会社 光電変換素子およびインターコネクタ付き光電変換素子
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR101259535B1 (ko) * 2006-09-27 2013-05-06 타이코에이엠피(유) 커넥터
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7948094B2 (en) * 2007-10-22 2011-05-24 Rohm Co., Ltd. Semiconductor device
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
JP4926918B2 (ja) * 2007-11-14 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5294611B2 (ja) * 2007-11-14 2013-09-18 スパンション エルエルシー 半導体装置及びその製造方法
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20090321861A1 (en) * 2008-06-26 2009-12-31 Micron Technology, Inc. Microelectronic imagers with stacked lens assemblies and processes for wafer-level packaging of microelectronic imagers
US20100052174A1 (en) * 2008-08-27 2010-03-04 Agere Systems Inc. Copper pad for copper wire bonding
US20100072615A1 (en) * 2008-09-24 2010-03-25 Maxim Integrated Products, Inc. High-Electrical-Current Wafer Level Packaging, High-Electrical-Current WLP Electronic Devices, and Methods of Manufacture Thereof
JP5537016B2 (ja) * 2008-10-27 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP5582727B2 (ja) * 2009-01-19 2014-09-03 株式会社東芝 半導体装置の製造方法及び半導体装置
US8072071B2 (en) * 2009-02-19 2011-12-06 Infineon Technologies Ag Semiconductor device including conductive element
JP5297859B2 (ja) * 2009-03-27 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5452064B2 (ja) * 2009-04-16 2014-03-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR101645720B1 (ko) * 2009-09-15 2016-08-05 삼성전자주식회사 패턴 구조물 및 이의 형성 방법.
JP5159820B2 (ja) * 2009-12-26 2013-03-13 日本電波工業株式会社 水晶振動子
ES2661770T3 (es) * 2010-02-25 2018-04-03 Saint-Augustin Canada Electric Inc. Conjunto de células solares
JP5610905B2 (ja) * 2010-08-02 2014-10-22 パナソニック株式会社 半導体装置
JP5485132B2 (ja) * 2010-12-28 2014-05-07 パナソニック株式会社 半導体装置
JP4932944B2 (ja) * 2011-02-04 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2012147352A1 (ja) * 2011-04-26 2012-11-01 パナソニック株式会社 太陽電池セル、接合構造体、および太陽電池セルの製造方法
CN103000569A (zh) * 2011-09-15 2013-03-27 中芯国际集成电路制造(上海)有限公司 一种金属衬垫制作方法
TWI577001B (zh) * 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
JP5760923B2 (ja) * 2011-10-04 2015-08-12 ソニー株式会社 固体撮像装置の製造方法
US8785248B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame
US8785244B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame
JP5909980B2 (ja) 2011-10-12 2016-04-27 三菱電機株式会社 半導体装置及びその製造方法
US9305856B2 (en) 2012-02-10 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure AMD method of forming same
JP5950638B2 (ja) 2012-03-12 2016-07-13 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
JP6013084B2 (ja) * 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6074984B2 (ja) * 2012-09-28 2017-02-08 ローム株式会社 半導体装置
WO2014147677A1 (ja) * 2013-03-22 2014-09-25 パナソニック株式会社 半導体装置
WO2014155478A1 (ja) * 2013-03-25 2014-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9117804B2 (en) * 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2015135839A (ja) * 2014-01-16 2015-07-27 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
JP6424610B2 (ja) * 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
JP5822000B2 (ja) * 2014-06-27 2015-11-24 富士通株式会社 半導体装置
JP2016046454A (ja) * 2014-08-26 2016-04-04 太陽誘電株式会社 薄膜電子部品
JP5994887B2 (ja) * 2015-04-06 2016-09-21 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
US9595473B2 (en) * 2015-06-01 2017-03-14 International Business Machines Corporation Critical dimension shrink through selective metal growth on metal hardmask sidewalls
KR102326120B1 (ko) * 2015-06-29 2021-11-15 삼성전자주식회사 배선 구조물 및 그 형성 방법, 및 상기 배선 구조물을 갖는 반도체 장치
US9418934B1 (en) * 2015-06-30 2016-08-16 International Business Machines Corporation Structure and fabrication method for electromigration immortal nanoscale interconnects
JP6577899B2 (ja) * 2016-03-31 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9941216B2 (en) * 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive pattern and integrated fan-out package having the same
CN109791923A (zh) * 2016-08-16 2019-05-21 英特尔公司 用于减小应力的圆化的金属迹线拐角
JP2017034265A (ja) * 2016-09-15 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2019040924A (ja) * 2017-08-22 2019-03-14 新光電気工業株式会社 配線基板及びその製造方法と電子装置
KR102081138B1 (ko) * 2017-09-29 2020-02-25 삼성전자주식회사 팬-아웃 반도체 패키지
US11705414B2 (en) * 2017-10-05 2023-07-18 Texas Instruments Incorporated Structure and method for semiconductor packaging
CN107845622B (zh) * 2017-12-04 2022-04-08 长鑫存储技术有限公司 具有硅穿孔的芯片堆叠体及其制造方法
JP2019152625A (ja) * 2018-03-06 2019-09-12 株式会社デンソー 電子装置
US10658315B2 (en) 2018-03-27 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layer metallic structure and method
US10818505B2 (en) * 2018-08-15 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned double patterning process and semiconductor structure formed using thereof
CN109801925B (zh) * 2019-01-17 2021-08-24 京东方科技集团股份有限公司 一种微led显示面板及其制备方法
US10763203B1 (en) * 2019-02-08 2020-09-01 Nxp B.V. Conductive trace design for smart card
US11710694B2 (en) * 2019-05-24 2023-07-25 Intel Corporation Integrated circuit structures with contoured interconnects
CN112018146B (zh) * 2019-05-31 2024-01-05 联华电子股份有限公司 磁阻式随机存取存储器
US11127674B2 (en) 2019-10-16 2021-09-21 Globalfoundries U.S. Inc. Back end of the line metal structure and method
WO2023189930A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体素子および半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107402A (zh) * 1986-12-12 1988-06-22 株式会社东芝 半导体器件
JPH03153048A (ja) * 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置
JPH06260586A (ja) * 1993-03-09 1994-09-16 Hitachi Ltd 半導体装置
US5892281A (en) * 1996-06-10 1999-04-06 Micron Technology, Inc. Tantalum-aluminum-nitrogen material for semiconductor devices
JPH11297751A (ja) * 1998-04-16 1999-10-29 Citizen Watch Co Ltd 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60183439U (ja) * 1984-05-16 1985-12-05 日本電気株式会社 集積回路
JPS63186448A (ja) * 1987-01-28 1988-08-02 Mitsubishi Electric Corp 半導体装置
JPH02285649A (ja) * 1989-04-27 1990-11-22 Toshiba Corp 半導体装置
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
JPH05218021A (ja) * 1991-11-07 1993-08-27 Samsung Electron Co Ltd 半導体装置
JPH05226405A (ja) * 1992-02-14 1993-09-03 Toshiba Corp 半導体装置
US5702979A (en) * 1994-05-31 1997-12-30 Sgs-Thomson Microelectronics, Inc. Method of forming a landing pad structure in an integrated circuit
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
JPH0964050A (ja) * 1995-08-29 1997-03-07 Hitachi Ltd 半導体素子およびその製造方法
US5939790A (en) * 1996-04-09 1999-08-17 Altera Corporation Integrated circuit pad structures
JP3526376B2 (ja) * 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
JPH1098039A (ja) * 1996-09-20 1998-04-14 Sony Corp 半導体装置の製造方法
JPH10199925A (ja) * 1997-01-06 1998-07-31 Sony Corp 半導体装置及びその製造方法
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
JP2000068269A (ja) * 1998-08-24 2000-03-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
JP3659112B2 (ja) * 2000-02-03 2005-06-15 セイコーエプソン株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107402A (zh) * 1986-12-12 1988-06-22 株式会社东芝 半导体器件
JPH03153048A (ja) * 1989-11-10 1991-07-01 Seiko Epson Corp 半導体装置
JPH06260586A (ja) * 1993-03-09 1994-09-16 Hitachi Ltd 半導体装置
US5892281A (en) * 1996-06-10 1999-04-06 Micron Technology, Inc. Tantalum-aluminum-nitrogen material for semiconductor devices
JPH11297751A (ja) * 1998-04-16 1999-10-29 Citizen Watch Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN101853830A (zh) 2010-10-06
JP2001351920A (ja) 2001-12-21
CN101853830B (zh) 2012-06-06
KR100412179B1 (ko) 2003-12-24
DE10059773B4 (de) 2004-04-29
DE10059773A1 (de) 2001-12-20
CN1327266A (zh) 2001-12-19
US20020005583A1 (en) 2002-01-17
JP4979154B2 (ja) 2012-07-18
CN101083240A (zh) 2007-12-05
HK1041558A1 (zh) 2002-07-12
US6417575B2 (en) 2002-07-09
KR20010110634A (ko) 2001-12-13
CN100557794C (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
CN1331223C (zh) 半导体装置及其制造方法
US8319343B2 (en) Routing under bond pad for the replacement of an interconnect layer
CN1200461C (zh) 半导体器件及其制造方法
US6020640A (en) Thick plated interconnect and associated auxillary interconnect
US6727590B2 (en) Semiconductor device with internal bonding pad
US6025275A (en) Method of forming improved thick plated copper interconnect and associated auxiliary metal interconnect
JP2013138260A (ja) 小型電子機器、その形成方法、およびシステム
KR20000028654A (ko) 알루미늄 콘택트 형성 방법 및 집적 회로 구조체
CN1647260A (zh) 用于输入/输出位置的共用球型限制冶金
US7242102B2 (en) Bond pad structure for copper metallization having increased reliability and method for fabricating same
US20020163083A1 (en) Semiconductor device
US6960831B2 (en) Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad
US20100099250A1 (en) Methods of Forming Integrated Circuit Contact Pads Using Electroless Plating of Diffusion Barrier Layers
US20140361433A1 (en) Semiconductor device
US20030228749A1 (en) Plating metal caps on conductive interconnect for wirebonding
JP2001015549A (ja) 半導体装置およびその製造方法
JP2011238951A (ja) 半導体装置およびその製造方法
US6404040B1 (en) Semiconductor device with metal peripheral area
CN213660399U (zh) 一种具有多层金属连线的半导体器件
US7470993B2 (en) Semiconductor component with passivation layer
US6376362B1 (en) Production of semiconductor device
US20240194580A1 (en) Power semiconductor device with solderable power pad
US8072067B2 (en) Semiconductor structure
EP1119046A2 (en) Wire bonding technique and architecture suitable for copper metallization in semiconductor structures
CN1879208A (zh) 用于探针测试和布线接合的i/o位置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1041558

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: MISSUBISHI ELECTRIC CORP.

Effective date: 20140416

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140416

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Missubishi Electric Co., Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CX01 Expiry of patent term

Granted publication date: 20070808

CX01 Expiry of patent term