KR20010049481A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010049481A
KR20010049481A KR1020000030538A KR20000030538A KR20010049481A KR 20010049481 A KR20010049481 A KR 20010049481A KR 1020000030538 A KR1020000030538 A KR 1020000030538A KR 20000030538 A KR20000030538 A KR 20000030538A KR 20010049481 A KR20010049481 A KR 20010049481A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
semiconductor
resin
chip
Prior art date
Application number
KR1020000030538A
Other languages
English (en)
Other versions
KR100665777B1 (ko
Inventor
시바타카즈타카
Original Assignee
사토 게니치로
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 게니치로, 로무 가부시키가이샤 filed Critical 사토 게니치로
Publication of KR20010049481A publication Critical patent/KR20010049481A/ko
Application granted granted Critical
Publication of KR100665777B1 publication Critical patent/KR100665777B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩과, 이 반도체 칩의 측벽을 덮고 반도체 칩의 비활성표면과 동일한 면으로 형성된 표면을 갖는 보호수지를 구비한 반도체장치이다.
반도체 칩은, 배선기판 또는 다른 반도체 칩에 접합되어 있어도 좋다. 반도체장치는, 다시, 보호수지 밖으로 노출하는 노출부를 갖는 외부 접속단자를 가지고 있어도 좋다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MAKING THE SAME}
본 발명은, 특히 박형화에 유리한 반도체장치 및 그 제조방법에 관한 것이다.
반도체장치의 전형적인 조립공정은, 반도체 웨이퍼를 다이싱(dicing)하여 개별 반도체 칩을 작성하는 공정과, 반도체 칩을 리드 프레임에 다이본딩하는 공정과, 반도체 칩의 패드와 리드 프레임을 와이어 본딩하는 공정과, 리드를 외부로 인출한 상태로 수지 몰드하는 공정을 포함한다.
반도체장치 전체의 박형화를 위해서는 반도체 칩 자체의 박형화가 필요하다.
그래서, 반도체 웨이퍼의 다이싱에 앞서, 웨이퍼의 비활성표면(이면)을 그라인더로 연마 삭제하는 연삭공정이 행해진다.
이렇게 하여 일정한 두께까지 얇게 한 웨이퍼를 다이싱 하여 개별 반도체 칩으로 끊어낸다.
그런데, 얇은 반도체 웨이퍼를 다이싱소우(dicingsaw)로 분할하게 되면, 웨이퍼의 균열이나 칩의 결락(缺落)이 발생한다.
그 때문에, 다이싱을 하기 전에 웨이퍼를 박형화 하는 데에는 한계가 있다.
그래서 최근에는, 먼저 다이싱을 실시하고, 그 후에 웨이퍼의 이면 연삭을 실시하는 것을 제안하고 있다.
즉, 도 9A에 나타내고 있는 바와 같이, 웨이퍼(100)의 활성표면(101)을 노출시킨 상태로, 비활성표면(102)측을 다이싱 테이프(105)로 접착한다.
이 상태에서, 다이싱소우(107)에 의해, 활성표면(101)측으로부터, 약 50μm의 깊이까지 웨이퍼(100)에 절단 홈(103)을 만드는 하프 컷(half-cut)공정이 실시된다.
이 하프 컷 공정에 이어서, 도 9B에 나타내는 바와 같이, 비활성표면(102)측의 다이싱 테이프(105)를 벗겨내고, 활성표면(101)측에 다이싱 테이프(106)를 접착한다.
이 상태에서, 그라인더(109)를 사용하여, 비활성표면(102)측의 연삭, 즉, 이면 연삭이 실시된다.
이 이면 연삭은, 절단 홈(103)에 도달할 때까지 실시된다.
이면 연삭에 의해 절단 홈(103)이 나타날 때에는, 두께가 약 50μm의 반도체 칩의 낱개(110)가 얻어지게 되는 것이다(도 9C).
이와 같이하여, 다이싱을 실시할 때의 균열이나 결락의 문제가 일어나지 않게 박형화 된 반도체 칩(110)을 작성 할 수가 있다.
이와 같이 작성된 반도체 칩은, 그 후, 실장기판에 탑재된다.
또한, 외부단자의 접속 및 수지 몰드 등의 공정을 거쳐서, 반도체장치(집적회로소자)가 완성되는 것이다.
그런데, 박형화 된 반도체 칩(110)은, 핸들링 할 때에 균열이나 결락이 발생할 우려가 있다.
예를 들면, 실장기판으로의 탑재는, 로봇에 의해 자동으로 실시되는바, 로봇의 핸드에 유지될 때 등에 가해지는 외력에 의해, 얇은 반도체 칩(110)은, 균열지거나, 또는, 모서리부가 쉽게 이지러져 버리거나 한다.
따라서, 상기한 종래의 기술은, 다이싱을 할 때의 균열이나 결락은 방지될 수 있는 반면에, 핸들링 할 때에 있어서의 균열이나 결락의 발생이라는 새로운 문제를 초래하게 되었다.
본 발명의 목적은, 반도체 칩에 균열이나 결락을 발생시키는 일 없이 제조할 수 있는 구조의 반도체장치를 제공하는데 있다.
또한, 본 발명의 다른 목적은, 반도체 칩에 균열이나 결락을 발생시키는 일 없이 반도체장치를 제조하기 위한 방법을 제공하는 것이다.
도 1A∼1E는, 본 발명의 제 1 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도.
도 2는, 땜납 볼 근방의 구성을 확대시켜 나타내는 단면도.
도 3A∼3E는, 본 발명의 제 2 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도.
도 4A 및 4B는, 본 발명의 제 3 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도.
도 5A 및 5B는, 본 발명의 제 4 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도.
도 6A∼6C는, 본 발명의 제 5 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도.
도 7A∼7D는, 본 발명의 제 6 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도.
도 8A∼8D는, 본 발명의 제 7 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도.
도 9A∼9C는, 선행기술에 의한 박형(薄型)반도체장치의 제조공정을 설명하기 위한 단면도.
(도면의 주요부분에 대한 부호의 설명)
1 : 기판, 2 : 범프(bump)
3 : 액상수지, 5 : 수지
7 : 땜납 볼, 11 : 활성표면
12 : 측벽(側壁), 13 : 비활성표면
15, 17 : 도체 패턴, 16 : 구멍
20 : 금형, 21 : 공동(cavity)
50 : 리드 프레임, 51 : 아일랜드 부
52 : 리드 부, Cm : 주 반도체 칩
Cd : 부 반도체 칩, C : 반도체 칩
본 발명의 반도체장치는, 제 1의 형태에 있어서, 반도체 칩과, 이 반도체 칩의 측벽을 덮고 상기 반도체 칩의 활성표면과는 반대측의 표면인 비활성표면과 동일한 면으로 형성된 표면을 갖는 보호수지를 포함한다.
상기의 구성에 의하면, 반도체 칩의 측벽은, 보호수지로 덮여 있으며, 이 보호수지는, 반도체 칩의 비활성표면과 동일한 면으로 형성된 표면을 가지고 있다.
이와 같은 반도체 칩은, 반도체 칩을 이 반도체 칩의 적어도 측벽을 덮는 보호수지로 밀봉하는 수지밀봉공정과, 상기 반도체 칩의 활성표면과는 반대측의 표면인 비활성표면측과, 이 반도체 칩의 측면을 덮고 있는 상기 보호수지를 동시에 연삭 또는 연마하는 연삭공정을 포함하는 제조방법에 의하여 제조할 수가 있다.
또한, 상기 반도체장치는, 상기 반도체 칩의 활성표면에 전기 접속되며, 상기 보호수지 밖으로 노출하는 노출부를 갖는 외부 접속단자를 포함하는 것이 좋다.
이 경우, 외부 접속단자는, 배선기판에 접합된 땜납 볼 등의 볼 형상의 단자라도 좋고, 반도체 칩에 본딩 와이어를 통해서 전기 접속된 리드 프레임 이라도 좋다.
상기 반도체장치는, 상기 반도체 칩이 접합되어 있는 기판을 또한 포함하는 것이라도 좋다.
이 구성의 반도체장치는, 상기 수지밀봉공정 이전에, 상기 반도체 칩을 기판에 접합하는 칩 접합공정을 또한 포함하는 제조방법에 의해 작성할 수가 있다.
이 경우에, 상기 반도체 칩은, 활성표면이 상기 기판에 대향한 상태로, 그 기판에 접합되어 있어도 좋다.
이 경우, 상기 칩 접합공정에서는, 상기 반도체 칩은, 그 활성표면을 상기 기판에 대향시킨 상태로 그 기판에 접합되게 된다.
이 구성의 경우에는, 반도체 칩은, 이른바 페이스다운(face-down)으로 기판에 접합된다.
따라서, 반도체 칩의 활성표면은 기판에 의해 보호된다.
또, 상기 기판은, 리드 프레임이라도 좋다.
이 경우, 상기 칩 접합공정에서는, 상기 반도체 칩은, 비활성표면을 상기 리드 프레임에 대향시킨 상태로 그 리드 프레임에 접합되는 것이 바람직하다.
또, 상기의 방법은, 상기 수지밀봉공정 이전에, 상기 리드 프레임의 소정의 위치와 상기 반도체 칩의 활성표면의 소정의 위치를 본딩 와이어로 접속시키는 접속공정을 또한 포함하는 것이 바람직하다.
그리고, 상기 수지밀봉공정에서는, 상기 반도체 칩의 활성표면 및 상기 본딩 와이어가 함께 수지밀봉 되는 것이 좋다.
또한, 상기한 연삭공정에서는, 상기 리드 프레임의 상기 비활성표면 측에 위치하는 부분이 상기 반도체 칩의 비활성표면 측의 연삭에 앞서 연삭되는 것이 바람직하다.
이 경우, 반도체 칩의 활성표면은, 보호수지에 의해 보호되게 된다.
예를 들면, 칩 접합공정에서는, 비교적 두꺼운 반도체 웨이퍼(예를 들면, 300∼700μm두께)를 다이싱하여 얻어진 반도체 칩의 낱개가, 기판에 접합된다.
이와 같은 두꺼운 반도체 웨이퍼로부터의 반도체 칩 낱개의 끊어내기는 용이하며, 반도체 칩에 균열이나 결락이 생기지 않는다.
그래서, 이와 같은 두꺼운 반도체 웨이퍼에서 끊어낸 두꺼운 반도체 칩은, 로봇 등에 의해 핸들링 될 때에, 균열이나 결락이 발생하지 않는다.
그리고, 반도체 칩을 보호수지로 밀봉하고, 또한 이 보호수지와 반도체 칩의 비활성표면 측을 동시에 연삭 함으로서, 반도체 기판의 비활성표면과 보호수지의 표면을 동일한 면으로 할 수 있다.
이 연삭을 할 때에, 반도체 칩은 보호수지에 의해 주위가 보호된 상태로 연삭이 진행되어 가기 때문에, 결락이 발생하거나 할 우려가 없다.
이와 같이하여, 반도체 칩의 두께를 얇게 할 수 있다.
이렇게 하여 얻어진 반도체장치는, 반도체 칩의 측벽이 보호수지에 의해 덮어져 있으므로, 반도체 칩의 각 모서리부도 보호수지에 의해 보호되고 있다.
따라서, 가령 연삭에 의해 반도체 칩을 극도로 얇게 한 경우(예를 들면, 100∼200μm)에 있어서도, 반도체 칩이 손상될 우려가 없다.
즉, 반도체장치를 로봇을 사용하여 프린트 배선기판 등에 실장하는 경우에 있어서도, 반도체 칩에 균열이나 결락이 발생할 우려가 없다.
또, 상기 칩 접합공정에서는, 상기 기판에 복수개의 반도체 칩이 접합되어도 좋다.
이 경우, 상기 수지밀봉 공정에서는, 상기 기판상의 복수개의 반도체 칩이 수지밀봉되며, 상기 연삭공정은, 상기 복수의 반도체 칩에 대하여 병행하여 행하여지고, 상기 연삭공정 후에, 소정개수의 반도체 칩을 포함하는 반도체장치의 낱개로 끊어내는 절단공정이 행하여지는 것이 바람직하다.
이와 같이하여, 복수개의 반도체장치를 일괄적으로 제조할 수가 있다.
이 경우에, 복수개의 반도체 칩의 수지밀봉은, 개별적으로 실시해도 좋고, 또 일괄하여 실시해도 좋다.
일괄하여 복수개의 반도체 칩을 수지밀봉 하는 경우에는, 상기 절단공정은, 상기 보호수지와 상기 기판을 동시에 절단하는 공정을 포함하는 것으로 하면 좋다.
또한, 상기 기판은, 배선패턴이 형성된 배선기판 이라도 좋고, 또, 상기 기판은, 별개의 반도체 칩으로서, 전체적으로 칩·온·칩 구조의 반도체장치로 구성되어도 좋다.
상기 칩·온·칩 구조를 채용하는 경우에, 토대가 되는 주 칩의 위에 복수개의 부 칩을 페이스 다운으로 접합시키고, 이 복수개의 부 칩에 대해, 보호수지 및 비활성표면 측의 연삭을 동시에 실시하면, 상기 부 칩의 표면높이를 균일하게 할 수가 있는 이점이 있다.
또한, 기판에 대한 반도체 칩의 접합은, 예를 들면, 금 범프 등의 범프를 통해서 실시하여도 좋다.
본 발명의 반도체장치는, 제 2의 형태에 있어서, 기판과, 이 기판에 활성표면을 대향시킨 상태로 그 기판에 접합되며 상기 활성표면과는 반대측의 표면인 비활성표면을 노출시킨 반도체 칩을 포함한다.
이 경우에, 기판의 측벽을 덮는 보호수지가 설치되어도 좋고, 이와 같은 보호수지가 없어도 좋다.
최종제품의 형태에 있어서, 기판의 비활성표면은, 보호수지 등에 의해 덮이지 않고 외부로 노출하게 된다.
그러나, 기판에 대향하고 있는 활성표면 측의 표층영역에 형성되어 있는 소자에 대한 외부로부터의 영향은 무시할 수 있다.
활성표면은, 기판과 대향시키는 것으로 보호되게 된다.
다만, 필요에 따라, 활성표면과 기판 사이에 수지제를 충전시키면, 활성표면 측의 표층영역에 형성된 소자의 보호에는 충분하다.
상기 반도체 칩은, 비활성표면에 대한 연마 또는 연삭처리에 의해, 박형화(바람직하게는, 100μm 내지 200μm의 두께로 박형화)되어 있는 것이 바람직하다.
이와 같은, 반도체장치는, 기판 위에, 반도체 칩을, 그 반도체 칩의 활성표면을 상기 기판에 대향시켜 접합하는 칩 접합공정과, 상기 반도체 칩의 활성표면과는 반대측의 표면인 비활성표면 측을 연삭 또는 연마하는 연삭공정을 포함하는 제조방법에 의하여 제작할 수가 있다.
이 경우에, 반도체 칩의 수지밀봉은 실시되어도 또는 실시되지 않아도 좋다.
연삭공정은, 반도체 칩의 수지밀봉을 실시하지 않아도, 문제없이 실행할 수 있다.
수지밀봉공정을 생략하게 되면, 제조공정이 현저하게 간소화되기 때문에, 생산 비용을 낮게 억제할 수 있으며, 또한, 생산성을 향상시킬 수가 있다.
다만, 반도체 칩의 활성표면의 보호를 위해서는, 반도체 칩의 활성표면과 기판 사이의 간극에 수지제를 주입하는 공정이 포함되어 있는 것이 바람직하다.
또한, 상기 칩 접합공정에서는, 상기 기판에 복수개의 반도체 칩이 접합되며, 상기 연삭공정은, 상기 복수의 반도체 칩에 대하여 병행으로 실시되어도 좋다.
이 경우에는, 상기 연삭공정의 후에, 상기 기판을 절단하는 것에 의하여, 소정개수의 반도체 칩을 포함하는 반도체장치의 낱개를 끊어내는 절단공정을 또한 포함시키는 것이 바람직하다.
이에 의해, 복수개의 반도체장치를 일괄적으로 제조할 수가 있다.
본 발명에 있어서의 상기한 설명과, 또는 그 밖의 목적, 특징 및 효과는, 첨부도면을 참조하여 다음에 기술하는 실시형태의 설명으로 더욱 명백하게 될 것이다.
(실시예)
도 1A∼1E는, 본 발명의 제 1 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도이다.
도 1A는, 반도체 칩 접합공정을 나타낸다.
폴리이미드 기판 등의 기판(1)에는, 미리 배선패턴이, 예를 들면 동박(銅箔)의 에칭 등에 의해 형성되어 있다.
이 기판(1)에는, 복수의 반도체 칩(C)이 페이스다운으로 접합된다.
즉, 반도체 칩(C)은, 트랜지스터나 저항 등의 소자가 형성된 활성표층영역 측의 표면인 활성표면(11)을 기판(1)에 대향시킨 상태로, 범프(2)를 통해 기판(1)에 접합되어 있으며, 이 기판(1)에 형성된 배선패턴에 전기적으로 접속되어 있다.
기판(1)에 접합되는 반도체 칩(C)은, 비교적 큰 두께, 예를 들면, 300∼700μm 정도의 두께를 가지고 있다.
이와 같은 반도체 칩(C)은, 300∼700μm의 두꺼운 반도체 웨이퍼(도시하지 않음)를 다이싱소우로 분할하여 얻는다.
이와 같이 충분히 두꺼운 웨이퍼는, 다이싱 공정에 있어서 균열이나 결락이 발생하지 않는다.
더욱이, 이 다이싱 공정을 거쳐 얻어지는 두꺼운 반도체 칩(C)은, 그 후에 기판(1)에 접합시키기 위한 핸들링을 할 때에 있어서도 균열이나 결락이 발생할 우려가 없다.
반도체 칩(C)이 기판(1)에 접합된 후에는, 필요에 따라, 활성표면(11)과 기판(1) 사이의 공극에 액상수지(3)(under-fill)가 주입된다.
도 1B는, 반도체 칩 접합공정에 이어서 실시되는 수지밀봉공정을 나타내고 있다.
이 수지밀봉공정에서는, 기판(1)에 접합된 복수개의 반도체 칩(C)을 일괄하여 수용하는 공동이 형성된 금형(도시하지 않음)이 사용된다.
이 금형을 사용하여 기판(1)상의 복수개의 반도체 칩(C)이, 수지(5)에 의해 일괄적으로 밀봉된다.
이에 의해, 각 반도체 칩(C)의 측벽(12)과, 활성표면(11)과는 반대측의 비활성표면(13)이 수지(5)로 덮이게 된다.
또, 활성표면(11)과 기판(1) 사이 공극의 측방이 수지(5)로 밀봉 되므로서 활성표면(11)이 보호된다.
도 1C는, 수지밀봉공정에 이어 수지(5)가 경화한 후에 실시되는 연삭공정을 나타내고 있다.
연삭공정에서는, 도 1B에 있어서 2점 쇄선으로 나타내는 연삭 목표두께(T)까지, 그라인더를 사용하여 연삭이 실시된다.
즉, 수지(5)가 연삭 되어 반도체 칩(C)의 비활성표면(13)이 노출되게 된다.
그 후는, 수지(5) 및 반도체 칩(C)의 비활성표면(13)측의 연삭이 동시에 진행되어, 연삭 목표두께(T)까지 연삭된다.
이 연삭 목표두께(T)는 예를 들면, 연삭 후의 반도체 칩(C)의 두께(t)가, 100∼200μm 정도가 되도록 설정된다.
이어서, 예를 들면 다이싱소우를 사용하여, 반도체 칩(C)끼리의 사이에 설정된 절단선(D)에 따라 수지(5) 및 기판(1)이 절단되고, 도 1D에 나타내는 바와 같이, 반도체장치의 낱개를 끊어낸다.
이 절단공정에 의해 끊어낸 반도체장치는, 반도체 칩(C)의 측벽이 전체둘레에 걸쳐 수지(5)로 덮여있다.
이 수지(5)의 상면(5a)과 연삭 후의 비활성표면(13)은 동일한 면으로 되어 있으며, 반도체 칩(C)의 각부(모서리부)는 수지(5)에 의해 덮여 있으므로, 어느 위치에 있어서도 보호되고 있는 것이다.
이 절단공정 후에는, 필요에 따라, 도 1E에 나타내는 바와 같이 땜납 볼(7) 등의 외부단자가 설치된다.
도 2는, 땜납 볼(7) 근방의 구성을 확대하여 나타내는 단면도이다.
기판(1)의 반도체 칩(C)측의 표면에는, 범프(2)의 접합 위치에, 미리 도체 패턴(15)이 형성되어 있다.
기판(1)에는, 소정의 위치에 있어서, 도체 패턴(15)을 반대측의 면에 있어서 노출시키기 위한 구멍(16)이 형성되어 있다.
이 구멍(16)의 내벽과, 도체 패턴(15)과는 반대측의 표면에 있어서의 구멍(166)의 테두리 부근에는 도체 패턴(17)이 형성되어 있다.
도체 패턴(15, 17)의 형성은, 예를 들면, 동(銅)의 전해도금으로 실시할 수가 있다.
이와 같은 기판(1)의 이면 측에는, 인쇄에 의해 땜납 볼(7)이 구멍(16)의 위치에 전사(轉寫)된다.
그리고, 필요에 따라 리플로잉(reflowing)을 실시함으로서, 땜납 볼(7)을 구성하는 땜납의 일부가 구멍(16)에 들어가서, 도체 패턴(15) 및 (17)과 접합하게 된다.
이와 같이하여, 도 1E에 나타내는 볼 그리드 어레이(BGA)형의 반도체장치가 얻어진다.
구멍(16)의 내벽으로부터 기판(1)의 이면에 걸쳐 형성된 도체패턴(17)은 생략할 수가 있으며, 도체 패턴(17)이 없어도, 도체 패턴(15)에 접합된 양호한 땜납 볼(7)의 형성이 가능하다.
물론, 도 1D에 나타내는 바와 같이, 외부단자가 없는 랜드 그리드 어레이(LGA)형의 반도체장치를 완성품으로 하여도 좋다.
이상과 같이, 이 실시형태에 의하면, 반도체 칩(C)의 다이싱을 두꺼운 웨이퍼로 실시하며, 그후, 두꺼운 반도체 칩(C)을 기판(1)에 실장하고, 또한 수지밀봉 한 후에, 연삭을 실시하여 반도체 칩(C)을 박형화 하고 있다.
따라서, 다이싱 할 때의 균열이나 결락, 또는 핸들링 할 때의 균열이나 결락이 발생할 우려가 없다.
그리고, 반도체장치를 낱개로 절단 할 때에는, 수지(5)에 의해 얇은 반도체 칩(C)이 보호되고 있는 상태에서 실시되기 때문에, 이 절단공정에 있어서 반도체 칩(C)이 손상을 입는 일도 없다.
또, 최종적으로 얻어지는 반도체장치는, 반도체 칩(C)의 측벽의 전체둘레가 수지(5)로 덮여있다.
또한, 반도체 칩(C)의 비활성표면(13)과 수지(5)가 동일한 면으로 되어 있기 때문에, 반도체 칩(C)의 모서리부가 노출되는 일이 없다.
그 때문에, 그 후의 핸들링 때에 있어서도, 수지(5)에 의해 반도체 칩(C)을 보호할 수가 있다.
이렇게 하여, 반도체 칩(C)에 균열이나 결락을 발생시키지 않고, 극히 박형의 반도체장치를 작성할 수가 있다.
또, 반도체 칩(C)의 비활성표면(13)은 노출되게 되지만, 반도체 칩(C)의 활성표면(11)은 기판(1)에 대향하고 있고, 또한, 반도체 칩(C)의 측벽은 수지(5)로 덮여있기 때문에, 반도체 칩(C)의 활성 표층영역은 충분히 보호되고 있다.
도 3A∼3E는, 본 발명의 제 2 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도이다.
이 도 3A∼3E에 있어서 상기한 도 1A∼1E에 나타낸 각 부분에 대응하는 부분에는 도 1A∼1E의 경우와 동일한 참조부호로 표시한다.
상기한 제 1의 실시형태에 있어서는, 복수의 반도체 칩(C)을 일괄하여 수지몰드 하도록 하고 있다(도 1A 참조).
이에 대해, 이 제 2의 실시형태에 있어서는, 개개의 반도체 칩(C)에 대응하는 복수의 공동(21)이 형성된 금형(20)을 사용하여, 각 반도체 칩(C)의 수지몰드를 개별적으로 행하도록 하고 있다(도 3A, 도 3B).
이 경우, 절단선(D)은, 개별 수지몰드 사이의 위치에 설정된다.
따라서, 몰드 수지(5)는, 절단되지 않으며, 기판(1)만을 절단하게 된다.
수지밀봉공정 후에는, 수지(5)가 경화한 후, 기판(1)의 절단에 앞서서, 연삭공정이 실시된다(도 3C).
즉, 그라인더 등을 사용하여, 연삭 목표두께(T)(도 3B)까지, 수지 및 반도체 칩(C)의 비활성표면(13)측이 연삭된다.
절단공정에서 낱개로 절단된 반도체장치(도 3D)에는, 필요에 따라, 외부단자 형성공정(도 3E)이 시행되며, 예를 들면, 땜납 볼(7)로 이루어지는 외부단자가 설치된다.
도 4A 및 4B는, 본 발명의 제 3 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도이다.
이 도 4A 및 4B에 있어서, 상기 도 1A∼1E에 표시한 각 부분에 대응하는 부분에는 도 1A∼1E의 경우와 동일한 참조부호로 표시하고 있다.
이 실시형태에 있어서도, 도 3A∼3B에 나타낸 제 2 실시형태의 경우와 마찬가지로, 개개의 반도체 칩(C)이, 개별적으로 수지밀봉된다.
다만, 이 실시형태에 있어서는, 비교적 점도가 높은 액상수지(5)를 각 반도체 칩(C)의 위치에 적하하여 경화시키는 것으로 수지밀봉을 실시하도록 하고 있다.
즉, 금형을 사용하지 않고 수지밀봉 공정이 달성된다(도 4A).
수지밀봉을 한 후는, 수지(5)가 경화한 후에, 도 4B에 나타내는 바와 같이, 수지(5) 및 반도체 칩(C)이, 그라인더 등을 사용하여 연삭 목표두께(T)(도 4A 참조)까지 동시에 연삭된다.
이 이후의 공정은, 도 3D 및 3E의 공정과 동일하다.
도 5A 및 5B는, 본 발명의 제 4 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도이다.
이 도 5A 및 5B에 있어서, 상기의 도 4A 및 4B에 나타낸 각 부분에 대응하는 부분에는 도 4A 및 4B의 경우와 동일한 참조 부호로 표시한다.
이 실시형태에서는, 수지밀봉공정(도 5A)에 있어서, 액상수지(5)가, 반도체 칩(C)의 측벽(12)부분만을 덮어서 경화된다.
이에 의해, 그 후의 연삭공정(도 5B)에 있어서는, 수지(5) 및 반도체 칩(C)의 비활성표면(13)측을 동시에 연삭 할 때에, 수지(5)의 연삭량이 적어지기 때문에, 연삭 공정에 요하는 시간이 단축될 수 있다.
제 1 내지 제 4의 실시형태는, 반도체 칩(C)의 적어도 측벽부는 전체 둘레에 걸쳐 수지(5)로 밀봉되며, 이 수지(5)와 반도체 칩(C)의 비활성표면 측이 동시에 연삭되는 점에 있어서 공통하고 있다.
이에 의해, 반도체 칩(C)과, 이 반도체 칩(C)의 측벽(12)을 전체 둘레에 걸쳐 덮는 수지(5)의 표면(5a)이 동일한 면으로 되는 장치가 얻어진다.
도 6A∼6C는, 본 발명의 제 5 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도이다.
이 도면 6A∼6C에 있어서, 상기한 도 1A∼1E에 나타낸 각 부분에 대응하는 부분에는 동일한 부호로 표시하며, 중복하는 설명은 생략한다.
이 실시형태에서는, 이른바 칩·온·칩 구조의 반도체장치가 조립된다.
즉, 폴리이미드 등으로 이루어지는 기판(1)에는, 토대가 되는 주 반도체 칩(Cm)이 다이본딩 되어 있다.
즉, 주 반도체 칩(Cm)은, 비활성표면(32)을 기판(1)에 대향시켜 접합되어 있다.
이 주 반도체 칩(Cm)의 활성표면(31)에는, 소정개수(1개도 좋고 복수개도 좋다.)의 부 반도체 칩(Cd)이 페이스다운으로 접합되어 있다.
즉, 부 반도체 칩(Cd)은, 활성표면(11)을 주 반도체 칩(Cm)의 활성표면(31)에 대향시킨 상태로, 이 주 반도체 칩(Cm)에 접합되어 있다.
보다 구체적으로 설명하면, 주 반도체 칩(Cm) 및 부 반도체 칩(Cd)은 각각 칩간 접속용 패드(도시하지 않음)를 가지고 있다.
이 칩간 접속용 패드의 사이가, 금 등의 내 산화성 금속으로 이루어지는 범프(2)로 상호 접속되어 있다.
이와 같은 범프(2)는, 주 반도체 칩(Cm) 및 부 반도체 칩(Cd)의 적어도 한쪽에 설치되면, 양 칩(Cm, Cd)의 접합을 행한다.
주 반도체 칩(Cm)의 활성표면(31)에는, 외부접속용 패드(Pe)가, 테두리부 근처 위치에 설치되어 있다.
이 패드(Pe)는, 기판(1) 위에 형성된 배선패턴(33)에, 본딩 와이어(35)에 의해 접속되도록 되어 있다.
이와 같이하여, 기판(1)에 접합된 주 반도체 칩(Cm) 위에 부 반도체 칩(Cd)이 접합되며, 또한, 주 반도체 칩(Cm)과 기판(1)이 와이어본딩으로 접속된 상태로, 이 칩·온·칩 구조의 반도체장치가, 밀봉수지(5)에 의해 밀봉된다.
이 수지밀봉된 상태가, 도 6A에 도시되어 있다.
이 수지밀봉공정 후에는, 수지(5)가 경화한 후, 그라인더 등에 의해 수지(5)가 연삭되어, 부 반도체 칩(Cd)의 비활성표면(13)이 노출되게 된다.
그 후, 다시 수지(5) 및 부 반도체 칩(Cd)의 비활성표면(13)측이 동시에 연삭된다.
이렇게 하여, 본딩 와이어(35)까지는 도달하지 않도록 설정된 연삭 목표두께(T)까지, 수지(5) 및 부 반도체 칩(Cd)의 연삭이 실시된다(도 6B).
이어서, 예를 들면 다이싱소우를 사용하여 절단선(D)을 따라 칩·온·칩 구조의 반도체장치의 낱개가 절단된다(도 6C).
그 후에는, 필요에 따라, 기판(1)의 하면[주 반도체 칩(Cm)의 접합면과는 반대측의 면]에, 땜납 볼(7) 등의 외부단자를 접속하는 외부단자 형성공정이 실시된다.
이 땜납 볼(7) 근방의 구성은, 도 2에 나타낸 구조와 거의 동일하다.
이와 같이, 본 실시형태에 있어서는, 부 반도체 칩(Cd)을 수지밀봉하고, 그 후, 밀봉수지(5)와 부 반도체 칩(Cd)의 비활성표면(13)측을 동시에 연삭한다.
이에 의해, 부 반도체 칩(Cd)의 비활성표면(13)과 동일한 표면(5a)을 갖는 밀봉수지(5)에 의해 부 반도체 칩(Cd)의 측벽(12)이 전체 둘레에 걸쳐 덮인 상태의 반도체장치를 얻을 수가 있다.
또, 본 실시형태에 있어서는, 주 반도체 칩(Cm) 위에 실장된 복수개의 부 반도체 칩(Cd)이 공통으로 연삭된다.
그 때문에, 이들 복수개의 부 반도체 칩(Cd)의 높이를 균등하게 할 수 있는 이점이 있다.
또한, 본 실시형태의 칩·온·칩 구조의 반도체장치의 조립에 있어서도, 상기한 도 3A∼3E, 도 4A 및 4B 또는 도 5A 및 5B에 나타낸 수지밀봉 방법을 적용할 수가 있다.
도 7A∼7D는, 본 발명의 제 6 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도이다.
이 도 7A∼7D에 있어서, 상기한 도 1A∼1E에 나타낸 각 부분에 대응하는 부분에는, 도 1A∼1E의 경우와 동일한 부호로 나타낸다.
이 실시형태에서는, 기판의 한 형태인 리드 프레임(50)이 사용된다.
리드 프레임(50)은, 반도체 칩(C)을 배치하기 위한 아일랜드부(51)와, 외부접속을 위한 리드부(52)(외부접속 단자)를 가지고 있다.
도 7A에 나타내는 칩 접합공정에서는 아일랜드부(51)에, 반도체 칩(C)이 다이본딩 된다.
이 때에, 반도체 칩(C)의 비활성표면(13)이 아일랜드부(51)에 대향된다.
이 후, 반도체 칩(C)의 활성표면(11)에 설치된 패드(도시하지 않음)와 리드부(52)간이, 본딩 와이어(55)에 의하여 접속된다.
이 상태로, 도 7B에 나타내는 바와 같이(도 7A의 경우와는 상하를 반전시켜 도시하고 있다.), 밀봉수지(5)에 의해 반도체 칩(C)이 밀봉된다.
이때, 밀봉수지(5)는, 반도체 칩(C)의 측벽(12), 활성표면(11) 및 본딩 와이어(55)를 함께 밀봉하고, 리드 프레임(50)의 리드부(52)의 일부가 외부로 노출되도록 된다.
이어서, 도 7C에 나타내는 연삭공정이 실시된다.
즉, 그라인더를 사용하여, 도 7B에 나타내는 연삭 목표두께(T)까지 연삭된다.
이 연삭공정의 초기에는, 수지(5)만이 연삭된다.
이어서, 수지(5) 및 리드 프레임(50)의 아일랜드부(51)[반도체 칩(C)의 비활성표면(13)측에 대향하고 있는 부분]가 동시에 연삭된다.
계속하여, 수지(5)와, 리드 프레임(50) 및 반도체 칩(C)의 비활성표면(13)측이 동시에 연삭된다.
이와 같이하여, 수지(5)는, 반도체 칩(C)의 측벽(12)을 덮게되고, 또한, 이 반도체 칩(C)의 비활성표면(13)과 동일한 면인 표면(5a)을 갖게 된다.
이 후는, 예를 들면 다이싱소우를 사용하여, 도 7C의 절단선(D)을 따라 수지(5) 및 리드 프레임(50)을 절단하기 위한 절단공정이 실시되어, 도 7D에 나타내는 반도체장치의 낱개를 얻게된다.
이와 같이하여, 이 실시형태에 의하면, 리드 프레임을 외부접속 단자로 갖는 박형의 반도체장치를, 반도체 칩에 균열이나 결락이 발생하는 일이 없이 작성 할 수가 있다.
도 8A∼8D는, 본 발명의 제 7 실시형태의 반도체장치의 조립공정을 공정순으로 나타내는 단면도이다.
이 도 8A∼8D에 있어서, 상기의 도 1A∼1E에 나타낸 각 부분에 대응하는 부분에는 동일한 참조번호로 표시하는 것으로 한다.
이 실시형태의 특징은, 수지(5)(도 1A∼1E참조)에 의한 반도체 칩(C)의 밀봉공정을 생략한 점에 있다.
즉, 도 8A에 나타내는 바와 같이, 복수의 반도체 칩(C)이, 트랜지스터나 저항 등의 소자가 형성된 활성표층영역 측의 표면인 활성표면(11)을 기판(1)에 대향시킨 상태로(즉, 페이스다운으로), 범프(2)를 통해 기판(1)과 접합되어, 이 기판(1)에 형성된 배선패턴에 전기적으로 접속된다.
반도체 칩(C)이 기판(1)에 접합된 후에는, 활성표면(11)과 기판(1) 사이의 공극에 액상수지(3)(under-fill)가 주입된다.
이에 의해, 활성표면(11)측의 표층영역에 형성된 소자가 보호된다.
이어서, 기판(1)위에 있는 복수의 반도체 칩(C)의 비활성표면(13)에 대하여, 반도체 칩(C)을 수지밀봉 하지 않는 상태로 연삭공정이 시행된다.
본원 발명자의 연구에 의하면, 반도체 칩(C)을 수지밀봉 하지 않아도, 비활성표면(13)의 연삭공정은 문제없이 시행할 수가 있다는 것이 확인되고 있다.
이 연삭공정에서는, 도 8A에 있어서 2점 쇄선으로 나타내는 연삭 목표두께(T)까지, 반도체 칩(C)의 비활성표면(13)측이, 그라인더를 사용하여 연삭된다.
연삭 목표두께(T)는, 예를 들면, 연삭 후의 반도체 칩(C)의 두께(t)가, 100∼200μm 정도가 되도록 설정된다.
이어서, 예를 들면, 다이싱소우를 사용하여, 반도체 칩(C)끼리의 사이에 설정된 절단선(D)을 따라 기판(1)이 절단되어, 도 8C에 나타내는 바와 같이, 반도체장치의 낱개를 끊어내게 된다.
그 다음에는, 필요에 따라, 도 8D에 나타내는 바와 같이, 기판(1)의 반도체 칩(C)과는 반대측에 땜납 볼(7)이 형성된다.
이 최종형태에 있어서, 반도체 칩(C)은, 비활성표면(13)은 물론 그 측벽(12)에 있어서도 수지밀봉 되어 있을 필요는 없다.
이와 같이, 이 실시형태에 의하면, 반도체 칩(C)의 수지밀봉을 필요로 하지 않기 때문에, 반도체장치의 제조공정을 현저히 간소화 할 수 있으며, 이에 의해 생산 비용이 저감될 수 있으며, 생산성을 현저히 향상시킬 수 있게 된다.
이상, 본 발명의 일곱 가지의 실시형태에 대하여 설명하였으나, 본 발명은 다른 형태로도 실시할 수가 있다.
예를 들면, 상기한 제 2, 제 3 또는 제 4의 실시형태에 있어서는, 개개의 반도체 칩(C)을 개별적으로 수지 몰드하는 것으로 되어 있으나, 2∼3개씩(즉, 소정의 복수개)의 반도체 칩(C)의 그룹으로 분할하여, 각 그룹의 복수개의 반도체 칩을 일괄하여 수지 몰드 하도록 하여도 좋다.
또, 상기한 제 2, 제 3 또는 제 4 실시형태의 공정에서는, 도 3D에 있어서 참조부호 60으로 나타내는 바와 같이, 밀봉수지(5)로부터 기판(1)이 비어져 나오게 된다.
이렇게 되어도 큰 문제는 없으나, 이 기판(1)의 비어져 나온 것이 문제가 되는 것이라면, 수지(5)를 통과하도록 절단선(D1)(도 3C 참조)을 설정하여, 이 절단선(D1)을 따라 수지(5) 및 기판(1)을 절단하면 된다.
또한, 상기의 각 실시형태에서는, 연삭공정에 있어서, 그라인더에 의한 기계적 연삭을 실시하는 것으로 하였으나, 이 연삭공정은, 에칭 액을 사용한 화학적 연삭공정이라도 좋고, 또, CMP(화학적 기계적 연마)법과 같은 화학적 기계적 연마공정이라도 좋다.
다만, 반도체 칩의 비활성표면측의 연삭 또는 연마는, 연삭의 정밀도보다 연삭의 속도가 중시되기 때문에, 상기 세 가지의 방법 중에서는, 그라인더에 의한 기계적 연삭방법이, 생산효율 향상의 관점에서는, 가장 바람직한 방법이다.
그라인더에 의한 기계적 연삭이 실시된 수지 및 반도체 칩의 비활성표면은, 연속된 연삭 흔적을 갖게 될 것이지만, 이 연삭 흔적은, 필요에 따라 에칭 등의 화학적 방법에 의하여 지울 수가 있다.
또, 상기한 실시형태에서는, 반도체장치의 낱개를 끊어내기 위한 절단공정에, 다이싱소우를 사용하는 것으로 하였으나, 예를 들면, 레이저빔에 의한 다른 절단수법이 채용되어도 좋다.
이상과 같이, 본 발명의 실시형태에 대하여 상세히 설명하였으나, 이는 본 발명의 기술적 내용을 명료하게 하기 위하여 사용된 구체적인 예에 불과하며, 본 발명은 이들 구체적인 예에 한정하여 해석되어서는 안 되며, 본 발명의 정신 및 범위는 첨부하는 청구범위에 의해서만 한정된다.
이상과 같이 본 발명에 의하면, 반도체 칩의 균열이나 결락이 발생되지 않게 제조할 수 있는 구조의 반도체장치 및 그 반도체장치를 제조하기 위한 방법이 제공된다.
따라서, 반도체 칩의 박형화에 따른 다이싱시나 로봇에 의한 실장 또는 핸들링시에 있어서의 균열과 결락의 우려가 없는 박형화의 한계를 유리하게 극복 할 수가 있다.

Claims (15)

  1. 반도체 칩과,
    상기 반도체 칩의 측벽을 덮음과 동시에 상기 반도체 칩의 활성표면과는 반대측의 표면인 비활성표면과 동일한 면으로 형성된 표면을 갖는 보호수지를 포함하는 것을 특징으로 하는 반도체장치.
  2. 제 1항에 있어서,
    상기 반도체 칩의 활성표면에 전기 접속되며, 상기 보호수지 밖으로 노출하는 노출부를 갖는 외부 접속단자를 또한 포함하는 것을 특징으로 하는 반도체장치.
  3. 제 1항에 있어서,
    상기 반도체 칩이 접합되어 있는 기판을 또한 포함하는 것을 특징으로 하는 반도체장치.
  4. 제 3항에 있어서,
    상기 반도체 칩은, 활성표면이 상기 기판에 대향한 상태로 그 기판에 접합되어 있는 것을 특징으로 하는 반도체장치.
  5. 기판과,
    상기 기판에 활성표면을 대향시킨 상태로 그 기판에 접합됨과 동시에 상기 활성표면과는 반대측의 표면인 비활성표면을 노출시킨 반도체 칩을 포함하는 것을 특징으로 하는 반도체장치.
  6. 제 3항 내지 제 5항 중 어느 한 항에 있어서,
    상기 기판은, 배선패턴이 형성된 배선기판인 것을 특징으로 하는 반도체장치.
  7. 제 3항 내지 제 5항 중 어느 한 항에 있어서,
    상기 기판은, 별개의 반도체 칩이며, 전체적으로 칩·온·칩 구조를 이루고 있는 것을 특징으로 하는 반도체장치.
  8. 반도체 칩을, 이 반도체 칩의 적어도 측벽을 덮는 보호수지로 밀봉하는 수지밀봉공정과,
    상기 반도체 칩의 활성표면과는 반대측의 표면인 비활성표면측과 상기 반도체 칩의 측벽을 덮고 있는 상기 보호수지를 동시에 연삭 또는 연마하는 연삭공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제 8항에 있어서,
    상기 수지밀봉공정 이전에, 상기 반도체 칩을 기판에 접합시키는 칩 접합공정을 또한 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제 9항에 있어서,
    상기 칩 접합공정에서, 상기 반도체 칩은, 그 활성표면을 상기 기판에 대향시킨 상태로 그 기판에 접합되는 것을 특징으로 하는 반도체장치의 제조방법.
  11. 제 9항에 있어서,
    상기 기판은, 리드 프레임이며,
    상기 칩 접합공정에서는, 상기 반도체 칩은, 비활성표면을 상기 리드 프레임에 대향시킨 상태로 그 리드 프레임에 접합되고,
    상기 수지밀봉공정 이전에, 상기 리드 프레임의 소정의 위치와 상기 반도체 칩의 활성표면의 소정의 위치를 본딩 와이어로 접속하는 접속공정을 또한 포함하며,
    상기 수지밀봉공정에서는, 상기 반도체 칩의 활성표면 및 상기 본딩 와이어가 함께 수지밀봉되고,
    상기 연삭공정에서는, 상기 리드 프레임의 상기 비활성표면측에 위치하는 부분이 상기 반도체 칩의 비활성표면측의 연삭에 앞서 연삭되는 것을 특징으로 하는 반도체장치의 제조방법.
  12. 제 9항 내지 제 11항 중 어느 한 항에 있어서,
    상기 칩 접합공정에서는, 상기 기판에 복수개의 반도체 칩이 접합되며,
    상기 수지밀봉공정에서는, 상기 기판 위의 복수개의 반도체 칩이 수지밀봉되며,
    상기 연삭공정은, 상기 복수의 반도체 칩에 관해서 병행으로 실시되며,
    상기 연삭공정 후에, 소정개수의 반도체 칩을 포함하는 반도체장치를 낱개로 끊어내는 절단공정을 또한 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  13. 제 12항에 있어서,
    상기 절단공정은, 상기 보호수지와 상기 기판을 동시에 절단하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  14. 기판 위에, 반도체 칩을, 그 반도체 칩의 활성표면을 상기 기판에 대향시켜 접합하는 칩 접합공정과,
    상기 반도체 칩의 활성표면과는 반대측의 표면인 비활성표면측을 연삭 또는 연마하는 연삭공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제 14항에 있어서,
    상기 칩 접합공정에서는, 상기 기판에 복수개의 반도체 칩이 접합되며,
    상기 연삭공정은, 상기 복수의 반도체 칩에 대하여 병행으로 실시되고,
    상기 연삭공정 후에, 상기 기판을 절단하는 것에 의해, 소정개수의 반도체 칩을 포함하는 반도체장치의 낱개를 끊어내는 절단공정을 또한 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
KR20000030538A 1999-06-07 2000-06-02 반도체장치 및 그 제조방법 KR100665777B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-160066 1999-06-07
JP16006699 1999-06-07
JP24585499A JP3339838B2 (ja) 1999-06-07 1999-08-31 半導体装置およびその製造方法
JP11-245854 1999-08-31

Publications (2)

Publication Number Publication Date
KR20010049481A true KR20010049481A (ko) 2001-06-15
KR100665777B1 KR100665777B1 (ko) 2007-01-09

Family

ID=26486667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20000030538A KR100665777B1 (ko) 1999-06-07 2000-06-02 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (4) US6870248B1 (ko)
JP (1) JP3339838B2 (ko)
KR (1) KR100665777B1 (ko)
TW (1) TW473945B (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3420748B2 (ja) 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US6518089B2 (en) * 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
JP2008118152A (ja) * 2001-03-26 2008-05-22 Nec Electronics Corp 半導体装置および積層型半導体装置
US7034386B2 (en) 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
KR100411811B1 (ko) * 2001-04-02 2003-12-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP4593835B2 (ja) * 2001-07-04 2010-12-08 パナソニック株式会社 半導体装置およびその製造方法
JP2003060117A (ja) * 2001-08-10 2003-02-28 Texas Instr Japan Ltd 半導体装置の製造方法
JP4595265B2 (ja) * 2001-08-13 2010-12-08 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
FR2829292B1 (fr) * 2001-08-31 2004-09-10 Atmel Grenoble Sa Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot
US6867501B2 (en) 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP3679786B2 (ja) 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
TW200511531A (en) * 2003-09-08 2005-03-16 Advanced Semiconductor Eng Package stack module
TWI221343B (en) * 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same
TWI231578B (en) * 2003-12-01 2005-04-21 Advanced Semiconductor Eng Anti-warpage package and method for making the same
US20050164681A1 (en) * 2004-01-22 2005-07-28 Jenkins William W. Voice message storage in a push-to-talk communication system
US20090115042A1 (en) * 2004-06-04 2009-05-07 Zycube Co., Ltd. Semiconductor device having three-dimensional stacked structure and method of fabricating the same
WO2006019156A1 (ja) 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP2007123362A (ja) * 2005-10-25 2007-05-17 Disco Abrasive Syst Ltd デバイスの製造方法
JP4637761B2 (ja) * 2006-02-07 2011-02-23 パナソニック株式会社 半導体装置およびその製造方法
CN101101882A (zh) * 2006-07-05 2008-01-09 阎跃军 基板树脂封装方法
JP5085081B2 (ja) * 2006-09-22 2012-11-28 パナソニック株式会社 電子部品実装構造体
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JPWO2008105535A1 (ja) * 2007-03-01 2010-06-03 日本電気株式会社 半導体装置及びその製造方法
JP2008305833A (ja) * 2007-06-05 2008-12-18 Disco Abrasive Syst Ltd ウェーハの加工方法
TW200910564A (en) * 2007-08-17 2009-03-01 United Test Ct Inc Multi-substrate block type package and its manufacturing method
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
JP5356896B2 (ja) * 2009-04-09 2013-12-04 株式会社ディスコ 半導体装置の製造方法
US8294280B2 (en) * 2009-05-07 2012-10-23 Qualcomm Incorporated Panelized backside processing for thin semiconductors
US9064716B2 (en) * 2009-09-30 2015-06-23 Virtium Technology, Inc. Stacking devices at finished package level
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
JP5885396B2 (ja) * 2011-05-13 2016-03-15 株式会社ディスコ デバイスチップの製造方法
US9349663B2 (en) * 2012-06-29 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure having polymer-based material for warpage control
JP6498118B2 (ja) * 2012-09-20 2019-04-10 シレゴ・テクノロジー・インコーポレーテッドＳｉｌｅｇｏ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ デバイスおよび方法
US9082748B2 (en) * 2012-10-05 2015-07-14 Micron Technology, Inc. Devices, systems, and methods related to removing parasitic conduction in semiconductor devices
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
US9111912B2 (en) * 2013-05-30 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US11291146B2 (en) 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10121768B2 (en) 2015-05-27 2018-11-06 Bridge Semiconductor Corporation Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
US10354984B2 (en) 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
TWI539562B (zh) * 2014-03-31 2016-06-21 Quaternary planar pinless package structure and its manufacturing method
DE102014112540A1 (de) * 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
JP6631905B2 (ja) * 2015-07-28 2020-01-15 ローム株式会社 マルチチップモジュールおよびその製造方法
JP6482454B2 (ja) * 2015-12-18 2019-03-13 Ｔｏｗａ株式会社 電子部品の製造方法ならびに電子部品製造装置
JP7009157B2 (ja) * 2016-12-28 2022-01-25 ローム株式会社 半導体装置
CN109326528B (zh) * 2017-08-01 2020-09-29 台虹科技股份有限公司 晶粒封装方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
JPH0231437A (ja) 1988-07-21 1990-02-01 Oki Electric Ind Co Ltd 半導体チップの実装方法
JP2513055B2 (ja) * 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JP2701589B2 (ja) 1991-06-26 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
JP3128878B2 (ja) 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
JP3189799B2 (ja) * 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
JPH05259274A (ja) * 1992-02-27 1993-10-08 Nec Corp 半導体装置及びその製造方法
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3309681B2 (ja) * 1995-11-30 2002-07-29 株式会社日立製作所 半導体装置及びその加工方法
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
DE19632113C1 (de) * 1996-08-08 1998-02-19 Siemens Ag Chipkarte, Verfahren zur Herstellung einer Chipkarte und Halbleiterchip zur Verwendung in einer Chipkarte
US5707881A (en) * 1996-09-03 1998-01-13 Motorola, Inc. Test structure and method for performing burn-in testing of a semiconductor product wafer
JPH10107095A (ja) 1996-10-01 1998-04-24 Matsushita Electric Ind Co Ltd 半導体装置の実装構造とリペア方法
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
JP2907186B2 (ja) * 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3655069B2 (ja) * 1997-10-27 2005-06-02 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
JPH11214450A (ja) * 1997-11-18 1999-08-06 Matsushita Electric Ind Co Ltd 電子部品実装体とそれを用いた電子機器と電子部品実装体の製造方法
TW434646B (en) * 1997-11-21 2001-05-16 Rohm Co Ltd Semiconductor device and method for making the same
JP3819574B2 (ja) * 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
WO1999049512A1 (fr) * 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000138317A (ja) * 1998-10-31 2000-05-16 Anam Semiconductor Inc 半導体装置及びその製造方法
US6246010B1 (en) * 1998-11-25 2001-06-12 3M Innovative Properties Company High density electronic package
SG93192A1 (en) * 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package
JP3560488B2 (ja) * 1999-01-29 2004-09-02 ユナイテッド マイクロエレクトロニクス コープ マルチチップ用チップ・スケール・パッケージ
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
US6239484B1 (en) * 1999-06-09 2001-05-29 International Business Machines Corporation Underfill of chip-under-chip semiconductor modules
JP2001127206A (ja) 1999-08-13 2001-05-11 Citizen Watch Co Ltd チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP3803214B2 (ja) 1999-09-10 2006-08-02 ローム株式会社 半導体装置の製造方法
JP3833858B2 (ja) 1999-08-23 2006-10-18 ローム株式会社 半導体装置およびその製造方法
JP2001060591A (ja) 1999-08-23 2001-03-06 Rohm Co Ltd 半導体装置の製造方法
JP2001127088A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体装置
JP2001339011A (ja) 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US6451928B1 (en) * 2000-09-21 2002-09-17 Ppg Industries Ohio, Inc. Aminoplast-based crosslinkers and powder coating compositions containing such crosslinkers
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP3882738B2 (ja) * 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法

Also Published As

Publication number Publication date
TW473945B (en) 2002-01-21
US6870248B1 (en) 2005-03-22
US20050146032A1 (en) 2005-07-07
US7262490B2 (en) 2007-08-28
US7339264B2 (en) 2008-03-04
US20050146055A1 (en) 2005-07-07
JP3339838B2 (ja) 2002-10-28
KR100665777B1 (ko) 2007-01-09
US20050146056A1 (en) 2005-07-07
US7138298B2 (en) 2006-11-21
JP2001057404A (ja) 2001-02-27

Similar Documents

Publication Publication Date Title
KR100665777B1 (ko) 반도체장치 및 그 제조방법
KR100699649B1 (ko) 반도체장치 및 그 제조방법
JP4595265B2 (ja) 半導体装置の製造方法
US8691625B2 (en) Method for making a chip package
US7858446B2 (en) Sensor-type semiconductor package and fabrication method thereof
JP3833859B2 (ja) 半導体装置およびその製造方法
JP2015008210A (ja) 半導体装置の製造方法
JP2001044229A (ja) 樹脂封止型半導体装置及びその製造方法
JP3673442B2 (ja) 半導体装置の製造方法
WO2018145413A1 (zh) 硅通孔芯片的二次封装方法及其二次封装体
JP3544655B2 (ja) 半導体装置
KR20080076092A (ko) 적층 반도체 패키지 및 이의 제조 방법
CN111554629A (zh) 一种芯片封装方法
TWI747404B (zh) 半導體封裝方法及封裝結構
KR102635853B1 (ko) 반도체 패키지 및 이의 제조방법
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100955642B1 (ko) 반도체 패키지 몰딩 방법
CN115000027A (zh) 半导体器件的扇出型晶圆级封装
US20040169276A1 (en) Method of packaging a semiconductor chip
JP2004158539A (ja) 樹脂封止型半導体装置の製造方法
KR20140137535A (ko) 집적회로 패키지 제조방법
JP2004047903A (ja) 半導体装置およびその製造方法
JP2000208559A (ja) 樹脂封止型半導体装置及びその製造方法
CN114765149A (zh) 半导体封装以及其制造方法
KR20010004611A (ko) 칩 사이즈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111202

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee