CN109326528B - 晶粒封装方法 - Google Patents

晶粒封装方法 Download PDF

Info

Publication number
CN109326528B
CN109326528B CN201711471758.3A CN201711471758A CN109326528B CN 109326528 B CN109326528 B CN 109326528B CN 201711471758 A CN201711471758 A CN 201711471758A CN 109326528 B CN109326528 B CN 109326528B
Authority
CN
China
Prior art keywords
die
resin
redistribution layer
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711471758.3A
Other languages
English (en)
Other versions
CN109326528A (zh
Inventor
周宥佑
施惠瑄
王懿玫
林世昌
洪宗泰
陈秋风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiflex Scientific Co Ltd
Original Assignee
Taiflex Scientific Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiflex Scientific Co Ltd filed Critical Taiflex Scientific Co Ltd
Publication of CN109326528A publication Critical patent/CN109326528A/zh
Application granted granted Critical
Publication of CN109326528B publication Critical patent/CN109326528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种晶粒封装方法，包含提供一基板；形成一重分布层于该基板上；设置一晶粒于该重分布层上；将一第一树脂覆盖于该晶粒上；移除该第一树脂的一第一部分以及该晶粒的一第一部分以留下该第一树脂的一第二部分以及该晶粒的一第二部分于该基板上；移除该第一树脂的该第二部分；以及将一封胶材料覆盖于该晶粒上。

Description

晶粒封装方法
技术领域
本发明关于一种晶粒封装方法。
背景技术
请参考图1A至图1E，图1A至图1E是传统晶粒封装方法的示意图。于第1A图中，一黏着层120形成于一基板100上，至少一晶粒110被设置于黏着层120上。于图1B中，一成型复合物130用以覆盖于晶粒110上。于图1C中，成型复合物130的一部分被移除以薄化该成型复合物130。于图1D中，通过移除黏着层120以移除基板100，以进一步留下晶粒110及成型复合物130。于图1E中，晶粒110以及成型复合物130被翻转且堆栈入一多层结构140，多层结构140另包含一基板150、一黏着层160、至少一晶粒170、一成型复合物180以及一重分布层190，其中基板150以及黏着层160是被设置于晶粒110的下方，晶粒170、成型复合物180以及重分布层190是被设置于晶粒110上方。
然而，传统晶粒封装方法可能存在一些问题。请参考图1F，图1F是晶粒及成型复合物变形的示意图。如图1F所示，在移除黏着层120以及基板100后，重新施加的压力可能导致晶粒110及成型复合物130变形。晶粒110及成型复合物130的形变可能于之后的封装程序中影响结构(例如多层结构140)的完整性并导致封装制程的产量下降。另外，晶粒110在与成型复合物130结合之后，难以调整晶粒110的厚度。举例来说，由于成型复合物130的材料性质，无法同时薄化晶粒110以及成型复合物130，因此晶粒110在与成型复合物130结合之后无法进行研磨处理。再者，传统晶粒封装方法于初始步骤(例如图1A)中就已使用到晶粒110，如此会增加晶粒110于接下来的封装步骤中受到损伤或错误处理的机会，进而导致成本增加或制程产量下降。
发明内容
有鉴于此，本发明的目的在于提供一种晶粒封装方法，以解决现有技术的问题。
为了达到上述的目的，本发明提供一种晶粒封装方法，包含：
提供一基板；
形成一重分布层于该基板上；
设置一晶粒于该重分布层上；
将一第一树脂覆盖于该晶粒上；
移除该第一树脂的一第一部分以及该晶粒的一第一部分以留下该第一树脂的一第二部分以及该晶粒的一第二部分于该基板上；
移除该第一树脂的该第二部分；以及
将一封胶材料覆盖于该晶粒上。
为了达到上述的目的，本发明提供另一种晶粒封装方法，包含：
提供一基板具有一第一表面；
形成一黏着层于该基板的该第一表面上；
形成一重分布层于该黏着层上；
设置一晶粒于该重分布层上，使该晶粒电连接该重分布层；
将一第一树脂覆盖于该晶粒上；
移除该第一树脂的一第一部分以及该晶粒的一第一部分以留下该第一树脂的一第二部分以及晶粒的一第二部分；
移除该第一树脂的该第二部分；以及
将一封胶材料覆盖于该晶粒上。
为了达到上述的目的，本发明提供又一种晶粒封装方法，包含：
提供一基板具有一第一表面；
于该基板的该第一表面上形成一重分布层；
设置一晶粒于该重分布层上；
将一第一树脂覆盖于该晶粒上；
通过化学机械研磨移除该第一树脂的一第一部分以及该晶粒的一第一部分，以留下该第一树脂的一第二部分以及晶粒的一第二部分；
移除该第一树脂的该第二部分；以及
将一封胶材料覆盖于该晶粒上。
附图说明
图1A至图1F是现有技术中晶粒封装方法中各步骤的结构的剖面图。
图2A至图2F是本发明晶粒封装方法的第一实施例中各步骤的结构的剖面图。
图3A至图3H是本发明晶粒封装方法的第二实施例中各步骤的结构的剖面图。
图4A至图4F是本发明晶粒封装方法的第四实施例中各步骤的结构的剖面图。
图5A及图5B是本发明晶粒封装方法中于一晶粒被一第一树脂覆盖后将结构进行翻转处理的结构的剖面图。
图6至图9是本发明晶粒封装方法不同实施例的流程图。
其中，
100、150-基板；
110、170-晶粒；
120、160-粘着层；
130、180-成型复合物；
140-多层结构；
190-重分布层；
200、300、400、500-基板；
202、302、402、502-第一表面；
210、310-粘着层；
220、320、420、520-重分布层；
221、321、421-重分布线；
222、226、322、326、422、426-电接点；
223、323、423-介电质；
224、324、424-底部填充物；
225、325、425-凸块；
230、330、430、530-晶粒；
231、331、431-第一部分；
232、332、432-第二部分；
233、333、333'、433-表面；
240、340、440、540-第一树脂；
241、341、441-第一部分；
242、342、442-第二部分；
243、343、343'、443-表面；
250、350、450-封胶材料；
504、545-表面；
341'、342'-部分；
460-通孔；
600、700、800、900-流程图；
601至607-步骤；
701至708-步骤；
801至809-步骤；
901至907-步骤；
T、T1、T2、TE、T1'、T2'、t、t1、t2-厚度。
具体实施方式
下列实施例将进一步说明本发明的其它特征和优点，但该等实施例仅为示例而用，并非对本发明的限制。
请参考图2A至图2F，图2A至图2F是本发明晶粒封装方法的第一实施例的各步骤中层叠结构的剖面图。
如图2A所示，基板200(例如一晶圆)具有一第一表面202。基板200支撑着形成于基板200上方的结构，以因应后续程序中的化学及/或物理处理步骤(例如热处理)。基板200可以是由玻璃、石英、陶瓷、有机物、金属或半导体材料或者上述材的任意组合所制成。
黏着层210形成于基板200的第一表面202上，黏着层210经过烘烤并接合于基板200。黏着层210可以包含胶带及/或其他形式的黏着剂例如溶胶、凝胶、浆糊、液体、膜及丸型黏着剂。黏着层210可以通过照射紫外线(UV)、激光、热能或其他形式的能量等方式固化。
重分布层220形成于黏着层210上。在本实施例中，基板200及重分布层220之间形成有黏着层210，但本发明并不以此为限，黏着层210为选择性设置，重分布层220亦可以形成于基板200上而不需黏着层210(于本发明其他实施例中描述)。
在其他实施例中，一金属化结构(相异于重分布层220)可形成于黏着层210上，该金属化结构可以包含导体互连以及绝缘层。具体来说，金属化结构可用以代替重分布层。
重分布层220可以包含至少一重分布线221用以提供电子信号的通讯路径。该至少一重分布线221可以为重分布层220线路图形中互连结构的一部分。重分布线221可以是由铝、钛、铜、镍或钨等金属任意组合的合金及/或其他导电材料所制成。
重分布层220可以包含电接点222连接于该至少一重分布线221，电接点222可以包含一接合垫、一凸块底层金属(Under Bump Metallization,UBM)及/或其他导电层之间的任意组合。重分布线221的一末端可通过接合垫电连接该凸块底层金属，电接点222可以是由铝，铜，铬，钴，镍，钽，钛，钨，钼，铌，金，银，钯，钛钨、镍钛等金属之一或其任意组合所制成。
重分布层220可以包含介电质223用以将重分布线221及/或电接点222彼此隔离，介电质223可以包含至少一钝化层。介电质223可以是由氮氧化物(Nitrides Oxides)，硅基材料(Silicon-based materials)，聚酰亚胺(Polyimide)，苯并环丁烯(Benzocyclobutene)或其他适合的绝缘材料制成。
重分布层220可以包含主动元件及/或被动元件例如晶体管、电容、电阻及电感。重分布层220可以包含不同于重分布线的连接线。
如图2B所示，至少一晶粒230被设置于重分布层220上，晶粒230包含集成电路例如具有半导体元件的电路，举例来说，晶粒230包含有主动元件及/被动元件以及金属线路连接该些元件。晶粒230可以包含一电接点226，电接点226可以包含一接合垫、一凸块底层金属(UBM)及/或其他导电层之间的任意组合。当晶粒230被设置于重分布层220上时，晶粒230可以通过重分布层220的重分布线221形成一个或复数个电接点。晶粒230的厚度t大约为50微米，亦可以厚于或薄于50微米。在一些实施例中，一微机电(Microelectromechanical,MEM)装置或系统可以被设置于重分布层220上。
晶粒230可以利用电性连接物例如凸块225而被正确地设置于重分布层220上。凸块225的下方部分接触重分布层220的电接点222，凸块225的上方部分接触晶粒230的电接点226。晶粒230可以利用如凸块225的电性连接物以电性连接重分布线221，进而可从一电接点222传递电子讯号至其他晶粒230的电接点222。
凸块225可以于晶粒230被翻转以将电接点222对准相对应的凸块225之前先形成于晶粒230的电接点226上。如此，当晶粒230被设置于重分布层220时凸块225即可接触电接点222。或者，凸块225亦可以先形成于电接点222之上，当晶粒230被被设置于重分布层220时晶粒230的电接点226再接触凸块225。
凸块225可以包含焊接球，例如设置于电接点并回焊过的焊接球。
在其他实施例中，亦可以使用其他不同方法于重分布层上设置至少一晶粒，举例来说，一电连接物例如铜柱可通过电镀形成于电接点222上。在其他实施例中，电连接物亦可以包含铜柱以及焊帽(Solder Cap)的组合所制成。
底部填充物224可以被配置以填充晶粒230与重分布层220之间的空隙并围绕晶粒230。
如图2C所示，晶粒230被第一树脂240所覆盖，第一树脂240的厚度T大约介于50微米至200微米之间，亦可以根据晶粒230的厚度、处理方式、功能及/或后续制程中对于第一树脂240的结构要求等因素，进而设定第一树脂240薄于50微米或厚于200微米。第一树脂240可以覆盖晶粒230的一部分，晶粒230被第一树脂240所覆盖的该部分可以是晶粒230的背侧及/或至少一侧墙。第一树脂240可以封装晶粒230，使得晶粒230的所有外露的表面都被覆盖。
第一树脂240可用以覆盖晶粒230以外的附加结构，且第一树脂240可另用以覆盖重分布层220的一部分。举例来说，第一树脂240可用以覆盖复数个晶粒230之间的重分布层220的部分，如同图2C所示。另外，若该实施例为有使用底部填充物224的实施例，第一树脂240可另用以覆盖底部填充物224的一部分。
第一树脂240可以由可溶性聚合物树脂所制成，例如可溶性聚酰亚胺(SolublePolyimide)、可溶性聚苯并双咪唑(Soluble Polybenzobisimidazoles)或类似的可溶性材料可用以形成第一树脂240。第一树脂240亦可以由其他适合后续薄化程序及移除程序的材料所制成。
第一树脂240可用以包含适合于本发明的目的的一预选黏着层以及特定固体含量。举例来说，第一树脂240可以包含可忽略量的填充料。在其他实施例中，第一树脂240可以包含一定量的一种或多种类型的填料，例如氮化物，碳化物及氧化物，以改变树脂的物理特性及/或热特性。
第一树脂240可具有适合于后续薄化程序及制造程序的物理特性。举例来说，第一树脂240可具有约15％的断裂前伸长率。
第一树脂240可用以具有适合于后续加热程序的热特性。举例来说，第一树脂240可以具有约250℃或更高的玻璃化转变温度。
第一树脂240可通过旋转涂布的方式以覆盖于晶粒230上，并且可以根据第一树脂240的性质以及厚度T以控制旋转涂布的参数，例如控制旋转涂布的旋转速度以及旋转持续时间。再者，该旋转涂布的方式可以使用普通的旋转涂布机或旋转台以旋转涂布第一树脂240。
在其他实施例中，第一树脂240亦可以以膜的形式覆盖于晶粒230上。举例来说，可将包含第一树脂240的一干膜贴合及覆盖于晶粒230上。其中，贴合设备可以是一真空贴合机用以贴合第一树脂240。
如图2D所示，第一树脂240的一第一部分241被移除以于重分布层220上留下第一树脂240的一第二部分242，第一树脂240的第一部分241具有一厚度T1，而第一树脂240的第二部分242具有一厚度T2。其中，第一树脂240的第一部分241的厚度T1以及第二部分242的厚度T2可以满足以下关系：T＝T1+T2，且根据第一树脂240的厚度T、晶粒230的厚度t以及后续制造程序的需求，厚度T1可以等于、大于或者小于厚度T2。第一树脂240的第二部分242可以包含一表面243，当第一树脂240的一第一部分241被部分移除或完全移除时，第二部分242的表面243可以部分外露或完全外露。
关于本发明晶粒封装方法的各实施例，皆可应用于封装一个晶粒230或复数个晶粒230。当第一树脂240的一第一部分241被移除时，晶粒230的一第一部分231也同时被移除，晶粒230的第一部分231被移除以留下晶粒230的一第二部分232。晶粒230的第一部分231具有一厚度t1，而晶粒230的第二部分232具有一厚度t2。其中，晶粒230的厚度t、晶粒230的第一部分231的厚度t1以及第二部分232的厚度t2可以满足以下关系：t＝t1+t2，且根据晶粒230的薄化的需求及/或后续制造程序的需求，厚度t1可以等于、大于或者小于厚度t2。
晶粒230的一第一部分231可以位于晶粒230的背面，移除晶粒230的一第一部分231包含了移除晶粒230侧墙的一部分。在移除第一部分231后，晶粒230的第二部分232可以包含一表面233。表面233可通过移除于晶粒230上第一树脂240的第一部分241的一部分以外露。
晶粒230的第二部分232的表面233与第一树脂240的第二部分242的表面243大约位于同一水平面，如图2D所示，第一树脂240的第二部分242的厚度T2与晶粒230的第二部分232的厚度t2加上耦合晶粒230以及重分布层220的电连接物的厚度大致相同。然而，表面233与表面243亦可以分别相距重分布层220不同高度，举例来说，在第一树脂240的一第一部分241以及晶粒230的一第一部分231被移除后，表面233可以高于表面243，此部分将于后续进一步说明。
如上所述，第一树脂240的第一部分241及晶粒230的第一部分231可被移除以留下第一树脂240的第二部分242及晶粒230的第二部分232。第一树脂240的第一部分241及晶粒230的第一部分231可以同时被移除，并且可以在单一步骤中移除或者由复数个步骤移除。
第一树脂240的第一部分241可以根据一些特殊要求(例如在第一部分241移除之前是否需要其他处理程序)以选用在单一步骤中移除第一部分241，亦或是由复数个步骤移除第一部分241，此部分将于后续进一步说明。
可以使用薄化技术例如化学机械研磨(Chemical Mechanical Polishing,CMP)以移除第一树脂240的第一部分241，换句话说，CMP程序可用以研磨第一树脂240。可通过研磨第一树脂240以达到薄化的目的。在一些实施例中，可以通过研磨第一树脂240以使晶粒230的一部分外露，并且第一树脂240外露的表面可以与晶粒230的外露表面大致位于同一水平面。
CMP程序可用以研磨第一树脂240，当一研磨头接触晶粒230时，可以继续研磨第一树脂240及晶粒230。举例来说，在已经移除第一树脂240的第一部分241的一部分之后，CMP程序可以通过移除晶粒230的第一部分231以及第一树脂240的第一部分241的剩余部分以继续研磨。第一树脂240的第一部分241以及晶粒230的第一部分231可以通过CMP程序时同被研磨，CMP程序可用以同时研磨第一树脂240的外露部分及晶粒230的外露部分。换句话说，若通过CMP程序以移除第一树脂240的第一部分241及晶粒230的第一部分231，则移除第一部分241以及第一部分231的程序可以仅于单一个步骤中达成。
在CMP程序停止之后，可以移除第一树脂240的第一部分241及晶粒230的第一部分231，留下第一树脂240的第二部分242及晶粒230的第二部分232于重分布层220上方。
于CMP程序中，可加入不同物质使表面适合研磨，且亦可加快移除第一树脂240的第一部分241及晶粒230的第一部分231。举例来说，可选用一第一浆料以同时研磨第一树脂240及晶粒230。该第一浆料适用于研磨不同材质的表面(例如第一树脂240及晶粒230的表面)。再者，在移除第一树脂240的一部分时，即使并非同时研磨不同材质表面的程序亦可使用该第一浆料，并且当移除第一树脂240的第一部分241及晶粒230的第一部分231时仍持续使用该第一浆料。或者，亦可以在移除第一树脂240的一部分时选用一第一浆料，而当移除第一树脂240的第一部分241及晶粒230的第一部分231时另选用一第二浆料。其中，该第一浆料和该第二浆料可以包含不同的化合物或浓度，或者以不同的量、不同的容积率或在不同的压力下分配而得。
当选择的一浆料对第一树脂240比对晶粒230更具腐蚀性时且第一树脂240和晶粒230同时被研磨时，第一树脂240薄化的速率会快于晶粒230薄化的速率，导致在第一树脂240的第一部分241和晶粒230的第一部分231被移除之后，第一树脂240的表面243的高度会低于表面233的高度。然而，当晶粒230已经被研磨所需要的厚度时，表面243的高度低于表面233对制程并不会有不良影响。因此，第一树脂240和晶粒230具有不同的薄化速率可用以加速晶粒230的薄化。
在移除程序(例如CMP程序)中，当检测到关于晶粒230的一终点时，可以立即停止该移除程序。在一些实施例中，终点可被检测于单一或复数个晶粒230以及第一树脂240。目前已有终点检测的方法可用于检测晶粒230及/或第一树脂240的终点。
另外，亦可以替代性地使用其他适合的方法以移除第一树脂240及/或晶粒230的一部分。举例来说，可以使用一第一移除方法来移除第一树脂240的一部分，并且使用一第二移除方法来移除第一树脂240的一部分以及晶粒230的一部分。
如图2E所示，第一树脂240的第二部分242被移除。一溶剂例如二甲基乙酰胺(Dimethylacetamide,DMAc)，N-甲基-2-吡咯烷酮(N-methyl-2-pyrrolidone,NMP)，四氢呋喃(Tetrahydrofuran,THF)，二甲基亚砜(Dimethyl Sulfoxide,DMSO)或其他类似化学溶剂可用以溶解及/或与第二部分242起反应以移除第二部分242。另外，移除第二部分242的程序可以包含清洁程序、冲洗程序及/或干燥程序。
在移除第一树脂240的第二部分242之后，晶粒230可以准备好被封胶材料覆盖。或者，可于此时执行其他附加程序，例如通过图2C至图2E的程序进一步薄化晶粒230，以及于晶粒230上形成如散热片的结构等附加程序。在这些附加程序中，可以持续使用相同的第一树脂240，亦可以使用不同于第一树脂240的第二树脂。
如图2F所示，晶粒230被封胶材料250所覆盖。封胶材料250可具有约30微米的厚度TE，但本发明并不以此为限，封胶材料250的厚度TE可以根据晶粒230的厚度和后续制程或操作上的处理程序、功能需求及/或结构需求而变得更厚或更薄。封胶材料250可以覆盖晶粒230的一部分，封胶材料250可以在晶粒230的至少一部分上达到所要求的厚度，晶粒230被封胶材料250所覆盖的该部分可以是晶粒230的背侧(例如表面233)及/或至少一侧墙。封胶材料250可封装晶粒230，使得晶粒的所有外露表面(如图2E中晶粒外露的表面)均被覆盖。在封装一个或复数个晶粒230时，部分或全部的封胶材料250于操作中可视为封装结构的一部分。
封胶材料250可被形成以覆盖除了晶粒230以外的附加结构，如图2F所示，封胶材料250可用以覆盖复数个晶粒230之间的重分布层220的至少一部分。另外，如果使用底部填充物224，则封胶材料250可用以覆盖底部填充物224的至少一部分。
封胶材料250可以包含成型复合物，该成型复合物可以由树脂、陶瓷或其他合适的材料或其任意组合所制成。举例来说，封胶材料250可以包含环氧树脂或硅树脂。在一些实施例中，封胶材料250亦可以包含以二氧化硅作为填充物的环氧树脂。另外，在一些实施例中，填充物负载量可以是环氧树脂填充物复合材料重量的70％至80％。
较佳者，封胶材料250所具有的热性质是适合于后续热处理相关程序的热性质。例如，封胶材料250可具有约200℃至250℃的玻璃转移温度。
可以于封胶材料250上执行额外的制程。举例来说，移除封胶材料250的一部分；减小封胶材料250的厚度TE；研磨封胶材料250；及/或固化封胶材料250。且另形成一些结构(例如通孔)于封胶材料250中。
在晶粒230被封胶材料250覆盖后仍可以执行一些额外的制程。举例来说，可以通过激光剥离或紫外线(UV)剥离以移除黏着层210，以进一步达到移除衬底200的目的。
在一些实施例中，在封胶材料250覆盖一个或复数个晶粒230后可执行一些后续制程(例如分割和堆栈)。图2F可以显示出分离程序前的多晶粒封装。
图3A至图3H是本发明第二和第三实施例中封装一个或复数个晶粒制程的各步骤的剖面图。具体而言，图3A至图3D和图3F至图3H为本发明第二实施例各步骤的剖面图，图3A至图3C和图3E至图3H为本发明第三实施例各步骤的剖面图。在图3A至图3H中的一些特征与该些特征于图2A至2F相似，可参考上述第一实施例中的关于该些特征的描述，且标记相似号码的特征在本发明的所有图中表示相同或相似的特征，为了简洁起见，不再详细说明类似的特征和步骤。
第二和第三实施例揭露类似于第一实施例的方法，而其不同的处在于第二和第三实施例揭露通过复数个步骤以移除一第一树脂340的一第一部分341(例如图3D以及图3E所分别显示的步骤)。
在本发明描述中，对于封装一晶粒的步骤或程序应该理解为该步骤或程序亦可以相同地对复数个晶粒执行。
图3A至图3C显示第二和第三实施例中制程步骤的剖面图，而这些步骤类似于图2A至图2C中所显示的步骤。在图3C中，一个或复数个晶粒330被第一树脂340所覆盖。
在第二实施例中，如图3D所示，第一树脂340的一部分341'被移除以在重分布层320上留下第一树脂340的一部分342'。在移除部分341'前，第一树脂340可以具有一厚度T(如图3C所示)。部分341'可以具有一厚度T1'，且部分342'可以具有一厚度T2'。其中，第一树脂340的部分341'的厚度、第一树脂340的部分342'的厚度以及第一树脂340的厚度可以满足以下关系：T＝T1'+T2'，且根据晶粒330的厚度t、第一树脂340的厚度T以及后续制造程序的不同需求，厚度T1'可以等于、大于或者小于厚度T2'。第一树脂340的部分342'可以包含一表面343'，表面343'可以于第一树脂340的部分341'被移除后完全外露或部分外露。晶粒330可以包含一表面333'，表面333'可以于第一树脂340的部分341'被移除后完全外露或部分外露。举例来说，可以移除晶粒330上的第一树脂340的一部分以使表面333'外露。一部分(一可忽略的量)的晶粒330可被移除以使表面333'外露。表面333'可以是晶粒330的背面上的表面。
晶粒330的表面333'可与第一树脂340的部分342'的表面343'大致位于同一水平面。如图3D所示，第一树脂340的部分342'的厚度T2'可大致等于晶粒330以及耦接晶粒330与重分布层320的电连接物的厚度然而，表面333'和表面343'可以具有不同高度(以重分布层320为基准)。例如，表面333'可以高于表面343'的高度。
第一树脂340的部分341'可以利用CMP程序移除，该CMP程序可以包含上述第一实施例中所述的CMP程序相似的特性。当检测到关于晶粒330的一终点时，可以立即停止如CMP程序的移除程序。
在第一树脂340的部分341'被移除且晶粒330外露后，可以执行一些额外的处理程序例如热处理、附加制造或清洁程序。在执行该些额外的处理程序后，可移除第一树脂340的部分342'的一部分和晶粒330的一部分(例如第一部分331)以留下第一树脂340的第二部分342及晶粒330的第二部分332(如图3F所示)。该移除步骤可以类似于图2D中所显示的步骤，可以参考第一实施例中的移除步骤。而其后续的步骤如图3G及图3H所示的步骤亦相似于图2E及图2F所示步骤。
值得注意的是，在第二实施例中，对于移除第一树脂340的部分341'所执行的移除处理程序的条件可以与后续执行移除处理程序的条件不同。举例来说，可以利用一第一浆料来移除第一树脂340的部分341'，并且可以利用一第二浆料来移除第一树脂340的部分342'的一部分和晶粒330的一部分(例如第一部分331)。其中，第一浆料和第二浆料可以包含不同的化合物或浓度，或者以不同的量、不同的容积率或在不同的压力下分配而得。
在第三实施例中，如图3E所示，第一树脂340的部分341'被移除以于重分布层320上留下第一树脂340的部分342'。部分341'可以具有一厚度T1'，且部分342'可以具有一厚度T2'。其中，第一树脂340的部分341'的厚度、第一树脂340的部分342'的厚度以及第一树脂340的厚度可以满足以下关系：T＝T1'+T2'，且根据晶粒330的厚度t、第一树脂340的厚度T以及后续制造程序的不同需求，厚度T1'可以等于、大于或者小于厚度T2'。第一树脂340的部分342'可以包含表面343'，表面343'可以于第一树脂340的部分341'被移除后完全外露或部分外露。晶粒330可以包含表面333'，表面333'可以被第一树脂340的部分342'覆盖。表面343'可以高于表面333'使表面333'不外露。第一树脂340的部分342'的厚度T2'可以大于晶粒330的厚度(例如厚度t)。
第一树脂340的部分341'可以利用CMP程序移除，该CMP程序可以包含上述第一实施例中所述的CMP程序相似的特性。当检测到关于第一树脂340的一终点时，可以立即停止如CMP程序的移除程序。
在第一树脂340的部分341'被移除并且晶粒330外露后，可以执行一些额外的处理程序例如热处理、附加制造或清洁程序。在执行该些额外程序后，可移除第一树脂340的部分342'的一部分和晶粒330的一部分(例如第一部分331)以留下第一树脂340的第二部分342及晶粒330的第二部分332(如图3F所示)。该移除步骤可以类似于图2D中所显示的步骤，可以参考第一实施例中的移除步骤。另外，该移除步骤可以包含图3D所示的步骤，其中晶粒330为外露状态且可以执行额外的处理程序。而其后续的步骤如图3G及图3H所示的步骤亦相似于图2E及图2F所示步骤。
图4A至图4F是本发明第四实施例中封装一个或复数个晶粒制程的各步骤的剖面图。在图4A至图4F中的一些特征与该些特征于图2A至图2F相似可参考上述第一实施例中的关于该些特征的描述，且标记相似号码的特征在本发明的所有图式中表示相同或相似的特征，为了简洁起见，不再详细说明类似的特征和步骤。
在本发明描述中，对于封装一晶粒的步骤或程序应该理解为该步骤或程序亦可以相同地对复数个晶粒执行。
本发明第四实施例揭露了与第一实施例类似的方法，不同之处在于第四实施例揭露了使用一基板作为中介层。
如图4A所示，一基板400具有一第一表面402，基板400可以包含中介层、PCB基板或其他适合在第一表面402上方支撑结构的替代结构。较佳者，基板400所具有的化学性质及物理性质是适合于后续处理程序(例如热处理)的化学性质及物理性质。基板400可以由玻璃，石英，陶瓷，有机，金属，半导体材料或其任意组合所制成，亦或包含于其中。
基板400可以包含主动元件及/被动元件，例如晶体管，电容，电阻和电感。基板可以包含一些结构例如金属化结构，电介质，电连接物，电接点以及通孔和凹槽。在本实施例中，如图4A所示，基板400包含复数个通孔460，其他元件或结构可以经由通孔460并通过电接点422与重分布层420电连接。
基板400于施加第一树脂440之前可以连接另一个结构，或已堆栈在另一基板或另一载体结构上。在一些实施例中，重分布层420形成于基板400堆栈之后。
重分布层420形成于基板400的一第一表面402上方。值得注意的是，可以直接于基板400上形成重分布层420，而不需要形成黏着层于重分布层420和基板400之间。重分布层420和后续程序的结构如图4B至图4F所示，其所形成的结构类似于第一实施例，于此不再加以说明。
在其他实施例中，亦可以于基板400上形成除了重分布层420以外的金属化结构。该金属化结构可以包含导体互连以及绝缘层。在本发明其他实施中，金属化结构可用以代替重分布层。
值得一提的是，第二及/或第三实施例的一些特征可以并入第四实施例中。举例来说，第四实施例于可以包含图3D和图3E中所显示的任何步骤。
在一些实施例中，在晶粒被第一树脂覆盖之后仍可以执行一些额外的制程。图5A及图5B显示于该些实施例中，一第一树脂540覆盖复数个晶粒530之后进行结构翻转步骤的剖面图。
在图5A中，在晶粒530被第一树脂540覆盖之后，整体结构包含一基板500、一重分布层520、复数个晶粒530和第一树脂540，而该结构于此步骤被翻转。在一些实施例中，基板500于施加第一树脂540之前可以连接另一结构，或堆栈在另一基板或另一载体结构上，第一树脂540可用以于翻转步骤之前覆盖晶粒530于此接合结构或堆栈结构上。再者，第一树脂540可用以支撑基板500、重分布层520及/或其他结构。当此接合结构或堆栈结构翻转时，第一树脂540可用以保护晶粒530以及其他被第一树脂540覆盖的结构。第一树脂540具有一表面545可用以接触支撑平面(例如基板的表面)。较佳者，第一树脂540所具有的厚度T、物理性质以及化学性质是适合进行翻转处理和其他后续处理的厚度T、物理性质以及化学性质。
如图5A所示，当该接合结构或堆栈结构翻转时可以执行一些额外的制程。举例来说，可以基板500的表面504进行额外的表面处理，或制造新的表面504额外的装置或结构可以形成于基板500上或基板500之内。另外，当该结构关于翻转的处理程序执行完毕之后，该结构可以再翻转回来。
图5B所显示的第一树脂540的厚度相较于图5A中所示的第一树脂540更薄。如图5B所示，在该结构被再次翻转之前，可以移除第一树脂540的一部分以减小树脂的厚度。例如，移除第一树脂540一部分的步骤可以与本发明所述的其化实施例的移除树脂的步骤相似。
图6至图9是本发明晶粒封装方法不同实施例的流程图600、700、800以及900。其中，流程图600至900的步骤不限于图中出现的顺序，并且步骤可以重复。另外，这些流程图可以包含额外的步骤。再者，各流程图亦可以包含另一流程图的一个或多个步骤。
图6是本发明晶粒封装方法第一实施例的流程图600。本发明晶粒封装方法第一实施例的流程如下列步骤：
步骤601：提供一基板；
步骤602：形成一重分布层于该基板上；
步骤603：设置一晶粒于该重分布层上；
步骤604：将一第一树脂覆盖于该晶粒上；
步骤605：移除该第一树脂的一第一部分以及该晶粒的一第一部分以留下该第一树脂的一第二部分以及该晶粒的一第二部分；
步骤606：移除该第一树脂的该第二部分；以及
步骤607：将一封胶材料覆盖于该晶粒上。
图7是本发明晶粒封装方法第二实施例的流程图700。本发明晶粒封装方法第二实施例的流程如下列步骤：
步骤701：提供一基板具有一第一表面；
步骤702：形成一黏着层于该基板的该第一表面上；
步骤703：形成一重分布层于该黏着层上；
步骤704：设置一晶粒于该重分布层上，使该晶粒电连接该重分布层；
步骤705：将一第一树脂覆盖于该晶粒上，该第一树脂具有一第一厚度；
步骤706：移除该第一树脂的一第一部分以及该晶粒的一第一部分以留下该第一树脂的一第二部分以及晶粒的一第二部分；
步骤707：移除该第一树脂的该第二部分；以及
步骤708：将一封胶材料覆盖于该晶粒上。
图8是本发明晶粒封装方法第三实施例的流程图800。本发明晶粒封装方法第三实施例的流程如下列步骤：
步骤801：提供一基板具有一第一表面；
步骤802：形成一黏着层于该基板的该第一表面上；
步骤803：形成一重分布层于该黏着层上；
步骤804：设置一晶粒于该重分布层上，使该晶粒电连接该重分布层；
步骤805：将一第一树脂覆盖于该晶粒上，该第一树脂具有一第一厚度；
步骤806：移除该第一树脂的一部分，其中，在移除该第一树脂的一部分之后，该晶粒的一部分外露或者该晶粒的背面仍被该第一树脂覆盖；
步骤807：移除该第一树脂的一第一部分以及该晶粒的一第一部分以留下该第一树脂的一第二部分以及晶粒的一第二部分；
步骤808：移除该第一树脂的该第二部分；以及
步骤809：将一封胶材料覆盖于该晶粒上。
图9是本发明晶粒封装方法第四实施例的流程图900。本发明晶粒封装方法第四实施例的流程如下列步骤：
步骤901：提供一基板具有一第一表面；
步骤902：形成一重分布层于该基板的该第一表面上；
步骤903：设置一晶粒于该重分布层上，使该晶粒电连接该重分布层；
步骤904：将一第一树脂覆盖于该晶粒上，该第一树脂具有一第一厚度；
步骤905：移除该第一树脂的一第一部分以及该晶粒的一第一部分以留下该第一树脂的一第二部分以及晶粒的一第二部分；
步骤906：移除该第一树脂的该第二部分；以及
步骤907：将一封胶材料覆盖于该晶粒上。
本发明实施例的优点可从以下的描述和附图进一步加以了解。在一些实施例中，可以于晶粒耦合重分布层之前先形成重分布层。再者，于图1A至图1E所示的步骤可以减少导致翘曲发生的机率。在一些实施例中，即使晶粒已被设置，仍可轻易地薄化晶粒以使晶粒变为需要的厚度，并且不会有晶粒和成型复合物会同时被薄化的问题。另外，一些实施例可以使用最后处理程序再导入芯片的制程以确保昂贵的晶粒在最后的封装程序中引入，以进一步避免在晶粒于前期的封装处理程序下有所损坏。
于本发明说明书中关于一个元件的描述亦可适用于复数个该元件或相似元件。举例来说，对一个晶粒的处理程序亦可以对复数个晶粒执行相同处理程序。另外，关于多个元件的描述亦可适用于任意数量的相同元件或相似元件。
于本发明说明书及申请专利范围中除非有特别说明，否则用于表示材料的量及加工或反应条件第的所有数字均为大约的数值。因此，除非某一数字是表达相反意向，否则说明书及申请专利范围中所提出作为数值参数的数字均为近似值，且该数字可以根据本发明所揭示的内容以调整而使结构性质获得相对应的变化。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属于本发明的保护范围。

Claims (17)

1.一种晶粒封装方法，其特征在于，包含：
提供一基板；
形成一重分布层于该基板上；
设置一晶粒于该重分布层上，其中该晶粒包括一第一部分与一第二部分，且该晶粒的该第二部分在该晶粒的该第一部分与该重分布层之间；
将一第一树脂覆盖于该晶粒上，该第一树脂包含可溶性聚酰亚胺及可溶性聚苯并双咪唑的至少一种，其中该第一树脂包括一第一部分与一第二部分，且该第一树脂的该第二部分与该重分布层以及该晶粒的该第二部分相接触；
移除该第一树脂的该第一部分以及该晶粒的该第一部分以留下该第一树脂的该第二部分以及该晶粒的该第二部分于该基板上；
移除该第一树脂的该第二部分；以及
将一封胶材料覆盖于该晶粒上。
2.如权利要求1所述的晶粒封装方法，其特征在于，移除该第一树脂的该第一部分以及该晶粒的该第一部分包含同时移除该第一树脂的一部分以及该晶粒的一部分。
3.如权利要求1所述的晶粒封装方法，其特征在于，移除该第一树脂的该第一部分以及该晶粒的该第一部分包含将该第一树脂及该晶粒进行研磨。
4.如权利要求1所述的晶粒封装方法，其特征在于，移除该晶粒的该第一部分包含移除该晶粒背侧的一部分。
5.如权利要求1所述的晶粒封装方法，其特征在于，另包含于移除该第一树脂的该第一部分以及该晶粒之前先移除该第一树脂的一部分。
6.如权利要求1所述的晶粒封装方法，其特征在于，另包含于移除该第一树脂的该第一部分以及该晶粒之前先使该晶粒的一部分外露。
7.如权利要求1所述的晶粒封装方法，其特征在于，将该第一树脂覆盖于该晶粒上包含对该第一树脂进行旋转涂布以及贴合的至少其中一种。
8.如权利要求1所述的晶粒封装方法，其特征在于，该第一树脂的厚度是介于50微米至200微米之间。
9.如权利要求1所述的晶粒封装方法，其特征在于，移除该第一树脂的该第二部分包含使用二甲基乙酰胺、N-甲基-2-吡咯烷酮、四氢呋喃及二甲基亚砜中的至少一种。
10.如权利要求1所述的晶粒封装方法，其特征在于，该封胶材料是一成型复合物。
11.如权利要求1所述的晶粒封装方法，其特征在于，形成该重分布层于该基板上包含于形成该重分布层之前先形成一黏着层于该基板上，且该重分布层形成于该黏着层上。
12.如权利要求11所述的晶粒封装方法，其特征在于，另包含利用激光剥离及紫外线剥离中的至少一种方式以移除该黏着层。
13.一种晶粒封装方法，其特征在于，包含：
提供一基板具有一第一表面；
形成一黏着层于该基板的该第一表面上；
形成一重分布层于该黏着层上；
设置一晶粒于该重分布层上，使该晶粒电连接该重分布层，其中该晶粒包括一第一部分与一第二部分，且该晶粒的该第二部分在该晶粒的该第一部分与该重分布层之间；
将一第一树脂覆盖于该晶粒上，该第一树脂包含可溶性聚酰亚胺及可溶性聚苯并双咪唑的至少一种，其中该第一树脂包括一第一部分与一第二部分，且该第一树脂的该第二部分与该重分布层以及该晶粒的该第二部分相接触；
移除该第一树脂的该第一部分以及该晶粒的该第一部分以留下该第一树脂的该第二部分以及晶粒的该第二部分；
移除该第一树脂的该第二部分；以及
将一封胶材料覆盖于该晶粒上。
14.如权利要求13所述的晶粒封装方法，其特征在于，移除该第一树脂的该第一部分以及该晶粒的该第一部分包含进行化学机械研磨。
15.如权利要求14所述的晶粒封装方法，其特征在于，移除该第一树脂的该第一部分以及该晶粒的该第一部分包含同时对该第一树脂以及该晶粒进行研磨。
16.一种晶粒封装方法，其特征在于，包含：
提供一基板具有一第一表面；
于该基板的该第一表面上形成一重分布层；
设置一晶粒于该重分布层上，其中该晶粒包括一第一部分与一第二部分，且该晶粒的该第二部分在该晶粒的该第一部分与该重分布层之间；
将一第一树脂覆盖于该晶粒上，该第一树脂包含可溶性聚酰亚胺及可溶性聚苯并双咪唑的至少一种，其中该第一树脂包括一第一部分与一第二部分，且该第一树脂的该第二部分与该重分布层以及该晶粒的该第二部分相接触；
通过化学机械研磨移除该第一树脂的该第一部分以及该晶粒的该第一部分，以留下该第一树脂的该第二部分以及晶粒的该第二部分；
移除该第一树脂的该第二部分；以及
将一封胶材料覆盖于该晶粒上。
17.如权利要求16所述的晶粒封装方法，其特征在于，移除该第一树脂的该第一部分以及该晶粒的该第一部分包含同时对该第一树脂以及该晶粒进行研磨。
CN201711471758.3A 2017-08-01 2017-12-29 晶粒封装方法 Active CN109326528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201715666388A 2017-08-01 2017-08-01
US15/666,388 2017-08-01

Publications (2)

Publication Number Publication Date
CN109326528A CN109326528A (zh) 2019-02-12
CN109326528B true CN109326528B (zh) 2020-09-29

Family

ID=65245403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711471758.3A Active CN109326528B (zh) 2017-08-01 2017-12-29 晶粒封装方法

Country Status (2)

Country Link
CN (1) CN109326528B (zh)
TW (1) TWI651786B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915395A (zh) * 2013-01-03 2014-07-09 矽品精密工业股份有限公司 半导体封装件及其制法
KR101743460B1 (ko) * 2016-05-09 2017-06-07 서울과학기술대학교 산학협력단 웨이퍼의 휨 발생을 최소화하기 위한 3d 적층용 팬-아웃 웨이퍼 레벨 패키지 공정

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP4123693B2 (ja) * 2000-07-12 2008-07-23 株式会社デンソー 積層回路モジュールの製造方法
JP2008218926A (ja) * 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9679785B2 (en) * 2015-07-27 2017-06-13 Semtech Corporation Semiconductor device and method of encapsulating semiconductor die
JP6634795B2 (ja) * 2015-11-27 2020-01-22 日立化成株式会社 半導体装置の製造方法
CN106024646A (zh) * 2016-06-01 2016-10-12 南通富士通微电子股份有限公司 半导体器件的全包覆圆片级封装方法
CN105895541B (zh) * 2016-06-15 2018-10-23 通富微电子股份有限公司 封装结构的形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915395A (zh) * 2013-01-03 2014-07-09 矽品精密工业股份有限公司 半导体封装件及其制法
KR101743460B1 (ko) * 2016-05-09 2017-06-07 서울과학기술대학교 산학협력단 웨이퍼의 휨 발생을 최소화하기 위한 3d 적층용 팬-아웃 웨이퍼 레벨 패키지 공정

Also Published As

Publication number Publication date
TWI651786B (zh) 2019-02-21
CN109326528A (zh) 2019-02-12
TW201911428A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
US11488842B2 (en) Method of making semiconductor device package including conformal metal cap contacting each semiconductor die
US11594494B2 (en) High density interconnection using fanout interposer chiplet
US9793230B1 (en) Semiconductor structure and method of forming
TWI528471B (zh) 半導體裝置及其製造方法
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
TWI397977B (zh) 積體電路結構及其形成方法
CN109786350B (zh) 半导体封装件和方法
CN107527891B (zh) 半导体器件和方法
US8518796B2 (en) Semiconductor die connection system and method
TWI749088B (zh) 半導體裝置的製造方法
US11342321B2 (en) Manufacturing method of package on package structure
WO2012167027A2 (en) Protective layer for protecting tsv tips during thermo-compressive bonding
US11121051B2 (en) Semiconductor packages and method of manufacturing the same
US20220392884A1 (en) Integrated Circuit Package and Method
CN109326528B (zh) 晶粒封装方法
US11784148B2 (en) Semiconductor package
TWI779741B (zh) 半導體元件及其製作方法
CN114975242A (zh) 一种2.5d封装结构的制备方法
CN220439607U (zh) 半导体装置
US20240096811A1 (en) Semiconductor package and method of manufacturing the same
US20230335471A1 (en) Semiconductor packages
TW202418493A (zh) 封裝結構及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant