TWI779741B - 半導體元件及其製作方法 - Google Patents

半導體元件及其製作方法 Download PDF

Info

Publication number
TWI779741B
TWI779741B TW110127072A TW110127072A TWI779741B TW I779741 B TWI779741 B TW I779741B TW 110127072 A TW110127072 A TW 110127072A TW 110127072 A TW110127072 A TW 110127072A TW I779741 B TWI779741 B TW I779741B
Authority
TW
Taiwan
Prior art keywords
adhesive
die
layer
semiconductor
encapsulation
Prior art date
Application number
TW110127072A
Other languages
English (en)
Other versions
TW202238706A (zh
Inventor
卓鴻鈞
廖思豪
胡毓祥
郭宏瑞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TW202238706A publication Critical patent/TW202238706A/zh
Publication of TWI779741B publication Critical patent/TWI779741B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

實施例的一種半導體元件，包含：半導體晶粒，包含半導 體材料；穿孔，鄰接半導體晶粒，穿孔包含金屬；包封體，環繞穿孔及半導體晶粒，包封體包含聚合物樹脂；以及黏著層，位於包封體與穿孔之間，黏著層包含具有芳香族化合物及胺基的黏著劑化合物，胺基鍵結至包封體的聚合物樹脂，芳香族化合物鍵結至穿孔的金屬，芳香族化合物對半導體晶粒的半導體材料具化學惰性。

Description

半導體元件及其製作方法
本公開實施例是有關一種半導體元件及製作所述半導體元件的方法。
半導體行業已歸因於進行中的多種電子組件(例如電晶體、二極體、電阻器、電容器等)的整合密度改良而經歷快速發展。主要地，整合密度的改良源自於最小特徵大小的反覆減小，其允許較多組件整合至給定區域中。隨著對於縮小的電子元件的需求增長，對於更小且更具創造性的半導體晶粒封裝技術的需要已出現。
本公開實施例提供一種半導體元件包含：半導體晶粒，包含半導體材料；穿孔，鄰接半導體晶粒，穿孔包含金屬；包封體，環繞穿孔及半導體晶粒，包封體包含聚合物樹脂；以及黏著層，位於包封體與穿孔之間，黏著層包含具有芳香族化合物及胺基的黏著劑化合物，胺基鍵結至包封體的聚合物樹脂，芳香族化合物鍵結至穿孔的金屬，芳香族化合物對半導體晶粒的半導體材 料具化學惰性。
本公開實施例提供一種半導體元件包含：第一積體電路晶粒，包含晶粒連接件；第一包封體，環繞第一積體電路晶粒；第一介電層，位於第一包封體及第一積體電路晶粒上；導電特徵，包含具有下部通孔部分、線部分以及上部通孔部分的金屬層，下部通孔部分延伸穿過第一介電層以連接至第一積體電路晶粒的晶粒連接件，線部分沿第一介電層延伸，上部通孔部分安置於線部分上，上部通孔部分自下部通孔部分橫向偏移；第一黏著層，沿導電特徵的線部分及上部通孔部分的側壁延伸，第一黏著層的材料鍵結至導電特徵的材料；以及第二包封體，環繞第一黏著層，第二包封體的材料鍵結至第一黏著層的材料。
實施例實施例提供一種半導體元件的製作方法包含：將半導體晶粒鄰接於穿孔置放，穿孔包含金屬，半導體晶粒包含半導體材料；將半導體晶粒及穿孔浸泡在含黏著劑前驅體中，含黏著劑前驅體包含黏著劑化合物，黏著劑化合物鍵結至穿孔的金屬以在穿孔上形成黏著層，黏著劑化合物未鍵結至半導體晶粒的半導體材料；環繞半導體晶粒及黏著層施配包封體，包封體包含聚合物樹脂；以及在包封體的聚合物樹脂與黏著層的黏著劑化合物之間形成共價鍵。
11、18:區
50:積體電路晶粒
50A:第一積體電路晶粒
50B:第二積體電路晶粒
50F:前側
52:半導體基底
54:內連線結構
56:晶粒連接件
58、110、162:介電層
100、400、500:積體電路封裝
102:載體基底
102A:封裝區
104:釋放層
108、154:包封體
112:開口
114:凸塊下金屬層
116:穿孔
122:晶種層
124:金屬
126:導電特徵
126L:線條部分
126VL:下部通孔部分
126VU:上部通孔部分
130:互連晶粒
132:基底
134:晶粒連接件
136:基底穿孔
138:晶粒橋
140、168、502:導電連接件
142、206:底部填充劑
150:清潔製程
152:黏著層
152A:黏著劑化合物
154A:聚合物樹脂
154B:填充劑
160:重佈結構
162L:下部介電層
162U:上部介電層
164:金屬化層
164L:下部金屬化層
164U:上部金屬化層
166:凸塊下金屬化物
200:封裝基底
202:基底芯
204:接合襯墊
300、600:積體電路元件
D1:距離
D2:距離
T1:厚度
當結合隨附圖式閱讀時，自以下詳細描述最好地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為論述清楚起見，可任意增加或減小各種 特徵的尺寸。
圖1為積體電路晶粒的橫截面視圖。
圖2至圖10為根據一些實施例的積體電路封裝的製造中的中間階段的橫截面視圖。
圖11A及圖11B為根據一些實施例的積體電路封裝的橫截面視圖。
圖12為根據一些實施例的積體電路元件的橫截面視圖。
圖13至圖17為根據一些實施例的積體電路封裝的製造中的中間階段的橫截面視圖。
圖18A及圖18B為根據一些實施例的積體電路封裝的橫截面視圖。
圖19為根據一些實施例的積體電路元件的橫截面視圖。
圖20為根據一些實施例的積體電路封裝的橫截面視圖。
以下揭露內容提供用於實施本發明實施例的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露內容。當然，此等組件及配置僅為實例且並不意欲為限制性的。例如，在以下描述中，第一特徵在第二特徵上方或在第二特徵上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複參考標號及/或字母。此重複是出於簡單及清晰的目的，且本身並不指示所論述的各種實施例及/或組態之間的 關係。
另外，為易於描述，在本文中可使用空間相對術語，諸如「在...下方」、「在...以下」、「下部」、「在...以上」、「上部」以及類似者，以描述如諸圖中所說明的元件或特徵與另一(一些)元件或特徵的關係。除了諸圖中所描繪的定向以外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
根據各種實施例，形成導電特徵以用於積體電路封裝，且黏著層形成於導電特徵上。黏著層由可選擇地沉積於導電特徵上的黏著劑化合物形成。包封體隨後圍繞導電特徵及積體電路封裝的其他特徵而形成。黏著劑化合物化學鍵結至導電特徵的材料征及包封體的材料。導電特徵與周圍包封體之間的黏著強度可因此加以改良。
圖1為積體電路晶粒50的橫截面視圖。多個積體電路晶粒50將在後續處理中封裝以形成積體電路封裝。每一積體電路晶粒50可為邏輯元件(例如中央處理單元(central processing unit；CPU)、圖形處理單元(graphics processing unit；GPU)、微控制器等)、記憶體元件(例如動態隨機存取記憶體(dynamic random access memory；DRAM)晶粒、靜態隨機存取記憶體(static random access memory；SRAM)晶粒等)、功率管理元件(例如功率管理積體電路(power management integrated circuit；PMIC)晶粒)、射頻(radio frequency；RF)元件、感測器元件、微機電系統(micro-electro-mechanical-system；MEMS)元件、訊號處理元件 (例如數位訊號處理(digital signal processing；DSP)晶粒)、前端元件(例如類比前端(analog front-end；AFE)晶粒)、類似者或其組合(例如系統單晶片(system-on-a-chip；SoC)晶粒)。積體電路晶粒50可形成於晶圓中，所述晶圓可包含在後續步驟中經單體化以形成多個積體電路晶粒50的不同晶粒區域。積體電路晶粒50包含半導體基底52、內連線結構54、晶粒連接件56以及介電層58。
半導體基底52可為經摻雜或未經摻雜的矽基底，或絕緣層上半導體(semiconductor-on-insulator；SOI)基底的主動層。半導體基底52可包含其他半導體材料，諸如：鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包含矽-鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷砷化鎵銦；或其組合。亦可使用其他基底，諸如多層基底或梯度基底。半導體基底52具有主動表面(例如面朝上的表面)及非主動表面(例如面朝下的表面)。元件位於半導體基底52的主動表面處。元件可為主動元件(例如電晶體、二極體等)、電容器、電阻器等。非主動表面可不含元件。
內連線結構54位於半導體基底52的主動表面上方，且用以電連接半導體基底52的元件以形成積體電路。內連線結構54可包含一或多個介電層及介電層中的各別金屬化層。用於介電層的可接受的介電材料包含：氧化物，諸如氧化矽或氧化鋁；氮化物，諸如氮化矽；碳化物，諸如碳化矽；類似者；或其組合，諸如氮氧化矽、碳氧化矽、碳氮化矽、碳氮氧化矽或類似者。亦可使用其他介電材料，諸如聚合物(諸如聚苯并噁唑 (polybenzoxazole；PBO))、聚醯亞胺、苯環丁烷(benzocyclobuten；BCB)類聚合物或類似者。金屬化層可包含導通孔及/或導電線以內連半導體基底52的元件。金屬化層可由諸如金屬(諸如銅、鈷、鋁、金、其組合或類似者)的導電材料形成。內連線結構54可藉由金屬鑲嵌製程(諸如單金屬鑲嵌製程、雙金屬鑲嵌製程或類似者)形成。
晶粒連接件56位於積體電路晶粒50的前側50F處。晶粒連接件56可為與其形成外部連接的導電柱、襯墊或類似者。晶粒連接件56位於內連線結構54中及/或內連線結構54上。舉例而言，晶粒連接件56可為內連線結構54的上部金屬化層的部分。晶粒連接件56可由諸如銅、鋁或類似者的金屬形成，且可藉由例如鍍覆或類似者形成。
視情況，在積體電路晶粒50的形成期間，焊料區(未另外繪示)可安置於晶粒連接件56上。焊料區可用以對積體電路晶粒50執行晶片探針(chip probe；CP)測試。舉例而言，焊料區可為焊料球、焊料凸塊或類似者，所述焊料區用以將晶片探針附接至晶粒連接件56。可對積體電路晶粒50執行晶片探針測試以確認積體電路晶粒50是否為良裸晶粒(known good die；KGD)。因此，僅封裝經受後續處理的為KGD的積體電路晶粒50，且並不封裝未通過晶片探針測試的晶粒。在測試之後，可在後續處理步驟中移除焊料區。
介電層58位於積體電路晶粒50的前側50F處。介電層58位於內連線結構54中及/或內連線結構54上。舉例而言，介電層58可為內連線結構54的上部介電層。介電層58橫向地密封晶 粒連接件56。介電層58可為氧化物、氮化物、碳化物、聚合物、類似者或其組合。介電層58可例如藉由旋轉塗佈、層壓、化學氣相沉積(chemical vapor deposition；CVD)或類似者形成。初始地，介電層58可埋置晶粒連接件56，使得介電層58的頂部表面位於晶粒連接件56的頂部表面之上。在積體電路晶粒50的形成期間，經由介電層58暴露晶粒連接件56。暴露晶粒連接件56可移除可能存在於晶粒連接件56上的任何焊料區。移除製程可應用於各種層以移除晶粒連接件56上方的多餘材料。移除製程可為平坦化製程，諸如化學機械研磨(chemical mechanical polish；CMP)、回蝕、其組合或類似者。在平坦化製程之後，晶粒連接件56及介電層58的頂部表面實質上共面(在製程變化內)且暴露在積體電路晶粒50的前側50F處。
在一些實施例中，積體電路晶粒50為包含多個半導體基底52的堆疊元件。舉例而言，積體電路晶粒50可為包含多個記憶體晶粒的記憶體元件，諸如混合記憶體立方體(hybrid memory cube；HMC)元件、高頻寬記憶體(high bandwidth memory；HBM)元件或類似者。在此等實施例中，積體電路晶粒50包含由諸如矽穿孔的基底穿孔(through-substrate via；TSV)互連的多個半導體基底52。半導體基底52中的每一者可(或可不)具有單獨內連線結構54。
圖2至圖10為根據一些實施例的積體電路封裝100的製造中的中間階段的橫截面視圖。具體而言，積體電路封裝100藉由封裝封裝區102A中的一或多個積體電路晶粒50而形成。說明一個封裝區102A的處理，但應瞭解可同時處理任何數目的封裝區 102A。封裝區102A將在後續處理中經單體化以形成積體電路封裝100。
在圖2中，設置載體基底102，且釋放層104形成於載體基底102上。載體基底102可為玻璃載體基底、陶瓷載體基底或類似者。載體基底102可為晶圓，以使得多個封裝可同時形成於載體基底102上。釋放層104可由聚合物類材料形成，其可連同載體基底102一起自將在後續步驟中形成的上覆結構移除。在一些實施例中，釋放層104為在加熱時損失其黏著性質的環氧類熱釋放材料，諸如光-熱轉換(light-to-heat-conversion；LTHC)釋放塗層。在其他實施例中，釋放層104可為在暴露於UV光下時損失其黏著特性的紫外(ultra-violet；UV)膠。釋放層104可施配為液體且經固化，可為層壓至載體基底102上的層壓膜，或可為類似者。釋放層104的頂部表面可平坦化，且可具有高度的平坦度。
諸如積體電路晶粒50(例如第一積體電路晶粒50A及第二積體電路晶粒50B)的半導體晶粒置放於釋放層104上。所需類型及數量的積體電路晶粒50置放於封裝區102A中的每一者中。積體電路晶粒50可藉由例如取放製程來置放。在所繪示的實施例中，多個積體電路晶粒50鄰接彼此置放，包含封裝區102A中的每一者中的第一積體電路晶粒50A及第二積體電路晶粒50B。第一積體電路晶粒50A可為邏輯元件，諸如中央處理單元(CPU)、圖形處理單元(GPU)、系統單晶片(SoC)、微控制器或類似者。第二積體電路晶粒50B可為記憶體元件，諸如動態隨機存取記憶體(DRAM)晶粒、靜態隨機存取記憶體(SRAM)晶粒、 混合記憶體立方體(HMC)模組、高頻寬記憶體(HBM)模組或類似者。在一些實施例中，積體電路晶粒50A及積體電路晶粒50B可為相同類型的晶粒，諸如SoC晶粒。第一積體電路晶粒50A及第二積體電路晶粒50B可形成於相同技術節點的製程中，或可形成於不同技術節點的製程中。舉例而言，第一積體電路晶粒50A可屬於比第二積體電路晶粒50B更高級的製程節點。積體電路晶粒50A及積體電路晶粒50B可具有不同大小(例如不同高度及/或表面積)，或可具有相同大小(例如相同高度及/或表面積)。
在圖3中，包封體108圍繞積體電路晶粒50形成且形成於釋放層104上。在形成之後，包封體108密封積體電路晶粒50。包封體108可為模製化合物、環氧樹脂或類似者。在一些實施例中，包封體108包含聚合物樹脂，所述聚合物樹脂具有安置在其中的填充劑。包封體108可藉由壓縮模製、轉移模製或類似者來塗覆，且可施配於載體基底102上方，使得埋入或覆蓋積體電路晶粒50。包封體108進一步施配於積體電路晶粒50之間的間隙區中。包封體108可以液體或半液體形式塗覆且隨後經固化。平坦化製程可在包封體108上執行以暴露積體電路晶粒50的晶粒連接件56。平坦化製程可移除包封體108及積體電路晶粒50(例如晶粒連接件56及介電層58)的材料直至晶粒連接件56暴露。在平坦化製程之後，包封體108及積體電路晶粒50(例如晶粒連接件56及介電層58)的頂部表面實質上共面(在製程變化內)。平坦化製程可為例如化學機械研磨(CMP)、磨光製程或類似者。在一些實施例中，例如，若已暴露晶粒連接件56，則可省略平坦化製程。
介電層110隨後沉積於包封體108及積體電路晶粒50上(例如晶粒連接件56及介電層58上)。介電層110可由使用微影罩幕來圖案化的感光材料形成，諸如PBO、聚醯亞胺、BCB類聚合物、環烯烴共聚物、丙烯酸類共聚物或類似者，所述介電層110可藉由旋轉塗佈、層壓、CVD或類似者形成。可使用由任何可接受的製程形成的其他可接受的介電材料。介電層110隨後經圖案化。圖案化在介電層110中形成開口112，從而暴露晶粒連接件56的部分。圖案化可藉由可接受的製程執行，諸如當介電層110為感光材料時藉由將介電層110曝光並對其進行顯影，或藉由使用例如非等向性蝕刻進行蝕刻。
在圖4中，凸塊下金屬層(under-bump metallurgy layer；UBML)114形成於開口112中。UBML 114具有在介電層110的主表面上且沿所述主表面延伸的線部分，及延伸穿過介電層110以將UBML 114以實體方式及以電氣方式耦接至積體電路晶粒50的晶粒連接件56的通孔部分。穿孔116形成於UBML 114的線部分上，UBML 114中的一些仍無穿孔116。UBML 114及穿孔116將用於連接至積體電路封裝100的較高層。
作為形成UBML 114及穿孔116的實例，晶種層122形成於介電層110上方及開口112中。在一些實施例中，晶種層122為金屬層，其可為包括由不同材料形成的多個子層的單層或複合層。在一些實施例中，晶種層122包含鈦層及鈦層上方的銅層。可使用例如PVD或類似者來形成晶種層122。隨後在晶種層122上形成並圖案化第一光阻。第一光阻可藉由旋轉塗佈或類似者而形成且可曝光以供圖案化。第一光阻的圖案對應於UBML 114。圖 案化形成穿過第一光阻的開口以暴露晶種層122。金屬124接著形成於第一光阻的開口中及晶種層122的暴露部分上。可藉由自晶種層122鍍覆(諸如無電極鍍覆或電鍍)或類似者形成金屬124。金屬124可由銅、鈦、鎢、鋁或類似者形成。可藉由可接受的灰化或剝離製程，諸如使用氧電漿或類似者來移除第一光阻。隨後在晶種層122及金屬124上形成並圖案化第二光阻。第二光阻可藉由旋轉塗佈或類似者而形成且可曝光以供圖案化。第二光阻的圖案對應於穿孔116。金屬124的額外部分隨後形成於第二光阻的開口中。可藉由自金屬124的自晶種層122鍍覆的原始部分鍍覆(諸如無電極鍍覆或電鍍)或類似者形成金屬124的額外部分。在一些實施例中，金屬124的不同部分之間並未形成晶種層，使得金屬124為單一連續金屬層。移除第二光阻及晶種層122上未形成金屬124的部分。可藉由可接受灰化或剝離製程，諸如使用氧電漿或類似者來移除第二光阻。在移除第二光阻後，諸如藉由使用可接受的蝕刻製程(諸如藉由濕式蝕刻或乾式蝕刻)來移除晶種層122的暴露部分。晶種層122及金屬124的剩餘部分形成導電特徵126。導電特徵126具有上部通孔部分126VU(對應於穿孔116)、線部分126L(對應於UBML 114的線部分)以及下部通孔部分126VL(對應於UBML 114的通孔部分)。上部通孔部分126VU可自下部通孔部分126VL橫向偏移。
在圖5中，諸如互連晶粒130的半導體晶粒附接至UBML 114。互連晶粒130可為局部矽內連線(local silicon interconnect；LSI)、大型積體封裝、中介層晶粒或類似者。互連晶粒130包含基底132，其中導電特徵形成於基底132中及/或基底132上。基 底132可為半導體基底、介電層或類似者。使用安置於互連晶粒130前側處的晶粒連接件134將互連晶粒130連接至UBML 114。晶粒連接件134中的一些可藉由延伸至基底132中或延伸穿過基底132的基底穿孔(TSV)136電耦接至互連晶粒130的後側。在所說明的實施例中，TSV 136延伸穿過基底132，使得其等暴露在互連晶粒130的背側處。在另一實施例中，互連晶粒130的材料(例如介電材料或半導體材料)可覆蓋TSV 136。
在互連晶粒130為LSI的實施例中，互連晶粒130可為包含晶粒橋138的橋結構。晶粒橋138可為例如形成於基底132中及/或形成於基底132上的金屬化層，且用於將每一晶粒連接件134互連至另一晶粒連接件134。因此，LSI可用於直接連接積體電路晶粒50且容許積體電路晶粒50(例如積體電路晶粒50A、積體電路晶粒50B，參見圖2)之間的通信。在此類實施例中，互連晶粒130可置放於安置於積體電路晶粒50之間的區域上方，使得互連晶粒130中的每一者與之下的積體電路晶粒50交疊。在一些實施例中，互連晶粒130可更包含邏輯元件及/或記憶體元件。
導電連接件140形成在UBML 114及/或晶粒連接件134上。導電連接件140可為球柵陣列(ball grid array；BGA)連接件、焊料球、金屬柱、受控塌陷晶片連接(controlled collapse chip connection；C4)凸塊、微型凸塊、無電鍍鎳鈀浸金技術(electroless nickel-electroless palladium-immersion gold technique；ENEPIG)形成的凸塊或類似者。導電連接件140可包含導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似者或其組合。在一些實施例中，導電連接件140藉由最初經由蒸發、電鍍、印刷、焊料 轉移、植球或類似者形成焊料層來形成。一旦焊料層已形成於結構上，則可執行回焊以便將材料塑形成所需凸塊形狀。使用導電連接件140將互連晶粒130連接至UBML 114。連接互連晶粒130可包含置放互連晶粒130及回焊導電連接件140以將晶粒連接件134以實體方式及以電氣方式耦接至之下的UBML 114。
在一些實施例中，底部填充劑142圍繞導電連接件140而形成且在介電層110與互連晶粒130之間。底部填充劑142可減小應力且保護由導電連接件140的回焊產生的接合部。亦可包含底部填充劑142以將互連晶粒130安全接合至介電層110及提供結構支撐及環境保護。底部填充劑142可由模製化合物、環氧樹脂或類似者形成。底部填充劑142可在附接互連晶粒130之後藉由毛細流動製程形成，或可在附接互連晶粒130之前藉由合適的沉積方法形成。底部填充劑142可以液體或半液體形式塗覆且隨後經固化。
在圖6中，黏著層152共形地形成於導電特徵126的頂部表面及側壁(例如UBML 114及穿孔116)上。黏著層152亦可形成於TSV 136的頂部表面上(若其等暴露在互連晶粒130的後側處)。包封體154隨後圍繞導電特徵126及互連晶粒130而形成，使得黏著層152安置於包封體154與導電特徵126之間。黏著層152及包封體154的組成及形成方法將隨後針對圖7A至圖7D更詳細地描述。在形成之後，包封體154密封導電特徵126/黏著層152及互連晶粒130。包封體154可施配於載體基底102上方，使得導電特徵126/黏著層152及互連晶粒130得以埋入或覆蓋，且包封體154可施配於導電特徵126/黏著層152與互連晶粒130之 間的間隙區中。
如隨後將更詳細地描述，包封體154由包含聚合物樹脂的材料形成，且黏著層152由化學鍵結至包封體154的聚合物樹脂及導電特徵126的金屬兩者的黏著劑化合物形成。導電特徵126與包封體154之間的黏著強度可因此加以改良。黏著層152形成至足夠的厚度以使得導電特徵126與包封體154之間的黏著強度有所需改良。舉例而言，黏著層152可形成至在5奈米至1000奈米範圍內的厚度T1，諸如在30奈米至300奈米範圍內的厚度。改良導電特徵126與包封體154之間的黏著強度可尤其在諸如可靠性測試的後續處理期間幫助避免來自導電特徵126的包封體154的分層，進而改良積體電路封裝100的製造良率及可靠性。
圖7A至圖7D為黏著層152及包封體154的形成的中間階段的橫截面視圖。說明及描述一個導電特徵126的處理，但是應瞭解任何數目的導電特徵126及TSV 136(若其等暴露在互連晶粒130的後側處)可同時進行處理。
在圖7A中，導電特徵126藉由清潔製程150視情況進行預清潔。可執行清潔製程150以移除來自導電特徵126的原生氧化物及/或殘餘物。殘餘物可來自導電特徵126的形成時(例如來自晶種層122的蝕刻，參見圖4)的蝕刻副產物。在一些實施例中，清潔製程150包含將導電特徵126浸泡於包含諸如檸檬酸、氫氯酸、硫酸以及類似者的一或多種酸的清潔溶液中。導電特徵126可藉由將其浸入清潔溶液、用清潔溶液對其噴塗或類似者而浸泡在清潔溶液中。導電特徵126可在清潔溶液中浸泡5秒至10分鐘範圍內的持續時間。在浸泡期間，清潔溶液可處於室溫(例如約 20℃)。在一些實施例中，清潔製程150更包含浸泡後沖洗導電特徵126以移除清潔溶液。導電特徵126可用諸如去離子(deionized；DI)水的水沖洗5秒至3分鐘範圍內的持續時間。在沖洗期間，水可處於室溫。在一些實施例中，清潔製程150更包含沖洗後乾燥導電特徵126以移除水。導電特徵126可藉由將其暴露於含有諸如氮氣的惰性氣體的環境來乾燥10秒至10分鐘範圍內的持續時間。在乾燥期間，環境可處於室溫至80℃範圍內的溫度下。
在圖7B中，黏著層152共形地形成於導電特徵126的頂部表面及側壁上。黏著層152包含黏著劑化合物的一或多個單層。在各種實施例中：黏著層152包含單一黏著劑化合物的多個單層；黏著層152包含不同黏著劑化合物的多個單層；黏著劑化合物中的一些或全部為有機化合物；且黏著劑化合物中的一些或全部為無機化合物。黏著層152藉由沉積製程形成，所述沉積製程將黏著劑化合物選擇地沉積於金屬表面上，且並不將黏著劑化合物沉積於半導體表面或介電質表面上。
在所說明的實施例中，黏著層152包含作為有機化合物的黏著劑化合物152A。出於圖示清晰性而繪示黏著劑化合物152A的一個單層，但是應瞭解可形成黏著劑化合物152A的多個單層。黏著劑化合物152A的每一分子包含頭基(head group)及端基(end group)。頭基為鍵結至導電特徵126的金屬(例銅)的含氮芳香族化合物(例如具有至少一個氮原子的芳香族化合物)。芳香族化合物為選擇地與金屬(例如導電特徵126)反應以形成配位共價鍵且並不與半導體或介電質反應以形成鍵的一種化合物。換言之， 黏著劑化合物152A對例如介電層110及基底132(參見圖6)的材料具化學惰性，使得黏著劑化合物152A並不鍵結至介電層110的介電材料或基底132的半導體材料。在一些實施例中，芳香族化合物為諸如三唑或噻唑的唑化合物(例如含氮雜環)。可使用其他可接受的芳香族化合物。端基為胺，如隨後將更詳細地描述，其鍵結至包封體154的材料(例如聚合物樹脂)。在一些實施例中，胺為胺基(NH2)。在一些實施例中，端基為亦可鍵結至頭基的化合物，使得可形成多層的黏著劑化合物152A。
黏著劑化合物152A可藉由沉積製程形成，所述沉積製程包含將導電特徵126浸泡在包含含黏著劑前驅體的水溶液及/或有機溶劑的黏著劑溶液中。導電特徵126可藉由將其浸入黏著劑溶液、用黏著劑溶液對其噴塗或類似者而浸泡在黏著劑溶液中。含黏著劑前驅體包含黏著劑化合物152A。在其中黏著劑化合物152A包含唑化合物的實施例中，含黏著劑前驅體可為由以下化學式表示的唑矽烷化合物，其中X表示-NH2；Y表示-NH-或-S-；R表示-CH3或-CH2CH3，m表示1至12範圍內的整數；且n表示0或1至3範圍內的整數)。
Figure 110127072-A0305-02-0018-2
此類唑矽烷化合物含有鍵結至矽烷化合物的唑化合物(例如黏著劑化合物152A)。美國專利案第9,688,704號中描述合適的唑矽烷化合物的實例，該專利案以全文引用的方式併入本文中。黏著劑溶液中的含黏著劑前驅體可具有0.01重量%至100重 量%範圍內的濃度。黏著劑溶液可為酸性或鹼性，具有在5至12範圍內的pH值。在浸泡期間，黏著劑化合物152A自含黏著劑前驅體解離且鍵結至暴露的金屬表面，諸如導電特徵126的頂部表面及側壁。繼續其中含黏著劑前驅體為唑矽烷化合物的先前實例，唑化合物中的具有氮的碳雙鍵中的一者斷裂以容許氮鍵結至導電特徵126的金屬(例如銅)。如先前所描述，黏著劑化合物152A並未鍵結至半導體表面或介電質表面，且因此彼等表面亦可浸泡在黏著劑溶液中而無將黏著劑化合物152A沉積於彼等表面上的風險。在浸泡期間，黏著劑溶液可處於室溫至80℃範圍內的溫度下。導電特徵126可在黏著劑溶液中浸泡5秒至10分鐘範圍內的持續時間。以此等範圍內的參數進行浸泡使得黏著層152形成至所需厚度(先前所描述)。以超出此等範圍的參數進行浸泡可能不會使得黏著層152形成至所需厚度。
在一些實施例中，沉積製程更包含浸泡後沖洗導電特徵126以移除黏著劑溶液。導電特徵126可用諸如去離子(DI)水的水沖洗5秒至3分鐘範圍內的持續時間。在沖洗期間，水可處於室溫。在一些實施例中，沉積製程更包含沖洗後乾燥導電特徵126以移除水。導電特徵126可藉由將其暴露於含有空氣的環境來乾燥10秒至10分鐘範圍內的持續時間。在乾燥期間，環境可處於室溫至80℃範圍內的溫度下。
在圖7C中，包封體154環繞導電特徵126施配。包封體154可由可藉由壓縮模製、轉移模製或類似者而塗覆的模製化合物、環氧樹脂或類似者形成。包封體108及包封體154可由相同材料形成，或可包含不同材料。在所說明的實施例中，包封體154 包含聚合物樹脂154A，所述聚合物樹脂154A具有安置於其中的填充劑154B。聚合物樹脂154A可為環氧樹脂、丙烯酸酯樹脂、聚醯亞胺樹脂或類似者。填充劑154B可由矽石、硫酸鋇或類似者形成可使用其他可接受的樹脂/填充劑。在一些其中黏著劑化合物152A包含唑化合物的實施例中，包封體154為環氧樹脂且聚合物樹脂154A為環氧樹脂。包封體154可以液體或半液體形式塗覆且隨後經固化。聚合物樹脂154A的每一分子具有端基。在一些實施例中，端基為環氧乙烷，如隨後將更詳細地描述，其可與黏著劑化合物152A的端基(例如胺基)形成共價鍵。
在圖7D中，鍵形成於包封體154的材料與黏著層152的材料之間。鍵可在例如用於固化包封體154的製程期間形成。換言之，可執行固化製程以同時固化包封體154且將包封體154鍵結至黏著層152。固化製程可藉由諸如在150℃至250℃範圍內的溫度下將包封體154退火來執行。
繼續其中黏著劑化合物152A包含胺基的端基且其中聚合物樹脂154A包含環氧乙烷的端基的先前實例，固化製程打斷黏著劑化合物152A中的NH基與氫之間的鍵且打斷聚合物樹脂154A中的氧與碳之間的鍵。來自聚合物樹脂154A的碳隨後能夠鍵結至黏著劑化合物152A中的NH基，由此在黏著劑化合物152A與聚合物樹脂154A之間形成共價鍵。來自聚合物樹脂154A的氧亦能夠鍵結至來自黏著劑化合物152A的氫，由此形成OH基團。黏著劑化合物152A與聚合物樹脂154A之間的共價鍵很牢固，且將導電特徵126化學鍵結至包封體154。導電特徵126與包封體154之間的黏著強度可因此加以改良。
雖然圖7A至圖7D說明且描述一個導電特徵126的處理，但應瞭解相同製程亦可在TSV 136的頂部表面(若其等暴露在互連晶粒130的後側處，參見圖6)上形成黏著層152。如先前所述，黏著劑化合物152A並未鍵結至半導體表面或介電質表面，且因此基底132的表面亦可浸泡在黏著劑溶液中而無將黏著劑化合物152A沉積於彼等表面上的風險。
在圖8中，可對包封體154執行移除製程以暴露導電特徵126及TSV 136。移除製程可移除包封體154、黏著層152、TSV 136、基底132以及導電特徵126的材料直至暴露導電特徵126及TSV 136。移除製程可為平坦化製程，諸如化學機械研磨(CMP)、回蝕、其組合或類似者。在平坦化製程之後，包封體154、黏著層152以及互連晶粒130(例如基底132及TSV 136)的頂部表面實質上共面(在製程變化內)。如隨後將更詳細地描述，在平坦化製程之後，包封體154及導電特徵126(例如穿孔116)的頂部表面可或可不共面(在製程變化內)。在一些實施例中，例如，若已暴露導電特徵126及TSV 136，則可省略平坦化製程。
在圖9中，重佈結構160形成於包封體154、黏著層152、導電特徵126(例如穿孔116)以及互連晶粒130(例如基底132及TSV 136)的頂部表面上。重佈結構160包含介電層162及介電層162當中的金屬化層164(有時稱作重佈層或重佈線)。舉例而言，重佈結構160可包含藉由各別介電層162彼此分開的多個金屬化層164。重佈結構160的金屬化層164連接至導電特徵126(例如穿孔116)及互連晶粒130(例如TSV 136)。具體而言，金屬化層164藉由導電特徵126及TSV 136連接至積體電路晶粒50。
在一些實施例中，介電層162由聚合物形成，所述聚合物可為諸如PBO、聚醯亞胺、BCB類聚合物或類似者的感光材料，可使用微影罩幕來圖案化。在其他實施例中，介電層162由以下形成：氮化物，諸如氮化矽；氧化物，諸如氧化矽、PSG、BSG、BPSG；或類似者。介電層162可藉由旋轉塗佈、層壓、CVD、類似者或其組合形成。在每一介電層162形成之後，其隨後經圖案化以暴露之下的導電特徵，諸如之下的導電特徵126、TSV 136或金屬化層164的部分。圖案化可為藉由可接受的製程，諸如當介電層162為感光材料時藉由將介電層曝光，或藉由使用例如非等向性蝕刻進行蝕刻。若介電層162為感光材料，則介電層162可在曝光之後顯影。
金屬化層164各自包含導通孔及/或導電線。導通孔延伸穿過介電層162，且導電線沿著介電層162延伸。作為形成金屬化層的實例，晶種層(未說明)形成於各別之下的特徵上方。舉例而言，晶種層可形成於各別介電層162上及穿過各別介電層162的開口中。在一些實施例中，晶種層為金屬層，其可為包括由不同材料形成的多個子層的單層或複合層。在一些實施例中，晶種層包括鈦層及在鈦層上方的銅層。可使用諸如PVD或類似者的沉積製程來形成晶種層。隨後於晶種層上形成並圖案化光阻。光阻可藉由旋轉塗佈或類似者而形成且可曝光以供圖案化。光阻的圖案對應於金屬化層。圖案化形成穿過光阻的開口以暴露晶種層。導電材料於光阻的開口中及晶種層的暴露部分上形成。可藉由自晶種層鍍覆(諸如無電極鍍覆或電鍍)或類似者形成導電材料。導電材料可包括金屬或金屬合金，諸如銅、鈦、鎢、鋁、類似者 或其組合。隨後，移除光阻及晶種層上未形成導電材料的部分。可藉由可接受的灰化製程或剝離製程，諸如使用氧電漿或類似者來移除光阻。一旦移除光阻，則諸如藉由使用可接受的蝕刻製程，諸如藉由濕式蝕刻或乾式蝕刻來移除晶種層的暴露部分。晶種層及導電材料的剩餘部分形成用於重佈結構160的一個層級的金屬化層。
重佈結構160說明為實例。比所說明的更多或更少的介電層162及金屬化層164可藉由重複或省略先前所描述的步驟來形成於重佈結構160中。
形成凸塊下金屬化物(under-bump metallizations；UBM)166以用於外部連接至前側重佈結構160。UBM 166具有在重佈結構160的上部介電層162U的主表面上且沿其延伸的凸塊部分，且具有延伸穿過重佈結構160的上部介電層162U從而以實體方式及以電氣方式耦接重佈結構160的上部金屬化層164U的通孔部分。因此，UBM 166電連接至導電特徵126(例如穿孔116)及互連晶粒130(例如TSV 136)。UBM 166可由與金屬化層164相同的材料形成，且可藉由與金屬化層164類似的製程形成。在一些實施例中，UBM 166具有與金屬化層164不同的大小。
導電連接件168形成於UBM 166上。導電連接件168可為球柵陣列(BGA)連接件、焊料球、金屬柱、受控塌陷晶片連接(C4)凸塊、微型凸塊、無電鍍鎳鈀浸金技術(electroless nickel-electroless palladium-immersion gold；ENEPIG)形成的凸塊或類似者。導電連接件168可包含導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似者或其組合。在一些實施例中，導電 連接件168藉由最初經由蒸發、電鍍、印刷、焊料轉移、植球或類似者形成焊料層來形成。一旦焊料層已形成於結構上，則可執行回焊以便將材料塑形成所需凸塊形狀。在另一實施例中，導電連接件168包括藉由濺鍍、印刷、電鍍、化學鍍覆、CVD或類似者形成的金屬柱(諸如銅柱)。金屬柱可並無焊料且具有實質上豎直側壁。在一些實施例中，金屬頂蓋層形成於金屬柱的頂部上。金屬頂蓋層可包含鎳、錫、錫鉛、金、銀、鈀、銦、鎳鈀金、鎳金、類似者、或其組合，且可由鍍覆製程形成。
在圖10中，執行載體基底剝離以自積體電路晶粒50及包封體108拆卸(或「剝離」)載體基底102。在一些實施例中，剝離包含將諸如雷射光或UV光的光投射於釋放層104上，使得釋放層104在光的熱量下分解且可移除載體基底102。
可執行額外的製程以完成積體電路封裝100的形成。舉例而言，封裝區102A可單體化以形成多個積體電路封裝100。單體化製程可包含沿切割道區，例如在封裝區102A之間鋸切。鋸切將封裝區102A彼此單體化，且所得積體電路封裝100來自封裝區102A的各別者。
圖11A及圖11B為根據一些實施例的積體電路封裝100的橫截面視圖。說明圖10的區11的詳細視圖。如更清楚地繪示，黏著層152沿晶種層122的側壁及對應導電特徵126的金屬124的頂部表面及側壁延伸。具體而言，黏著層152沿穿孔116及UBML 114兩者的側壁以及UBML 114的頂部表面延伸。
如先前所描述，可對包封體154執行平坦化製程以暴露導電特徵126。在一些實施例中，在平坦化製程期間未產生污點， 使得導電特徵126、包封體154以及黏著層152的頂部表面實質上共面(在製程變化內)，如圖11A中所說明。在一些實施例中，在平坦化製程期間產生污點，使得導電特徵126的頂部表面在包封體154及黏著層152的頂部表面下方凹陷，如圖11B中所說明。舉例而言，導電特徵126的頂部表面可在包封體154及黏著層152的頂部表面下方凹陷在0.1微米至1微米範圍內的距離D1。可在平坦化製程期間藉由控制包封體154、黏著層152以及導電特徵126的材料的移除速率來引起或避免污點。當污點產生時，重佈結構160的下部介電層162L及重佈結構160的下部金屬化層164L經形成以延伸至導電特徵126上方的凹陷中，使得下部介電層162L及下部金屬化層164L的底部表面放置為比黏著層152及包封體154的頂部表面更接近介電層110。因此，下部介電層162L的部分接觸黏著層152的側壁且沿黏著層152的側壁延伸。
圖12為根據一些實施例的積體電路元件300的橫截面視圖。積體電路元件300藉由將積體電路封裝100接合至封裝基底200而形成。接合製程可為例如覆晶接合(flip-chip bonding)製程。
在積體電路封裝100形成之後，其翻轉且使用導電連接件168附接至封裝基底200。封裝基底200可為中介層、印刷電路板(printed circuit board；PCB)或類似者。封裝基底200包含基底芯202及基底芯202上方的接合襯墊204。基底芯202可由諸如矽、鍺、金剛石或類似者的半導體材料形成。替代地，亦可使用化合物材料，諸如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化矽鍺、磷砷化鎵、磷化鎵銦、此等的組合以及類似者。另外， 基底芯202可為SOI基底。一般而言，SOI基底包含半導體材料層，諸如磊晶矽、鍺、矽鍺、SOI、SGOI或其組合。在一個替代實施例中，基底芯202基於諸如玻璃纖維強化樹脂芯的絕緣芯。一個實例芯材料為玻璃纖維樹脂，諸如FR4。芯材料的替代方案包含雙馬來醯亞胺三嗪(bismaleimide-triazine；BT)樹脂，或可替代地，其他PCB材料或膜。諸如味之素積層膜(Ajinomoto Build-up Film；ABF)的積層膜或其他層壓物可用於基底芯202。
基底芯202可包含主動元件及/或被動元件(未另外繪示)。諸如電晶體、電容器、電阻器、此等的組合以及類似者的廣泛多種元件可用於產生結構性及功能性設計以用於元件堆疊。可使用任何合適的方法來形成元件。
基底芯202亦可包含金屬化層及通孔，其中接合襯墊204以實體方式及/或以電氣方式耦接至金屬化層及通孔。金屬化層可形成於主動元件及被動元件上方，且經設計以連接各種元件以形成功能電路。金屬化層可由介電質(例如低k介電材料)及具有使導電材料層互連的通孔的導電材料(例如銅)的交替層形成，且可經由任何合適的製程(諸如沉積、金屬鑲嵌、雙金屬鑲嵌或類似者)來形成。在一些實施例中，基底芯202實質上不含主動元件及被動元件。
在一些實施例中，回焊導電連接件168以將UBM 166附接至接合襯墊204。導電連接件168將封裝基底200(包含基底芯202中的金屬化層)以電氣方式及/或以實體方式耦接至積體電路封裝100(包含重佈結構160中的金屬化層)。在一些實施例中，阻焊劑形成於基底芯202上。導電連接件168可安置於阻焊劑中 的開口中從而以電氣方式及以機械方式耦接至接合襯墊204。阻焊劑可用於保護封裝基底200的區域不受外部損害。
底部填充劑206可形成於積體電路封裝100與封裝基底200之間，從而環繞導電連接件168以減小應力且保護由導電連接件168的回焊產生的接合部。在一些實施例中，底部填充劑206在附接積體電路封裝100之後藉由毛細流動製程形成或在附接積體電路封裝100之前藉由合適的沉積方法形成。在一些實施例中，導電連接件168具有環氧樹脂焊劑(未另外繪示)，所述環氧樹脂焊劑在導電連接件168利用在積體電路封裝100附接至封裝基底200之後剩餘的環氧樹脂焊劑的環氧樹脂部分中的至少一些來進行回焊之前形成在導電連接件168上。此剩餘的環氧樹脂部分可充當底部填充劑206。
在一些實施例中，被動元件(例如表面安裝元件(surface mount devices；SMD)，未另外繪示)亦可附接至積體電路封裝100(例如附接至UBM 166)或附接至封裝基底200(例如附接至接合襯墊204)。舉例而言，被動元件可接合至積體電路封裝100或封裝基底200的與導電連接件168相同的表面。被動元件可在將積體電路封裝100安裝至封裝基底200之前附接至積體電路封裝100，或可在將積體電路封裝100安裝至封裝基底200之後附接至封裝基底200。
亦可包含其他特徵及製程。舉例而言，可包含測試結構以輔助3D封裝或3DIC元件的校驗測試。測試結構可包含例如形成於重佈線層中或形成在基底上的測試襯墊，所述重佈線層或測試襯墊容許測試3D封裝或3DIC、使用探針及/或探針卡以及類似 者。可對中間結構以及最終結構執行校驗測試。此外，本文中所揭露的結構及方法可結合併入有對良裸晶粒的中間校驗的測試方法而使用，以提高良率且降低成本。
圖13至圖17為根據一些實施例的積體電路封裝400的製造中的中間階段的橫截面視圖。具體而言，積體電路封裝400藉由將一或多個積體電路晶粒50封裝在封裝區102A中而形成。說明一個封裝區102A的處理，但應瞭解可同時處理任何數目的封裝區102A。封裝區102A將在後續製程中經單體化以形成積體電路封裝400。經單體化的積體電路封裝400可為扇出封裝，諸如積體扇出型(integrated fan-out；InFO)封裝。
在圖13中，設置載體基底102，且釋放層104形成於載體基底102上。載體基底102及釋放層104可與針對圖2所描述的彼等者類似，且可藉由類似製程形成。
穿孔116形成於釋放層104上。作為用以形成穿孔116的實例，晶種層122形成於釋放層104上方。晶種層122可與針對圖4所描述的類似，且可藉由類似製程形成。光阻形成於晶種層上且在晶種層上圖案化。光阻可藉由旋轉塗佈或類似者而形成且可曝光以供圖案化。光阻的圖案對應於穿孔116。圖案化形成穿過光阻的開口以暴露晶種層122。金屬124接著形成於光阻的開口中及晶種層122的暴露部分上。金屬124可與針對圖4所描述的類似，且可藉由類似製程形成。移除光阻及晶種層122上未形成金屬124的部分。可藉由可接受的灰化製程或剝離製程，諸如使用氧電漿或類似者來移除光阻。一旦移除光阻，則諸如藉由使用可接受的蝕刻製程，諸如藉由濕式蝕刻或乾式蝕刻來移除晶種層 122的暴露部分。晶種層122及金屬124的剩餘部分形成導電特徵126(對應於穿孔116)。
積體電路晶粒50(例如第一積體電路晶粒50A)置放於釋放層104上。積體電路晶粒50在釋放層104上鄰接導電特徵126。所需類型及數量的積體電路晶粒50以如針對圖2所描述的類似方式置放於封裝區102A中的每一者中。
在圖14中，黏著層152共形地形成於導電特徵126的頂部表面及側壁(例如穿孔116)上。黏著層152亦可形成於晶粒連接件56的頂部表面上(若其等暴露在積體電路晶粒50的前側處)。包封體154隨後圍繞導電特徵126及積體電路晶粒50而形成，使得黏著層152安置於包封體154與導電特徵126之間。黏著層152及包封體154可與針對圖6及圖7D所描述的彼等者類似，且可藉由類似製程形成。具體而言，黏著層152藉由選擇地沉積對例如釋放層104、半導體基底52以及介電層58的材料具化學惰性的黏著劑化合物而形成。
在圖15中，可對包封體154執行移除製程以暴露導電特徵126(例如穿孔116)及積體電路晶粒50(例如晶粒連接件56及介電層58)。移除製程可為平坦化製程，諸如化學機械研磨(CMP)、回蝕、其組合或類似者。在平坦化製程之後，包封體154、黏著層152以及積體電路晶粒50(例如晶粒連接件56及介電層58)的頂部表面為實質上共面(在製程變化內)。如隨後將更詳細地描述，在平坦化製程之後，包封體154及導電特徵126的頂部表面可或可不共面(在製程變化內)。在一些實施例中，例如，若已暴露導電特徵126及晶粒連接件56，則可省略平坦化製程。
在圖16中，重佈結構160形成於包封體154、黏著層152、導電特徵126(例如穿孔116)以及積體電路晶粒50(例如晶粒連接件56及介電層58)的頂部表面上。重佈結構160包含介電層162及介電層162當中的金屬化層164(有時稱作重佈層或重佈線)。重佈結構160(包含介電層162及金屬化層164)可與針對圖9所描述的重佈結構類似，且可藉由類似製程形成。重佈結構160的金屬化層164連接至導電特徵126及積體電路晶粒50。
形成凸塊下金屬化物(UBM)166以用於外部連接至前側重佈結構160。導電連接件168形成於UBM 166上。UBM 166及導電連接件168可與針對圖9所述的彼等者類似，且可藉由類似製程形成。
在圖17中，執行載體基底剝離以自積體電路晶粒50及包封體154拆卸(或「剝離」)載體基底102。可執行額外的處理以完成積體電路封裝400的形成。舉例而言，封裝區102A可單體化以形成多個積體電路封裝400。剝離及單體化製程可與針對圖10所述的彼等者類似。
圖18A及圖18B為根據一些實施例的積體電路封裝400的橫截面視圖。說明來自圖17的區18的詳細視圖。如更清楚地繪示，黏著層152沿晶種層122的側壁及對應導電特徵126的金屬124的頂部表面及側壁延伸。具體而言，黏著層152沿穿孔116的側壁延伸。
如先前所描述，可對包封體154執行平坦化製程以暴露導電特徵126。在一些實施例中，在平坦化製程期間未產生污點，使得導電特徵126、包封體154以及黏著層152的頂部表面實質上 共面(在製程變化內)，如圖18A中所說明。在一些實施例中，在平坦化製程期間產生污點，使得導電特徵126的頂部表面在包封體154及黏著層152的頂部表面下方凹陷，如圖18B中所說明。舉例而言，導電特徵126的頂部表面可在包封體154及黏著層152的頂部表面下方凹陷在0.1微米至1微米範圍內的距離D2。可在平坦化製程期間藉由控制包封體154、黏著層152以及導電特徵126的材料的移除速率來引起或避免污點。當污點產生時，重佈結構160的下部介電層162L及重佈結構160的下部金屬化層164L經形成以延伸至導電特徵126上方的凹陷中，使得下部介電層162L及下部金屬化層164L的底部表面放置為比黏著層152及包封體154的頂部表面更接近釋放層104(存在時，參見圖16)。因此，下部介電層162L的部分接觸黏著層152的側壁且沿黏著層152的側壁延伸。
圖19為根據一些實施例的積體電路元件600的橫截面視圖。積體電路元件600藉由將積體電路封裝400接合至封裝基底200而形成。接合製程可類似於針對圖12所描述的製程。
在一些實施例中，積體電路封裝500接合至積體電路封裝400以形成層疊式封裝(package-on-package；PoP)元件。積體電路封裝500可與積體電路封裝400(例如可包含包封體、嵌設於包封體中的積體電路元件以及積體電路元件及包封體上的重佈結構)類似。積體電路封裝500可藉由導電連接件502接合至積體電路封裝400的導電特徵126。導電連接件502可與針對圖9所描述的導電連接件168類似，且可藉由類似製程形成。
一些實施例涵蓋其他情況中的環繞導電特徵的黏著層 152的使用。應瞭解，黏著層152可用於改良金屬與包含聚合物樹脂的任何周圍材料之間的黏著強度。舉例而言，如由圖20所繪示，黏著層152可圍繞重佈結構160的金屬化層164形成以用於積體電路封裝。具體而言，黏著層152可在上覆介電層162形成之前形成於每一金屬化層164的暴露表面(例如側壁及/或頂部表面)上，以在黏著層152及金屬化層164的材料之間形成共價鍵。當介電層162由包含聚合物樹脂的材料形成時，介電層162的聚合物樹脂鍵結至黏著層152，以在黏著層152及介電層162的材料之間形成共價鍵。
實施例可達成優勢。形成黏著層152改良導電特徵126與包封體154之間的黏著強度。改良導電特徵126與包封體154之間的黏著強度可尤其在諸如可靠性測試的後續處理期間幫助避免來自導電特徵126的包封體154的分層，進而改良積體電路封裝100的製造良率及可靠性。
在一實施例中，一種元件包含：半導體晶粒，包含半導體材料；穿孔，鄰接半導體晶粒，穿孔包含金屬；包封體，環繞穿孔及半導體晶粒，包封體包含聚合物樹脂；以及黏著層，位於包封體與穿孔之間，黏著層包含具有芳香族化合物及胺基的黏著劑化合物，胺基鍵結至包封體的聚合物樹脂，芳香族化合物鍵結至穿孔的金屬，芳香族化合物對半導體晶粒的半導體材料具化學惰性。在元件的一些實施例中，芳香族化合物為唑化合物且聚合物樹脂為環氧樹脂。在一些實施例中，元件更包含：介電層，包含介電材料，芳香族化合物對介電層的介電材料具化學惰性；以及凸塊下金屬層(UBML)，具有在介電層上的線部分且具有延伸 穿過介電層的通孔部分，穿孔安置於UBML的線部分上。在元件的一些實施例中，半導體晶粒為積體電路晶粒。在元件的一些實施例中，半導體晶粒為互連晶粒。
在一實施例中，一種元件包含：第一積體電路晶粒，包含晶粒連接件；第一包封體，環繞第一積體電路晶粒；第一介電層，位於第一包封體及第一積體電路晶粒上；導電特徵，包含具有下部通孔部分、線部分以及上部通孔部分的金屬層，下部通孔部分延伸穿過第一介電層以連接至第一積體電路晶粒的晶粒連接件，線部分沿第一介電層延伸，上部通孔部分安置於線部分上，上部通孔部分自下部通孔部分橫向偏移；第一黏著層，沿導電特徵的線部分及上部通孔部分的側壁延伸，第一黏著層的材料鍵結至導電特徵的材料；以及第二包封體，環繞第一黏著層，第二包封體的材料鍵結至第一黏著層的材料。在一些實施例中，元件更包含：第二積體電路晶粒，第一包封體安置於第二積體電路晶粒周圍；以及互連晶粒，第二包封體安置於互連晶粒周圍，互連晶粒將第一積體電路晶粒連接至第二積體電路晶粒。在一些實施例中，元件更包含：重佈結構，位於第二包封體、第一黏著層以及導電特徵上，重佈結構包含連接至導電特徵的重佈線；以及封裝基底，連接至重佈結構的重佈線。在元件的一些實施例中，重佈結構更包含：第二黏著層，位於重佈線的表面上，第二黏著層的材料鍵結至重佈線的材料；以及第二介電層，環繞第二黏著層，第二介電層的材料鍵結至第二黏著層的材料。在元件的一些實施例中，第二包封體、第一黏著層以及導電特徵的頂部表面實質上共面。在元件的一些實施例中，第二包封體及第一黏著層的頂部 表面實質上共面，且導電特徵的頂部表面自第二包封體及第一黏著層的頂部表面凹陷。
在一實施例中，方法包含：將半導體晶粒鄰接於穿孔置放，穿孔包含金屬，半導體晶粒包含半導體材料；將半導體晶粒及穿孔浸泡在含黏著劑前驅體中，含黏著劑前驅體包含黏著劑化合物，黏著劑化合物鍵結至穿孔的金屬以在穿孔上形成黏著層，黏著劑化合物未鍵結至半導體晶粒的半導體材料；環繞半導體晶粒及黏著層施配包封體，包封體包含聚合物樹脂；以及在包封體的聚合物樹脂與黏著層的黏著劑化合物之間形成共價鍵。在方法的一些實施例中，形成共價鍵包含固化包封體。在方法的一些實施例中，將半導體晶粒及穿孔浸泡在含黏著劑前驅體中包含將半導體晶粒及穿孔浸泡在黏著劑溶液中，所述黏著劑溶液包含含黏著劑前驅體的水溶液，黏著劑溶液具有在5至12範圍內的pH值，黏著劑溶液處於20℃至80℃範圍內的溫度，半導體晶粒及穿孔浸泡在黏著劑溶液中5秒至10分鐘範圍內的持續時間。在方法的一些實施例中，黏著層包含黏著劑化合物的一個單層。在方法的一些實施例中，黏著層包含多層的黏著劑化合物。在方法的一些實施例中，半導體晶粒包含基底穿孔(TSV)，黏著劑化合物鍵結至TSV的材料。在一些實施例中，方法更包含：平坦化包封體及黏著層以移除在TSV及穿孔的頂部表面上的黏著層的部分。在方法的一些實施例中，含黏著劑前驅體為唑矽烷化合物，且黏著劑化合物包含唑化合物及胺基，唑化合物鍵結至穿孔的金屬，胺基鍵結至包封體的聚合物樹脂。在方法的一些實施例中，唑化合物為三唑或噻唑。
前文概述若干實施例的特徵，使得本領域的技術人員可較好地理解本揭露內容的態樣。本領域的技術人員應理解，其可易於使用本揭露內容作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優勢的其他製程及結構的基礎。本領域的技術人員亦應認識到，此類等效構造並不脫離本揭露內容的精神及範疇，且本領域的技術人員可在不脫離本揭露內容的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
Figure 110127072-A0305-02-0002-1
110:介電層
126:導電特徵
152:黏著層
154:包封體
154A:聚合物樹脂
154B:填充劑

Claims (9)

  1. 一種半導體元件，包括：半導體晶粒，包括半導體材料；穿孔，鄰接所述半導體晶粒，所述穿孔包括金屬；包封體，環繞所述穿孔及所述半導體晶粒，所述包封體包括聚合物樹脂；以及黏著層，位於所述包封體與所述穿孔之間，所述黏著層包括具有芳香族化合物及胺基的黏著劑化合物，所述胺基鍵結至所述包封體的所述聚合物樹脂，所述芳香族化合物鍵結至所述穿孔的所述金屬，所述芳香族化合物對所述半導體晶粒的所述半導體材料具化學惰性。
  2. 如請求項1所述的半導體元件，其中所述芳香族化合物為唑類化合物且所述聚合物樹脂為環氧樹脂。
  3. 如請求項1所述的半導體元件，更包括：介電層，所述介電層包括介電材料，所述芳香族化合物對所述介電層的所述介電材料具化學惰性；以及凸塊下金屬層，具有在所述介電層上的線部分且具有延伸穿過所述介電層的通孔部分，所述穿孔安置於所述凸塊下金屬層的所述線部分上。
  4. 一種半導體元件，包括：第一積體電路晶粒，包括晶粒連接件；第一包封體，環繞所述第一積體電路晶粒；第二積體電路晶粒，所述第一包封體安置於所述第二積體電路晶粒周圍； 第一介電層，位於所述第一包封體及所述第一積體電路晶粒上；導電特徵，包括具有下部通孔部分、線部分以及上部通孔部分的金屬層，所述下部通孔部分延伸穿過所述第一介電層以連接至所述第一積體電路晶粒的所述晶粒連接件，所述線部分沿所述第一介電層延伸，所述上部通孔部分安置於所述線部分上，所述上部通孔部分自所述下部通孔部分橫向偏移；第一黏著層，沿所述導電特徵的所述線部分及所述上部通孔部分的側壁延伸，所述第一黏著層的材料鍵結至所述導電特徵的材料；第二包封體，環繞所述第一黏著層，所述第二包封體的材料鍵結至所述第一黏著層的所述材料；以及互連晶粒，所述第二包封體安置於所述互連晶粒周圍，所述互連晶粒將所述第一積體電路晶粒連接至所述第二積體電路晶粒。
  5. 如請求項4所述的半導體元件，更包括：重佈結構，位於所述第二包封體、所述第一黏著層以及所述導電特徵上，所述重佈結構包括連接至所述導電特徵的重佈線；以及封裝基底，連接至所述重佈結構的所述重佈線。
  6. 如請求項5所述的半導體元件，其中所述重佈結構更包括：第二黏著層，位於所述重佈線的表面上，所述第二黏著層的材料鍵結至所述重佈線的材料；以及 第二介電層，環繞所述第二黏著層，所述第二介電層的材料鍵結至所述第二黏著層的所述材料。
  7. 一種半導體元件的製作方法，包括將半導體晶粒鄰接於穿孔置放，所述穿孔包括金屬，所述半導體晶粒包括半導體材料；將所述半導體晶粒及所述穿孔浸泡在含黏著劑前驅體中，所述含黏著劑前驅體包括黏著劑化合物，所述黏著劑化合物鍵結至所述穿孔的所述金屬以在所述穿孔上形成黏著層，所述黏著劑化合物未鍵結至所述半導體晶粒的所述半導體材料；環繞所述半導體晶粒及所述黏著層施配包封體，所述包封體包括聚合物樹脂；以及在所述包封體的所述聚合物樹脂與所述黏著層的所述黏著劑化合物之間形成共價鍵。
  8. 如請求項7所述的方法，其中形成所述共價鍵包括固化所述包封體。
  9. 如請求項7所述的方法，其中將所述半導體晶粒及所述穿孔浸泡在所述含黏著劑前驅體中包括將所述半導體晶粒及所述穿孔浸泡在黏著劑溶液中，所述黏著劑溶液包括所述含黏著劑前驅體的水溶液，所述黏著劑溶液具有在5至12範圍內的pH值，所述黏著劑溶液處於20℃至80℃範圍內的溫度，所述半導體晶粒及所述穿孔浸泡在所述黏著劑溶液中5秒至10分鐘範圍內的持續時間。
TW110127072A 2021-03-18 2021-07-23 半導體元件及其製作方法 TWI779741B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163162650P 2021-03-18 2021-03-18
US63/162,650 2021-03-18
US17/338,872 US11715717B2 (en) 2021-03-18 2021-06-04 Methods of forming integrated circuit packages having adhesion layers over through vias
US17/338,872 2021-06-04

Publications (2)

Publication Number Publication Date
TW202238706A TW202238706A (zh) 2022-10-01
TWI779741B true TWI779741B (zh) 2022-10-01

Family

ID=83284184

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127072A TWI779741B (zh) 2021-03-18 2021-07-23 半導體元件及其製作方法

Country Status (4)

Country Link
US (3) US11715717B2 (zh)
KR (1) KR102642273B1 (zh)
CN (1) CN115116980A (zh)
TW (1) TWI779741B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11823980B2 (en) * 2021-07-29 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20240222142A1 (en) * 2022-12-28 2024-07-04 Applied Materials, Inc. Efficient autocatalytic metallization of polymeric surfaces

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019004264A1 (ja) * 2017-06-30 2019-01-03 株式会社村田製作所 電子部品モジュール及びその製造方法
TW202011554A (zh) * 2018-09-11 2020-03-16 台灣積體電路製造股份有限公司 封裝結構

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4872180B2 (ja) 2001-09-25 2012-02-08 日立化成工業株式会社 半導体搭載用基板および半導体パッケージ
US8133762B2 (en) * 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
MY174025A (en) 2013-07-02 2020-03-04 Shikoku Chem Azole silane compound, surface treatment solution, surface treatment method, and use thereof
US9252065B2 (en) 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US10515901B2 (en) 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. InFO-POP structures with TIVs having cavities
US10784203B2 (en) * 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10971485B2 (en) 2018-10-31 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Solenoid inductors within a multi-chip package
US11217538B2 (en) * 2018-11-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019004264A1 (ja) * 2017-06-30 2019-01-03 株式会社村田製作所 電子部品モジュール及びその製造方法
TW202011554A (zh) * 2018-09-11 2020-03-16 台灣積體電路製造股份有限公司 封裝結構

Also Published As

Publication number Publication date
US20230317664A1 (en) 2023-10-05
KR102642273B1 (ko) 2024-02-28
US20240297140A1 (en) 2024-09-05
TW202238706A (zh) 2022-10-01
KR20220130556A (ko) 2022-09-27
US11715717B2 (en) 2023-08-01
US20220302066A1 (en) 2022-09-22
CN115116980A (zh) 2022-09-27
US12009331B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
TWI683410B (zh) 半導體封裝及其形成方法
US11728249B2 (en) Semiconductor package and method
US8115292B2 (en) Interposer for semiconductor package
TWI697085B (zh) 半導體元件及其形成方法
TWI749088B (zh) 半導體裝置的製造方法
US11121089B2 (en) Integrated circuit package and method
TW202105629A (zh) 封裝元件及封裝方法
US20220122926A1 (en) Package structure and method of fabricating the same
US12009331B2 (en) Integrated circuit packages having adhesion layers for through vias
US12074148B2 (en) Heat dissipation in semiconductor packages and methods of forming same
TWI778691B (zh) 積體電路封裝及其製造方法
TW202119509A (zh) 積體電路封裝體及其製造方法
US20230215831A1 (en) Semiconductor Device and Methods of Manufacture
TWI803310B (zh) 積體電路元件和其形成方法
TW202310306A (zh) 半導體封裝及其製造方法
US20240178086A1 (en) Package, package structure and method of manufacturing package structure
CN111261531B (zh) 半导体器件和形成集成电路封装件的方法
US20230335471A1 (en) Semiconductor packages
US20230387101A1 (en) Integrated Circuit Packages and Methods of Forming the Same
TW202429581A (zh) 積體電路封裝及其形成方法
TW202329377A (zh) 半導體封裝及其製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent