JP4123693B2 - 積層回路モジュールの製造方法 - Google Patents
積層回路モジュールの製造方法 Download PDFInfo
- Publication number
- JP4123693B2 JP4123693B2 JP2000211469A JP2000211469A JP4123693B2 JP 4123693 B2 JP4123693 B2 JP 4123693B2 JP 2000211469 A JP2000211469 A JP 2000211469A JP 2000211469 A JP2000211469 A JP 2000211469A JP 4123693 B2 JP4123693 B2 JP 4123693B2
- Authority
- JP
- Japan
- Prior art keywords
- monitoring
- forming
- circuit module
- manufacturing
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、下地となる配線基板もしくは他のモジュールの上に半導体素子をフリップチップ実装して樹脂層で埋め込んだものを研削して所定厚さに形成する構成の積層回路モジュールの製造方法に関する。
【０００２】
【発明が解決しようとする課題】
近年、電子機器の小形化や高機能化が進み、その回路部品の実装方法においても高密度化が要求されつつある。特にＩＣチップの実装分野においては、パッケージを無くして半導体チップを実装基板に直接実装するフリップチップ実装が行われるようになり、小形化および高密度化が図られてきている。
【０００３】
この場合、ベアチップを用いたフリップチップ実装と高密度積層基板を用いることで回路の実装サイズは、搭載部品自体の占有面積（フットプリント面積）によって制限されることになる。このため、これ以上の小形化を図ろうとすると、回路構成部品（ベアチップ）を縦方向に積層した積層実装を用いることが必要となってくる。
【０００４】
そこで、発明者らは、先の出願にてベアチップを積層して実装することで基板面積の小形化を図ると共に積層方向の厚さ寸法の低減についても考慮した発明を提案している。この場合、樹脂層の厚さ寸法については、樹脂を熱硬化させた後に、研削処理を行うことでベアチップの裏面側と共に研削を行って薄くすることが行われる。これにより、最小限の厚さ寸法でベアチップを多段に積層させる構造を得ることができる。
【０００５】
ところが、上記した方法を採用する場合に、研削工程においては、研削装置の切り込み量によって研削量の制御を行うようにしている。一方、研削前の樹脂表面を見ただけでは樹脂内部にあるベアチップの表面までの高さ寸法がわからないため、研削によるベアチップの厚さの制御の精度の向上が望まれていた。したがって、積層回路モジュールの積層方向の厚さを薄型化しようとする場合には、研削量が多くなり過ぎることがあり、品質保持の点から考慮すると薄型化のための制限があり、研削量の精度向上が技術的課題として残されていた。
【０００６】
また、ベアチップおよび層間接続電極などを樹脂層に埋め込むように形成することから、樹脂層形成後にさらにこの上に他の配線電極を含んだ樹脂層や積層回路モジュールの形成に際しては、樹脂の色や表面加工の状態によって、直接電極位置やベアチップ位置を確認することが難しくなる場合があり、位置合わせのための情報量が少なくなり、形成する配線電極の位置合わせが困難となる場合がある。
【０００７】
本発明は、上記事情に鑑みてなされたもので、その目的は、下地の上に実装したベアチップを樹脂層で埋め込む構成において、その樹脂層をベアチップと共に研削して薄型化を図る場合に、研削の精度を向上させることができ、しかも、樹脂層で覆われた状態の面に配線電極を形成する際にその位置合わせも容易に行えるようにした積層回路モジュールの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明によれば、下地上に積層回路モジュールを形成する場合において、下地に対して層間接続電極を形成すると共に所定高さ寸法のモニタ用柱を形成し、続いて、下地に半導体素子をフリップチップ実装し、半導体素子と共に少なくとも層間接続電極およびモニタ用柱を覆うように樹脂層を形成し、この後、樹脂層を半導体素子と共にモニタ用柱が露出するまで研削するので、モニタ用柱が露出するのを目安として研削することができ、これによって半導体素子の厚さ寸法を所定の厚さつまりモニタ用柱の高さ寸法となるまで正確に研削することができる。
そして、モニタ用柱の形成工程では、モニタ用柱を複数個形成することで、下地の広い範囲に渡って均一な研削量での研削処理を行うことができ、特に、下地の外周部近傍に分布させて配置することにより、下地の全面に渡って均一な研削量で研削することができるようになる。また、半導体素子の配置状態を邪魔することなく研削制御を精度良く行うことができるようになる。
さらに、モニタ用柱の形成工程で異なる高さ寸法のものを複数形成するので、研削工程においては、研削が進行してモニタ用柱が露出するようになったときに、高さに応じたモニタ用柱の露出に応じて研削量をモニタすることができ、これによって精度良く研削量の制御を行うことができる。
【０００９】
請求項２の発明によれば、請求項１の発明において、研削工程で、異なる高さ寸法のモニタ用柱のうちの高い方のモニタ用柱が露出した時点で研削速度を低くして継続し、これより低い高さに形成されたモニタ用柱が露出した時点で研削を停止するので、露出したモニタ用柱を見ることで研削量を精度良く制御することができると共に、高い方のモニタ用柱が露出するまでは、研削速度を高めた状態で研削工程を実施できるので、研削処理を迅速に行えるようになる。
【００１２】
請求項３の発明によれば、請求項１または２の発明において、モニタ用柱の形成工程では、モニタ用柱を下地の外周部近傍に形成するので、モニタ用柱の露出状態から下地の外周部近傍の位置で半導体素子の配置状態を邪魔することなく、確実に研削量を制御することができるようになる。
【００１３】
請求項４の発明によれば、請求項１ないし３の発明において、研削工程の終了後に、樹脂層の上面に配線用電極を形成する工程を設け、モニタ用柱の形成工程では、モニタ用柱を下地のアライメント位置に配置するように形成し、配線用電極の形成工程では、樹脂層から露出している前記モニタ用柱をアライメントマークとして位置合わせを行うようにしたので、樹脂によって埋め込み形成された状態のもののアライメント位置を確認しづらいときでも、研削時に自動的に露出するアライメントマークを利用することで正確且つ迅速にアライメント作業を行え、これによって、配線用電極を配置位置の精度を高めた状態で形成することができるようになる。
【００１４】
請求項５の発明によれば、請求項４の発明において、配線用電極の形成工程の終了後に、別の配線用電極を樹脂層と共に積層形成する工程を設け、配線用電極および樹脂層を積層形成する工程では、アライメント兼用のモニタ用柱を形成した状態で樹脂層を形成するので配線用電極を埋め込み形成した樹脂層についても同様にアライメントをモニタ用柱を利用して精度良く行うことができる。
【００１５】
請求項６の発明によれば、請求項１ないし５の発明において、モニタ用柱の形成工程で、スタッドバンプを１つまたは複数個積層形成することによりモニタ用柱を形成するので、モニタ用柱を簡単に形成することができるようになる。
【００１６】
請求項７の発明によれば、請求項１ないし５の発明において、モニタ用柱の形成工程では、金属微粒子を堆積させて柱状にすることによりモニタ用柱を形成するので、例えば、ＪＰＳ法などを用いることで簡単且つ精度良くモニタ用柱を形成することができるようになる。
【００１７】
請求項８の発明によれば、請求項１ないし５の発明において、モニタ用柱の形成工程では、別途に製作されたモニタ用柱部材を下地に配置接合するので、簡単且つ精度良くモニタ用柱を形成することができるようになる。
【００１８】
請求項９の発明によれば、請求項８の発明において、モニタ用柱部材として、樹脂チップ、シリコンチップもしくは金属チップのいずれかを下地上に配置接合するので、簡単且つ精度良くモニタ用柱を形成することができる。
請求項１０の発明によれば、請求項１ないし９の発明において、モニタ用柱の形成工程では、モニタ用柱を横断面が円形、楕円形、一文字、十字もしくは星形のいずれかの形状となるように形成するので、認識し易い形状としてアライメント作業に利用することができ、また、アライメント精度の向上も図ることができ、総じてアライメント機能を高めることができる。
【００１９】
請求項１１の発明によれば、請求項１ないし１０の発明において、モニタ用柱の形成工程では、モニタ用柱を中心が高く外周部で低くなる形状に形成するので、研削工程においては、研削を進めてモニタ用柱が露出したときに、その露出の程度をモニタ用柱の広がり度合いから研削の程度を認識することができ、モニタとしての機能を高めることができる。
請求項１２の発明では、モニタ用柱の形成工程では、モニタ用柱を中心が低く外周部で高くなる形状に形成するので、同様の作用効果を得ることができる。
【００２１】
請求項１３の発明によれば、請求項１１または１２の発明において、モニタ用柱の形成工程では、モニタ用柱をバンプを１つまたは複数個積層形成することにより高さが異なる柱を組み合わせた形状に形成するので、簡単にモニタ用柱を形成しながら、研削量のモニタ機能の精度を高めることができる。
【００２２】
請求項１４の発明によれば、請求項１１または１２の発明において、モニタ用柱の形成工程で、モニタ用柱を金属微粒子を高さが異なる柱状となるように堆積して形成するので、同様にして簡単且つ精度良くにモニタ用柱を形成することができ、しかも研削量のモニタ機能を高めたものとすることができる。
【００２３】
請求項１７の発明によれば、下地に対して実装領域から外れた領域にソルダレジストを所定膜厚で形成すると共に層間接続電極を形成し、樹脂層を形成した後における研削工程では、樹脂層を半導体素子と共にソルダレジストが露出するまで研削するので、ソルダレジストの膜厚となるまで正確に研削することができるようになる。
【００２４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態として、上下に配線基板を用いてその間に半導体素子を実装する構成の積層回路のうちの１階層分の積層回路モジュールを構成した場合について図１および図２を参照しながら説明する。
図１は積層回路モジュール１の全体構成の模式的断面を示すもので、配線基板（下地）として多層配線基板２を用いている。この多層配線基板２は、例えば、厚さ寸法が０．６〜０．８ｍｍ程度で、内部には複数層の導体層が所定の配線パターンに形成されており、表裏に露出している配線パターン２ａ，２ｂに接続されている。
【００２５】
この多層配線基板２には、ＩＣやＬＳＩなどの集積回路が作りこまれた半導体素子としてのベアチップ３がフリップチップ実装されている（図中では１個であるが、複数個設けられる）。ベアチップ３の固定は、多層配線基板２側に形成した高さが２０〜１００μｍのバンプ電極４を介して電気的に接続されると共に、異方性導電ペースト５を用いて固定している。このベアチップ３は、フリップチップ実装時には、例えば４００〜４５０μｍ程度の厚さ寸法のものであり、同図（ｅ）に示す状態では、後述する研削工程を経ることで例えば１００μｍ以下程度の厚さに形成されている。
【００２６】
ベアチップ３の側面周囲を包囲するように多層配線基板２の全面に樹脂層６が形成されている。これにより、ベアチップ３は、研削により露出した裏面を残して他の部分が樹脂層６に埋め込まれた状態に形成されている。この樹脂層６の厚さ寸法は、例えば、１００μｍ程度に設定されている。また、樹脂層６には、ベアチップ３に近接する位置に柱状に形成された層間接続電極７が複数個埋め込み形成されていると共に、多層配線基板２の周辺部に対応して複数個のモニタ用柱８が埋込形成されている。
【００２７】
層間接続電極７およびモニタ用柱８は、後述するＪＰＳ（Jet Printing System ；金属超微粒子を用いてパターンを直猫する方法）法などを用いて形成されるもので、金（Ａｕ）などを円錐状に形成したものである。層間接続電極７は、後述する研削工程を経ることでその上面が樹脂層６の表面に露出するように設けられ、図示のように円錐台状となっている。また、モニタ用柱８は、層間接続電極７よりも低い高さ寸法に形成されていて、その上端部が樹脂層６からわずかに露出するように設けられている。
【００２８】
次に、上記構成の積層回路モジュール１の製造工程について図２も参照して説明する。なお、この第１の実施形態においては、全体の工程のうちの第１階層の樹脂層６を形成するところまでを中心に説明する。
実際の積層回路モジュール１の製造においては、例えば複数個を一度に製造することができるように、多層配線基板２が複数個分（例えば６個分）の積層回路モジュール１を一体にした大きさに形成されており、出来上がったものをダイシングなどの方法で切り離して最終的に積層回路モジュール１として得る。
【００２９】
以下の説明では、１個分の積層回路モジュール１を形成する製造工程を次の６つの工程と他の工程とに分けて述べる。各工程は、（ａ）下地準備工程、（ｂ）層間接続電極形成工程、（ｃ）チップ実装工程、（ｄ）モニタ用柱形成工程、（ｅ）樹脂層形成工程および（ｆ）研削工程の６工程と（ｆ）他の工程である。
【００３０】
（ａ）下地準備工程
まず、積層回路モジュール１を形成するための下地として用いる多層配線基板２を準備する。多層配線基板２は、片面をベアチップ１３をフリップチップ実装するのに対応した配線パターンにレイアウトし、その裏面（下面側）には、入出力電極パッドやディスクリート部品実装用パッドなどを配した配線パターンにレイアウトし、内部の配線用導体パターン層を介して接続する。
【００３１】
（ｂ）層間接続電極形成工程
次に、多層配線基板２上に層間接続電極７およびバンプ電極４を形成する（図１（ａ）参照）。これらの電極７および４は、前述のようにＪＰＳ法で、多層配線基板２の上面にＡｕ（金）を電極材料として形成する。
ここで、形成する層間接続電極７の高さ寸法は、例えば１００μｍから２００μｍの範囲程度に設定しており、バンプ電極４の高さ寸法は、例えば２０μｍから１００μｍの範囲程度に設定している。また、形成する層間接続電極７およびバンプ電極４はいずれも円錐状もしくは円錐台状となるように堆積させる条件を調整して形成している。
【００３２】
次に、ＪＰＳ法について、図２を参照して簡単に説明する。図はＪＰＳ法による金属超微粒子の直接描画をする装置の概略的構成を示している。装置の構成は成膜室１１と超微粒子生成室１２とに分けられており、それらの間に金属超微粒子を搬送する搬送管１３が連結されている。
【００３３】
成膜室１１および超微粒子生成室１２には排気用の配管１４が接続されており、内部を減圧するためのロータリーポンプ（ＲＰ）１５およびメカニカル・ブースター・ポンプ（ＭＢＰ）１６が接続されている。この場合、成膜室１１は、例えば内部を１３．３Ｐａ（０．１ｔｏｒｒ）程度まで減圧して電極形成を行うようになっている。また、超微粒子生成室１２は、例えば内部を２気圧程度まで加圧した状態に保持して金属超微粒子を生成する。このため、超微粒子生成室１２は、Ｈｅなどの不活性ガスを充填して加圧するようにガス供給用の配管１７が接続されている（Ｈｅガス流量は、例えば１分あたり４０リットルである）。
【００３４】
さて、成膜室１１には、電極形成の試料を載置するためのＸＹステージ１８が配設されており、電極形成時に面内をＸＹ方向に移動可能であり、また軸方向（Ｚ方向）にも移動可能に構成され、内部にはヒータを備えていて所定の基板温度に設定することができる。このＸＹステージ１８には、搬送管１３の先端のノズル１３ａが例えば４００μｍ程度の距離で対向するように配置されている。ノズル１３ａの径は例えば１００μｍ程度である。
【００３５】
超微粒子生成室１２においては、電極材料であるＡｕを溶融するためのルツボ１９が加熱装置１９ａにより１５００〜１６００℃の範囲（例えば、１５５０℃）で加熱可能に設けられている。ここで加熱されて蒸発したＡｕは搬送管１１を通じて減圧された成膜室１１側に流入して、減圧されることで超微粒子となってノズル１３ａから圧力差により噴出し、ＸＹステージ１８に載置された試料の表面に付着して堆積する。
【００３６】
なお、ノズル１３ａは、図示しないヒータにより例えば３００℃程度に加熱されている。この装置においては、上記構成および条件を採用することにより、例えば、描画速度３〜１０ｍｍ／秒で堆積速度は１０μｍ／秒程度となる。また、ＸＹステージ１８の位置決め精度は±２μｍ程度である。上述のＪＰＳ法による層間接続電極７およびバンプ電極４の形成は、すべてドライプロセスとして実施できるので、前処理や後処理などの工程を全体として簡単なものにすることができる。
【００３７】
（ｃ）チップ実装工程
次に、図１（ｂ）に示すように、ベアチップ３を多層配線基板２に実装する。ここで、バンプ電極４はＡｕ（金）であるからはんだリフロー処理はできなので、フリップチップ実装するには、例えば異方性導電ペースト５を用いて行う。多層配線基板２のベアチップ３を実装する部分に異方性導伝ペースト５を塗布して載置する。この状態で１個のバンプ電極４あたり数百〜千数百ｍＮ（ミリニュートン）の力を加えながら加熱して、異方性導電ペースト５を熱硬化させる。硬化温度は、例えば１２０℃〜１４０℃としている。
【００３８】
なお、ベアチップ３の厚さ寸法ｄは、例えば４００μｍ程度のものを用いている。一般に、ベアチップは、１５ｃｍ径のウエハなどのものでは３００μｍ〜６００μｍ程度の厚さであり、チップ状態で供給される場合に、薄くとも３００μｍ程度であるのが一般的である。しかし、ウエハ状態での厚さが比較的厚いものでも、チップに切断する前に研削して薄くする場合もある。
【００３９】
次に、上記のようにして実装したベアチップ３の高さ寸法ｈつまり、多層配線基板２の表面からバンプ電極４を含めたベアチップ３の上面までの高さ寸法ｈを測定する。これは、後述の研削工程において研削量を精度良く行うためのもので、バンプ電極４の高さ寸法の変動に合わせてモニタ用柱８の高さ寸法Ｈを設定するためである。
【００４０】
（ｄ）モニタ用柱形成工程
次に、同図（ｃ）に示すように、モニタ用柱８を多層配線基板２の外周部近傍に前述のＪＰＳ法を用いて複数個形成する。このとき、モニタ用柱８の高さ寸法Ｈは、上述の工程で測定したベアチップ８の高さ寸法ｈに応じて設定される。具体的には、ベアチップ８の研削後の厚さ寸法を５０μｍ程度にするためのものであり、バンプ電極４の高さ寸法（＝ｈ−ｄ）を加算してモニタ用柱８の高さ寸法Ｈを例えば１００μｍに設定する。モニタ用柱８は、層間接続電極７と同様に金（Ａｕ）を円錐状に堆積させて形成する。
【００４１】
（ｅ）樹脂層形成工程
次に、同図（ｄ）に示すように、フリップチップ実装したベアチップ３と層間接続電極７およびモニタ用柱８とを覆うように全面に熱硬化性樹脂９を塗布する。熱硬化性樹脂９としては、例えばエポキシ系接着剤などに使用される樹脂を用いることができるし、あるいはポリイミドなどを使用することもできる。この熱硬化性樹脂９は、指定熱硬化温度が１００℃で指定熱硬化時間は３０秒程度のものを用いている。そして、塗布後に例えば１４０℃程度の熱硬化温度で加熱して熱硬化させる。
【００４２】
（ｆ）研削工程
次に、同図（ｅ）に示すように熱硬化させた熱硬化性樹脂９を研削する研削工程を実施する。この研削工程においては、ベアチップ３と層間接続電極７，モニタ用柱８を埋め込んだ樹脂層６を上面側から研削する。ここでは、研削機械を用いて樹脂層６を表面から研削してゆき、ベアチップ３と層間接続電極７が露出した後、熱硬化性樹脂９の厚さ寸法が１００μｍ程度つまりベアチップ３の厚みが５０μｍ程度になるまで研削する。研削が進んで層間接続電極７が露出した後、予定する高さＨに近付くとモニタ用柱８が露出し始める。
【００４３】
研削機械は、例えばローラーに研磨布を巻回したものを回転させた状態で研削対象となる試料に押し当てながら移動させることで、試料の表面を所定の切り込み量単位で研削するようにした周知の構成のものである。そして、研削量は、目視あるいは研削機械に付属のカメラにてモニタすることで研削面の状態を見て調整することができる。
【００４４】
この研削工程では、モニタ用柱８が露出したことを目視あるいはカメラにて確認した時点で研削終了である。この時点で研削を停止することで、樹脂層６を形成することができる。そして、この樹脂層６の厚さ寸法Ｈｏは、ほぼモニタ用柱８の高さ寸法Ｈとすることができ、測定により設定した高さ寸法１００μｍに研削することができる。なお、研削精度は、研削装置の１回の切り込み量が１μｍである場合には、研削後のベアチップ３の厚さ寸法の誤差は予定している厚さ寸法５０μｍに対して−１μｍ以下となり、高い精度で研削量を制御することができる。
【００４５】
（ｇ）他の工程
上記したように樹脂層６を研削して形成された積層回路モジュール１１は、この後、他の工程として、配線用電極形成工程および配線用樹脂層形成工程などを実施することにより、第２階層の樹脂層を形成する下地として形成することができる。研削後の樹脂層６の表面には、ベアチップ３の背面と層間接続電極７およびモニタ用柱８が露出した状態となっている。
【００４６】
次に、後工程として、樹脂層６の表面に配線用電極を形成する。ここでは、研削した樹脂層６の層間接続電極７の露出部分に配線電極を前述したＪＰＳ法により形成する。配線電極は、次の段の積層回路モジュールあるいは多層配線基板と接続するためのものである。配線電極の高さ寸法は、例えば４０〜６０μｍの範囲で、柱状部分のアスペクト比が１以下となるように設定することが望ましい。これは、後工程で配線電極部分を加圧する際に、倒れたり座屈するのを防止するためである。
【００４７】
続いて、配線電極を埋め込んで第２層の樹脂層を形成する。研削した樹脂層６の表面上の配線電極を覆うようにエポキシ系熱硬化性樹脂を塗布し、この上に形成する積層回路モジュールあるいは多層配線基板で挟むようにして配線電極を押しつぶし、電気的に接続する。配線電極に加える力は、配線電極の１個の柱状電極あたり１Ｎ（ニュートン）程度としている。この後、前述同様にして熱硬化処理を行い、第２層の樹脂層を形成する。
【００４８】
以上の工程を経ることにより、多層配線基板２に、ベアチップ３が個別に埋め込まれた第１層の樹脂層６と配線電極が埋め込まれた第２層の樹脂層が積層形成される。この後、ダイシング工程などを経て１個ずつのモジュール１に分割し、最後に多層配線基板２上に他の半導体素子やディスクリート部品等の面実装部品を実装配置して積層回路モジュール１が完成する。
【００４９】
このような本実施形態によれば、多層配線基板２にベアチップ３をフリップチップ実装した後に、そのベアチップ３の実装された高さ寸法を測定して研削後の予定しているチップ厚さ寸法に対応させたモニタ用柱８を形成し、熱硬化性樹脂９を塗布して熱硬化させた後に、モニタ用柱８が露出するまで研削するので、ベアチップ３の研削量を正確に制御することができ、研削精度の向上を図ることができるようになる。
【００５０】
また、モニタ用柱８をＪＰＳ法を利用して形成するので、層間接続電極７と同様のプロセスを経ることで特殊な装置を必要とすることなく、簡単且つ正確にモニタ用柱８を形成することができる。
【００５１】
（第２の実施形態）
図３は本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、モニタ用柱を異なる高さ寸法で複数設ける構成とした積層回路モジュール２１を形成したところである。そして、異なる高さ寸法のモニタ用柱を設けることで、後述するようにして研削工程の作業時間の短縮と研削量の精度の向上を共に図り得るようにしたものである。
【００５２】
すなわち、この構成においては、図３（ｃ）に示すように、モニタ用柱８に加えて、その近接する位置にモニタ用柱８の高さ寸法Ｈ１（＝１００μｍ）よりも２０μｍ程度低い高さ寸法Ｈ２（＝８０μｍ）の第２のモニタ用柱２２を設ける構成としている。そして、同図に示すように、研削工程後の樹脂層６の厚さ寸法Ｈｏは、第２のモニタ用柱２２の高さ寸法Ｈ２とほぼ同じ値となるように研削されている。
【００５３】
次に、製造工程について簡単に説明する。第１の実施形態と同様にしてチップ実装工程を経てベアチップ３を多層配線基板２に実装し、ベアチップ３の高さ寸法ｈを測定する。測定された高さ寸法ｈに対して、研削終了後のベアチップ３の厚さ寸法（例えば５０μｍ）を得るための高さ寸法としてモニタ用柱８および２２の高さ寸法を設定する。
【００５４】
この場合には、例えば、バンプ電極４の厚さ分が３０μｍ程度であるとすると、研削終了後の樹脂層６の厚さ寸法Ｈｏは８０μｍにすると良い。そこで、第２のモニタ用柱２２の高さ寸法Ｈ２を８０μｍに設定し、モニタ用柱８の高さ寸法Ｈ１を１００μｍ程度に設定する。そして、モニタ用柱形成工程では、図３（ａ）に示すように、前述同様にしてＪＰＳ法によってこれらのモニタ用柱８，２２を形成する。
【００５５】
続いて、前述同様にして樹脂層形成工程を実施して熱硬化性樹脂９を塗布すると共に熱硬化させる（同図（ｂ）参照）。この後、研削工程においては、前述同様にして研削機械を用いて研削を実施するが、このとき、モニタ用柱８が露出するまでの間は、研削速度を比較的速めに設定した状態で行い、モニタ用柱８が露出した時点からは、研削速度を遅くしてその精度を高める。この後、モニタ用柱２２が露出した時点で研削作業を停止する（同図（ｃ）参照）。これにより、樹脂層６の厚さ寸法Ｈｏを迅速且つ精度良くモニタ用柱２２の高さ寸法Ｈ２とほぼ同じ寸法に形成することができる。
【００５６】
（第３の実施形態）
図４は本発明の第３の実施形態を示すもので、第１の実施形態と異なるところは、モニタ用柱８を設ける代わりにソルダレジストを設けることで積層回路モジュール２３を形成するようにしたところである。すなわち、図４（ｅ）に示すように、多層配線基板２の最外周部分には樹脂層６の厚さ寸法Ｈｏと同じ高さ寸法のソルダレジストパターン２４が形成されているものである。
【００５７】
次に、その製造工程について簡単に説明する。この場合には、ソルダレジストを塗布する前の段階の同図（ａ）に示す多層配線基板２に対して、最初にソルダレジストを塗布して周知の方法によってパターニングすることにより、最外周部分に所定の形状でソルダレジストパターン２４を形成する。ソルダレジストパターン２４の厚さ寸法は、例えば１００μｍ程度である。その設定寸法については、前述したものと略同じ理由により設定されるが、ここでは、実測値ｈによることができないので、あらかじめ予想される高さ寸法ｈに対応して設定されるものである。なお、このソルダレジストパターン２４は、多層配線基板２の実装に対して邪魔とならない領域に形成されている。
【００５８】
次に、前述同様にして層間接続電極形成工程、チップ実装工程、樹脂層形成工程を順次実施し、研削工程では、研削の停止条件として、ソルダレジストパターン２４が露出した時点とする。これにより、前述同様にして所定の厚さ寸法まで精度良く研削を行うことができるようになる。また、モニタ用柱８を形成する工程を必要としないので、簡単且つ安価に実施することができるようになる。
【００５９】
（第４の実施形態）
図５ないし７は本発明の第４の実施形態を示すもので、第１の実施形態と異なるところは、積層回路モジュール２５をモニタ用柱としてアライメント兼用のものを設けて積層するようにしたところである。図６（ｄ）は後述する製造工程を経て製作された積層回路モジュール２５を示している。この構成では、前述したモニタ用柱８に代えて、アライメントマークを兼用したモニタ用柱２６を設けている。モニタ用柱２６は、図７に示すように、例えば横断面が十字形をなすように多層配線基板２上に形成されるものである。
【００６０】
ベアチップ３を埋め込んだ樹脂層６は１層目の樹脂層として形成されており、この樹脂層６の上には配線電極用の樹脂層２７が形成されている。この配線電極用の樹脂層２７には層間接続電極７に電気的に接続される配線電極２８およびモニタ用柱２６の上に位置される第２のモニタ用柱２９が埋込形成されている。
【００６１】
この配線電極用の樹脂層２７の上面には、次段のベアチップ実装のための電極パターン３０が形成されている。この電極パターン３０は、配線パターン部３０ａ、バンプ電極部３０ｂおよび層間接続電極部３０ｃが必要に応じて一体に形成されている。このような構成の積層回路モジュール２５は、前述同様の製造プロセスを経ることにより、さらにこの上にベアチップを実装した樹脂層を形成することができるものである。
【００６２】
また、この構成では、モニタ用柱２６をアライメントマークとして利用できる形状に形成しているので、後述するように、樹脂層６を研削して所定厚さ寸法に形成した後に、上部に配線用電極２８を形成したり、さらにその上にベアチップを実装した樹脂層を形成する際にその位置合わせを正確に行うことができるものである。
【００６３】
次に、上記構成の製造方法について説明する。第１の実施形態と同様にしてチップ実装工程を経てベアチップ３を多層配線基板２に実装し、ベアチップ３の高さ寸法ｈを測定する。測定された高さ寸法ｈに対して、研削終了後のベアチップ３の厚さ寸法を得るための高さ寸法としてアライメントマークを兼ねたモニタ用柱２６の高さ寸法Ｈを設定する。
【００６４】
モニタ用柱形成工程では、図５（ａ）に示すように、前述同様にしてＪＰＳ法によって断面が十字形をなすモニタ用柱２６（図７も参照）を形成する。続いて、前述同様にして樹脂層形成工程を実施して熱硬化性樹脂を塗布すると共に熱硬化処理を行い、この後、研削工程では、熱硬化性樹脂を研削してモニタ用柱２６が露出する時点で停止する（同図（ｂ）参照）。これにより樹脂層６を所定厚さ寸法Ｈｏに正確に形成することができる。
【００６５】
次に、樹脂層６の上に配線電極２８をＪＰＳ法を用いて形成する。配線電極２８は、樹脂層６内に埋め込まれている層間接続電極７と電気的に接続する配線パターン部分と上層に形成する電極パターン３０との層間接続電極部分とからなるもので、所定のパターンで一体に形成される（同図（ｃ）参照）。
【００６６】
この後、第２のモニタ用柱２９を同じくＪＰＳ法などにより十字形に形成する（同図（ｄ）参照）。このとき、モニタ用柱２９の高さ寸法Ｈ３は、次の工程で配線電極２８を押しつぶしたときに、樹脂層２７から配線電極２８が露出する程度の寸法となるように設定されている。
【００６７】
次に、熱硬化性樹脂３１を配線電極２８およびモニタ用柱２９を覆うように全面に塗布し、樹脂平坦化用ガラス板３２を重ねて加圧する。このとき印加する圧力は、例えば配線電極２８の層間接続電極部１個あたり１Ｎ程度とする。そして、加圧した状態で全体を加熱して熱硬化性樹脂３１を熱硬化させ、この後常温に冷却してからガラス板３２を取り外す。これにより、配線電極２８は適切な高さ寸法となるまで押しつぶされ、モニタ用柱２９がちょうど露出する程度に樹脂層２７が形成される。
【００６８】
この後、さらにＪＰＳ法などによって電極パターン３０を形成するが、このパターニングに際しては、アライメントマークとしてのモニタ用柱２９を位置合わせの基準として用いることで位置ずれのない正確なパターニングを行うことができるようになる。
【００６９】
このような第４の実施形態によれば、モニタ用柱２６および２９を十字形などに形成してアライメントマークを兼ねたものとして形成することで、別途に特別にアライメントマークを設けることなく、上層に積層形成する電極パターン３０などを位置ずれをなくして精度良く形成することができるようになる。
【００７０】
なお、アライメントマークとしてのモニタ用柱２９は、十字形のものを例として示したが、他に、円形、楕円形、星形あるいは一文字形などの形状としても良いし、あるいはアライメントに適した適宜の形状に形成することができる。
【００７１】
（第５の実施形態）
図８は本発明の第５の実施形態を示すもので、第４の実施形態と異なるところは、アライメントマークとしてのモニタ用柱２６、２９に代えて、全体が錐状をなすように形成したモニタ用柱３３を設ける構成としたところである。このようなモニタ用柱３３を用いることで、モニタ機能をさらに高めることができる。
【００７２】
すなわち、モニタ用柱３３は、十文字をなす断面形状の大きさが高さに応じて変化するので、研削工程において樹脂層の表面に露出しているモニタ用柱３３の大きさによって研削された高さ寸法を認識することができ、これによって、アライメント機能を保持したままで、研削量を調整しながら正確な厚さ寸法に研削することができるようになる。
【００７３】
（第６の実施形態）
図９は本発明の第６の実施形態を示すもので、第５の実施形態と異なるところは、アライメントマークとしてのモニタ用柱３３に代えて、逆のパターンに形成したモニタ用柱３４を設ける構成としたところである。すなわち、このモニタ用柱３４は、４つに分割した錐状をなすパターンで十文字の長さ寸法に相当する部分が低い位置で狭くなるようにしたものである。これにより、第５の実施形態と同様の作用効果を得ることができる。
【００７４】
（第７の実施形態）
図１０は本発明の第７の実施形態を示すもので、第１の実施形態と異なるところは、モニタ用柱の形成方法である。すなわち、この実施形態においては、図示のようにモニタ用柱３５を、ボールボンダを用いたスタッドバンプ３５ａを例えば３個積層して形成したものである。これにより、第１の実施形態と同様の作用効果を得ることができると共に、既存の設備を用いて簡単且つ安価に形成することができるようになる。
【００７５】
なお、上記実施形態ではモニタ用柱３５のみに適用した場合を説明したが、層間接続電極７やバンプ電極４に対してもスタッドバンプを用いて形成することができる。
【００７６】
（第８の実施形態）
図１１は本発明の第８の実施形態を示すもので、第５の実施形態と異なるところは、アライメントマークを兼ねたモニタ用柱をスタッドバンプを用いて形成したところである。すなわち、モニタ用柱３６は、多数のスタッドバンプ３６ａを積み重ねることで錐状をなすように形成すると共に、横断面がアライメントマークとなるように形成しているものである。
【００７７】
（他の実施形態）
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
下地として多層配線基板２を用いているが、これに限らず、単層の配線基板を下地として用いることもできるし、他の積層モジュールの上に形成することもできる。
層間接続電極やモニタ用柱などを金（Ａｕ）に代えて、銅（Ｃｕ）やアルミニウム（Ａｌ）などの金属を用いて形成することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す処理工程に対応した模式的断面図
【図２】電極形成用装置の原理説明図
【図３】本発明の第２の実施形態を示す図１相当図
【図４】本発明の第３の実施形態を示す図１相当図
【図５】本発明の第４の実施形態を示す図１相当図（その１）
【図６】図１相当図（その２）
【図７】モニタ用柱部分を示す外観斜視図
【図８】本発明の第５の実施形態を示す図７相当図
【図９】本発明の第６の実施形態を示す図７相当図
【図１０】本発明の第７の実施形態を示すモニタ用柱形成工程に対応した模式的断面図
【図１１】本発明の第８の実施形態を示す図７相当図
【符号の説明】
１，２１，２３，２５は積層回路モジュール、２は多層配線基板（下地）、３はベアチップ（半導体素子）、４はバンプ電極、５は異方性導電ペースト、６は樹脂層、７は層間接続電極、８，２６，２９，３３，３４，３５，３６はモニタ用柱、２７は配線電極用の樹脂層、２８は配線電極、３０は電極パターン、３２は樹脂平坦化用ガラス板である。
【発明の属する技術分野】
本発明は、下地となる配線基板もしくは他のモジュールの上に半導体素子をフリップチップ実装して樹脂層で埋め込んだものを研削して所定厚さに形成する構成の積層回路モジュールの製造方法に関する。
【０００２】
【発明が解決しようとする課題】
近年、電子機器の小形化や高機能化が進み、その回路部品の実装方法においても高密度化が要求されつつある。特にＩＣチップの実装分野においては、パッケージを無くして半導体チップを実装基板に直接実装するフリップチップ実装が行われるようになり、小形化および高密度化が図られてきている。
【０００３】
この場合、ベアチップを用いたフリップチップ実装と高密度積層基板を用いることで回路の実装サイズは、搭載部品自体の占有面積（フットプリント面積）によって制限されることになる。このため、これ以上の小形化を図ろうとすると、回路構成部品（ベアチップ）を縦方向に積層した積層実装を用いることが必要となってくる。
【０００４】
そこで、発明者らは、先の出願にてベアチップを積層して実装することで基板面積の小形化を図ると共に積層方向の厚さ寸法の低減についても考慮した発明を提案している。この場合、樹脂層の厚さ寸法については、樹脂を熱硬化させた後に、研削処理を行うことでベアチップの裏面側と共に研削を行って薄くすることが行われる。これにより、最小限の厚さ寸法でベアチップを多段に積層させる構造を得ることができる。
【０００５】
ところが、上記した方法を採用する場合に、研削工程においては、研削装置の切り込み量によって研削量の制御を行うようにしている。一方、研削前の樹脂表面を見ただけでは樹脂内部にあるベアチップの表面までの高さ寸法がわからないため、研削によるベアチップの厚さの制御の精度の向上が望まれていた。したがって、積層回路モジュールの積層方向の厚さを薄型化しようとする場合には、研削量が多くなり過ぎることがあり、品質保持の点から考慮すると薄型化のための制限があり、研削量の精度向上が技術的課題として残されていた。
【０００６】
また、ベアチップおよび層間接続電極などを樹脂層に埋め込むように形成することから、樹脂層形成後にさらにこの上に他の配線電極を含んだ樹脂層や積層回路モジュールの形成に際しては、樹脂の色や表面加工の状態によって、直接電極位置やベアチップ位置を確認することが難しくなる場合があり、位置合わせのための情報量が少なくなり、形成する配線電極の位置合わせが困難となる場合がある。
【０００７】
本発明は、上記事情に鑑みてなされたもので、その目的は、下地の上に実装したベアチップを樹脂層で埋め込む構成において、その樹脂層をベアチップと共に研削して薄型化を図る場合に、研削の精度を向上させることができ、しかも、樹脂層で覆われた状態の面に配線電極を形成する際にその位置合わせも容易に行えるようにした積層回路モジュールの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明によれば、下地上に積層回路モジュールを形成する場合において、下地に対して層間接続電極を形成すると共に所定高さ寸法のモニタ用柱を形成し、続いて、下地に半導体素子をフリップチップ実装し、半導体素子と共に少なくとも層間接続電極およびモニタ用柱を覆うように樹脂層を形成し、この後、樹脂層を半導体素子と共にモニタ用柱が露出するまで研削するので、モニタ用柱が露出するのを目安として研削することができ、これによって半導体素子の厚さ寸法を所定の厚さつまりモニタ用柱の高さ寸法となるまで正確に研削することができる。
そして、モニタ用柱の形成工程では、モニタ用柱を複数個形成することで、下地の広い範囲に渡って均一な研削量での研削処理を行うことができ、特に、下地の外周部近傍に分布させて配置することにより、下地の全面に渡って均一な研削量で研削することができるようになる。また、半導体素子の配置状態を邪魔することなく研削制御を精度良く行うことができるようになる。
さらに、モニタ用柱の形成工程で異なる高さ寸法のものを複数形成するので、研削工程においては、研削が進行してモニタ用柱が露出するようになったときに、高さに応じたモニタ用柱の露出に応じて研削量をモニタすることができ、これによって精度良く研削量の制御を行うことができる。
【０００９】
請求項２の発明によれば、請求項１の発明において、研削工程で、異なる高さ寸法のモニタ用柱のうちの高い方のモニタ用柱が露出した時点で研削速度を低くして継続し、これより低い高さに形成されたモニタ用柱が露出した時点で研削を停止するので、露出したモニタ用柱を見ることで研削量を精度良く制御することができると共に、高い方のモニタ用柱が露出するまでは、研削速度を高めた状態で研削工程を実施できるので、研削処理を迅速に行えるようになる。
【００１２】
請求項３の発明によれば、請求項１または２の発明において、モニタ用柱の形成工程では、モニタ用柱を下地の外周部近傍に形成するので、モニタ用柱の露出状態から下地の外周部近傍の位置で半導体素子の配置状態を邪魔することなく、確実に研削量を制御することができるようになる。
【００１３】
請求項４の発明によれば、請求項１ないし３の発明において、研削工程の終了後に、樹脂層の上面に配線用電極を形成する工程を設け、モニタ用柱の形成工程では、モニタ用柱を下地のアライメント位置に配置するように形成し、配線用電極の形成工程では、樹脂層から露出している前記モニタ用柱をアライメントマークとして位置合わせを行うようにしたので、樹脂によって埋め込み形成された状態のもののアライメント位置を確認しづらいときでも、研削時に自動的に露出するアライメントマークを利用することで正確且つ迅速にアライメント作業を行え、これによって、配線用電極を配置位置の精度を高めた状態で形成することができるようになる。
【００１４】
請求項５の発明によれば、請求項４の発明において、配線用電極の形成工程の終了後に、別の配線用電極を樹脂層と共に積層形成する工程を設け、配線用電極および樹脂層を積層形成する工程では、アライメント兼用のモニタ用柱を形成した状態で樹脂層を形成するので配線用電極を埋め込み形成した樹脂層についても同様にアライメントをモニタ用柱を利用して精度良く行うことができる。
【００１５】
請求項６の発明によれば、請求項１ないし５の発明において、モニタ用柱の形成工程で、スタッドバンプを１つまたは複数個積層形成することによりモニタ用柱を形成するので、モニタ用柱を簡単に形成することができるようになる。
【００１６】
請求項７の発明によれば、請求項１ないし５の発明において、モニタ用柱の形成工程では、金属微粒子を堆積させて柱状にすることによりモニタ用柱を形成するので、例えば、ＪＰＳ法などを用いることで簡単且つ精度良くモニタ用柱を形成することができるようになる。
【００１７】
請求項８の発明によれば、請求項１ないし５の発明において、モニタ用柱の形成工程では、別途に製作されたモニタ用柱部材を下地に配置接合するので、簡単且つ精度良くモニタ用柱を形成することができるようになる。
【００１８】
請求項９の発明によれば、請求項８の発明において、モニタ用柱部材として、樹脂チップ、シリコンチップもしくは金属チップのいずれかを下地上に配置接合するので、簡単且つ精度良くモニタ用柱を形成することができる。
請求項１０の発明によれば、請求項１ないし９の発明において、モニタ用柱の形成工程では、モニタ用柱を横断面が円形、楕円形、一文字、十字もしくは星形のいずれかの形状となるように形成するので、認識し易い形状としてアライメント作業に利用することができ、また、アライメント精度の向上も図ることができ、総じてアライメント機能を高めることができる。
【００１９】
請求項１１の発明によれば、請求項１ないし１０の発明において、モニタ用柱の形成工程では、モニタ用柱を中心が高く外周部で低くなる形状に形成するので、研削工程においては、研削を進めてモニタ用柱が露出したときに、その露出の程度をモニタ用柱の広がり度合いから研削の程度を認識することができ、モニタとしての機能を高めることができる。
請求項１２の発明では、モニタ用柱の形成工程では、モニタ用柱を中心が低く外周部で高くなる形状に形成するので、同様の作用効果を得ることができる。
【００２１】
請求項１３の発明によれば、請求項１１または１２の発明において、モニタ用柱の形成工程では、モニタ用柱をバンプを１つまたは複数個積層形成することにより高さが異なる柱を組み合わせた形状に形成するので、簡単にモニタ用柱を形成しながら、研削量のモニタ機能の精度を高めることができる。
【００２２】
請求項１４の発明によれば、請求項１１または１２の発明において、モニタ用柱の形成工程で、モニタ用柱を金属微粒子を高さが異なる柱状となるように堆積して形成するので、同様にして簡単且つ精度良くにモニタ用柱を形成することができ、しかも研削量のモニタ機能を高めたものとすることができる。
【００２３】
請求項１７の発明によれば、下地に対して実装領域から外れた領域にソルダレジストを所定膜厚で形成すると共に層間接続電極を形成し、樹脂層を形成した後における研削工程では、樹脂層を半導体素子と共にソルダレジストが露出するまで研削するので、ソルダレジストの膜厚となるまで正確に研削することができるようになる。
【００２４】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態として、上下に配線基板を用いてその間に半導体素子を実装する構成の積層回路のうちの１階層分の積層回路モジュールを構成した場合について図１および図２を参照しながら説明する。
図１は積層回路モジュール１の全体構成の模式的断面を示すもので、配線基板（下地）として多層配線基板２を用いている。この多層配線基板２は、例えば、厚さ寸法が０．６〜０．８ｍｍ程度で、内部には複数層の導体層が所定の配線パターンに形成されており、表裏に露出している配線パターン２ａ，２ｂに接続されている。
【００２５】
この多層配線基板２には、ＩＣやＬＳＩなどの集積回路が作りこまれた半導体素子としてのベアチップ３がフリップチップ実装されている（図中では１個であるが、複数個設けられる）。ベアチップ３の固定は、多層配線基板２側に形成した高さが２０〜１００μｍのバンプ電極４を介して電気的に接続されると共に、異方性導電ペースト５を用いて固定している。このベアチップ３は、フリップチップ実装時には、例えば４００〜４５０μｍ程度の厚さ寸法のものであり、同図（ｅ）に示す状態では、後述する研削工程を経ることで例えば１００μｍ以下程度の厚さに形成されている。
【００２６】
ベアチップ３の側面周囲を包囲するように多層配線基板２の全面に樹脂層６が形成されている。これにより、ベアチップ３は、研削により露出した裏面を残して他の部分が樹脂層６に埋め込まれた状態に形成されている。この樹脂層６の厚さ寸法は、例えば、１００μｍ程度に設定されている。また、樹脂層６には、ベアチップ３に近接する位置に柱状に形成された層間接続電極７が複数個埋め込み形成されていると共に、多層配線基板２の周辺部に対応して複数個のモニタ用柱８が埋込形成されている。
【００２７】
層間接続電極７およびモニタ用柱８は、後述するＪＰＳ（Jet Printing System ；金属超微粒子を用いてパターンを直猫する方法）法などを用いて形成されるもので、金（Ａｕ）などを円錐状に形成したものである。層間接続電極７は、後述する研削工程を経ることでその上面が樹脂層６の表面に露出するように設けられ、図示のように円錐台状となっている。また、モニタ用柱８は、層間接続電極７よりも低い高さ寸法に形成されていて、その上端部が樹脂層６からわずかに露出するように設けられている。
【００２８】
次に、上記構成の積層回路モジュール１の製造工程について図２も参照して説明する。なお、この第１の実施形態においては、全体の工程のうちの第１階層の樹脂層６を形成するところまでを中心に説明する。
実際の積層回路モジュール１の製造においては、例えば複数個を一度に製造することができるように、多層配線基板２が複数個分（例えば６個分）の積層回路モジュール１を一体にした大きさに形成されており、出来上がったものをダイシングなどの方法で切り離して最終的に積層回路モジュール１として得る。
【００２９】
以下の説明では、１個分の積層回路モジュール１を形成する製造工程を次の６つの工程と他の工程とに分けて述べる。各工程は、（ａ）下地準備工程、（ｂ）層間接続電極形成工程、（ｃ）チップ実装工程、（ｄ）モニタ用柱形成工程、（ｅ）樹脂層形成工程および（ｆ）研削工程の６工程と（ｆ）他の工程である。
【００３０】
（ａ）下地準備工程
まず、積層回路モジュール１を形成するための下地として用いる多層配線基板２を準備する。多層配線基板２は、片面をベアチップ１３をフリップチップ実装するのに対応した配線パターンにレイアウトし、その裏面（下面側）には、入出力電極パッドやディスクリート部品実装用パッドなどを配した配線パターンにレイアウトし、内部の配線用導体パターン層を介して接続する。
【００３１】
（ｂ）層間接続電極形成工程
次に、多層配線基板２上に層間接続電極７およびバンプ電極４を形成する（図１（ａ）参照）。これらの電極７および４は、前述のようにＪＰＳ法で、多層配線基板２の上面にＡｕ（金）を電極材料として形成する。
ここで、形成する層間接続電極７の高さ寸法は、例えば１００μｍから２００μｍの範囲程度に設定しており、バンプ電極４の高さ寸法は、例えば２０μｍから１００μｍの範囲程度に設定している。また、形成する層間接続電極７およびバンプ電極４はいずれも円錐状もしくは円錐台状となるように堆積させる条件を調整して形成している。
【００３２】
次に、ＪＰＳ法について、図２を参照して簡単に説明する。図はＪＰＳ法による金属超微粒子の直接描画をする装置の概略的構成を示している。装置の構成は成膜室１１と超微粒子生成室１２とに分けられており、それらの間に金属超微粒子を搬送する搬送管１３が連結されている。
【００３３】
成膜室１１および超微粒子生成室１２には排気用の配管１４が接続されており、内部を減圧するためのロータリーポンプ（ＲＰ）１５およびメカニカル・ブースター・ポンプ（ＭＢＰ）１６が接続されている。この場合、成膜室１１は、例えば内部を１３．３Ｐａ（０．１ｔｏｒｒ）程度まで減圧して電極形成を行うようになっている。また、超微粒子生成室１２は、例えば内部を２気圧程度まで加圧した状態に保持して金属超微粒子を生成する。このため、超微粒子生成室１２は、Ｈｅなどの不活性ガスを充填して加圧するようにガス供給用の配管１７が接続されている（Ｈｅガス流量は、例えば１分あたり４０リットルである）。
【００３４】
さて、成膜室１１には、電極形成の試料を載置するためのＸＹステージ１８が配設されており、電極形成時に面内をＸＹ方向に移動可能であり、また軸方向（Ｚ方向）にも移動可能に構成され、内部にはヒータを備えていて所定の基板温度に設定することができる。このＸＹステージ１８には、搬送管１３の先端のノズル１３ａが例えば４００μｍ程度の距離で対向するように配置されている。ノズル１３ａの径は例えば１００μｍ程度である。
【００３５】
超微粒子生成室１２においては、電極材料であるＡｕを溶融するためのルツボ１９が加熱装置１９ａにより１５００〜１６００℃の範囲（例えば、１５５０℃）で加熱可能に設けられている。ここで加熱されて蒸発したＡｕは搬送管１１を通じて減圧された成膜室１１側に流入して、減圧されることで超微粒子となってノズル１３ａから圧力差により噴出し、ＸＹステージ１８に載置された試料の表面に付着して堆積する。
【００３６】
なお、ノズル１３ａは、図示しないヒータにより例えば３００℃程度に加熱されている。この装置においては、上記構成および条件を採用することにより、例えば、描画速度３〜１０ｍｍ／秒で堆積速度は１０μｍ／秒程度となる。また、ＸＹステージ１８の位置決め精度は±２μｍ程度である。上述のＪＰＳ法による層間接続電極７およびバンプ電極４の形成は、すべてドライプロセスとして実施できるので、前処理や後処理などの工程を全体として簡単なものにすることができる。
【００３７】
（ｃ）チップ実装工程
次に、図１（ｂ）に示すように、ベアチップ３を多層配線基板２に実装する。ここで、バンプ電極４はＡｕ（金）であるからはんだリフロー処理はできなので、フリップチップ実装するには、例えば異方性導電ペースト５を用いて行う。多層配線基板２のベアチップ３を実装する部分に異方性導伝ペースト５を塗布して載置する。この状態で１個のバンプ電極４あたり数百〜千数百ｍＮ（ミリニュートン）の力を加えながら加熱して、異方性導電ペースト５を熱硬化させる。硬化温度は、例えば１２０℃〜１４０℃としている。
【００３８】
なお、ベアチップ３の厚さ寸法ｄは、例えば４００μｍ程度のものを用いている。一般に、ベアチップは、１５ｃｍ径のウエハなどのものでは３００μｍ〜６００μｍ程度の厚さであり、チップ状態で供給される場合に、薄くとも３００μｍ程度であるのが一般的である。しかし、ウエハ状態での厚さが比較的厚いものでも、チップに切断する前に研削して薄くする場合もある。
【００３９】
次に、上記のようにして実装したベアチップ３の高さ寸法ｈつまり、多層配線基板２の表面からバンプ電極４を含めたベアチップ３の上面までの高さ寸法ｈを測定する。これは、後述の研削工程において研削量を精度良く行うためのもので、バンプ電極４の高さ寸法の変動に合わせてモニタ用柱８の高さ寸法Ｈを設定するためである。
【００４０】
（ｄ）モニタ用柱形成工程
次に、同図（ｃ）に示すように、モニタ用柱８を多層配線基板２の外周部近傍に前述のＪＰＳ法を用いて複数個形成する。このとき、モニタ用柱８の高さ寸法Ｈは、上述の工程で測定したベアチップ８の高さ寸法ｈに応じて設定される。具体的には、ベアチップ８の研削後の厚さ寸法を５０μｍ程度にするためのものであり、バンプ電極４の高さ寸法（＝ｈ−ｄ）を加算してモニタ用柱８の高さ寸法Ｈを例えば１００μｍに設定する。モニタ用柱８は、層間接続電極７と同様に金（Ａｕ）を円錐状に堆積させて形成する。
【００４１】
（ｅ）樹脂層形成工程
次に、同図（ｄ）に示すように、フリップチップ実装したベアチップ３と層間接続電極７およびモニタ用柱８とを覆うように全面に熱硬化性樹脂９を塗布する。熱硬化性樹脂９としては、例えばエポキシ系接着剤などに使用される樹脂を用いることができるし、あるいはポリイミドなどを使用することもできる。この熱硬化性樹脂９は、指定熱硬化温度が１００℃で指定熱硬化時間は３０秒程度のものを用いている。そして、塗布後に例えば１４０℃程度の熱硬化温度で加熱して熱硬化させる。
【００４２】
（ｆ）研削工程
次に、同図（ｅ）に示すように熱硬化させた熱硬化性樹脂９を研削する研削工程を実施する。この研削工程においては、ベアチップ３と層間接続電極７，モニタ用柱８を埋め込んだ樹脂層６を上面側から研削する。ここでは、研削機械を用いて樹脂層６を表面から研削してゆき、ベアチップ３と層間接続電極７が露出した後、熱硬化性樹脂９の厚さ寸法が１００μｍ程度つまりベアチップ３の厚みが５０μｍ程度になるまで研削する。研削が進んで層間接続電極７が露出した後、予定する高さＨに近付くとモニタ用柱８が露出し始める。
【００４３】
研削機械は、例えばローラーに研磨布を巻回したものを回転させた状態で研削対象となる試料に押し当てながら移動させることで、試料の表面を所定の切り込み量単位で研削するようにした周知の構成のものである。そして、研削量は、目視あるいは研削機械に付属のカメラにてモニタすることで研削面の状態を見て調整することができる。
【００４４】
この研削工程では、モニタ用柱８が露出したことを目視あるいはカメラにて確認した時点で研削終了である。この時点で研削を停止することで、樹脂層６を形成することができる。そして、この樹脂層６の厚さ寸法Ｈｏは、ほぼモニタ用柱８の高さ寸法Ｈとすることができ、測定により設定した高さ寸法１００μｍに研削することができる。なお、研削精度は、研削装置の１回の切り込み量が１μｍである場合には、研削後のベアチップ３の厚さ寸法の誤差は予定している厚さ寸法５０μｍに対して−１μｍ以下となり、高い精度で研削量を制御することができる。
【００４５】
（ｇ）他の工程
上記したように樹脂層６を研削して形成された積層回路モジュール１１は、この後、他の工程として、配線用電極形成工程および配線用樹脂層形成工程などを実施することにより、第２階層の樹脂層を形成する下地として形成することができる。研削後の樹脂層６の表面には、ベアチップ３の背面と層間接続電極７およびモニタ用柱８が露出した状態となっている。
【００４６】
次に、後工程として、樹脂層６の表面に配線用電極を形成する。ここでは、研削した樹脂層６の層間接続電極７の露出部分に配線電極を前述したＪＰＳ法により形成する。配線電極は、次の段の積層回路モジュールあるいは多層配線基板と接続するためのものである。配線電極の高さ寸法は、例えば４０〜６０μｍの範囲で、柱状部分のアスペクト比が１以下となるように設定することが望ましい。これは、後工程で配線電極部分を加圧する際に、倒れたり座屈するのを防止するためである。
【００４７】
続いて、配線電極を埋め込んで第２層の樹脂層を形成する。研削した樹脂層６の表面上の配線電極を覆うようにエポキシ系熱硬化性樹脂を塗布し、この上に形成する積層回路モジュールあるいは多層配線基板で挟むようにして配線電極を押しつぶし、電気的に接続する。配線電極に加える力は、配線電極の１個の柱状電極あたり１Ｎ（ニュートン）程度としている。この後、前述同様にして熱硬化処理を行い、第２層の樹脂層を形成する。
【００４８】
以上の工程を経ることにより、多層配線基板２に、ベアチップ３が個別に埋め込まれた第１層の樹脂層６と配線電極が埋め込まれた第２層の樹脂層が積層形成される。この後、ダイシング工程などを経て１個ずつのモジュール１に分割し、最後に多層配線基板２上に他の半導体素子やディスクリート部品等の面実装部品を実装配置して積層回路モジュール１が完成する。
【００４９】
このような本実施形態によれば、多層配線基板２にベアチップ３をフリップチップ実装した後に、そのベアチップ３の実装された高さ寸法を測定して研削後の予定しているチップ厚さ寸法に対応させたモニタ用柱８を形成し、熱硬化性樹脂９を塗布して熱硬化させた後に、モニタ用柱８が露出するまで研削するので、ベアチップ３の研削量を正確に制御することができ、研削精度の向上を図ることができるようになる。
【００５０】
また、モニタ用柱８をＪＰＳ法を利用して形成するので、層間接続電極７と同様のプロセスを経ることで特殊な装置を必要とすることなく、簡単且つ正確にモニタ用柱８を形成することができる。
【００５１】
（第２の実施形態）
図３は本発明の第２の実施形態を示すもので、第１の実施形態と異なるところは、モニタ用柱を異なる高さ寸法で複数設ける構成とした積層回路モジュール２１を形成したところである。そして、異なる高さ寸法のモニタ用柱を設けることで、後述するようにして研削工程の作業時間の短縮と研削量の精度の向上を共に図り得るようにしたものである。
【００５２】
すなわち、この構成においては、図３（ｃ）に示すように、モニタ用柱８に加えて、その近接する位置にモニタ用柱８の高さ寸法Ｈ１（＝１００μｍ）よりも２０μｍ程度低い高さ寸法Ｈ２（＝８０μｍ）の第２のモニタ用柱２２を設ける構成としている。そして、同図に示すように、研削工程後の樹脂層６の厚さ寸法Ｈｏは、第２のモニタ用柱２２の高さ寸法Ｈ２とほぼ同じ値となるように研削されている。
【００５３】
次に、製造工程について簡単に説明する。第１の実施形態と同様にしてチップ実装工程を経てベアチップ３を多層配線基板２に実装し、ベアチップ３の高さ寸法ｈを測定する。測定された高さ寸法ｈに対して、研削終了後のベアチップ３の厚さ寸法（例えば５０μｍ）を得るための高さ寸法としてモニタ用柱８および２２の高さ寸法を設定する。
【００５４】
この場合には、例えば、バンプ電極４の厚さ分が３０μｍ程度であるとすると、研削終了後の樹脂層６の厚さ寸法Ｈｏは８０μｍにすると良い。そこで、第２のモニタ用柱２２の高さ寸法Ｈ２を８０μｍに設定し、モニタ用柱８の高さ寸法Ｈ１を１００μｍ程度に設定する。そして、モニタ用柱形成工程では、図３（ａ）に示すように、前述同様にしてＪＰＳ法によってこれらのモニタ用柱８，２２を形成する。
【００５５】
続いて、前述同様にして樹脂層形成工程を実施して熱硬化性樹脂９を塗布すると共に熱硬化させる（同図（ｂ）参照）。この後、研削工程においては、前述同様にして研削機械を用いて研削を実施するが、このとき、モニタ用柱８が露出するまでの間は、研削速度を比較的速めに設定した状態で行い、モニタ用柱８が露出した時点からは、研削速度を遅くしてその精度を高める。この後、モニタ用柱２２が露出した時点で研削作業を停止する（同図（ｃ）参照）。これにより、樹脂層６の厚さ寸法Ｈｏを迅速且つ精度良くモニタ用柱２２の高さ寸法Ｈ２とほぼ同じ寸法に形成することができる。
【００５６】
（第３の実施形態）
図４は本発明の第３の実施形態を示すもので、第１の実施形態と異なるところは、モニタ用柱８を設ける代わりにソルダレジストを設けることで積層回路モジュール２３を形成するようにしたところである。すなわち、図４（ｅ）に示すように、多層配線基板２の最外周部分には樹脂層６の厚さ寸法Ｈｏと同じ高さ寸法のソルダレジストパターン２４が形成されているものである。
【００５７】
次に、その製造工程について簡単に説明する。この場合には、ソルダレジストを塗布する前の段階の同図（ａ）に示す多層配線基板２に対して、最初にソルダレジストを塗布して周知の方法によってパターニングすることにより、最外周部分に所定の形状でソルダレジストパターン２４を形成する。ソルダレジストパターン２４の厚さ寸法は、例えば１００μｍ程度である。その設定寸法については、前述したものと略同じ理由により設定されるが、ここでは、実測値ｈによることができないので、あらかじめ予想される高さ寸法ｈに対応して設定されるものである。なお、このソルダレジストパターン２４は、多層配線基板２の実装に対して邪魔とならない領域に形成されている。
【００５８】
次に、前述同様にして層間接続電極形成工程、チップ実装工程、樹脂層形成工程を順次実施し、研削工程では、研削の停止条件として、ソルダレジストパターン２４が露出した時点とする。これにより、前述同様にして所定の厚さ寸法まで精度良く研削を行うことができるようになる。また、モニタ用柱８を形成する工程を必要としないので、簡単且つ安価に実施することができるようになる。
【００５９】
（第４の実施形態）
図５ないし７は本発明の第４の実施形態を示すもので、第１の実施形態と異なるところは、積層回路モジュール２５をモニタ用柱としてアライメント兼用のものを設けて積層するようにしたところである。図６（ｄ）は後述する製造工程を経て製作された積層回路モジュール２５を示している。この構成では、前述したモニタ用柱８に代えて、アライメントマークを兼用したモニタ用柱２６を設けている。モニタ用柱２６は、図７に示すように、例えば横断面が十字形をなすように多層配線基板２上に形成されるものである。
【００６０】
ベアチップ３を埋め込んだ樹脂層６は１層目の樹脂層として形成されており、この樹脂層６の上には配線電極用の樹脂層２７が形成されている。この配線電極用の樹脂層２７には層間接続電極７に電気的に接続される配線電極２８およびモニタ用柱２６の上に位置される第２のモニタ用柱２９が埋込形成されている。
【００６１】
この配線電極用の樹脂層２７の上面には、次段のベアチップ実装のための電極パターン３０が形成されている。この電極パターン３０は、配線パターン部３０ａ、バンプ電極部３０ｂおよび層間接続電極部３０ｃが必要に応じて一体に形成されている。このような構成の積層回路モジュール２５は、前述同様の製造プロセスを経ることにより、さらにこの上にベアチップを実装した樹脂層を形成することができるものである。
【００６２】
また、この構成では、モニタ用柱２６をアライメントマークとして利用できる形状に形成しているので、後述するように、樹脂層６を研削して所定厚さ寸法に形成した後に、上部に配線用電極２８を形成したり、さらにその上にベアチップを実装した樹脂層を形成する際にその位置合わせを正確に行うことができるものである。
【００６３】
次に、上記構成の製造方法について説明する。第１の実施形態と同様にしてチップ実装工程を経てベアチップ３を多層配線基板２に実装し、ベアチップ３の高さ寸法ｈを測定する。測定された高さ寸法ｈに対して、研削終了後のベアチップ３の厚さ寸法を得るための高さ寸法としてアライメントマークを兼ねたモニタ用柱２６の高さ寸法Ｈを設定する。
【００６４】
モニタ用柱形成工程では、図５（ａ）に示すように、前述同様にしてＪＰＳ法によって断面が十字形をなすモニタ用柱２６（図７も参照）を形成する。続いて、前述同様にして樹脂層形成工程を実施して熱硬化性樹脂を塗布すると共に熱硬化処理を行い、この後、研削工程では、熱硬化性樹脂を研削してモニタ用柱２６が露出する時点で停止する（同図（ｂ）参照）。これにより樹脂層６を所定厚さ寸法Ｈｏに正確に形成することができる。
【００６５】
次に、樹脂層６の上に配線電極２８をＪＰＳ法を用いて形成する。配線電極２８は、樹脂層６内に埋め込まれている層間接続電極７と電気的に接続する配線パターン部分と上層に形成する電極パターン３０との層間接続電極部分とからなるもので、所定のパターンで一体に形成される（同図（ｃ）参照）。
【００６６】
この後、第２のモニタ用柱２９を同じくＪＰＳ法などにより十字形に形成する（同図（ｄ）参照）。このとき、モニタ用柱２９の高さ寸法Ｈ３は、次の工程で配線電極２８を押しつぶしたときに、樹脂層２７から配線電極２８が露出する程度の寸法となるように設定されている。
【００６７】
次に、熱硬化性樹脂３１を配線電極２８およびモニタ用柱２９を覆うように全面に塗布し、樹脂平坦化用ガラス板３２を重ねて加圧する。このとき印加する圧力は、例えば配線電極２８の層間接続電極部１個あたり１Ｎ程度とする。そして、加圧した状態で全体を加熱して熱硬化性樹脂３１を熱硬化させ、この後常温に冷却してからガラス板３２を取り外す。これにより、配線電極２８は適切な高さ寸法となるまで押しつぶされ、モニタ用柱２９がちょうど露出する程度に樹脂層２７が形成される。
【００６８】
この後、さらにＪＰＳ法などによって電極パターン３０を形成するが、このパターニングに際しては、アライメントマークとしてのモニタ用柱２９を位置合わせの基準として用いることで位置ずれのない正確なパターニングを行うことができるようになる。
【００６９】
このような第４の実施形態によれば、モニタ用柱２６および２９を十字形などに形成してアライメントマークを兼ねたものとして形成することで、別途に特別にアライメントマークを設けることなく、上層に積層形成する電極パターン３０などを位置ずれをなくして精度良く形成することができるようになる。
【００７０】
なお、アライメントマークとしてのモニタ用柱２９は、十字形のものを例として示したが、他に、円形、楕円形、星形あるいは一文字形などの形状としても良いし、あるいはアライメントに適した適宜の形状に形成することができる。
【００７１】
（第５の実施形態）
図８は本発明の第５の実施形態を示すもので、第４の実施形態と異なるところは、アライメントマークとしてのモニタ用柱２６、２９に代えて、全体が錐状をなすように形成したモニタ用柱３３を設ける構成としたところである。このようなモニタ用柱３３を用いることで、モニタ機能をさらに高めることができる。
【００７２】
すなわち、モニタ用柱３３は、十文字をなす断面形状の大きさが高さに応じて変化するので、研削工程において樹脂層の表面に露出しているモニタ用柱３３の大きさによって研削された高さ寸法を認識することができ、これによって、アライメント機能を保持したままで、研削量を調整しながら正確な厚さ寸法に研削することができるようになる。
【００７３】
（第６の実施形態）
図９は本発明の第６の実施形態を示すもので、第５の実施形態と異なるところは、アライメントマークとしてのモニタ用柱３３に代えて、逆のパターンに形成したモニタ用柱３４を設ける構成としたところである。すなわち、このモニタ用柱３４は、４つに分割した錐状をなすパターンで十文字の長さ寸法に相当する部分が低い位置で狭くなるようにしたものである。これにより、第５の実施形態と同様の作用効果を得ることができる。
【００７４】
（第７の実施形態）
図１０は本発明の第７の実施形態を示すもので、第１の実施形態と異なるところは、モニタ用柱の形成方法である。すなわち、この実施形態においては、図示のようにモニタ用柱３５を、ボールボンダを用いたスタッドバンプ３５ａを例えば３個積層して形成したものである。これにより、第１の実施形態と同様の作用効果を得ることができると共に、既存の設備を用いて簡単且つ安価に形成することができるようになる。
【００７５】
なお、上記実施形態ではモニタ用柱３５のみに適用した場合を説明したが、層間接続電極７やバンプ電極４に対してもスタッドバンプを用いて形成することができる。
【００７６】
（第８の実施形態）
図１１は本発明の第８の実施形態を示すもので、第５の実施形態と異なるところは、アライメントマークを兼ねたモニタ用柱をスタッドバンプを用いて形成したところである。すなわち、モニタ用柱３６は、多数のスタッドバンプ３６ａを積み重ねることで錐状をなすように形成すると共に、横断面がアライメントマークとなるように形成しているものである。
【００７７】
（他の実施形態）
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
下地として多層配線基板２を用いているが、これに限らず、単層の配線基板を下地として用いることもできるし、他の積層モジュールの上に形成することもできる。
層間接続電極やモニタ用柱などを金（Ａｕ）に代えて、銅（Ｃｕ）やアルミニウム（Ａｌ）などの金属を用いて形成することもできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す処理工程に対応した模式的断面図
【図２】電極形成用装置の原理説明図
【図３】本発明の第２の実施形態を示す図１相当図
【図４】本発明の第３の実施形態を示す図１相当図
【図５】本発明の第４の実施形態を示す図１相当図（その１）
【図６】図１相当図（その２）
【図７】モニタ用柱部分を示す外観斜視図
【図８】本発明の第５の実施形態を示す図７相当図
【図９】本発明の第６の実施形態を示す図７相当図
【図１０】本発明の第７の実施形態を示すモニタ用柱形成工程に対応した模式的断面図
【図１１】本発明の第８の実施形態を示す図７相当図
【符号の説明】
１，２１，２３，２５は積層回路モジュール、２は多層配線基板（下地）、３はベアチップ（半導体素子）、４はバンプ電極、５は異方性導電ペースト、６は樹脂層、７は層間接続電極、８，２６，２９，３３，３４，３５，３６はモニタ用柱、２７は配線電極用の樹脂層、２８は配線電極、３０は電極パターン、３２は樹脂平坦化用ガラス板である。
Claims (17)
- 下地となる配線基板もしくは他のモジュールの上に積層形成する積層回路モジュールの製造方法において、
前記下地に対して層間接続電極を形成する工程と、
前記下地に対して複数の異なる高さ寸法のモニタ用柱を形成する工程と、
前記下地に半導体素子をフリップチップ実装する工程と、
前記半導体素子と共に少なくとも前記層間接続電極および前記モニタ用柱を覆うように樹脂層を形成する工程と、
前記樹脂層を前記半導体素子と共に前記モニタ用柱が露出するまで研削する工程とを有することを特徴とする積層回路モジュールの製造方法。 - 請求項１に記載の積層回路モジュールの製造方法において、
前記研削工程では、前記異なる高さ寸法のモニタ用柱のうちの高い方のモニタ用柱が露出した時点で研削速度を低くして継続し、これより低い高さに形成された前記モニタ用柱が露出した時点で研削を停止することを特徴とする積層回路モジュールの製造方法。 - 請求項１または２に記載の積層回路モジュールの製造方法において、
前記モニタ用柱の形成工程では、前記モニタ用柱を前記下地の外周部近傍に形成することを特徴とする積層回路モジュールの製造方法。 - 請求項１ないし３のいずれかに記載の積層回路モジュールの製造方法において、
前記研削工程の終了後に、前記樹脂層の上面に配線用電極を形成する工程を設け、
前記モニタ用柱の形成工程では、前記モニタ用柱を前記下地のアライメント位置に配置するように形成し、
前記配線用電極の形成工程では、前記樹脂層から露出している前記モニタ用柱をアライメントマークとして位置合わせを行うことを特徴とする積層回路モジュールの製造方法。 - 請求項４に記載の積層回路モジュールの製造方法において、
前記配線用電極の形成工程の終了後に、別の配線用電極を樹脂層と共に積層形成する工程を設け、
前記配線用電極および樹脂層を積層形成する工程では、アライメント兼用のモニタ用柱を形成した状態で前記樹脂層を形成することを特徴とする積層回路モジュールの製造方法。 - 請求項１ないし５のいずれかに記載の積層回路モジュールの製造方法において、
前記モニタ用柱の形成工程では、スタッドバンプを１つまたは複数個積層形成することにより前記モニタ用柱を形成することを特徴とする積層回路モジュールの製造方法。 - 請求項１ないし５のいずれかに記載の積層回路モジュール製造方法において、
前記モニタ用柱の形成工程では、金属微粒子を堆積させて柱状にすることを特徴とする積層回路モジュールの製造方法。 - 請求項１ないし５のいずれかに記載の積層回路モジュールの製造方法において、
前記モニタ用柱の形成工程では、別途に製作されたモニタ用柱部材を前記下地に配置接合することにより前記モニタ用柱を形成することを特徴とする積層回路モジュールの製造方法。 - 請求項８に記載の積層回路モジュールの製造方法において、
前記モニタ用柱の形成工程では、前記モニタ用柱部材として樹脂チップ、シリコンチップもしくは金属チップのいずれかを用いることを特徴とする積層回路モジュールの製造方法。 - 請求項１ないし９のいずれかに記載の積層回路モジュールの製造方法において、
前記モニタ用柱の形成工程では、前記モニタ用柱を横断面が円形、楕円形、一文字、十 字もしくは星形のいずれかの形状となるように形成されることを特徴とする積層回路モジュールの製造方法。 - 請求項１ないし１０のいずれかに記載の積層回路モジュールの製造方法において、
前記モニタ用柱の形成工程では、前記モニタ用柱を中心が高く外周部で低くなる形状に形成することを特徴とする積層回路モジュールの製造方法。 - 請求項１ないし１０のいずれかに記載の積層回路モジュールの製造方法において、
前記モニタ用柱の形成工程では、前記モニタ用柱を中心が低く外周部で高くなる形状に形成することを特徴とする積層回路モジュールの製造方法。 - 請求項１１または１２に記載の積層回路モジュールの製造方法において、
前記モニタ用柱の形成工程では、前記モニタ用柱をバンプを１つまたは複数個積層形成することにより中心と外周部とで高さが異なる形状に形成することを特徴とする積層回路モジュールの製造方法。 - 請求項１１または１２に記載の積層回路モジュールの製造方法において、
前記モニタ用柱の形成工程では、前記モニタ用柱を金属微粒子を高さが異なる柱状となるように堆積して形成することを特徴とする積層回路モジュールの製造方法。 - 下地となる配線基板もしくは他のモジュールの上に積層形成する積層回路モジュールの製造方法において、
前記下地に対して層間接続電極を形成する工程と、
前記下地に対して所定高さ寸法のモニタ用柱を形成する工程と、
前記下地に半導体素子をフリップチップ実装する工程と、
前記半導体素子と共に少なくとも前記層間接続電極および前記モニタ用柱を覆うように樹脂層を形成する工程と、
前記樹脂層を前記半導体素子と共に前記モニタ用柱が露出するまで研削する工程とを有し、
前記モニタ用柱の形成工程では、前記モニタ用柱を中心が高く外周部で低くなる形状に形成すると共に、前記モニタ用柱を金属微粒子を高さが異なる柱状となるように堆積して形成することを特徴とする積層回路モジュールの製造方法。 - 下地となる配線基板もしくは他のモジュールの上に積層形成する積層回路モジュールの製造方法において、
前記下地に対して層間接続電極を形成する工程と、
前記下地に対して所定高さ寸法のモニタ用柱を形成する工程と、
前記下地に半導体素子をフリップチップ実装する工程と、
前記半導体素子と共に少なくとも前記層間接続電極および前記モニタ用柱を覆うように樹脂層を形成する工程と、
前記樹脂層を前記半導体素子と共に前記モニタ用柱が露出するまで研削する工程とを有し、
前記モニタ用柱の形成工程では、前記モニタ用柱を中心が低く外周部で高くなる形状に形成すると共に、前記モニタ用柱を金属微粒子を高さが異なる柱状となるように堆積して形成することを特徴とする積層回路モジュールの製造方法。 - 下地となる配線基板もしくは他のモジュールの上に積層形成する積層回路モジュールの製造方法において、
前記下地に対して実装領域から外れた領域にソルダレジストを所定膜厚で形成する工程と、
前記下地に対して層間接続電極を形成する工程と、
前記下地に半導体素子をフリップチップ実装する工程と、
前記半導体素子と共に少なくとも前記層間接続電極および前記ソルダレジストを覆うように樹脂層を形成する工程と、
前記樹脂層を前記半導体素子と共に前記ソルダレジストが露出するまで研削する工程とを有することを特徴とする積層回路モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000211469A JP4123693B2 (ja) | 2000-07-12 | 2000-07-12 | 積層回路モジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000211469A JP4123693B2 (ja) | 2000-07-12 | 2000-07-12 | 積層回路モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026048A JP2002026048A (ja) | 2002-01-25 |
| JP4123693B2 true JP4123693B2 (ja) | 2008-07-23 |
Family
ID=18707569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000211469A Expired - Fee Related JP4123693B2 (ja) | 2000-07-12 | 2000-07-12 | 積層回路モジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4123693B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11417613B2 (en) | 2020-03-02 | 2022-08-16 | Samsung Electronics Co., Ltd. | Semiconductor package |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100850A1 (fr) * | 2002-05-28 | 2003-12-04 | Hitachi Chemical Co., Ltd. | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production |
| TW200507131A (en) | 2003-07-02 | 2005-02-16 | North Corp | Multi-layer circuit board for electronic device |
| JP2005347299A (ja) * | 2004-05-31 | 2005-12-15 | Shinko Electric Ind Co Ltd | チップ内蔵基板の製造方法 |
| JP4597631B2 (ja) * | 2004-10-13 | 2010-12-15 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP5179787B2 (ja) * | 2007-06-22 | 2013-04-10 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP2009129921A (ja) * | 2007-11-19 | 2009-06-11 | Fujitsu Ltd | 部品内蔵プリント基板の製造方法と半導体装置 |
| KR100936070B1 (ko) | 2008-02-26 | 2010-01-12 | 재단법인 서울테크노파크 | 웨이퍼 스택 제작 방법 |
| JP4598140B2 (ja) * | 2009-10-13 | 2010-12-15 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP5867985B2 (ja) * | 2010-03-01 | 2016-02-24 | キヤノン株式会社 | 記録ヘッド |
| JP5581830B2 (ja) * | 2010-06-11 | 2014-09-03 | 富士通株式会社 | 部品内蔵基板の製造方法及び部品内蔵基板 |
| JP2012134572A (ja) * | 2012-04-12 | 2012-07-12 | Lapis Semiconductor Co Ltd | 半導体装置 |
| CN109326528B (zh) * | 2017-08-01 | 2020-09-29 | 台虹科技股份有限公司 | 晶粒封装方法 |
| KR102573760B1 (ko) * | 2018-08-01 | 2023-09-04 | 삼성전자주식회사 | 반도체 패키지 |
| CN114496824B (zh) * | 2020-10-23 | 2024-08-23 | 长鑫存储技术有限公司 | 裸片取出方法 |
-
2000
- 2000-07-12 JP JP2000211469A patent/JP4123693B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11417613B2 (en) | 2020-03-02 | 2022-08-16 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US11973042B2 (en) | 2020-03-02 | 2024-04-30 | Samsung Electronics Co., Ltd. | Semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002026048A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4123693B2 (ja) | 積層回路モジュールの製造方法 | |
| CN110999551B (zh) | 高密度互连粘合带 | |
| JP4367892B2 (ja) | 超小型電子パッケージ製造のための材料適用プロセス | |
| JP4137659B2 (ja) | 電子部品実装構造及びその製造方法 | |
| US6732913B2 (en) | Method for forming a wafer level chip scale package, and package formed thereby | |
| US8541291B2 (en) | Thermo-compression bonded electrical interconnect structure and method | |
| TWI248654B (en) | Semiconductor package and method for manufacturing the same | |
| US10037966B2 (en) | Semiconductor device and manufacturing method therefor | |
| US20140057394A1 (en) | Method for making a double-sided fanout semiconductor package with embedded surface mount devices, and product made | |
| US6204089B1 (en) | Method for forming flip chip package utilizing cone shaped bumps | |
| US8138020B2 (en) | Wafer level integrated interconnect decal and manufacturing method thereof | |
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| US9299606B2 (en) | Fabricating pillar solder bump | |
| JP2009218613A (ja) | 電子デバイスおよびその製造方法 | |
| US20210296248A1 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| CN110970381B (zh) | 半导体器件和形成半导体器件的方法 | |
| JP5442236B2 (ja) | 電子部品内蔵配線基板の製造方法、電子部品内蔵配線基板及び半導体装置 | |
| US20060055036A1 (en) | Method of manufacturing semiconductor device, semiconductor device, and mounting structure of semiconductor device | |
| TW202201673A (zh) | 半導體裝置和製造半導體裝置的方法 | |
| CN114551261A (zh) | 封装件及其制造方法 | |
| JP2004165277A (ja) | 電子部品実装構造及びその製造方法 | |
| KR20130141387A (ko) | 집적 회로 패키지 및 그 제조 방법 | |
| JP2001168269A (ja) | 半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法 | |
| JP4380088B2 (ja) | 積層回路モジュールの製造方法 | |
| US20110115099A1 (en) | Flip-chip underfill |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |