JP2008270740A - 布製半導体素子のパッケージ、その取り付け方法およびその製造方法 - Google Patents

布製半導体素子のパッケージ、その取り付け方法およびその製造方法 Download PDF

Info

Publication number
JP2008270740A
JP2008270740A JP2008043931A JP2008043931A JP2008270740A JP 2008270740 A JP2008270740 A JP 2008270740A JP 2008043931 A JP2008043931 A JP 2008043931A JP 2008043931 A JP2008043931 A JP 2008043931A JP 2008270740 A JP2008270740 A JP 2008270740A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
fabric
printed circuit
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008043931A
Other languages
English (en)
Other versions
JP4813506B2 (ja
Inventor
Hoi-Jun Yoo
へジュン ユ
Yongsang Kim
ヨンサン キム
Hyejung Kim
ヘジョン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080002949A external-priority patent/KR100894624B1/ko
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of JP2008270740A publication Critical patent/JP2008270740A/ja
Application granted granted Critical
Publication of JP4813506B2 publication Critical patent/JP4813506B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/038—Textiles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0221—Perforating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Textile Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】織布からなる布製印刷回路基板を用いることで、異物感を最小限に抑えることができ、布製半導体素子のパッケージを容易に取り付けることができ、布製半導体素子のパッケージの生産性を向上することができる布製半導体素子のパッケージを提供する。
【解決手段】布製半導体素子のパッケージは、織布と、前記織布上に導電材をパターニングして形成されたリード部（lead）と、を有する布製印刷回路基板と、前記布製印刷回路基板のリード部に接続された電極部を有する半導体素子と、前記布製印刷回路基板と、前記半導体素子とを密封する成形部（molding）と、を含む。
【選択図】図１

Description

本発明は、布製半導体素子のパッケージ（fabric type semiconductor device package）、その製造方法およびその取り付け方法に関する。
近年、日常生活に必要な様々なデジタル装置などを衣服に統合させたいわゆる着用可能なコンピュータ（Wearable Computer）についての関心が高まりつつある。現在は、コンピュータの各部品を衣服に分散して配置する程度にとどまっているが、携帯機器の小型化、多機能化、および、導電性繊維の開発が進むにつれ、ユーザに異物感がなく、衣服の形態でコンピュータの機能を提供する着用可能なコンピュータが実現できる見込みである。
このような状況の下、従来の半導体パッケージおよび印刷回路基板の製造方法を使用する場合、携帯機器を小型化することや、携帯機器を衣服内に挿入することなどにおいて、異物感をなくすには限界がある。その問題を解決するために、液晶表示モジュール用の軟質の回路基板などが開発されているが、このような回路基板を衣服に取り付けて着用しても依然として不便である。また、導電性繊維を用いて織布や生地に電気配線を具現化する場合、導電性繊維の端部と半導体のパッケージとを手作業でロウ付けするしかないため、自動化し難く、生産性が低下するという問題があった。
本発明が解決しようとする課題は、着用した際の異物感を最小限に抑えると共に、生産性が向上した布製半導体素子のパッケージ、その布製半導体素子のパッケージの取り付け方法、および、その製造方法を提供することである。
本発明に係る布製半導体素子のパッケージは、織布と、織布上に導電材をパターニングして形成されたリード部（lead）と、を有する布製印刷回路基板と、布製印刷回路基板のリード部に接続された電極部を有する半導体素子と、布製印刷回路基板と、半導体素子とを密封する成形部（molding）と、を含む。
半導体素子の電極部と、布製印刷回路基板のリード部とが、ワイヤボンディングで接続されているのが好ましい。
布製印刷回路基板は、リード部上に設けられた金属板を含んでおり、半導体の電極部と布製印刷回路基板の金属板とが、ワイヤボンディングで接続されているのが好ましい。
半導体素子の電極部または布製印刷回路基板のリード部に突出部が設けられており、半導体素子の電極部と布製印刷回路基板のリード部とが、突出部を通じてフリップチップ接続されているのが好ましい。
半導体素子は、半導体チップ、受動素子および集積回路チップセット（IC Chipset）からなる群から選ばれる１つ以上を含むのが好ましい。
布製印刷回路基板にビアホール（via hole）が設けられ、成形部がビアホールと布製印刷回路基板の上部および下部とに設けられ、布製印刷回路基板の上部に設けられた成形領域と、布製印刷回路基板の下部に設けられた成形領域がビアホールに設けられた成形領域によって互いにつながっているのが好ましい。
本発明に係る布製半導体素子のパッケージの取り付け方法は、布製印刷回路基板を、導電性繊維で縫って衣服に取り付けることを特徴とする。
布製半導体素子のパッケージの取り付け方法は、衣服に縫われた導電性繊維の導電体の一部が露出するようにレーザまたは刃物で導電性繊維の被膜を除去するステップと、露出している導電体と布製印刷回路基板のリード部とを、導電性接着剤で接続させるステップと、を含むのが好ましい。
半導体素子が接続された布製印刷回路基板のリード部と、別の布製印刷回路基板のリードパターンとを、互いに接触させ、繊維で縫うステップを含むのが好ましい。
本発明に係る布製半導体素子のパッケージの製造方法は、（ａ）織布上に導電材をパターニングしてリード部（lead）を形成することを含む、布製印刷回路基板を形成するステップ、（ｂ）半導体素子の電極部と、布製印刷回路基板のリード部とを接続させるステップ、および、（ｃ）布製半導体素子のパッケージと半導体素子とを密封する成形部を形成するステップを含む。
ステップ（ａ）におけるリード部の形成では、織布上にリード部のパターンに対応するパターンを有するスクリーンマスクを配置し、スクリーンマスクを通じて織布上に導電材を塗布することを含むのが好ましい。
導電材は、銀、ポリマー、溶剤であるソルベント(solvent)、ナイロン(polyester)、および、シクロヘキサノン（cyclohexanone）を含むのが好ましい。
ステップ（ａ）におけるリード部を形成することが、スパッタリングガスを高真空状態でターゲット材と衝突させてプラズマを発生させ；そして、プラズマをリード部のパターンに対応するパターンを有するマスクを通じて布製印刷回路基板に蒸着させることを含むことが好ましい。
半導体素子は、半導体チップ、受動素子、および、集積回路チップセット（IC Chipset）からなる群から選ばれる１つ以上を含むことが好ましい。
ステップ（ｂ）では、布製印刷回路基板上に液状のエポキシを塗布し、エポキシが塗布された布製印刷回路基板上に半導体素子を接続させ、半導体素子の電極部にワイヤを接続させ、半導体素子の電極部に接続されたワイヤを布製印刷回路基板のリード部に接続させることを含むのが好ましい。
ステップ（ｂ）では、布製印刷回路基板上に金属板を設けて、金属板上に半導体素子を実装させ、金属板上に実装された半導体素子の電極部にワイヤを接続させ、半導体素子の電極部に接続されたワイヤを金属板に接続させることを含むのが好ましい。
ステップ（ｂ）では、布製印刷回路基板のリード部と、半導体素子の電極部とをフリップチップ接続させることを含むのが好ましい。
ステップ（ｃ）では、半導体素子が接続された布製印刷回路基板に複数の穴を形成させ、穴を通じて、半導体素子が接続された布製印刷回路基板の上部と下部とが互いにつながるように成形部を形成することを含むのが好ましい。
本発明に係る布製半導体素子のパッケージは、織布からなる布製印刷回路基板を用いることで、異物感を最小限に抑えることができる。
また、布製半導体素子のパッケージを容易に取り付けることができる。
さらに、布製半導体素子のパッケージの生産性を向上させることができる。
以下では、添付された図面を参照しながら、本発明の好ましい実施例に係る布製半導体素子パッケージについて説明する。
図１乃至４は、本発明の好ましい実施例に係る布製半導体素子のパッケージを示したものである。
本発明に係る布製半導体素子のパッケージ１０１は、図１に示すように、織布と、織布上に導電材をパターニングして形成したリード部（lead）１１０を含む布製印刷回路基板１００と、前記布製印刷回路基板１００のリード部１１０と接続している電極部２１０を含む半導体素子２００と、布製印刷回路基板１００と半導体素子２００とを密封する成形部（molding）３００と、を有する。
布製印刷回路基板１００は、織布上に導電材をパターニングして形成されたリード部１１０を含む。リード部１１０は、織布上にマスクを利用して導電材を蒸着または塗布することで形成することができる。
布製印刷回路基板１００と半導体素子２００とを、ワイヤボンディングで接続することができる。図１に示すように、布製印刷回路基板１００のリード部１１０と、半導体素子２００の電極部２１０とは、ワイヤ２２０を介して、即ち、ワイヤボンディングで接続している。また、布製印刷回路基板１００のリード部１１０上に金属板を設けても良い。それにより、金属板と半導体素子の電極部とがワイヤボンディングで接続していても良い。
布製印刷回路基板１００と半導体素子２００とはフリップチップ接続され得る。図２に示すように、布製印刷回路基板１００のリード部１１０または半導体素子２００の電極部２１０には突出部１５０が設けられている。それにより、半導体素子２００）の電極部２１０と布製印刷回路基板１００のリード部１１０とは突出部１５０によりフリップチップ接続され得る。
布製印刷回路基板１００に接続される半導体素子には、半導体チップ、受動素子、および、集積回路チップセットのうち１つ以上が含まれ得る。したがって、図３に示すように、多数の受動素子または集積回路チップセットなどを実装できるように、様々なリードパターンを有する布製印刷回路基板１００´を用いることができる。
布製印刷回路基板１００上に接続された半導体素子を電気的、物理的、および、化学的な衝撃、ダスト、ならびに、湿度などの外部環境から保護するために、成形部３００を設けることができる。図４に示すように、半導体素子２００が接続された布製印刷回路基板１００には、ビアホール(Via hole)１０３を設けることができる。成形部３００は、ビアホール１０３、ならびに、半導体素子が接続された布製印刷回路基板１００の上部および下部に設けられても良い。布製印刷回路基板１００の上部および下部に設けられた成形領域（molding region）は、布製印刷回路基板１００のビアホール１０３に形成された成形領域によって互いにつながる。したがって、成形部３００により布製印刷回路基板１００の上部と下部とが一体を成しているため、布製半導体素子のパッケージ１０１は水平方向の圧力に十分耐えられる。
本発明に係る布製半導体素子のパッケージは、織布で形成された布製印刷回路基板を用いることで、異物感を最小限に抑えることができる。また、布製半導体素子のパッケージは布製印刷回路基板の上部と下部とをつなぐ成形部を有しているため、水平方向の圧力に対する耐久性を向上させることができる。
以下では、図面を参照して、本発明の好ましい実施例に係る布製半導体素子のパッケージの取り付け方法について説明する。
図５および６は、本発明の好ましい実施例に係る布製半導体素子のパッケージの取り付け方法を示したものである。
図５は、本発明の好ましい実施例に係る、衣服に取り付けられた布製半導体素子のパッケージを示したものである。
図５に示すように、各々の布製半導体素子のパッケージ１０１，１０１´は、 導電性繊維４００を用いて布製印刷回路基板を衣服５００に返し縫いをすることで、衣服５００に取り付けられる。
図６は、図５に示したように、衣服５００に分散して配置された布製半導体素子のパッケージ１０１，１０１´を電気的に接続する方法を示したものである。
図６（ａ）を参照すると、導電性繊維４００で縫って、布製半導体素子のパッケージ１０１，１０１´を衣服などに取り付けることができる。縫われた導電性繊維４００の導電体４０１の一部が露出するように、レーザまたは刃物などで導電性繊維４００の被膜を除去する。その後、露出している導電体４０１の部分と布製半導体素子のパッケージ１０１のリード部１１０とを導電性接着剤４０３で接続させる。また、同様に、布製半導体素子のパッケージ１０１に接続された導電体繊維４００を別の布製半導体素子のパッケージ１０１´に接続させても良い。
図６（ｂ）を参照すると、リードパターン１１１が形成された別の布製印刷回路基板１００´を用いて、各々の布製半導体素子のパッケージ１０１，１０１´を電気的に接続させることができる。まず、各々の布製半導体素子のパッケージ１０１，１０１´に形成されたリード部１１０，１１０´と、別の布製印刷回路基板１００´に形成されたリードパターン１１１とを互いに接触させる。その後、互いに接触しているリードパターン１１１と、リード部１１０，１１０´とを、繊維４０５で縫う。それにより、衣服に取り付けられた各々の布製半導体素子のパッケージ１０１，１０１´は互いに電気的に接続される。
このようにして、図５に示した各々の布製半導体素子のパッケージ１０１，１０１´は、導電性繊維４００により電気的に接続されるだけでなく、衣服５００に取り付けられる。
本発明の好ましい実施例に係る布製半導体素子のパッケージの取り付け方法を使用する場合、布製半導体素子のパッケージを容易に衣服に取り付けることが可能となる。
以下では、図面を参照して、本発明の好ましい実施例に係る布製半導体素子のパッケージの製造方法について説明する。
図７乃至１２は、本発明の好ましい実施例に係る布製半導体素子のパッケージの製造方法を示したものである。
図７乃至１２を参照すると、本発明に係る布製半導体素子のパッケージの製造方法は、織布上に導電材をパターニングして、リード部１１０を形成することを含めて、布製印刷回路基板１００を形成するステップと、半導体素子２００の電極部２１０と布製印刷回路基板１００のリード部１１０とを接続させるステップと、布製印刷回路基板１００および半導体素子２００を密封する成形部３００を形成するステップと、を含む。
［布製印刷回路基板を形成するステップ］
図７は、本発明の好ましい実施例に係る布製印刷回路基板１００の形成方法を示したものである。
布製印刷回路基板１００を形成するステップは、図７に示すように、織布上に導電材をパターニングしてリード部１１０を形成するステップを含む。まず、織布上におけるリード部１１０のパターンに対応するパターンを有するスクリーンマスク（screen mask）を配置する。その後、織布上に配置されたスクリーンマスクの表面に対して導電材を塗布する。ここで、導電材はスクリーンマスクの表面を通じて織布上に蒸着される。織布上に蒸着された導電材は所定のパターンを有するリード部１１０となる。よって、リード部１１０を備えた布製印刷回路基板１００を形成することが可能である。布製印刷回路基板１００のリード部１１０を形成するために用いられる導電材の例としては、銀、ポリマー、溶剤であるソルベント（solvent）、ナイロン（polyester）、および、シクロヘキサノン（cyclohexanone）などがある。
布製印刷回路基板１００のリード部１１０を形成する別の方法として、まずスパッタリング（sputtering）ガスを高真空状態でターゲット材と衝突させ、プラズマを発生させる。その後、プラズマを、リード部１１０におけるパターンに対応するパターンを有するマスクを通じて織布上に噴射する。それにより、織布上に所定のパターンを有するリード部１１０が形成され、布製印刷回路基板１００が製作される。ここで、布製印刷回路基板１００に設けられたリード部１１０が導電材を含んでも良い。
図８は、布製印刷回路基板で具現化される様々な受動素子の例を示したものである。半導体素子が搭載される布製印刷回路基板は１６ピンパッド１３、１２ピンパッド１５，１７、ワイヤ２１、インダクター２３,２５、蓄電器（capacitor）２７，２９，３１、および、抵抗３３などで具現化され得る。
[半導体素子と布製印刷回路基板とを接続させるステップ]
図９乃至１１は本発明の好ましい実施例に係る、半導体素子と布製印刷回路基板とを接続させる（または、ボンドする）方法を示したものである。
図９および１０を参照すると、半導体素子２００と布製印刷回路基板１００とは、半導体素子２００の電極部２１０と布製印刷回路基板１００のリード部(１１０)とがワイヤ２２０、即ち、ワイヤボンディングで接続される。布製印刷回路基板１００に接続される半導体素子には、半導体チップ、受動素子、および、集積回路チップセット（IC Chipset）から選ばれる１つ以上が含まれ得る。
半導体素子２００を布製印刷回路基板１００に接続させる場合、布製印刷回路基板１００の柔軟性に起因して、そのようなボンディング作業（即ち、接続作業）は概して上手くいかない。このような問題を解決するために、まず、半導体素子２００を接続すべき布製印刷回路基板１００の所定の領域に液状エポキシを塗布する。その後、図９に示すように、液状エポキシが塗布された布製印刷回路基板１００上に半導体素子２００を固定させる。
その後、図１０（ａ）に示すように、半導体素子２００の電極部２１０にワイヤ２２０の一端をボンドする（１次ボンディング）。その後、電極部２１０にボンドされたワイヤ２２０の他端を布製印刷回路基板１００のリード部１１０にボンドする（２次ボンディング）。ここで、電極部２１０の各電極およびリード部１１０の各リードを単位にして、前記１次ボンディングおよび２次ボンディングを行うことができる。それにより、図１０（ｂ）に示すように、布製印刷回路基板１００上に半導体素子２００がワイヤボンディングで接続される。
また、半導体素子と布製印刷回路基板１００とをワイヤボンディングで接続する際に、布製印刷回路基板１００のリード部１１０上に金属板を設けて、その金属板上に半導体素子を実装しても良い。その後、半導体素子２００の電極部２１０と、布製印刷回路基板１００上に設けられた金属板とを、前述の通り、１次ボンディングおよび２次ボンディングを経て、即ち、ワイヤボンディングで接続させることができる。
図１１には、半導体素子２００の電極部２１０と、布製印刷回路基板１００のリード部１１０とがフリップチップ接続されている。フリップチップ接続技術は、図１１に示すように、布製印刷回路基板１００のリード部１１０または半導体素子２００の電極部に設けられた突出部１５０を利用して、半導体素子２００と布製印刷回路基板１００とを電気的に接続させる方法である。
［成形部を形成するステップ］
図１２は、本発明の好ましい実施例に係る、布製半導体素子のパッケージにおける成形部を形成する方法を示したものである。
図１２（ａ）を参照すると、半導体素子２００が接続された布製印刷回路基板１００に複数の穴を形成する。その後、図１２（ｂ）に示すように、液状の成形用化合物を蒸着させる。液状の成形用化合物は、半導体素子２００が接続された布製印刷回路基板１００の穴１０３を通じてにじみ込む。それにより、成形部３００は、布製印刷回路基板１００の上部と下部とが互いにつながるように形成される。即ち、布製印刷回路基板１００の上部および下部にそれぞれ形成された成形領域は前記穴に形成された成形領域によって一体となり得る。成形部３００は、上部と下部が互いにつながるように形成され、それにより、布製半導体素子のパッケージ１０１は水平方法の圧力により良く耐えられる。
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例により限定されるものではない。本明細書に記載された内容に基づいて、当業者が上記好ましい実施例を変更して実施するか、または、それを応用することができることは明らかである。そのような変更または応用はもっぱら特許請求の範囲により定められる本発明の権利範囲に含まれるものと解釈すべきである。
本発明の実施例に係る布製半導体素子のパッケージを示す図。 本発明の実施例に係る布製半導体素子のパッケージを示す図。 本発明の実施例に係る布製半導体素子のパッケージを示す図。 本発明の実施例に係る布製半導体素子のパッケージを示す図。 本発明の実施例に係る布製半導体素子のパッケージの取り付け方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの取り付け方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。
符号の説明
１００ 布製印刷回路基板
１１０ リード部
２００ 半導体素子
２１０ 電極部
２２０ ワイヤ
３００ 成形部

Claims (18)

  1. 織布と、前記織布上に導電材をパターニングして形成されたリード部（lead）と、を有する布製印刷回路基板と、
    前記布製印刷回路基板のリード部に接続された電極部を有する半導体素子と、
    前記布製印刷回路基板と、前記半導体素子とを密封する成形部（molding）と、
    を含む布製半導体素子のパッケージ。
  2. 前記半導体素子の電極部と、前記布製印刷回路基板のリード部とが、ワイヤボンディングで接続されている請求項１に記載の布製半導体素子のパッケージ。
  3. 前記布製印刷回路基板は、リード部上に設けられた金属板を含んでおり、前記半導体の電極部と前記布製印刷回路基板の金属板とが、ワイヤボンディングで接続されている請求項１に記載の布製半導体素子のパッケージ。
  4. 前記半導体素子の電極部または前記布製印刷回路基板のリード部に突出部が設けられており、前記半導体素子の電極部と前記布製印刷回路基板のリード部とが、前記突出部を通じてフリップチップ接続されている請求項１に記載の布製半導体素子のパッケージ。
  5. 前記半導体素子が、半導体チップ、受動素子、および、集積回路チップセット（IC Chipset）からなる群から選ばれる１つ以上を含む請求項１に記載の布製半導体素子のパッケージ。
  6. 前記布製印刷回路基板にビアホール（via hole）が設けられ、前記成形部が前記ビアホールと前記布製印刷回路基板の上部および下部とに設けられ、前記布製印刷回路基板の上部に設けられた成形領域と、前記布製印刷回路基板の下部に設けられた成形領域が前記ビアホールに設けられた成形領域によって互いにつながっている請求項１に記載の布製半導体素子のパッケージ。
  7. 請求項１から６のいずれか一項に記載の布製半導体素子のパッケージの取り付け方法であって、前記布製印刷回路基板を、導電性繊維で縫って衣服に取り付けることを特徴とする布製半導体素子のパッケージの取り付け方法。
  8. 前記衣服に縫われた前記導電性繊維の導電体の一部が露出するようにレーザまたは刃物で前記導電性繊維の被膜を除去するステップと、
    前記露出している導電体と前記布製印刷回路基板のリード部とを、導電性接着剤で接続させるステップと、
    を含む請求項７に記載の布製半導体素子のパッケージの取り付け方法。
  9. 前記半導体素子が接続された前記布製印刷回路基板のリード部と、別の布製印刷回路基板のリードパターンとを、互いに接触させ、繊維で縫うステップを含む請求項７に記載の布製半導体素子のパッケージの取り付け方法。
  10. （ａ）織布上に導電材をパターニングしてリード部（lead）を形成することを含む、布製印刷回路基板を形成するステップ、
    （ｂ）半導体素子の電極部と、前記布製印刷回路基板のリード部とを接続させるステップ、および
    （ｃ）前記布製半導体素子のパッケージと前記半導体素子とを密封する成形部を形成するステップ
    を含む布製半導体素子のパッケージの製造方法。
  11. 前記ステップ（ａ）における前記リード部の形成では、前記織布上に前記リード部のパターンに対応するパターンを有するスクリーンマスクを配置し；そして、前記スクリーンマスクを通じて前記織布上に前記導電材を塗布することを含む請求項１０に記載の布製半導体素子のパッケージの製造方法。
  12. 前記導電材が、銀、ポリマー、溶剤であるソルベント(solvent)、ナイロン(polyester)、および、シクロヘキサノン（cyclohexanone）を含む請求項１１に記載の布製半導体素子のパッケージの製造方法。
  13. 前記ステップ（ａ）における前記リード部の形成では、スパッタリングガスを高真空状態でターゲット材と衝突させてプラズマを発生させ、前記プラズマを前記リード部のパターンに対応するパターンを有するマスクを通じて前記布製印刷回路基板に蒸着させることを含む請求項１０に記載の布製半導体素子のパッケージの製造方法。
  14. 前記半導体素子が、半導体チップ、受動素子、および、集積回路チップセット（IC Chipset）からなる群から選ばれる１つ以上を含む請求項１０に記載の布製半導体素子のパッケージの製造方法。
  15. 前記ステップ（ｂ）では、前記布製印刷回路基板上に液状のエポキシを塗布し、前記エポキシが塗布された前記布製印刷回路基板上に前記半導体素子を接続させて、前記半導体素子の電極部にワイヤを接続させ、前記半導体素子の電極部に接続されたワイヤを前記布製印刷回路基板のリード部に接続させることを含む請求項１０に記載の布製半導体素子のパッケージの製造方法。
  16. 前記ステップ（ｂ）では、前記布製印刷回路基板上に金属板を設けて、前記金属板上に前記半導体素子を実装させ、前記金属板上に実装された前記半導体素子の電極部にワイヤを接続させ、前記半導体素子の電極部に接続されたワイヤを前記金属板に接続させることを含む請求項１０に記載の布製半導体素子のパッケージの製造方法。
  17. 前記ステップ（ｂ）では、前記布製印刷回路基板のリード部と、前記半導体素子の電極部とをフリップチップ接続させることを含む請求項１０に記載の布製半導体素子のパッケージの製造方法。
  18. 前記ステップ（ｃ）では、前記半導体素子が接続された前記布製印刷回路基板に複数の穴を形成させ、前記穴を通じて、前記半導体素子が接続された布製印刷回路基板の上部と下部とが互いにつながるように前記成形部を形成することを含む請求項１０に記載の布製半導体素子のパッケージの製造方法。
JP2008043931A 2007-04-18 2008-02-26 布製半導体素子のパッケージおよびその製造方法 Active JP4813506B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20070037792 2007-04-18
KR10-2007-0037792 2007-04-18
KR10-2008-0002949 2008-01-10
KR1020080002949A KR100894624B1 (ko) 2007-04-18 2008-01-10 직물형 반도체 소자 패키지와 그 설치방법 및 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011148235A Division JP2011205134A (ja) 2007-04-18 2011-07-04 布製半導体素子のパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008270740A true JP2008270740A (ja) 2008-11-06
JP4813506B2 JP4813506B2 (ja) 2011-11-09

Family

ID=39777681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008043931A Active JP4813506B2 (ja) 2007-04-18 2008-02-26 布製半導体素子のパッケージおよびその製造方法

Country Status (3)

Country Link
US (1) US7638885B2 (ja)
JP (1) JP4813506B2 (ja)
DE (1) DE102008011187A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193001A (ja) * 2010-03-16 2011-09-29 Korea Electronics Telecommun 織物型電子素子パッケージ及びその製造方法と織物型電子素子パッケージの実装方法
JP2012024560A (ja) 2010-07-20 2012-02-09 King's Metal Fiber Technologies Co Ltd 電子ボタン及び発光ダイオードボタンモジュール
JP2015165307A (ja) * 2008-12-09 2015-09-17 コーニンクレッカ フィリップス エヌ ヴェ 可撓性モジュラアセンブリ
JP2018090946A (ja) * 2016-12-01 2018-06-14 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニーＥ．Ｉ．Ｄｕ Ｐｏｎｔ Ｄｅ Ｎｅｍｏｕｒｓ Ａｎｄ Ｃｏｍｐａｎｙ 着用可能品および他の物品用の電気的連結体

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051311B1 (ko) * 2008-04-22 2011-07-22 한국과학기술원 직물형 입력장치
DE102009031568A1 (de) * 2009-06-29 2010-12-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Erzeugung eines elektronischen Systems, Verfahren zur Erzeugung einer Freiformfläche mit einem solchen System, sowie elektronisches System und Freiformflächen mit einem solchen System
US9554465B1 (en) 2013-08-27 2017-01-24 Flextronics Ap, Llc Stretchable conductor design and methods of making
US9674949B1 (en) 2013-08-27 2017-06-06 Flextronics Ap, Llc Method of making stretchable interconnect using magnet wires
US10015880B1 (en) 2013-12-09 2018-07-03 Multek Technologies Ltd. Rip stop on flex and rigid flex circuits
US9338915B1 (en) 2013-12-09 2016-05-10 Flextronics Ap, Llc Method of attaching electronic module on fabrics by stitching plated through holes
US9659478B1 (en) 2013-12-16 2017-05-23 Multek Technologies, Ltd. Wearable electronic stress and strain indicator
US9253884B2 (en) * 2013-12-20 2016-02-02 Intel Corporation Electronic fabric with incorporated chip and interconnect
US9560746B1 (en) 2014-01-24 2017-01-31 Multek Technologies, Ltd. Stress relief for rigid components on flexible circuits
KR101596580B1 (ko) * 2014-06-09 2016-02-23 삼성디스플레이 주식회사 스트레처블 디스플레이 및 그의 제조방법
US9336476B1 (en) 2014-09-10 2016-05-10 Flextronics Ap Llc Method of making RFID devices on fabrics by stitching metal wires
US20160346608A1 (en) * 2015-05-27 2016-12-01 GestureLogic Inc. Garments having articles secured thereto and methods for securing the articles to the garments
US10548219B2 (en) 2015-10-16 2020-01-28 Japan Science And Technology Agency Stress relaxation substrate and textile type device
GB201520882D0 (en) * 2015-11-26 2016-01-13 Mas Innovation Private Ltd Device
US10993635B1 (en) 2016-03-22 2021-05-04 Flextronics Ap, Llc Integrating biosensor to compression shirt textile and interconnect method
CN105662401B (zh) * 2016-03-31 2018-07-13 杭州优体科技有限公司 一种生理参数测量t恤衫
DE102017214286A1 (de) * 2017-08-16 2019-02-21 Robert Bosch Gmbh Textil- und/oder Bekleidungsvorrichtung
CN108505221B (zh) * 2018-04-17 2020-06-30 深圳智能量科技服饰有限公司 纺织品上芯片无焊固定方法
US10985484B1 (en) * 2018-10-01 2021-04-20 Flex Ltd. Electronic conductive interconnection for bridging across irregular areas in a textile product
JPWO2020213681A1 (ja) * 2019-04-18 2020-10-22
DE102022109327A1 (de) 2022-04-14 2023-10-19 Ntt New Textile Technologies Gmbh Verfahren zum Aufbringen von Elstomer und einem Kabel auf eine Stofflage
DE102022109330A1 (de) 2022-04-14 2023-10-19 Ntt New Textile Technologies Gmbh Verfahren zum Aufbringen von Elastomer und einem Kabel auf eine Stofflage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878565A (ja) * 1994-09-01 1996-03-22 Yamaha Corp 半導体装置
JPH08511354A (ja) * 1993-05-28 1996-11-26 ファーバー，アンドルー，アール． 導電性組成物を有する光、音および電流関連集成体、付属品および装置
JP2002231762A (ja) * 2001-02-01 2002-08-16 Toppan Forms Co Ltd Ｉｃチップの実装方法とｉｃチップ実装体
JP2003069216A (ja) * 2001-08-29 2003-03-07 Toppan Forms Co Ltd 導電接続部同士の接続方法
JP2004015068A (ja) * 2003-08-29 2004-01-15 Oki Electric Ind Co Ltd 半導体装置の製造方法
US20060289469A1 (en) * 2005-04-21 2006-12-28 Noble Fiber Technologies Llc Flexible electrically conductive circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08511354A (ja) * 1993-05-28 1996-11-26 ファーバー，アンドルー，アール． 導電性組成物を有する光、音および電流関連集成体、付属品および装置
JPH0878565A (ja) * 1994-09-01 1996-03-22 Yamaha Corp 半導体装置
JP2002231762A (ja) * 2001-02-01 2002-08-16 Toppan Forms Co Ltd Ｉｃチップの実装方法とｉｃチップ実装体
JP2003069216A (ja) * 2001-08-29 2003-03-07 Toppan Forms Co Ltd 導電接続部同士の接続方法
JP2004015068A (ja) * 2003-08-29 2004-01-15 Oki Electric Ind Co Ltd 半導体装置の製造方法
US20060289469A1 (en) * 2005-04-21 2006-12-28 Noble Fiber Technologies Llc Flexible electrically conductive circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015165307A (ja) * 2008-12-09 2015-09-17 コーニンクレッカ フィリップス エヌ ヴェ 可撓性モジュラアセンブリ
JP2011193001A (ja) * 2010-03-16 2011-09-29 Korea Electronics Telecommun 織物型電子素子パッケージ及びその製造方法と織物型電子素子パッケージの実装方法
JP2012024560A (ja) 2010-07-20 2012-02-09 King's Metal Fiber Technologies Co Ltd 電子ボタン及び発光ダイオードボタンモジュール
JP2018090946A (ja) * 2016-12-01 2018-06-14 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニーＥ．Ｉ．Ｄｕ Ｐｏｎｔ Ｄｅ Ｎｅｍｏｕｒｓ Ａｎｄ Ｃｏｍｐａｎｙ 着用可能品および他の物品用の電気的連結体
JP7017383B2 (ja) 2016-12-01 2022-02-08 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 着用可能品および他の物品用の電気的連結体

Also Published As

Publication number Publication date
US7638885B2 (en) 2009-12-29
DE102008011187A1 (de) 2008-10-30
JP4813506B2 (ja) 2011-11-09
US20080258314A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
JP4813506B2 (ja) 布製半導体素子のパッケージおよびその製造方法
JP6857690B2 (ja) 柔軟性入出力構成要素を備えた電子デバイス
US20230225056A1 (en) Fabric With Embedded Electrical Components
JP7116129B2 (ja) フレキシブルデバイス用ファブリック信号経路構造
US8752285B2 (en) Method for manufacturing a textile-type electronic component package
CN1717147B (zh) 柔性布线基板及制法、配芯片的柔性布线基板及电子设备
US7651886B2 (en) Semiconductor device and manufacturing process thereof
US7025596B2 (en) Method and apparatus for solder-less attachment of an electronic device to a textile circuit
CN110554739A (zh) 一种防水电子装置及其制造方法
JP2011205134A (ja) 布製半導体素子のパッケージ及びその製造方法
CN100492270C (zh) 输入装置
JPH0923051A (ja) 表面取付形パッケージとして用いられるマイクロモジュール
CN108519794A (zh) 一种移动终端
CN106252345A (zh) 指纹传感器模组及其制作方法
KR101635520B1 (ko) 전도성사와 제어기판의 접속구조와 그 접속방법
US20060265870A1 (en) Printed circuit board and printed circuit board manufacturing method
KR101913855B1 (ko) 투명 인쇄회로기판과 이의 제조방법 및 이를 이용한 ｌｅｄ 모듈
KR101027312B1 (ko) 직물형 인쇄회로기판을 이용한 디스플레이 장치 및 그제조방법
CN106611752A (zh) 芯片正背面之间的电性连接结构及其制造方法
WO2003013201A1 (en) Method for forming device-landing pad of multi-layered printed circuit board
Lauterbach et al. Integrated microelectronics for smart textiles
JP2001217352A (ja) 回路基板
CN211236874U (zh) 触控模组和具有其的电子装置
JP3264251B2 (ja) プリント配線板
TW201816565A (zh) 觸控模組及其製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110824

R150 Certificate of patent or registration of utility model

Ref document number: 4813506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250