JP2004015068A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004015068A
JP2004015068A JP2003306721A JP2003306721A JP2004015068A JP 2004015068 A JP2004015068 A JP 2004015068A JP 2003306721 A JP2003306721 A JP 2003306721A JP 2003306721 A JP2003306721 A JP 2003306721A JP 2004015068 A JP2004015068 A JP 2004015068A
Authority
JP
Japan
Prior art keywords
resin
substrate
semiconductor chip
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003306721A
Other languages
English (en)
Other versions
JP3648238B2 (ja
Inventor
Yoshimi Egawa
江川　良実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003306721A priority Critical patent/JP3648238B2/ja
Publication of JP2004015068A publication Critical patent/JP2004015068A/ja
Application granted granted Critical
Publication of JP3648238B2 publication Critical patent/JP3648238B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】　高密度実装が可能であり，また樹脂封止が容易な半導体装置の製造方法を提供する。
【解決手段】　先ず，基板３０の表面に第１の半導体チップ１１を搭載し，基板３０の裏面に第２の半導体チップ１８を搭載する。次に，基板３０の表面と第１の半導体チップ１１との間及び基板３０の裏面と第２の半導体チップ１８との間を樹脂３３で封止する。このようにして半導体装置３を製造することにより，従来に比べて同じ実装面積で２倍の高密度実装ができ，しかも，全体の厚さが非常に薄い半導体装置３を得ることができる。
【選択図】　図３

　

Description

　この発明は，ＣＳＰ（チップサイズパッケージ）やＢＧＡ（ボールグリッドアレイ）などと呼ばれる半導体装置の製造方法に関するものである。
　図９に基づいて，例えばＢＧＡと呼ばれる半導体装置を説明すると，従来は，内部基板１００の表面（図９では上面）に半導体チップ１０１を載せ，半導体チップ１０１と内部基板１０２をワイヤ１０３で電気的に接続する。その後，内部基板１００の表面上で半導体チップ１０１を樹脂１０３で封止する。また，内部基板１００の裏面（図９では下面）にはんだバンプ（はんだボール）１０４を付けた構造を有している。
　近年，このような半導体装置には，益々の高密度実装が要求されている。しかしながら，図９で説明したような従来の半導体装置では，マザーボードに実装する際，実装面積を十分に小さくさせるのが困難である。また，半導体装置は，マザーボードにはんだ付けした後の温度サイクル試験の信頼性に問題があるため，半導体装置とマザーボードとの間に樹脂を流し込むことにより樹脂で電気的な接続部分を押さえ込み，温度サイクル試験の信頼性を向上させている。しかし，このように半導体装置とマザーボードとの間に樹脂を流し込むためには，樹脂封止工程を増やすことが必要になる。
　本発明の目的は，高密度実装が可能であり，また樹脂封止が容易な半導体装置の製造方法を提供することにある。
　この目的を達成するために，本発明によれば，基板の表面に第１の半導体チップを搭載し，前記基板の裏面に第２の半導体チップを搭載する工程と，前記基板の表面と前記第１の半導体チップとの間及び前記基板の裏面と前記第２の半導体チップとの間を樹脂で封止する工程と，を含むことを特徴とする，半導体装置の製造方法が提供される。
　例えば，前記第１の半導体チップは，フリップチップ接続により前記基板の表面に搭載される。
　また例えば，前記第２の半導体チップは，フリップチップ接続により前記基板の裏面に搭載される。
　また例えば，前記樹脂で封止する工程は，前記基板の表面側あるいは裏面側のいずれか一方側から樹脂を供給して，前記基板に設けられた貫通孔に樹脂を通過させることにより，前記基板の表面と前記第１の半導体チップとの間及び前記基板の裏面と前記第２の半導体チップとの間をそれぞれ樹脂にて封止するものである。
　また例えば，前記基板の表面側あるいは裏面側のうち，前記樹脂の供給を行う側とは異なる側に配置された半導体チップの周囲近傍を横漏れ防止治具にて閉塞した状態で，前記樹脂を供給する。
　また例えば，前記樹脂を供給する工程において，前記基板の表面側あるいは裏面側のうち，前記樹脂の供給を行う側とは異なる側に配置された半導体チップの周囲近傍に温風を吹き付ける。
　また例えば，前記樹脂を供給する工程は，半導体装置をマザーボード上に電気的に接続した後に行う。
　基板表面に第１の半導体チップが搭載され，基板裏面に複数のバンプが形成された半導体装置において，前記基板裏面の中央に形成されたバンプの無い領域に第２の半導体チップが搭載されていることを特徴としている。この半導体装置にあっては，基板表面に第１の半導体チップが搭載され，基板裏面に第２の半導体チップが搭載されているので，従来の半導体装置に比べて，同じ実装面積で２倍の高密度実装が可能になる。
　この半導体装置において，前記基板の表裏面の間で封止樹脂を通過させる貫通孔が，前記基板に設けられていることが好ましい。そうすれば，基板の表裏面のいずれか一方側において樹脂を供給して，基板に設けられた貫通孔に該樹脂を通過させることにより，基板表面と第１の半導体チップの間及び基板裏面と第２の半導体チップの間を同時に樹脂で封止することができるようになる。
　また，前記基板表面に対する前記第１の半導体チップの電気的な接続及び／又は前記基板裏面に対する前記第２の半導体チップの電気的な接続が，フリップチップ接続であることが好ましい。そうすれば，半導体装置全体の厚さを薄くできるようになる。
　基板の表裏面に第１の半導体チップと第２の半導体チップを搭載する工程と，基板表面と第１の半導体チップの間と基板裏面と第２の半導体チップの間を樹脂で封止する工程とを含むことを特徴とする，半導体装置の製造方法である。この製造方法によって，半導体装置を製造することができる。
　この製造方法において，前記基板表面に対する前記第１の半導体チップの電気的な接続や前記基板裏面に対する前記第２の半導体チップの電気的な接続を，フリップチップ接続で行うことが好ましい。そうすれば，半導体装置全体の厚さを薄くできるようになる。
　また，前記基板の表裏面のいずれか一方側において樹脂を供給して，基板に設けられた貫通孔に該樹脂を通過させることにより，基板表面と第１の半導体チップの間及び基板裏面と第２の半導体チップの間を同時に樹脂で封止することが好ましい。そうすれば，製造時間短縮とコストダウンがはかれるようになる。この場合，前記樹脂の供給を行わない基板の表面又は裏面において第１の半導体チップの周囲近傍又は第２の半導体チップの周囲近傍を閉塞するための横漏れ防止治具を用いることにより，基板表面と第１の半導体チップの間からの樹脂の漏出又は基板裏面と第２の半導体チップの間からの樹脂の漏出を防ぐことが好ましい。また，前記横漏れ防止治具は，第１の半導体チップの周囲近傍又は第２の半導体チップの周囲近傍に温風を吹き付けることにより樹脂を硬化させるようにしても良い。
　また，前記基板裏面と第２の半導体チップの間を樹脂で封止する工程を，半導体装置をマザーボード上に電気的に接続した後に行うようにしても良い。そうすれば，半導体装置の樹脂封止と，半導体装置とマザーボードとの間の樹脂により押さえ込みが同時にでき，封止工程を短縮できる。
　本発明で製造される半導体装置によれば，従来の半導体装置に比べて，同じ実装面積で２倍の高密度実装が可能になる。そして，基板の表裏面のいずれか一方側において樹脂を供給して，基板に設けられた貫通孔に該樹脂を通過させることにより，基板表面と第１の半導体チップの間及び基板裏面と第２の半導体チップの間を同時に樹脂で封止することができるようになる。また，半導体装置全体の厚さを薄くできる。
　このような半導体装置は，本発明によって製造することができる。そして，半導体装置全体の厚さを薄くできるようになる。また，製造時間短縮とコストダウンがはかれるようになる。また，漏れ出た樹脂が不要な箇所に付着することが無く，また，必要以上に樹脂を使うことが無く，仕上がりも綺麗になる。また，半導体装置の樹脂封止と，半導体装置とマザーボードとの間の樹脂により押さえ込みが同時にでき，封止工程を短縮できる。
　以下，本発明の好ましい実施の形態を，ＢＧＡ（ボールグリッドアレイ）と呼ばれる半導体装置を例にして説明する。図１において，（ａ）は，第１の半導体装置１の裏面図であり，（ｂ）は，図１（ａ）におけるＡ−Ａ断面図である。
　内部基板１０の表面（図示の例では上面）に第１の半導体チップ１１が搭載されている。図示の例では，第１の半導体チップ１１の上面に配置された端子にワイヤ１２をボンディングすることにより，内部基板１０に対して第１の半導体チップ１１が電気的に接続されている。また，内部基板１０の表面において第１の半導体チップ１１は例えばエポキシ樹脂などの樹脂１３で封止されている。
　内部基板１０の裏面（図示の例では下面）には，複数のバンプ１５が形成されている。このバンプ１５は，例えばはんだバンプや金バンプなどである。また，内部基板１０の裏面中央には，バンプ１５の無い領域１６が形成されていて，この領域１６には第２の半導体チップ１７が搭載されている。図示の例では，第２の半導体チップ１７の上面に配置された内部接続端子１８を内部基板１０の裏面に接触させて，内部基板１０に対して第２の半導体チップ１７を電気的に接続することにより，内部基板１０の裏面に対して第２の半導体チップ１７をフリップチップ接続している。また，内部基板１０の裏面において第２の半導体チップ１７の上面と内部基板１０の裏面との間は例えばエポキシ樹脂などの樹脂１９で封止されている。
　このように構成された半導体装置１にあっては，例えば先に図９で説明したような従来の半導体装置に比べて，同じ実装面積で２倍の高密度実装ができるようになる。また，この半導体装置１のように，第２の半導体チップ１７を内部基板１０の裏面にフリップチップ接続すれば，フリップチップ接続は厚さの増加が少なくて済むので，内部基板１０の裏面に第２の半導体チップ１７を搭載しても半導体装置１全体の厚さの増加はほとんどない。
　次に図２は，第２の半導体装置２の断面図である。この半導体装置２では，第１の半導体チップ１１の下面に内部接続端子２１が配置されており，その内部接続端子２１を内部基板１０の表面（図示の例では上面）に電気的に接続することにより，内部基板１０の表面に対して第１の半導体チップ１１をフリップチップ接続した構成になっている。また，内部基板１０の表面において第１の半導体チップ１１の下面と内部基板１０の表面との間は例えばエポキシ樹脂などの樹脂２２で封止されている。その他の構成は，先に図１で説明した第１の半導体装置１と同様であるので，図２に示す半導体装置２において，図１で説明した半導体装置１と同じ構成要素については，図１と同じ符号を付することにより，重複した説明は省略する。
　このように構成された第２の半導体装置２にあっては，先に図１で説明した半導体装置１と同様に，同じ実装面積で２倍の高密度実装ができることに加え，内部基板１０の表面に搭載した第１の半導体チップ１１もフリップチップ接続されているので，半導体装置２全体の厚さを更に薄くできる。このような半導体装置２は，特に全体厚さが制限されたような場合に有効である。
　次に図３は，第３の半導体装置３の断面図である。この半導体装置３では，内部基板３０のほぼ中央に貫通孔３１が設けられている。また，先に説明した第２の半導体装置２と同様に，この半導体装置３においても，第１の半導体チップ１１の下面に配置された内部接続端子３２を内部基板３０の表面（図示の例では上面）にフリップチップ接続した構成になっている。この半導体装置３によれば，次に説明する半導体装置３の製造過程において，貫通孔３１に例えばエポキシ樹脂などの樹脂３３を通過させることにより，内部基板３０の表面と第１の半導体チップ１１の間及び内部基板３０の裏面と第２の半導体チップ１７の間を同時に樹脂３３で封止することができる。なお，その他の構成は，先に図１で説明した第１の半導体装置１と同様であるので，図３に示す半導体装置３において，図１で説明した半導体装置１と同じ構成要素については，図１と同じ符号を付することにより，重複した説明は省略する。
　次に，この第３の半導体装置３を製造する場合を例にして，本発明の実施の形態にかかる製造方法について説明する。先ず，貫通孔３１が形成された内部基板３０の表面と裏面に第１の半導体チップ１１と第２の半導体チップ１８をそれぞれ搭載する。この場合，先に説明したように，第１の半導体チップ１１の下面に配置された内部接続端子３２を内部基板３０の表面にフリップチップ接続（フェイスダウン）し，また，第２の半導体チップ１７の上面に配置された内部接続端子１８を内部基板３０の裏面にフリップチップ接続（フェイスダウン）すると良い。これらフリップチップ接続は，例えばＡｕ−Ａｕ熱圧着，導電性接着剤による接続，半田接続などによって行うことができる。
　次に，内部基板３０の表面と第１の半導体チップ１１の間と内部基板３０の裏面と第２の半導体チップ１７の間をそれぞれ樹脂３３で封止する。この場合，内部基板３０の表裏面のいずれか一方側において樹脂３３を供給すれば良い。即ち，図４に示す例では，内部基板３０の表面側において，第１の半導体チップ１１の周囲近傍にディスペンサ４０で上部から液状の例えばエポキシ樹脂などの樹脂３３を供給する。すると，毛細管現象により，樹脂３３は，先ず内部基板３０の表面と第１の半導体チップ１１の間に流れ込み，内部基板３０に設けられた貫通孔３１を通過した後，更に内部基板３０の裏面と第２の半導体チップ１７の間に流れ込むこととなる。このように，内部基板３０の表面と第１の半導体チップ１１の間及び内部基板３０の裏面と第２の半導体チップ１７の間に樹脂を流し込んだ後，１５０〜１６０゜Ｃ程度の温度で樹脂３３を硬化させ，半導体装置３を製造する。
　なお，このように樹脂３３による封止を行った後，内部基板３０の裏面において第２の半導体チップ１７の周りにバンプ１５をはんだ接合などによって取り付けても良いが，第２の半導体チップ１７をフリップチップ接続する前に，予めバンプ１５を取り付けておいても良い。
　このようにして半導体装置３を製造することにより，従来に比べて同じ実装面積で２倍の高密度実装ができ，しかも，全体の厚さが非常に薄い半導体装置３を得ることができる。また，この半導体装置３を製造する場合，内部基板３０に設けられた貫通孔３１に樹脂３３を通過させることにより，内部基板３０の表面と第１の半導体チップ１１の間及び内部基板３０の裏面と第２の半導体チップ１７の間を同時に樹脂３３で封止できるので，製造時間を短縮できコストダウンがはかれるようになる。
　なお，このようにして半導体装置３を製造する場合，樹脂３３の供給を行わない内部基板３０の裏面側では，第２の半導体チップ１７の周囲から樹脂３３が漏れ出てしまう心配がある。そこで，樹脂３３の供給を行わない内部基板３０の裏面においては，図５に示すように，第２の半導体チップ１７の周囲近傍を閉塞するための横漏れ防止治具４１を用いると良い。このような横漏れ防止治具４１によって第２の半導体チップ１７の周囲近傍を閉塞した状態で，内部基板３０の表面側において上方からディスペンサ４０で樹脂３３を供給して，樹脂３３を硬化させれば，内部基板３０の裏面と第２の半導体チップ１７の間からの樹脂３３の漏出を防ぐことができる。これにより，漏れ出た樹脂３３が不要な箇所に付着することが無く，また，必要以上に樹脂３３を使うことが無く，仕上がりも綺麗になる。なお横漏れ防止治具４１は，樹脂３３と容易に付着しない剥離性の良い材料で構成すると良い。
　また，図６に示すように，横漏れ防止治具４２にエア吹き出し口４３を設け，このエア吹き出し口４３から吹き出した例えば１５０〜１６０゜Ｃ程度の温風を，内部基板３０の裏面において第２の半導体チップ１７の周囲近傍に供給する構成としても良い。そうすれば，ディスペンサ４０から供給された樹脂３３を第２の半導体チップ１７の周囲近傍において仮硬化させることができ，図５で説明した場合と同様に，内部基板３０の裏面と第２の半導体チップ１７の間からの樹脂３３の漏出を防ぐことができる。
　次に，第３の半導体装置３を例にして，本発明の他の実施の形態にかかる製造方法について説明する。先ず，先と同様に，貫通孔３１が形成された内部基板３０の表面と裏面に第１の半導体チップ１１と第２の半導体チップ１８をそれぞれ搭載する。この場合も，第１の半導体チップ１１と第２の半導体チップ１７をいずれも内部基板３０に対してフリップチップ接続（フェイスダウン）すると良い。
　次に，内部基板３０の裏面において第２の半導体チップ１７の周りの所定位置にバンプ１５をはんだ接合などによって取り付ける。なお，第２の半導体チップ１７をフリップチップ接続する前に，予めバンプ１５を内部基板３０の裏面に取り付けておいても良い。
　次に，第１の半導体チップ１１と第２の半導体チップ１８を破壊させないようにして，図７に示すように，マザーボード５０上に半導体装置３を載せ，局所エアブローや接着剤等で仮実装することにより，内部基板３０の裏面のバンプ１５をマザーボード５０上に電気的に接続する。
　次に，内部基板３０の表面と第１の半導体チップ１１の間と内部基板３０の裏面と第２の半導体チップ１７の間をそれぞれ樹脂３３で封止する。この場合も先と同様に，内部基板３０の表面側において，第１の半導体チップ１１の周囲近傍にディスペンサ４０で上部から液状の例えばエポキシ樹脂などの樹脂３３を供給する。すると毛細管現象により，樹脂３３は内部基板３０の表面と第１の半導体チップ１１の間及び貫通孔３１を通過した後，更に内部基板３０の裏面と第２の半導体チップ１７の間に流れ込むこととなる。
　そして，この実施の形態では，内部基板３０の裏面と第２の半導体チップ１７の間に樹脂３３を充填した後も，更にディスペンサ４０から液状の樹脂３３を供給し続ける。すると，内部基板３０の裏面側では，第２の半導体チップ１７の周囲から樹脂３３が流れ出て，図７に示すように，内部基板３０の裏面とマザーボード５０の上面の間や第２の半導体チップ１７の下面とマザーボード５０の上面の間にも樹脂３３が流れ込んで充填されることとなる。こうして，半導体装置３における内部基板３０の表裏面と第１の半導体チップ１１及び第２の半導体チップ１７の間と，半導体装置３とマザーボード５０との間にそれぞれ樹脂３３を充填した後，１５０〜１６０゜Ｃ程度の温度で樹脂３３を硬化させる。
　これにより，半導体装置３の樹脂封止と，半導体装置３とマザーボード５０との間の樹脂封止が同時にでき，封止工程を短縮できるようになる。図８は，こうしてマザーボード５０上において製造された半導体装置３を示す断面図である。この実施の形態の製造方法によれば，半導体装置３の樹脂封止とマザーボード５０との間の樹脂封止を同時に行うことにより，半導体装置３を製造すると同時にマザーボード５０との間の樹脂３３による押さえ込みができ，温度サイクル試験の信頼性を向上させることができる。また，通常３回の封止工程を１回でできるので製造時間を約１／３程度に短縮できる。なお，このように半導体装置３の樹脂封止と半導体装置３とマザーボード５０との間の樹脂封止を同時に行う場合は，半導体装置３とマザーボード５０との間から樹脂３３が漏れ出ないように，先に図５，６で説明した場合と同様な横漏れ防止治具を使用しても良い。
　以上，本発明の好ましい実施の形態をＢＧＡと呼ばれる半導体装置に基づいて説明したが，本発明は，ＢＧＡ以外の他の形式の半導体装置にも適用できる。
（ａ）は，第１の半導体装置の裏面図であり，（ｂ）は，図１（ａ）におけるＡ−Ａ断面図である。 第２の半導体装置の断面図である。 第３の半導体装置の断面図である。 第３の半導体装置の製造方法の説明図である。 第２の半導体チップの周囲近傍を閉塞するための横漏れ防止治具を用いた製造方法の説明図である。 エア吹き出し口を設けた横漏れ防止治具を用いた製造方法の説明図である。 本発明の他の実施の形態にかかる製造方法の説明図である。 他の実施の形態にかかる製造方法によって製造した半導体装置の断面図である。 従来の半導体装置の断面図である。
符号の説明
　１，２，３　半導体装置
　１０　内部基板
　１１　第１の半導体チップ
　１３，１９　樹脂
　１５　バンプ
　１６　バンプの無い領域
　１７　第２の半導体チップ

Claims (7)

  1. 基板の表面に第１の半導体チップを搭載し，前記基板の裏面に第２の半導体チップを搭載する工程と，
    　前記基板の表面と前記第１の半導体チップとの間及び前記基板の裏面と前記第２の半導体チップとの間を樹脂で封止する工程と，を含むことを特徴とする，半導体装置の製造方法。
  2. 前記第１の半導体チップは，フリップチップ接続により前記基板の表面に搭載されることを特徴とする，請求項１に記載の半導体装置の製造方法。
  3. 前記第２の半導体チップは，フリップチップ接続により前記基板の裏面に搭載されることを特徴とする，請求項１又は２に記載の半導体装置の製造方法。
  4. 前記樹脂で封止する工程は，前記基板の表面側あるいは裏面側のいずれか一方側から樹脂を供給して，前記基板に設けられた貫通孔に樹脂を通過させることにより，前記基板の表面と前記第１の半導体チップとの間及び前記基板の裏面と前記第２の半導体チップとの間をそれぞれ樹脂にて封止するものであることを特徴とする，請求項１，２又は３に記載の半導体装置の製造方法。
  5. 前記基板の表面側あるいは裏面側のうち，前記樹脂の供給を行う側とは異なる側に配置された半導体チップの周囲近傍を横漏れ防止治具にて閉塞した状態で，前記樹脂を供給することを特徴とする，請求項４に記載の半導体装置の製造方法。
  6. 前記樹脂を供給する工程において，前記基板の表面側あるいは裏面側のうち，前記樹脂の供給を行う側とは異なる側に配置された半導体チップの周囲近傍に温風を吹き付けることを特徴とする，請求項４に記載の半導体装置の製造方法。
  7. 前記樹脂を供給する工程は，半導体装置をマザーボード上に電気的に接続した後に行うことを特徴とする，請求項１，２，３，４，５又は６のいずれかに記載の半導体装置の製造方法。
JP2003306721A 2003-08-29 2003-08-29 半導体装置の製造方法 Expired - Fee Related JP3648238B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003306721A JP3648238B2 (ja) 2003-08-29 2003-08-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003306721A JP3648238B2 (ja) 2003-08-29 2003-08-29 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12130598A Division JP3648053B2 (ja) 1998-04-30 1998-04-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2004015068A true JP2004015068A (ja) 2004-01-15
JP3648238B2 JP3648238B2 (ja) 2005-05-18

Family

ID=30438952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003306721A Expired - Fee Related JP3648238B2 (ja) 2003-08-29 2003-08-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3648238B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253519A (ja) * 2005-03-14 2006-09-21 Toshiba Corp 半導体装置
JP2008270740A (ja) * 2007-04-18 2008-11-06 Korea Advanced Inst Of Sci Technol 布製半導体素子のパッケージ、その取り付け方法およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253519A (ja) * 2005-03-14 2006-09-21 Toshiba Corp 半導体装置
US7397132B2 (en) 2005-03-14 2008-07-08 Kabushiki Kaisha Toshiba Semiconductor device
JP4557757B2 (ja) * 2005-03-14 2010-10-06 株式会社東芝 半導体装置
JP2008270740A (ja) * 2007-04-18 2008-11-06 Korea Advanced Inst Of Sci Technol 布製半導体素子のパッケージ、その取り付け方法およびその製造方法

Also Published As

Publication number Publication date
JP3648238B2 (ja) 2005-05-18

Similar Documents

Publication Publication Date Title
JP3648053B2 (ja) 半導体装置
US7791205B2 (en) Interposers for semiconductor die packages with standard ball grill array footprint
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
JP5192825B2 (ja) 半導体装置およびその製造方法、ならびに積層半導体装置の製造方法
KR20100104377A (ko) 내부 스트레스를 줄일 수 있는 반도체 패키지
US6523254B1 (en) Method for gate blocking x-outs during a molding process
JPH10270477A (ja) 半導体パッケージ製造方法
JP3631922B2 (ja) センタパッド型半導体パッケージ素子の製造方法
US7474006B2 (en) Package board and semiconductor device
KR101697684B1 (ko) 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들
US6660565B1 (en) Flip chip molded/exposed die process and package structure
JP3648238B2 (ja) 半導体装置の製造方法
KR20010063682A (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
KR20090041987A (ko) 미세 피치형 본드패드를 갖는 반도체 소자
JPH0410635A (ja) フリップチップ実装方法
JP2002261192A (ja) ウエハレベルｃｓｐ
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
KR20110137060A (ko) 반도체 패키지
JPH10335386A (ja) 半導体実装方法
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
JPH11345904A (ja) 樹脂封止型半導体装置とその製造方法
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法
KR20000074091A (ko) 볼 그리드 어레이 패키지 및 그 제조 방법
TWI244743B (en) Semiconductor package and method for manufacturing the same
KR100648044B1 (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041008

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20041015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees