JPH11345904A - 樹脂封止型半導体装置とその製造方法 - Google Patents

樹脂封止型半導体装置とその製造方法

Info

Publication number
JPH11345904A
JPH11345904A JP10153040A JP15304098A JPH11345904A JP H11345904 A JPH11345904 A JP H11345904A JP 10153040 A JP10153040 A JP 10153040A JP 15304098 A JP15304098 A JP 15304098A JP H11345904 A JPH11345904 A JP H11345904A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
internal substrate
semiconductor device
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10153040A
Other languages
English (en)
Other versions
JP4110303B2 (ja
Inventor
Nobuhito Ouchi
伸仁 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP15304098A priority Critical patent/JP4110303B2/ja
Priority to US09/321,587 priority patent/US6249043B1/en
Publication of JPH11345904A publication Critical patent/JPH11345904A/ja
Application granted granted Critical
Publication of JP4110303B2 publication Critical patent/JP4110303B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 大きさを小さくでき，ボイドや反りなどを生
じずに樹脂封止できる半導体装置を得る。 【解決手段】 半導体素子１１と内部基板１０を重ね
て，半導体素子１１と内部基板１０との間を樹脂１５で
封止し，半導体素子１１の表面に配置されたバンプ１３
を内部基板１０の回路１２に電気的に接続してなるフリ
ップチップ方式の樹脂封止型半導体装置１において，内
部基板１０の外縁１０’が半導体素子１１の外縁１１’
よりもはみ出ず，かつ半導体素子１１の表面の一部が内
部基板１０の外縁１０’よりも外側にはみ出るように配
置した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は，樹脂封止型半導
体装置とその製造方法に関する。
【０００２】
【従来の技術】近年，携帯機器が急速に普及し，それに
伴って携帯機器の中に搭載される樹脂封止型半導体装置
も薄型，小型及び軽量のものが要求されるようになって
いる。そして，その要求に対応するために数多くの樹脂
封止型半導体装置が提案されている。
【０００３】その１つとして例えば図９に示すようなフ
リップチップ方式の樹脂封止型半導体装置１００が知ら
れている。即ち，この半導体装置１００は，半導体素子
１０１を内部基板１０２の上に重ね，半導体素子１０１
と内部基板１０２との間を樹脂１０３で封止し，半導体
素子１０１の表面（図９では下面）に配置されたバンプ
１０４を内部基板１０２の表面（図９では上面）に形成
された回路（Ｃｕパターン）１０５に電気的に直接接続
する。また，半導体素子１０１が接続されていない側の
内部基板１０２の表面（図９では下面）に，はんだボー
ル１０６を取り付ける。
【０００４】
【発明が解決しようとする課題】しかしながら，このよ
うな従来の半導体装置１００には，次に説明するような
３つの問題がある。第１の問題は，例えばメモリなどの
半導体装置では，半導体素子の大きさが小さくなるよう
にシュリンクが進んでいるが，従来の半導体装置１００
は，図１０に示すように，シュリンクで小さくなった半
導体素子１０１を内部基板１０２上に取り付けた場合
に，内部基板１０２の大きさが変わらないため，半導体
素子１０１の外縁と内部基板１０２の外縁との差Ｌが大
きくなって，半導体装置１００の大きさ自体は小さくな
らない。
【０００５】第２の問題は，高容量メモリなどの比較的
大きい半導体素子１０１を内部基板１０２上に取り付け
た半導体装置１００の場合，図１１に示すように，半導
体素子１００と内部基板１０２の間の隙間面積が広いた
め，樹脂１０３をもれなく注入することが難しく，ボイ
ド１１０が発生しやすくなってしまう。
【０００６】第３の問題は，高容量メモリなどの半導体
素子１０１を内部基板１０２上に取り付けた半導体装置
１００の場合，従来は，図１２に示すように，半導体素
子１０１と内部基板１０２がいずれも大きいため，両者
の熱膨張係数の違いで半導体装置１００全体に反りＸが
発生しやすい。
【０００７】従って本発明の目的は，大きさを小さくで
き，ボイドや反りなどを生じずに樹脂封止できる半導体
装置を得ることにある。
【０００８】
【課題を解決するための手段】この目的を達成するため
に，請求項１の発明にあっては，半導体素子と内部基板
を重ねて，半導体素子と内部基板との間を樹脂で封止
し，半導体素子の表面に配置されたバンプを内部基板の
回路形成面に電気的に接続してなるフリップチップ方式
の樹脂封止型半導体装置において，前記内部基板の外縁
が前記半導体素子の外縁よりもはみ出ず，かつ前記半導
体素子の表面の一部が前記内部基板の外縁よりも外側に
はみ出るように配置したことを特徴としている。
【０００９】この請求項１の半導体装置にあっては，内
部基板を半導体素子よりも小さくすることによって，半
導体装置全体の大きさを小型にすることが可能となる。
また，内部基板を小さくしたことによって，半導体素子
と内部基板の間の隙間面積も狭くなるので，ボイドの発
生や半導体素子と内部基板の熱膨張係数の違いによる反
りの発生も防止できる。
【００１０】この請求項１の半導体装置において，請求
項２に記載したように，前記半導体素子が接続されてい
ない側の内部基板の表面に，はんだボールが取り付けら
れていても良い。この内部基板に取り付けられたはんだ
ボールを用いて半導体装置を配線基板などに電気的に接
続する。その場合，請求項３に記載したように，前記は
んだボールが，前記バンプよりも外側まで配置されてい
ることが好ましい。また，請求項４に記載したように，
前記内部基板の外縁に沿って，前記半導体素子の外縁よ
りもはみ出ないように配置された基板枠が設けられてい
ても良い。
【００１１】請求項５の発明は，前記請求項１，２，３
又は４のいずれかの樹脂封止型半導体装置を製造する方
法において，前記半導体素子の上に内部基板を重ねた状
態で，前記内部基板の外縁よりも外側にはみ出た前記半
導体素子の表面において樹脂を供給することを特徴とし
ている。この請求項５の製造方法において，請求項６に
記載したように，前記樹脂の供給を，前記内部基板の外
縁と内部基板の外縁に沿って配置された基板枠の間にて
行っても良い。
【００１２】請求項７の発明は，前記請求項１，２，３
又は４のいずれかの樹脂封止型半導体装置を製造する方
法において，前記半導体素子のバンプ形成面に樹脂を塗
布してから前記半導体素子の上に内部基板を重ねること
を特徴としている。この請求項７の製造方法において，
請求項８に記載したように，前記半導体素子の表面に形
成されたバンプを露出させるように前記樹脂を塗布する
ことが好ましい。
【００１３】また，これら請求項５〜８の製造方法にお
いて，請求項９に記載したように，前記樹脂が硬化した
後，前記半導体素子が接続されていない側の内部基板の
表面に，はんだボールを取り付ても良い。その場合，請
求項１０に記載したように，前記はんだボールを，前記
バンプよりも外側まで取り付けることが好ましい。
【００１４】
【発明の実施の形態】以下，本発明の好ましい実施の形
態を図面を用いて説明する。図１は，本発明の第１の実
施の形態にかかる樹脂封止型半導体装置（以下，「半導
体装置」という）１の内部構造を示す縦断面図である。
【００１５】内部基板１０の第１の表面（図１では，内
部基板１０の上面）に，半導体素子１１が重ねて配置さ
れている。内部基板１０の第１の表面には，所定の形状
に配置された回路（Ｃｕパターン）１２が設けられてお
り，半導体素子１１の表面（図１では，半導体素子１１
の下面）に配置されたバンプ１３をこの回路１２に電気
的に直接接続したフリップチップ構造になっている。半
導体素子１１と内部基板１０との間は樹脂１５によって
封止されている。また，半導体素子１１が接続されてい
ない側の内部基板１１の第２の表面（図１では，内部基
板１０の下面）には，図示しない配線基板などに電気的
に接続するためのはんだボール１６が取り付けられてい
る。このはんだボール１６は，スルーホールなどを介し
て内部基板１０の第１の表面に形成された回路１２に電
気的に接続されている。また，内部基板１０は，半導体
素子１１よりも小さくなっており，内部基板１０の外縁
１０’が半導体素子１１の外縁１１’よりもはみ出ず，
かつ半導体素子１１の表面（図１では，半導体素子１１
の下面）が内部基板１０の外縁１０’よりも両外側には
み出るように配置されている。
【００１６】次に，図２に基づいて，本発明の第１の実
施の形態にかかる半導体装置１の製造方法を説明する。
この半導体装置１を製造する場合，先ず，バンプ１３が
配置された半導体素子１１の表面（図２では，半導体素
子１１の上面）を上に向けた状態で，半導体素子１１の
上に内部基板１０を重ねて載置する。この場合，内部基
板１０の第１の表面を下に向けて，回路１２を半導体素
子１１表面のバンプ１３に一致させる。また，内部基板
１０の外縁１０’が半導体素子１１の外縁１１’よりも
はみ出ず，かつ半導体素子１１の表面（図２では，半導
体素子１１の上面）が内部基板１０の外縁１０’よりも
両外側にはみ出るように配置する。
【００１７】次に，上に重ねた内部基板１０の外縁１
０’よりも外側にはみ出た半導体素子１１の表面におい
て，ノズル１７から樹脂１５を供給する。この場合，ノ
ズル１７から溶融した樹脂１５を供給すると，樹脂１５
は毛細管現象によって内部基板１０と半導体素子１１の
間にむら無く流れ込むようになる。
【００１８】そして，樹脂１５が硬化した後，例えば３
００℃前後に加熱することにより，半導体素子１１表面
のバンプ１３と内部基板１０の第１の表面に形成された
回路１２を電気的に接続する。更に，内部基板１１の第
２の表面（図２では，内部基板１０の上面）にはんだボ
ール１６を取り付けても良い。
【００１９】また，図３に基づいて，本発明の第１の実
施の形態にかかる半導体装置１の別の製造方法を説明す
る。この半導体装置１を別の方法で製造する場合，先
ず，バンプ１３が配置された半導体素子１１の表面（図
３では，半導体素子１１の上面）を上に向けた状態で，
半導体素子１１のバンプ形成面（上面）に樹脂１５をノ
ズル１７によって塗布する。この場合，半導体素子１１
表面のバンプ１３を露出させるように樹脂１５を塗布す
ることが好ましい。
【００２０】次に，半導体素子１１の上に内部基板１０
を重ねて載置する。この場合，内部基板１０の第１の表
面を下に向けて，回路１２を半導体素子１１表面のバン
プ１３に一致させる。また，内部基板１０の外縁１０’
が半導体素子１１の外縁１１’よりもはみ出ず，かつ半
導体素子１１の表面（図３では，半導体素子１１の上
面）が内部基板１０の外縁１０’よりも両外側にはみ出
るように配置する。
【００２１】そして，樹脂１５が硬化した後，例えば３
００℃前後に加熱することにより，半導体素子１１表面
のバンプ１３と内部基板１０の第１の表面に形成された
回路１２を電気的に接続する。更に，図２で説明した場
合と同様に，内部基板１１の第２の表面（図３では，内
部基板１０の上面）にはんだボール１６を取り付けても
良い。
【００２２】しかして，以上のように構成された本発明
の第１の実施の形態にかかる半導体装置１にあっては，
内部基板１０が半導体素子よりも小さくなっているの
で，内部基板１０の外縁１０’が半導体素子１１の外縁
１１’よりもはみ出ることが無く，半導体装置１全体の
大きさを小型にすることが可能となる。このため，半導
体素子１１のシュリンクに伴って半導体装置１の小型化
が実現できる。また，内部基板１０を小さくしたことに
よって，半導体素子１１と内部基板１０の間の隙間も狭
くなるので，従来心配されていたボイドの発生や半導体
素子１１と内部基板１０の熱膨張係数の違いによる反り
の発生なども防止できるようになる。
【００２３】次に，図４は，本発明の第２の実施の形態
にかかる樹脂封止型半導体装置（以下，「半導体装置」
という）２の内部構造を示す縦断面図である。先に図１
で説明した本発明の第１の実施の形態にかかる半導体装
置１と同様に，この半導体装置２においても，内部基板
２０の第１の表面（図４では，内部基板２０の上面）
に，半導体素子２１が重ねて配置され，内部基板２０の
第１の表面に，所定の形状に配置された回路（Ｃｕパタ
ーン）２２が設けられ，半導体素子２１の表面（図４で
は，半導体素子２１の下面）に配置されたバンプ２３を
この回路２２に電気的に直接接続したフリップチップ構
造である。半導体素子２１と内部基板２０との間は樹脂
２５によって封止され，半導体素子２１が接続されてい
ない側の内部基板２１の第２の表面（図４では，内部基
板２０の下面）には，図示しない配線基板などに電気的
に接続するためのはんだボール２６が取り付けられてい
る。はんだボール２６は，スルーホールなどを介して回
路２２に電気的に接続されている。また，内部基板２０
は，半導体素子２１よりも小さく，内部基板２０の外縁
２０’が半導体素子２１の外縁２１’よりもはみ出ず，
かつ半導体素子２１の表面（図４では，半導体素子２１
の下面）が内部基板２０の外縁２０’よりも両外側には
み出るように配置されている。
【００２４】そして，この第２の実施の形態にかかる半
導体装置２にあっては，内部基板２０の第２の表面に取
り付けられたはんだボール２６を，半導体素子２１の表
面に配置されたバンプ２３よりも外側まで配置すること
により，バンプ２３は，最も外側に位置するはんだボー
ル２６よりも必ず内側に配置されている。なお，この第
２の実施の形態にかかる半導体装置２は，先に図２，３
で説明した第１の実施の形態の半導体装置１の製造方法
と同様の方法によって製造されるので，重複した説明を
省略する。
【００２５】しかして，この第２の実施の形態にかかる
半導体装置２にあっては，先に説明した第１の実施の形
態の半導体装置１と同様に，半導体素子２１のシュリン
クに伴う半導体装置２の小型化が実現でき，ボイドや反
りの発生なども防止できる。加えて，この第２の実施の
形態にかかる半導体装置２にあっては，バンプ２３の位
置がはんだボール２６よりも内側にあるので，バンプ２
３が内部基板２０の外縁２０’よりも外側にはみ出ると
いった心配がない。従って，この第２の実施の形態にか
かる半導体装置２にあっては，例えば図５に示すよう
に，半導体素子１１が内部基板２０とほぼ同じくらいま
で小さくなっても，半導体素子２１表面のバンプ２３を
内部基板２０の第１の表面に形成された回路２２に接続
でき，半導体素子２１のシュリンクによらずにフリップ
チップ構造を採用できるようになる。
【００２６】次に，図６は，本発明の第３の実施の形態
にかかる樹脂封止型半導体装置（以下，「半導体装置」
という）３の内部構造を示す縦断面図である。先に図１
で説明した本発明の第１の実施の形態にかかる半導体装
置１や先に図４で説明した本発明の第２の実施の形態に
かかる半導体装置２と同様に，この半導体装置３におい
ても，内部基板３０の第１の表面（図６では，内部基板
３０の上面）に，半導体素子３１が重ねて配置され，内
部基板３０の第１の表面に，所定の形状に配置された回
路（Ｃｕパターン）３２が設けられ，半導体素子３１の
表面（図６では，半導体素子３１の下面）に配置された
バンプ３３をこの回路３２に電気的に直接接続したフリ
ップチップ構造である。半導体素子３１と内部基板３０
との間は樹脂３５によって封止され，半導体素子３１が
接続されていない側の内部基板３１の第２の表面（図６
では，内部基板３０の下面）には，図示しない配線基板
などに電気的に接続するためのはんだボール３６が取り
付けられている。はんだボール３６は，スルーホールな
どを介して回路３２に電気的に接続されている。
【００２７】また，先に図４で説明した本発明の第２の
実施の形態にかかる半導体装置２と同様に，この半導体
装置３においても，内部基板３０の第２の表面に取り付
けられたはんだボール３６を，半導体素子３１の表面に
配置されたバンプ３３よりも外側まで配置することによ
り，バンプ３３は，最も外側に位置するはんだボール３
６よりも必ず内側に配置されている。
【００２８】そして，この第３の実施の形態にかかる半
導体装置３にあっては，内部基板３１は，例えば図７に
示す如きテープキャリア４０を装置サポーター４１にお
いてフレーム４２から切断したもので構成され，内部基
板３１の周囲には，チップサポーター４１によって接続
された基板枠４３が内部基板３１の外縁に沿って所定の
間隔を開けて配置されている。但し，この基板枠４３の
大きさは半導体素子３１よりも小さく，基板枠４３の外
縁４３’が半導体素子３１の外縁３１’よりも外側には
み出ないように配置されている。なお，図７中の点線３
１”は，テープキャリア４０に搭載される半導体素子３
１の外縁３１’の位置を示している。
【００２９】次に，図８に基づいて，本発明の第３の実
施の形態にかかる半導体装置３の製造方法を説明する。
この半導体装置３を製造する場合，先ず，バンプ３３が
配置された半導体素子３１の表面（図８では，半導体素
子３１の上面）を上に向けた状態で，半導体素子３１の
上に内部基板３０を重ねて載置する。この場合，図７に
示したまだ切断する前のテープキャリア４０の状態で内
部基板３０を半導体素子３１の上に載せても良い。ま
た，半導体素子３１の上に内部基板３０を重ねる場合，
内部基板３０の第１の表面を下に向けて，回路３２を半
導体素子３１表面のバンプ３３に一致させる。また，内
部基板３０の外縁３０’に沿って配置された基板枠４３
の外縁４３’が半導体素子３１の外縁３１’よりも外側
にはみ出ないように配置する。
【００３０】次に，内部基板３０の外縁３０’と基板枠
４３の間からノズル３７によって半導体素子３１の表面
に樹脂３５を供給する。この場合，ノズル３７から溶融
した樹脂３５を供給すると，樹脂３５は毛細管現象によ
って内部基板３０と半導体素子３１の間や内部基板３０
と基板枠４３の間にむら無く流れ込むようになる。な
お，図８に示すように，複数本のノズル３７を用いるこ
とによって，内部基板３０の外縁３０’と基板枠４３の
間の複数箇所から樹脂３５を供給すると，内部基板３０
と半導体素子３１の間や内部基板３０と基板枠４３の間
に樹脂３５をむら無く早く流し込むことができる。
【００３１】そして，樹脂３５が硬化した後，例えば３
００℃前後に加熱することにより，半導体素子３１表面
のバンプ３３と内部基板３０の第１の表面に形成された
回路３２を電気的に接続する。更に，内部基板３１の第
２の表面（図８では，内部基板３０の上面）にはんだボ
ール３６を取り付けても良い。また，図７に示したまだ
切断する前のテープキャリア４０を用いた場合は，更に
テープキャリア４０を装置サポーター４１においてフレ
ーム４２から切断し，内部基板３０を切り離す。
【００３２】しかして，以上のように構成された本発明
の第３の実施の形態にかかる半導体装置３にあっては，
先に説明した第１，２の実施の形態の半導体装置１，２
と同様に，半導体素子３１のシュリンクに伴う半導体装
置３の小型化が実現でき，ボイドや反りの発生なども防
止できる。また，先に説明した第２の実施の形態の半導
体装置２と同様に，バンプ３３が内部基板３０の外縁３
０’よりも外側にはみ出ず，半導体素子３１のシュリン
クによらずにフリップチップ構造を採用できる。加え
て，この第３の実施の形態にかかる半導体装置３にあっ
ては，シュリンクで半導体素子３１が小さくなっても，
基板枠４３の大きさを小さくするだけ内部基板３０はそ
のまま使用でき，基板枠４３と内部基板３０が分けられ
ているため，内部基板３０をより小さくでき，高容量化
に伴う半導体素子３１及び内部基板３０の拡大化による
半導体装置３の全体の反りの発生を更に低減できるよう
になる。また，内部基板３０の外縁３０’と基板枠４３
の間から樹脂３５を供給することにより，半導体素子３
１及び内部基板３０の拡大化による樹脂３５の充填不足
が解消でき，ボイドの発生をより確実に防止できる。
【００３３】なお，図８では，半導体素子３１の上に内
部基板３０を重ねた状態で樹脂３５を供給する製造方法
を説明したが，先に図３で説明した製造方法のように，
半導体素子３１の表面に樹脂３５を塗布した後，半導体
素子３１の上に内部基板３０を重ねるようにしても良
い。
【００３４】
【発明の効果】本発明によれば，フリップチップ方式の
樹脂封止型半導体装置を製造するに当たり，内部基板を
半導体素子よりも小さくすることによって，半導体装置
全体の大きさを小型にすることができ，ボイドの発生や
半導体素子と内部基板の熱膨張係数の違いによる反りの
発生も防止できる。また，内部基板に設けられるはんだ
ボールを半導体素子表面のバンプよりも外側まで配置す
ることにより，バンプが内部基板の外縁よりも外側には
み出ず，半導体素子のシュリンクによらずにフリップチ
ップ構造を採用できるようになる。また，内部基板の外
縁に沿って半導体素子の外縁よりもはみ出ないように基
板枠を配置することによって，シュリンクで半導体素子
が小さくなっても，基板枠の大きさを小さくするだけ内
部基板はそのまま使用でき，基板枠と内部基板が分けら
れているため，内部基板をより小さくでき，半導体装置
の全体の反りの発生を更に低減できるようになる。ま
た，内部基板の外縁と基板枠の間から樹脂を供給するこ
とにより，樹脂の充填不足が解消でき，ボイドの発生を
より確実に防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる樹脂封止型
半導体装置の内部構造を示す縦断面図である。
【図２】本発明の第１の実施の形態にかかる半導体装置
を製造する方法の説明図である。
【図３】本発明の第１の実施の形態にかかる半導体装置
を製造する別の方法の説明図である。
【図４】本発明の第２の実施の形態にかかる樹脂封止型
半導体装置の内部構造を示す縦断面図である。
【図５】半導体素子が内部基板とほぼ同じくらいまで小
さくなった本発明の第２の実施の形態にかかる樹脂封止
型半導体装置の内部構造を示す縦断面図である。
【図６】本発明の第３の実施の形態にかかる樹脂封止型
半導体装置の内部構造を示す縦断面図である。
【図７】テープキャリアの平面図である。
【図８】本発明の第３の実施の形態にかかる半導体装置
を製造する方法の説明図である。
【図９】従来のフリップチップ方式の樹脂封止型半導体
装置の縦断面図である。
【図１０】従来技術の第１の問題の説明図である。
【図１１】従来技術の第２の問題の説明図である。
【図１２】従来技術の第３の問題の説明図である。
【符号の説明】
１，２，３ 半導体装置 １０，２０，３０ 内部基板 １０’，２０’，３０’ 内部基板の外縁 １１，２１，３１ 半導体素子 １１’，２１’，３１’ 半導体素子の外縁 １２，２２，３２ 回路 １３，２３，３３ バンプ １５，２５，３５ 樹脂 １６，２６，３６ はんだボール ４３ 基板枠

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と内部基板を重ねて，半導体
    素子と内部基板との間を樹脂で封止し，半導体素子の表
    面に配置されたバンプを内部基板の回路形成面に電気的
    に接続してなるフリップチップ方式の樹脂封止型半導体
    装置において，前記内部基板の外縁が前記半導体素子の
    外縁よりもはみ出ず，かつ前記半導体素子の表面の一部
    が前記内部基板の外縁よりも外側にはみ出るように配置
    したことを特徴とする，樹脂封止型半導体装置。
  2. 【請求項２】 前記半導体素子が接続されていない側の
    内部基板の表面に，はんだボールが取り付けられている
    ことを特徴とする，請求項１の樹脂封止型半導体装置。
  3. 【請求項３】 前記はんだボールが，前記バンプよりも
    外側まで配置されていることを特徴とする，請求項２の
    樹脂封止型半導体装置。
  4. 【請求項４】 前記内部基板の外縁に沿って，前記半導
    体素子の外縁よりもはみ出ないように配置された基板枠
    が設けられていることを特徴とする，請求項１，２又は
    ３のいずれかの樹脂封止型半導体装置。
  5. 【請求項５】 前記請求項１，２，３又は４のいずれか
    の樹脂封止型半導体装置を製造する方法において，前記
    半導体素子の上に内部基板を重ねた状態で，前記内部基
    板の外縁よりも外側にはみ出た前記半導体素子の表面に
    おいて樹脂を供給することを特徴とする，樹脂封止型半
    導体装置の製造方法。
  6. 【請求項６】 前記樹脂の供給を，前記内部基板の外縁
    と内部基板の外縁に沿って配置された基板枠の間にて行
    うことを特徴とする，請求項５に記載の樹脂封止型半導
    体装置の製造方法。
  7. 【請求項７】 前記請求項１，２，３又は４のいずれか
    の樹脂封止型半導体装置を製造する方法において，前記
    半導体素子のバンプ形成面に樹脂を塗布してから前記半
    導体素子の上に内部基板を重ねることを特徴とする，樹
    脂封止型半導体装置の製造方法。
  8. 【請求項８】 前記半導体素子の表面に形成されたバン
    プを露出させるように前記樹脂を塗布することを特徴と
    する，請求項７に記載の樹脂封止型半導体装置の製造方
    法。
  9. 【請求項９】 前記樹脂が硬化した後，前記半導体素子
    が接続されていない側の内部基板の表面に，はんだボー
    ルを取り付ることを特徴とする，請求項５，６，７又は
    ８のいずれかの樹脂封止型半導体装置の製造方法。
  10. 【請求項１０】 前記はんだボールを，前記バンプより
    も外側まで取り付けることを特徴とする，請求項１１の
    樹脂封止型半導体装置の製造方法。
JP15304098A 1998-06-02 1998-06-02 樹脂封止型半導体装置の製造方法 Expired - Fee Related JP4110303B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15304098A JP4110303B2 (ja) 1998-06-02 1998-06-02 樹脂封止型半導体装置の製造方法
US09/321,587 US6249043B1 (en) 1998-06-02 1999-05-28 Resin-sealed type semiconductor device, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15304098A JP4110303B2 (ja) 1998-06-02 1998-06-02 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11345904A true JPH11345904A (ja) 1999-12-14
JP4110303B2 JP4110303B2 (ja) 2008-07-02

Family

ID=15553666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15304098A Expired - Fee Related JP4110303B2 (ja) 1998-06-02 1998-06-02 樹脂封止型半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6249043B1 (ja)
JP (1) JP4110303B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009026861A (ja) * 2007-07-18 2009-02-05 Elpida Memory Inc 半導体装置及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087477A1 (en) * 2001-05-02 2003-05-08 Tomohiro Kawashima Repairable flip clip semiconductor device with excellent packaging reliability and method of manufacturing same
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227664A (en) * 1988-02-26 1993-07-13 Hitachi, Ltd. Semiconductor device having particular mounting arrangement
JP3449796B2 (ja) 1994-08-18 2003-09-22 ソニー株式会社 樹脂封止型半導体装置の製造方法
JPH08195417A (ja) 1995-01-13 1996-07-30 Fujitsu Ltd フィルム基板及び半導体装置
JPH0982850A (ja) 1995-09-13 1997-03-28 Toshiba Corp 半導体パッケージ装置およびその製造方法
JPH09139404A (ja) 1995-11-16 1997-05-27 Toshiba Corp 半導体装置およびその製造方法
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JP2980046B2 (ja) * 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009026861A (ja) * 2007-07-18 2009-02-05 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6249043B1 (en) 2001-06-19
JP4110303B2 (ja) 2008-07-02

Similar Documents

Publication Publication Date Title
JP5420505B2 (ja) 半導体装置の製造方法
JP3648053B2 (ja) 半導体装置
JP3546131B2 (ja) 半導体チップパッケージ
US9252125B2 (en) Stacked semiconductor device and fabrication method for same
JP3685947B2 (ja) 半導体装置及びその製造方法
TWI353046B (en) Land grid array semiconductor device packages, ass
US20010008306A1 (en) Laminate type semiconductor apparatus
JPH09129670A (ja) フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ
KR20140130395A (ko) 반도체 디바이스 제조 방법
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
JPWO2003012863A1 (ja) 半導体装置及びその製造方法
KR101697684B1 (ko) 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들
JP4110303B2 (ja) 樹脂封止型半導体装置の製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JP3506029B2 (ja) テープ状配線基板及びそれを用いた半導体装置
JP3648238B2 (ja) 半導体装置の製造方法
JP2001291795A (ja) 基板及びこれを用いた半導体装置の製造方法
US20050146050A1 (en) Flip chip package structure and chip structure thereof
CN1437255A (zh) 半导体构装与其制造方法
JP4657581B2 (ja) 半導体装置
JP2000068415A (ja) チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子
JPH10173000A (ja) 高密度実装用半導体パッケージ及びその実装方法
JPH11265959A (ja) パッケージ型半導体装置
JP2008091954A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20030624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20030624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees