JP2011205134A - 布製半導体素子のパッケージ及びその製造方法 - Google Patents

布製半導体素子のパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2011205134A
JP2011205134A JP2011148235A JP2011148235A JP2011205134A JP 2011205134 A JP2011205134 A JP 2011205134A JP 2011148235 A JP2011148235 A JP 2011148235A JP 2011148235 A JP2011148235 A JP 2011148235A JP 2011205134 A JP2011205134 A JP 2011205134A
Authority
JP
Japan
Prior art keywords
fabric
semiconductor element
printed circuit
circuit board
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2011148235A
Other languages
English (en)
Inventor
Hoi-Jun Yoo
へジュン ユ
Yongsang Kim
ヨンサン キム
Hyejung Kim
ヘジョン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Advanced Institute of Science and Technology KAIST
Original Assignee
Korea Advanced Institute of Science and Technology KAIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Advanced Institute of Science and Technology KAIST filed Critical Korea Advanced Institute of Science and Technology KAIST
Publication of JP2011205134A publication Critical patent/JP2011205134A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】着用した際の異物感を最小限に抑えると共に、生産性が向上した布製半導体素子のパッケージ、その布製半導体素子のパッケージの製造方法を提供する。
【解決手段】布製半導体素子のパッケージは、織布と、前記織布上に導電材をパターニングして形成された第１リード部と、を有する布製印刷回路基板と、前記布製印刷回路基板のリード部に接続された電極部を有する半導体素子と、前記布製印刷回路基板と、前記半導体素子とを密封する成形部（molding）と、を含む。前記第１リード部は、前記第１リード部の端部において別の布製半導体素子と電気的に接続された導電性繊維によって前記織布とともに縫合されることにより、あるいは、前記第１リード部は、前記第１リード部の端部において別の布製半導体素子と電気的に接続された布製印刷回路基板の第２リード部と前記織布と共に縫合されることにより、前記別の布製半導体素子と電気的に接続されている。
【選択図】図６

Description

本発明は、布製半導体素子のパッケージ（fabric type semiconductor device package）及びその製造方法に関する。
近年、日常生活に必要な様々なデジタル装置などを衣服に統合させたいわゆる着用可能なコンピュータ（Wearable Computer）についての関心が高まりつつある。現在は、コンピュータの各部品を衣服に分散して配置する程度にとどまっているが、携帯機器の小型化、多機能化、および、導電性繊維の開発が進むにつれ、ユーザに異物感がなく、衣服の形態でコンピュータの機能を提供する着用可能なコンピュータが実現できる見込みである。
このような状況の下、従来の半導体パッケージおよび印刷回路基板の製造方法を使用する場合、携帯機器を小型化することや、携帯機器を衣服内に挿入することなどにおいて、異物感をなくすには限界がある。その問題を解決するために、液晶表示モジュール用の軟質の回路基板などが開発されているが、このような回路基板を衣服に取り付けて着用しても依然として不便である。また、導電性繊維を用いて織布や生地に電気配線を具現化する場合、導電性繊維の端部と半導体のパッケージとを手作業でロウ付けするしかないため、自動化し難く、生産性が低下するという問題があった。
本発明が解決しようとする課題は、着用した際の異物感を最小限に抑えると共に、生産性が向上した布製半導体素子のパッケージ、その布製半導体素子のパッケージの製造方法を提供することである。
本発明に係る布製半導体素子のパッケージは、織布と、前記織布上に導電材をパターニングして形成された第１リード部（lead）と、を有する布製印刷回路基板と、
前記布製印刷回路基板のリード部に接続された電極部を有する半導体素子と、
前記布製印刷回路基板と、前記半導体素子とを密封する成形部（molding）と、
を含む。
前記第１リード部は、前記第１リード部の端部において、別の半導体素子と電気的に接続された導電性繊維によって前記織布とともに縫合されることにより、あるいは、前記第１リード部は、前記第１リード部の端部において、別の半導体素子と電気的に接続された布製印刷回路基板の第２リード部と前記織布と共に縫合されることにより、前記別の半導体素子と電気的に接続されている。
また、本発明に係る布製半導体素子のパッケージの製造方法は、
（ａ）織布上に導電材をパターニングして第１リード部（lead）を形成することを含む、布製印刷回路基板を形成するステップ、
（ｂ）半導体素子の電極部と、前記布製印刷回路基板の第１リード部とを接続させるステップ、
（ｃ）前記布製印刷回路基板と前記半導体素子とを密封する成形部を形成するステップ、および
（ｄ）前記第１リード部を、別の半導体素子と電気的に接続された導電性繊維によって、前記第１リード部の端部において前記織布とともに縫合することにより、あるいは、前記第１リード部を、前記第１リード部の端部において、別の半導体素子と電気的に接続された布製印刷回路基板の第２リード部と前記織布と共に縫合することにより、前記別の半導体素子と電気的に接続するステップ、を含む。
本発明に係る布製半導体素子のパッケージは、織布からなる布製印刷回路基板を用いることで、異物感を最小限に抑えることができる。
また、布製半導体素子のパッケージを容易に取り付けることができる。
さらに、布製半導体素子のパッケージの生産性を向上させることができる。
本発明の実施例に係る布製半導体素子のパッケージを示す図。 本発明の実施例に係る布製半導体素子のパッケージを示す図。 本発明の実施例に係る布製半導体素子のパッケージを示す図。 本発明の実施例に係る布製半導体素子のパッケージを示す図。 本発明の実施例に係る布製半導体素子のパッケージの取り付け方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの取り付け方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。 本発明の実施例に係る布製半導体素子のパッケージの製造方法を示す図。
以下では、添付された図面を参照しながら、本発明の好ましい実施例に係る布製半導体素子パッケージについて説明する。
図１乃至４は、本発明の好ましい実施例に係る布製半導体素子のパッケージを示したものである。
本発明に係る布製半導体素子のパッケージ１０１は、図１に示すように、織布と、織布上に導電材をパターニングして形成したリード部（lead）１１０を含む布製印刷回路基板１００と、前記布製印刷回路基板１００のリード部１１０と接続している電極部２１０を含む半導体素子２００と、布製印刷回路基板１００と半導体素子２００とを密封する成形部（molding）３００と、を有する。
布製印刷回路基板１００は、織布上に導電材をパターニングして形成されたリード部１１０を含む。リード部１１０は、織布上にマスクを利用して導電材を蒸着または塗布することで形成することができる。
布製印刷回路基板１００と半導体素子２００とを、ワイヤボンディングで接続することができる。図１に示すように、布製印刷回路基板１００のリード部１１０と、半導体素子２００の電極部２１０とは、ワイヤ２２０を介して、即ち、ワイヤボンディングで接続している。また、布製印刷回路基板１００のリード部１１０上に金属板を設けても良い。それにより、金属板と半導体素子の電極部とがワイヤボンディングで接続していても良い。
布製印刷回路基板１００と半導体素子２００とはフリップチップ接続され得る。図２に示すように、布製印刷回路基板１００のリード部１１０または半導体素子２００の電極部２１０には突出部１５０が設けられている。それにより、半導体素子２００）の電極部２１０と布製印刷回路基板１００のリード部１１０とは突出部１５０によりフリップチップ接続され得る。
布製印刷回路基板１００に接続される半導体素子には、半導体チップ、受動素子、および、集積回路チップセットのうち１つ以上が含まれ得る。したがって、図３に示すように、多数の受動素子または集積回路チップセットなどを実装できるように、様々なリードパターンを有する布製印刷回路基板１００´を用いることができる。
布製印刷回路基板１００上に接続された半導体素子を電気的、物理的、および、化学的な衝撃、ダスト、ならびに、湿度などの外部環境から保護するために、成形部３００を設けることができる。図４に示すように、半導体素子２００が接続された布製印刷回路基板１００には、ビアホール(Via hole)１０３を設けることができる。成形部３００は、ビアホール１０３、ならびに、半導体素子が接続された布製印刷回路基板１００の上部および下部に設けられても良い。布製印刷回路基板１００の上部および下部に設けられた成形領域（molding region）は、布製印刷回路基板１００のビアホール１０３に形成された成形領域によって互いにつながる。したがって、成形部３００により布製印刷回路基板１００の上部と下部とが一体を成しているため、布製半導体素子のパッケージ１０１は水平方向の圧力に十分耐えられる。
本発明に係る布製半導体素子のパッケージは、織布で形成された布製印刷回路基板を用いることで、異物感を最小限に抑えることができる。また、布製半導体素子のパッケージは布製印刷回路基板の上部と下部とをつなぐ成形部を有しているため、水平方向の圧力に対する耐久性を向上させることができる。
以下では、図面を参照して、本発明の好ましい実施例に係る布製半導体素子のパッケージの取り付け方法について説明する。
図５および６は、本発明の好ましい実施例に係る布製半導体素子のパッケージの取り付け方法を示したものである。
図５は、本発明の好ましい実施例に係る、衣服に取り付けられた布製半導体素子のパッケージを示したものである。
図５に示すように、各々の布製半導体素子のパッケージ１０１，１０１´は、 導電性繊維４００を用いて布製印刷回路基板を衣服５００に返し縫いをすることで、衣服５００に取り付けられる。
図６は、図５に示したように、衣服５００に分散して配置された布製半導体素子のパッケージ１０１，１０１´を電気的に接続する方法を示したものである。
図６（ａ）を参照すると、導電性繊維４００で縫って、布製半導体素子のパッケージ１０１，１０１´を衣服などに取り付けることができる。縫われた導電性繊維４００の導電体４０１の一部が露出するように、レーザまたは刃物などで導電性繊維４００の被膜を除去する。その後、露出している導電体４０１の部分と布製半導体素子のパッケージ１０１のリード部１１０とを導電性接着剤４０３で接続させる。また、同様に、布製半導体素子のパッケージ１０１に接続された導電体繊維４００を別の布製半導体素子のパッケージ１０１´に接続させても良い。
図６（ｂ）を参照すると、リードパターン１１１が形成された別の布製印刷回路基板１００´を用いて、各々の布製半導体素子のパッケージ１０１，１０１´を電気的に接続させることができる。まず、各々の布製半導体素子のパッケージ１０１，１０１´に形成されたリード部１１０，１１０´と、別の布製印刷回路基板１００´に形成されたリードパターン１１１とを互いに接触させる。その後、互いに接触しているリードパターン１１１と、リード部１１０，１１０´とを、繊維４０５で縫う。それにより、衣服に取り付けられた各々の布製半導体素子のパッケージ１０１，１０１´は互いに電気的に接続される。
このようにして、図５に示した各々の布製半導体素子のパッケージ１０１，１０１´は、導電性繊維４００により電気的に接続されるだけでなく、衣服５００に取り付けられる。
本発明の好ましい実施例に係る布製半導体素子のパッケージの取り付け方法を使用する場合、布製半導体素子のパッケージを容易に衣服に取り付けることが可能となる。
以下では、図面を参照して、本発明の好ましい実施例に係る布製半導体素子のパッケージの製造方法について説明する。
図７乃至１２は、本発明の好ましい実施例に係る布製半導体素子のパッケージの製造方法を示したものである。
図７乃至１２を参照すると、本発明に係る布製半導体素子のパッケージの製造方法は、織布上に導電材をパターニングして、リード部１１０を形成することを含めて、布製印刷回路基板１００を形成するステップと、半導体素子２００の電極部２１０と布製印刷回路基板１００のリード部１１０とを接続させるステップと、布製印刷回路基板１００および半導体素子２００を密封する成形部３００を形成するステップと、を含む。
［布製印刷回路基板を形成するステップ］
図７は、本発明の好ましい実施例に係る布製印刷回路基板１００の形成方法を示したものである。
布製印刷回路基板１００を形成するステップは、図７に示すように、織布上に導電材をパターニングしてリード部１１０を形成するステップを含む。まず、織布上におけるリード部１１０のパターンに対応するパターンを有するスクリーンマスク（screen mask）を配置する。その後、織布上に配置されたスクリーンマスクの表面に対して導電材を塗布する。ここで、導電材はスクリーンマスクの表面を通じて織布上に蒸着される。織布上に蒸着された導電材は所定のパターンを有するリード部１１０となる。よって、リード部１１０を備えた布製印刷回路基板１００を形成することが可能である。布製印刷回路基板１００のリード部１１０を形成するために用いられる導電材の例としては、銀、ポリマー、溶剤であるソルベント（solvent）、ナイロン（polyester）、および、シクロヘキサノン（cyclohexanone）などがある。
布製印刷回路基板１００のリード部１１０を形成する別の方法として、まずスパッタリング（sputtering）ガスを高真空状態でターゲット材と衝突させ、プラズマを発生させる。その後、プラズマを、リード部１１０におけるパターンに対応するパターンを有するマスクを通じて織布上に噴射する。それにより、織布上に所定のパターンを有するリード部１１０が形成され、布製印刷回路基板１００が製作される。ここで、布製印刷回路基板１００に設けられたリード部１１０が導電材を含んでも良い。
図８は、布製印刷回路基板で具現化される様々な受動素子の例を示したものである。半導体素子が搭載される布製印刷回路基板は１６ピンパッド１３、１２ピンパッド１５，１７、ワイヤ２１、インダクター２３,２５、蓄電器（capacitor）２７，２９，３１、および、抵抗３３などで具現化され得る。
[半導体素子と布製印刷回路基板とを接続させるステップ]
図９乃至１１は本発明の好ましい実施例に係る、半導体素子と布製印刷回路基板とを接続させる（または、ボンドする）方法を示したものである。
図９および１０を参照すると、半導体素子２００と布製印刷回路基板１００とは、半導体素子２００の電極部２１０と布製印刷回路基板１００のリード部(１１０)とがワイヤ２２０、即ち、ワイヤボンディングで接続される。布製印刷回路基板１００に接続される半導体素子には、半導体チップ、受動素子、および、集積回路チップセット（IC Chipset）から選ばれる１つ以上が含まれ得る。
半導体素子２００を布製印刷回路基板１００に接続させる場合、布製印刷回路基板１００の柔軟性に起因して、そのようなボンディング作業（即ち、接続作業）は概して上手くいかない。このような問題を解決するために、まず、半導体素子２００を接続すべき布製印刷回路基板１００の所定の領域に液状エポキシを塗布する。その後、図９に示すように、液状エポキシが塗布された布製印刷回路基板１００上に半導体素子２００を固定させる。
その後、図１０（ａ）に示すように、半導体素子２００の電極部２１０にワイヤ２２０の一端をボンドする（１次ボンディング）。その後、電極部２１０にボンドされたワイヤ２２０の他端を布製印刷回路基板１００のリード部１１０にボンドする（２次ボンディング）。ここで、電極部２１０の各電極およびリード部１１０の各リードを単位にして、前記１次ボンディングおよび２次ボンディングを行うことができる。それにより、図１０（ｂ）に示すように、布製印刷回路基板１００上に半導体素子２００がワイヤボンディングで接続される。
また、半導体素子と布製印刷回路基板１００とをワイヤボンディングで接続する際に、布製印刷回路基板１００のリード部１１０上に金属板を設けて、その金属板上に半導体素子を実装しても良い。その後、半導体素子２００の電極部２１０と、布製印刷回路基板１００上に設けられた金属板とを、前述の通り、１次ボンディングおよび２次ボンディングを経て、即ち、ワイヤボンディングで接続させることができる。
図１１には、半導体素子２００の電極部２１０と、布製印刷回路基板１００のリード部１１０とがフリップチップ接続されている。フリップチップ接続技術は、図１１に示すように、布製印刷回路基板１００のリード部１１０または半導体素子２００の電極部に設けられた突出部１５０を利用して、半導体素子２００と布製印刷回路基板１００とを電気的に接続させる方法である。
［成形部を形成するステップ］
図１２は、本発明の好ましい実施例に係る、布製半導体素子のパッケージにおける成形部を形成する方法を示したものである。
図１２（ａ）を参照すると、半導体素子２００が接続された布製印刷回路基板１００に複数の穴を形成する。その後、図１２（ｂ）に示すように、液状の成形用化合物を蒸着させる。液状の成形用化合物は、半導体素子２００が接続された布製印刷回路基板１００の穴１０３を通じてにじみ込む。それにより、成形部３００は、布製印刷回路基板１００の上部と下部とが互いにつながるように形成される。即ち、布製印刷回路基板１００の上部および下部にそれぞれ形成された成形領域は前記穴に形成された成形領域によって一体となり得る。成形部３００は、上部と下部が互いにつながるように形成され、それにより、布製半導体素子のパッケージ１０１は水平方法の圧力により良く耐えられる。
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例により限定されるものではない。本明細書に記載された内容に基づいて、当業者が上記好ましい実施例を変更して実施するか、または、それを応用することができることは明らかである。そのような変更または応用はもっぱら特許請求の範囲により定められる本発明の権利範囲に含まれるものと解釈すべきである。
１００ 布製印刷回路基板
１１０ リード部
２００ 半導体素子
２１０ 電極部
２２０ ワイヤ
３００ 成形部

Claims (6)

  1. 織布と、前記織布上に導電材をパターニングして形成された第１リード部（lead）と、を有する布製印刷回路基板と、
    前記布製印刷回路基板の前記第１リード部に接続された電極部を有する半導体素子と、
    前記布製印刷回路基板と、前記半導体素子とを密封する成形部（molding）と、
    を含み、
    前記第１リード部は、前記第１リード部の端部において、別の半導体素子と電気的に接続された導電性繊維によって前記織布とともに縫合されることにより、あるいは、前記第１リード部は、前記第１リード部の端部において、別の半導体素子と電気的に接続された布製印刷回路基板の第２リード部と前記織布と共に縫合されることにより、前記別の半導体素子と電気的に接続されている、布製半導体素子のパッケージ。
  2. 前記導電性繊維と前記織布の縫合部分に、導電性接着剤が設けられている、請求項１に記載の布製半導体素子のパッケージ。
  3. 前記第１リード部は、前記第１リード部の端部において別の半導体素子のパッケージと電気的に接続された導電性繊維によって前記織布とともに縫合され、さらに、
    前記布製印刷回路基板が前記導電性繊維により衣服に取り付けられている、請求項１または２に記載の布製半導体素子のパッケージ。
  4. （ａ）織布上に導電材をパターニングして第１リード部（lead）を形成することを含む、布製印刷回路基板を形成するステップ、
    （ｂ）半導体素子の電極部と、前記布製印刷回路基板の第１リード部とを接続させるステップ、
    （ｃ）前記布製印刷回路基板と前記半導体素子とを密封する成形部を形成するステップ、および
    （ｄ）前記第１リード部を、別の半導体素子と電気的に接続された導電性繊維によって、前記第１リード部の端部において前記織布とともに縫合することにより、あるいは、前記第１リード部を、前記第１リード部の端部において、別の半導体素子と電気的に接続された布製印刷回路基板の第２リード部と前記織布と共に縫合することにより、前記別の半導体素子と電気的に接続するステップ、を含む、布製半導体素子のパッケージの製造方法。
  5. 前記導電性繊維と前記織布の縫合部分に導電性接着剤を設ける、請求項４に記載の布製半導体素子のパッケージの製造方法。
  6. 前記第１リード部は、前記第１リード部の端部において別の半導体素子と電気的に接続された導電性繊維によって前記織布とともに縫合され、
    さらに、前記布製印刷回路基板が前記導電性繊維により衣服に取り付けられるステップを含む、請求項４または５に記載の布製半導体素子のパッケージの製造方法。
JP2011148235A 2007-04-18 2011-07-04 布製半導体素子のパッケージ及びその製造方法 Ceased JP2011205134A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2007-0037792 2007-04-18
KR20070037792 2007-04-18
KR10-2008-0002949 2008-01-10
KR1020080002949A KR100894624B1 (ko) 2007-04-18 2008-01-10 직물형 반도체 소자 패키지와 그 설치방법 및 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008043931A Division JP4813506B2 (ja) 2007-04-18 2008-02-26 布製半導体素子のパッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2011205134A true JP2011205134A (ja) 2011-10-13

Family

ID=40154301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011148235A Ceased JP2011205134A (ja) 2007-04-18 2011-07-04 布製半導体素子のパッケージ及びその製造方法

Country Status (2)

Country Link
JP (1) JP2011205134A (ja)
KR (1) KR100894624B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017065270A1 (ja) * 2015-10-16 2017-04-20 国立研究開発法人科学技術振興機構 応力緩和基板及びテキスタイル型デバイス

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5854617B2 (ja) 2010-03-16 2016-02-09 韓國電子通信研究院Ｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ 織物型電子素子パッケージ及びその製造方法と織物型電子素子パッケージの実装方法
KR101635520B1 (ko) * 2015-01-09 2016-07-01 상명대학교서울산학협력단 전도성사와 제어기판의 접속구조와 그 접속방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198798A (ja) * 1985-02-28 1986-09-03 ソニー株式会社 布フレキシブル基板の接続方法
JPH02235387A (ja) * 1989-03-09 1990-09-18 Fujii Process Kk フレキシブル回路基板
WO2001030123A1 (en) * 1999-10-18 2001-04-26 Massachusetts Institute Of Technology Flexible electronic circuitry and method of making same
WO2003059101A1 (de) * 2002-01-21 2003-07-24 Infineon Technologies Ag Verfahren und vorrichtung zur integration von elektronik in textilien

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200245451Y1 (ko) * 1999-03-11 2001-09-13 허주일 음을 출력할 수 있는 의복

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198798A (ja) * 1985-02-28 1986-09-03 ソニー株式会社 布フレキシブル基板の接続方法
JPH02235387A (ja) * 1989-03-09 1990-09-18 Fujii Process Kk フレキシブル回路基板
WO2001030123A1 (en) * 1999-10-18 2001-04-26 Massachusetts Institute Of Technology Flexible electronic circuitry and method of making same
WO2003059101A1 (de) * 2002-01-21 2003-07-24 Infineon Technologies Ag Verfahren und vorrichtung zur integration von elektronik in textilien

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017065270A1 (ja) * 2015-10-16 2017-04-20 国立研究開発法人科学技術振興機構 応力緩和基板及びテキスタイル型デバイス
JPWO2017065270A1 (ja) * 2015-10-16 2018-08-09 国立研究開発法人科学技術振興機構 応力緩和基板及びテキスタイル型デバイス
US10548219B2 (en) 2015-10-16 2020-01-28 Japan Science And Technology Agency Stress relaxation substrate and textile type device

Also Published As

Publication number Publication date
KR20080093856A (ko) 2008-10-22
KR100894624B1 (ko) 2009-04-24

Similar Documents

Publication Publication Date Title
JP4813506B2 (ja) 布製半導体素子のパッケージおよびその製造方法
JP5854617B2 (ja) 織物型電子素子パッケージ及びその製造方法と織物型電子素子パッケージの実装方法
KR101199483B1 (ko) 직물형 전자소자 패키지 및 그 제조 방법과 직물형 전자소자 패키지의 실장 방법
US7749806B2 (en) Fabricating process of a chip package structure
US7025596B2 (en) Method and apparatus for solder-less attachment of an electronic device to a textile circuit
JP2018533117A (ja) フレキシブルデバイス用ファブリック信号経路構造
KR20010002214A (ko) 반도체패키지와 그 제조방법
CN1717147B (zh) 柔性布线基板及制法、配芯片的柔性布线基板及电子设备
JP2020010832A (ja) 衣服用コネクタ
CN107908305A (zh) 输入组件的制造方法、输入组件及终端
CN110554739A (zh) 一种防水电子装置及其制造方法
JP2011205134A (ja) 布製半導体素子のパッケージ及びその製造方法
CN108519794A (zh) 一种移动终端
CN110010597A (zh) 芯片封装结构及其封装方法
KR101635520B1 (ko) 전도성사와 제어기판의 접속구조와 그 접속방법
JPH08306817A (ja) 半導体装置とその製造方法
KR100630705B1 (ko) 카메라 모듈 및 그 제조방법
CN106611752A (zh) 芯片正背面之间的电性连接结构及其制造方法
KR20090111651A (ko) 직물형 인쇄회로기판을 이용한 디스플레이 장치 및 그제조방법
WO2003013201A1 (en) Method for forming device-landing pad of multi-layered printed circuit board
CN211236874U (zh) 触控模组和具有其的电子装置
US20240098893A1 (en) Embedded smart module
JP2001217352A (ja) 回路基板
US20070040279A1 (en) Switching device for altering built-in function of IC chip
US8089164B2 (en) Substrate having optional circuits and structure of flip chip bonding

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20131126