CN101184380A - 电子基板的制造方法和多层布线基板的制造方法 - Google Patents

电子基板的制造方法和多层布线基板的制造方法 Download PDF

Info

Publication number
CN101184380A
CN101184380A CNA2007101887046A CN200710188704A CN101184380A CN 101184380 A CN101184380 A CN 101184380A CN A2007101887046 A CNA2007101887046 A CN A2007101887046A CN 200710188704 A CN200710188704 A CN 200710188704A CN 101184380 A CN101184380 A CN 101184380A
Authority
CN
China
Prior art keywords
insulating barrier
projection
manufacture method
wiring
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101887046A
Other languages
English (en)
Inventor
新馆刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101184380A publication Critical patent/CN101184380A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种电子基板的制造方法，包括：把具有导电部(71)的电子部件(70)，使该导电部(71)向上方，配置在第一绝缘层(50)上，并且在所述导电部(71)上设置具有导电性的突起(72)的工序；使用液滴喷出法避开所述突起(72)，涂敷绝缘材料，在所述电子部件(70)的上面(70a)以所述突起(72)突出的高度设置第二绝缘层(60B)的工序；在所述第二绝缘层(60B)上设置与所述突起(72)连接的导电布线(15)的工序；在所述电子部件(70)的周围，使用所述液滴喷出法涂敷所述绝缘材料，以与所述第二绝缘层(60B)大致相同的高度设置第三绝缘层(60A)的步骤。从而，使用液滴喷出法在电子部件的周围形成绝缘膜时，在布线和所述电子部件之间取得良好的导通。

Description

电子基板的制造方法和多层布线基板的制造方法
技术领域
本发明涉及电子基板的制造方法和多层布线基板的制造方法。
背景技术
近年，安装在电路基板(布线基板)上的电子部件的小型化在进展，要求布线基板的细密化。作为形成精密的布线构造的方法，有使用液滴喷出法，在嵌入绝缘膜中的状态下形成导电性图案的技术(例如，参照专利文献1)。
此外，关于搭载所述电路基板的移动电话等电子设备，近年也在进行小型化。伴随着此，移动电话限制电路基板(布线基板)上的电子部件的安装空间。因此，希望提供以更高密度安装电子部件的方法。
因此，在基板上固定芯片部件，在该芯片部件的周围，使用液滴喷出法涂敷绝缘材料，在绝缘膜中嵌入芯片部件，形成与该芯片部件连接的布线，以高密度安装芯片部件的布线基板。
可是，在上述的以往技术中存在以下的问题。
通过液滴喷出法在电子部件的周围配置绝缘材料，在绝缘膜嵌入电子部件时，该绝缘体墨水到达设置在电子部件的上面一侧的导电部上。由根据这样的状态硬化的绝缘体墨水构成的绝缘膜覆盖电子部件的导电部，所以产生在绝缘膜上形成的布线和电子部件之间无法取得导通，引起连接不良的问题。
此外，例如如果IC芯片的侧面对绝缘体墨水具有斥液性，则绝缘性墨水就无法与芯片侧面紧贴，有时在绝缘层和芯片侧面之间产生间隙。这时，如果跨在IC焊盘(pad)的周围形成的绝缘膜，形成与IC焊盘连接的导电布线，则导电布线就有可能断线，有时引起连接不良。
专利文献1：特开2005-327985号公报
发明内容
本发明是考虑以上的问题而提出的，其目的在于，提供使用液滴喷出法在电子部件的周围形成绝缘膜时，在布线和所述电子部件之间能取得良好的导通的电子基板的制造方法和多层布线基板的制造方法。
为了实现所述的目的，本发明采用以下的结构。
本发明的电子基板的制造方法的特征在于，包括：将具有导电部的电子部件，使该导电部向上方，配置在第一绝缘层上，并且在所述导电部上设置具有导电性的突起的步骤；使用液滴喷出法，避开所述突起，涂敷绝缘材料，在所述电子部件的上面以所述突起突出的高度设置第二绝缘层的步骤；在所述第二绝缘层上设置与所述突起连接的导电布线的步骤；和在所述电子部件的周围，使用所述液滴喷出法涂敷所述绝缘材料，以与所述第二绝缘层大致相同的高度设置第三绝缘层的步骤。
因此，在本发明的电子基板的制造方法中，在按照不跨到配置在电子部件的周围的绝缘层上的方式设置在上面的第二绝缘层形成导电布线，所以在周围的绝缘层和电子部件的侧面之间即使产生间隙，导电布线也不断线，能通过突起与导电部稳定连接。此外，在本发明中，在设置第二绝缘层时，避开突起涂敷绝缘材料，所以不会因绝缘材料而无法取得与突起的导通，能避免连接不良，能稳定确保导通。在本发明中，通过第二、第三绝缘层，埋设电子部件，能实现高密度安装。
此外，在本发明的电子基板的制造方法中，还能适合采用以液滴喷出法形成所述导电性突起的步骤。
据此，在本发明的电子基板的制造方法中，通过使用液滴喷出法，不进行光刻工序等，就能形成导电性突起，所以能简化电子基板的制造工序。
此外，在本发明的电子基板的制造方法中，具有在所述导电布线的与所述突起不同的位置设置具有导电性的第二突起的工序的步骤。
据此，在本发明中，导电布线作为再配置布线起作用，所以能在任意的位置设置与电子部件的导电部电连接的第二突起。
此外，在所述的结构中，也适合采用以液滴喷出法形成所述导电布线和所述第二突起的步骤。
据此，在本发明中，通过使用液滴喷出法，不进行光刻工序等，就能形成所述导电布线和所述第二突起，所以能简化电子基板的制造工序。
此外，在本发明中，即使是所述电子部件的侧面对所述绝缘材料具有斥液性的结构，也能应用。
因此，在本发明中，所述电子部件的侧面对所述绝缘材料具有斥液性，第三绝缘层和电子部件的侧面难以紧贴时，也能稳定地连接导电布线和突起(导电部)。
而本发明的多层布线基板的制造方法的特征在于，包括：在由上述的电子基板的制造方法制造的所述导电布线上，由液滴喷出法涂敷所述绝缘材料，形成第四绝缘层的步骤；在所述第四绝缘层上形成与所述导电部电连接的第二导电布线的步骤。
据此，在本发明的多层布线基板的制造方法中，层叠在嵌入绝缘层中的电子部件和形成在所述绝缘层上的导电布线之间取得良好的导通的电子基板，所以能提供以高密度安装电子部件的可靠性高的多层布线基板。
在所述的结构中，也适合采用通过液滴喷出法形成所述第二导电布线的步骤。
据此，在本发明中，通过使用液滴喷出法，不进行光刻工序等，就能形成所述第二导电布线，所以能简化多层布线基板的制造工序。
附图说明
图1是电子基板的制造中使用的液滴喷出装置的模式图。
图2(a)和(b)是液滴喷出装置的头部的模式图。
图3是表示多层布线基板的概略结构的剖视图。
图4是表示形成多层布线基板的步骤的工序图。
图5是表示形成多层布线基板的步骤的工序图。
图中：50-绝缘层(第一绝缘层)；52-柱(第二突起)；60A-绝缘层(第三绝缘层)；60B-绝缘层(第二绝缘层)；61-布线(第二导电布线)；62-绝缘层(第四绝缘层)；70-IC芯片(电子部件)；70a-上面；71-电极焊盘(导电部)；72-突起(导电性突起)；100-布线基板(电子基板)。
具体实施方式
以下，参照图1～图5说明本发明的电子基板的制造方法和多层布线基板的制造方法的实施方式。
须指出的是，在以下说明的各附图中，为了使各构件为可识别的尺寸，适宜变更各构件的缩尺。
(液滴喷出装置)
首先，参照图1和图2说明本发明的电子基板的制造方法和多层布线基板的制造方法中使用的液滴喷出装置。
图1所示的液滴喷出装置基本上是喷墨装置。更具体而言，液滴喷出装置1具有保持液状材料111的容器101、管110、大台子(グランドステ一ヅ)GS、喷出头部(液滴喷出头)103、台子106、第一位置控制装置104、第二位置控制装置108、控制部112、光照射装置140、支撑部104a。
喷出头部103保持头部114(参照图2)。该头部114按照来自控制部112的信号，喷出液状材料111的液滴。须指出的是，喷出头部103的头部114通过管110与容器101连接，因此，从容器101对头部114供给液状材料111。
台子106提供用于固定基板(后面描述)的平面。台子106还具有使用吸引力固定基板位置的功能。
第一位置控制装置104通过支撑部104a，从大台子GS固定在规定的高度的位置。该第一位置控制装置104具有按照来自控制部112的信号，使喷出头部103沿着X轴方向、与X轴方向正交的Z轴方向移动的功能。第一位置控制装置104还具有围绕与Z轴平行的轴使喷出头部103旋转的功能。这里，在本实施方式中，Z轴方向是与垂直方向(即重力加速度方向)平行的方向。
第二位置控制装置108按照来自控制部112的信号，使台子106在大台子GS上在Y轴方向移动。这里，Y轴方向是与X轴方向以及Z轴方向双方正交的方向。
如上所述，通过第一位置控制装置104，喷出头部103向X轴方向移动。而且，通过第二位置控制装置108，基板与台子106一起在Y轴方向移动。结果，头部114对于基板的相对位置改变。更具体而言，通过这些动作，喷出头部103、头部114或喷嘴118(参照图2)对于基板，一边在Z轴方向保持规定距离，一边在X轴方向和Y轴方向相对移动，即进行相对扫描。“相对移动”或“相对扫描”意味着喷出液状材料111的一侧和来自那里的喷出物命中的一侧(被喷出部)的至少一方对于另一方相对移动。
控制部112从外部信息处理装置取得表示应该喷出液状材料111的液滴的相对位置的喷出数据。控制部112把取得的喷出数据存储在内部的存储装置中，并且按照存储的喷出数据，控制第一位置控制装置104、第二位置控制装置108、头部114。须指出的是，喷出数据是用于用规定模式(pattern)赋予液状材料111的数据。在本实施方式中，喷出数据具有位图数据的形态。
具有所述结构的液滴喷出装置1按照喷出数据，使头部114的喷嘴118(参照图2)对于基板相对移动，并且从喷嘴118向被喷出部喷出液状材料111。须指出的是，有时也把基于液滴喷出装置1的头部114的相对移动和来自头部114的液状材料111的喷出汇总称为“涂敷扫描”或“喷出扫描”。
光照射装置140是对赋予基板的液状材料111照射紫外光的装置。光照射装置140的紫外光的照射的ON和OFF由控制部112控制。
如图2(a)和(b)所示，液滴喷出装置1的头部114是具有多个喷嘴118的喷墨头。具体而言，头部114具有振动板126、多个喷嘴118、规定多个喷嘴118的各自的开口的喷嘴板128、储液部129、多个隔板122、多个腔120、多个振子124。
储液部129位于振动板126和喷嘴板128之间，在该储液部129中始终填充有从未图示的外部容器通过孔131供给的液状材料111。此外，多个隔板122位于振动板126和喷嘴板128之间。
腔120是由振动板126、喷嘴板128和一对隔板122包围的部分。腔120与喷嘴118对应设置，所以腔120的数量与喷嘴118的数量相同。对腔120，通过位于一对隔板122之间的供给口130，从储液部129供给液状材料111。须指出的是，在本实施方式中，喷嘴118的直径例如约27μm。
多个振子124分别与各腔120对应地位于振动板126上。多个振子124分别包含压电元件124C、夹着压电元件124C的一对电极124A、124B。控制部112对该一对电极124A、124B之间给予驱动电压，从对应的喷嘴118喷出液状材料111的液滴D。这里，从喷嘴118喷出的材料的体积在0pl以上42pl(皮升)以下之间可变。须指出的是，按照从喷嘴118在Z轴方向喷出液状材料111的液滴的方式调整喷嘴118的形状。
须指出的是，喷出部127也可以代替压电元件，具有电热变换元件。即喷出部127也可以具有利用基于电热变换元件的材料的热膨胀，喷出材料的结构。
(多层布线基板)
下面，参照图3说明应用本发明制造的多层布线基板。
图3所示的多层布线基板500层叠搭载多个电子部件、导电布线、绝缘层等。
以下，详细说明。
图3所示的多层布线基板500成为层叠绝缘层50、60A、60B、62、64，在绝缘层(第一绝缘层)50上在嵌入绝缘层60A、60B中的状态下设置IC芯片(电子部件)70，在绝缘层64上还搭载芯片部件(电子部件)24的结构。在IC芯片70的上面70a的端缘附近设置电极焊盘(导电部)71，在该电极焊盘71，通过液滴喷出法，通过银材料，设置突起(导电性突起)72。
此外，在IC芯片70的表面70a上以突起72突出的高度设置绝缘层(第二绝缘层)60B。然后，在该绝缘层60B上设置在一端与突起72连接的布线(导电布线)15。在该布线15的另一端一侧(与突起72不同的位置)设置导电性的柱(第二突起)52。此外，在IC芯片70的周围以与绝缘层60B大致相同的高度设置绝缘层(第三绝缘层)60A。
在绝缘层60A、60B上设置覆盖布线15，并且具有使柱52插入通过的孔部62a的绝缘层(第四绝缘层)62。在该绝缘层62上设置在一端与柱52连接，与电极焊盘71电连接的布线(第二导电布线)61。在绝缘层62上设置覆盖布线61的绝缘层64。然后，在该绝缘层64上搭载通过贯通该绝缘层64的通孔H1与布线61(即电极焊盘71)电连接的芯片部件24。
作为所述芯片部件24，能列举电阻、电容器、IC芯片、天线元件和晶振等。
绝缘层50、60A、60B、62、64都使用基于上述的液滴喷出装置1的液滴喷出方式涂敷绝缘性墨水(绝缘材料)，使该绝缘性墨水硬化而形成。作为绝缘性墨水，这里，作为具有赋予光能时硬化的光硬化性、赋予热能时硬化的热硬化性的材料，包含丙烯酸(acryl)类感光性树脂(更具体而言，具有光硬化性的丙烯酸类树脂、具有热硬化性的环氧类树脂)。该光硬化性材料含有溶剂、在溶剂中溶解的树脂。这里，这时的光硬化性材料可以含有其自身感光，提高聚合度的树脂，或者也可以含有树脂、使该树脂的硬化开始的光聚合开始剂。此外，作为光硬化性材料，也可以含有光聚合并且产生不溶绝缘树脂的单体(monomer)、使该单体的光聚合开始的光聚合开始剂。可是，这时的光硬化性材料如果单体自身具有光官能团，就可以不含有光聚合开始剂。
使用基于液滴喷出装置1的液滴喷出方式，喷出导电性墨水，形成布线15、61、柱52、突起72、通孔H1。在本实施方式中，使用包含银微粒的导电性墨水(后面详细描述)。
(多层布线基板的制造方法)
接着，参照图4和图5，说明所述多层布线基板(电子基板)500的制造方法。
首先，如图4(a)所示，在绝缘层50上配置在电极焊盘71设置突起72的IC芯片70。这时，也可以在绝缘层50上配置IC芯片70后，在电极焊盘71设置突起72。
该绝缘层50在涂敷上述的绝缘性墨水后，在规定时间照射具有紫外区域的波长的光，赋予规定能量，变为只有丙烯酸类树脂硬化，环氧类树脂未硬化的半硬化状态。这时，对绝缘性墨水赋予的能量设定为比绝缘性墨水硬化的能量还小的值。
这里，绝缘性墨水的半硬化意味着绝缘性墨水中包含的光硬化性材料的状态变为喷出时的状态和完全的硬化状态之间的状态。在本实施方式中，这种中间状态为上述的半硬化状态。须指出的是，喷出时的状态是具有能从喷嘴118喷出光硬化性材料的粘性的状态。
据此，如图4(a)所示，形成半硬化状态的绝缘层50。
此外，作为突起72，使用上述的液滴喷出法，喷出导电性墨水而形成。须指出的是，作为形成所述突起72的方法，并不局限于喷墨法，例如也能采用柱突起(stud bump)法。
在本实施方式中，把用十四烷(tetradecane)置换直径10nm左右的银微粒分散到有机溶剂中的银微粒分散液的分散剂，稀释它，调整为浓淡60wt％、粘度8mPa·s、表面张力0.022N/m的材料作为导电性墨水使用。
具体而言，对所述IC芯片70的电极焊盘71上喷出导电性墨水，通过烧成，能形成图4(a)所示的突起72。
此外，作为所述的分散剂，是能分散银微粒的材料，如果不发生凝集，就不特别限定。例如，除了水，还能列举甲醇、乙醇、丙醇、丁醇等醇类、n-庚烷、n-辛烷、癸烷、十二烷、十四烷、甲苯、二甲苯、异丙基苯(cymene)、均四甲苯(durene)、茚、二戊烯、四氢化萘、十氢化萘、环己基苯等烃类化合物、乙二醇二甲醚、乙二醇二乙醚、乙二醇甲乙醚、二甘醇二甲醚、二甘醇二乙醚、二甘醇甲乙醚、1，2-二甲氧基乙烷、双(2-甲氧基乙基)醚、p-二氧杂环己烷等醚类化合物、碳酸丙烯(propylene carbonate)、γ-丁内酯、N-甲基-2-吡咯烷酮、二甲基甲酰胺、二甲基亚砜、环己酮等极性化合物。其中，在微粒的分散性和分散液的稳定性、向液滴喷出法(喷墨法)的应用容易程度上，希望是水、醇类、烃类化合物、醚类化合物，作为更希望的分散剂，能列举水、烃类化合物。此外，分散液的浓度希望是1mPa·s以上50mPa·s以下。使用喷墨法把液体材料作为液滴喷出时，粘度比1mPa·s还小时，喷嘴周围由于墨水的流出，容易污染，粘度比50mPa·s还大时，喷嘴孔的堵塞频度提高，顺利的液滴的喷出变得困难。
须指出的是，为了调整表面张力，在所述分散液中，在不大幅度降低与基板的接触角的范围中，微量添加氟类、硅酮(silicone)类、非离子类(ノニオン系)等表面张力调节剂。非离子类表面张力调节剂使液体向基板的浸湿性提高，改良膜的均涂性，有助于防止膜的微细的凹凸等。所述表面张力调节剂根据必要，也可以包含醇、醚、酯、酮等有机化合物。
接着，如图4(b)所示，在IC芯片70的上面70a上涂敷上述的绝缘性墨水后，在规定时间中照射具有紫外区域的波长的光，赋予规定能量，变为只有丙烯酸类树脂硬化，环氧类树脂未硬化的半硬化状态。据此，如图4(b)所示，形成半硬化状态的绝缘层60B。这时，绝缘层60B以突起72从该绝缘层60B突出、露出的高度成膜。
接着，如图4(c)所示，在绝缘层60B上，使用上述的液滴喷出法喷出导电性墨水，形成布线15，并且使布线15干燥后，形成柱52。该柱52形成在与突起72不同的位置，因此，布线15作为与突起72(电极焊盘71)在任意的位置取得导通的再配置布线起作用。
接着，在IC芯片70的周围涂敷上述的绝缘性墨水后，在规定时间中照射具有紫外区域的波长的光，赋予规定能量，变为只有丙烯酸类树脂硬化，环氧类树脂未硬化的半硬化状态。据此，如图4(d)所示，形成半硬化状态的绝缘层60A。这时，绝缘层60A形成为与绝缘层60B大致相同的高度。
通过以上的工序，制造在绝缘层60A、60B埋设IC芯片70，具有通过突起72连接在电极焊盘71的布线15的单层的布线基板(电子基板)100。
接着，在绝缘层60A、60B上，覆盖布线15涂敷上述的绝缘性墨水后，在规定时间照射具有紫外区域的波长的光，赋予规定能量，变为只有丙烯酸类树脂硬化，环氧类树脂未硬化的半硬化状态。据此，如图5(a)所示，形成半硬化状态的绝缘层62。这时，绝缘层62形成图案为形成柱52插入通过的孔部62a。
接着，如图5(b)所示，对绝缘层62上，使用上述的液滴喷出法喷出导电性墨水，形成布线61。这时，在绝缘层62的孔部62a也涂敷导电性墨水，形成与布线15连接的布线61。
须指出的是，也可以采用在布线15的形成时不形成柱52，在布线61的形成时，在孔部62a涂敷导电性墨水，形成连接布线15和布线61的通孔的步骤。
然后，在绝缘层62上，覆盖布线61，涂敷上述的绝缘性墨水后，在规定时间照射具有紫外区域的波长的光，赋予规定能量，变为只有丙烯酸类树脂硬化，环氧类树脂未硬化的半硬化状态。据此，如图5(c)所示，形成半硬化状态的绝缘层64。
须指出的是，该绝缘性墨水的涂敷按照包围通孔H1的方式形成，形成与通孔H1对应的孔部。然后，使绝缘层64成为半硬化状态后，在孔部涂敷所述导电性墨水，形成通孔H1。
然后，如图3所示，在绝缘层64上，通过通孔H1安装芯片部件24。
然后，统一加热绝缘层50、60A、60B、62、64和布线15、61、通孔H1，使硬化。这时，在绝缘层中，未硬化的环氧类树脂硬化，与已经通过光照射硬化的丙烯酸类树脂一起变为完全硬化状态。
通过以上的工序，能够形成多层布线基板500。
如上所述，在本实施方式中，在IC芯片70的上面70a上设置的绝缘层60B上形成与突起72连接的布线15，所以IC芯片70的侧面对绝缘性墨水具有斥液性，在绝缘层60A和IC芯片70之间即使产生间隙，也不产生断线，能确保稳定的导通。此外，在本实施方式中，用突起72突出的厚度形成绝缘层60B，在绝缘层60B形成时，避开突起72涂敷绝缘性墨水，所以能使突起72露出，能防止因绝缘性墨水到达电极焊盘71上而产生的连接不良。在本实施方式中，通过绝缘层60A、60B，埋设IC芯片70，所以能实现高密度安装。
此外，在本实施方式中，通过布线15，能任意设置与电极焊盘71电连接的位置，所以能扩大设计上的自由度。
此外，在本实施方式中，按照夹着布线15的方式设置绝缘层60B、62，此外，按照夹着布线61的方式设置绝缘层62、64，通过加热，统一同时使这些绝缘层60B、62、64硬化，所以能变为在硬化的绝缘层60B、62之间、绝缘层62、64之间不残留应力的状态。因此，在本实施方式中，难以产生裂纹，能取得构造上稳定的电子基板即多层布线基板500。
此外，在本实施方式中，完全以液滴喷出方式进行布线基板100以及多层布线基板500的制造工序，能谋求生产性的大幅度提高。
此外，在本实施方式中，用液滴喷出方式涂敷绝缘性墨水，所以不用象印刷法或光刻法那样使用掩模或抗蚀剂，就能容易地把接合材料形成图案，在消耗的接合材料中不产生浪费，所以能有助于成本降低。在本实施方式中，通过光能的赋予，绝缘性墨水变为半硬化状态，所以半硬化处理容易，并且通过使用掩模，能容易规定紫外光的照射范围，能容易地把半硬化的区域形成图案。
以上，参照附图，说明本发明的适合的实施方式，但是本发明当然并不局限于有关的例子。在上述的例子中表示的各构成构件的诸形状或组合等是一个例子，在从本发明的主旨不脱离的范围中，根据设计要求，能进行各种变更。
例如，所述实施方式中所示的布线的配置是一个例子，能适宜选择布线和绝缘层的层数、与电极焊盘71的连接图案。
此外，在所述的实施方式中，采用整体上加热绝缘层50、60A、60B、62、64和布线15、61、通孔H1，使其硬化的结构，但是并不局限于此，也可以采用在中途适宜加热，使其硬化的步骤。

Claims (7)

1.一种电子基板的制造方法，包括：
将具有导电部的电子部件，使该导电部向上方，配置在第一绝缘层上，并且在所述导电部上设置具有导电性的突起的步骤；
使用液滴喷出法，避开所述突起，涂敷绝缘材料，在所述电子部件的上面以所述突起突出的高度设置第二绝缘层的步骤；
在所述第二绝缘层上设置与所述突起连接的导电布线的步骤；和
在所述电子部件的周围，使用所述液滴喷出法涂敷所述绝缘材料，以与所述第二绝缘层大致相同的高度设置第三绝缘层的步骤。
2.根据权利要求1所述的电子基板的制造方法，其特征在于：
以液滴喷出法形成所述导电性突起。
3.根据权利要求1或2所述的电子基板的制造方法，其特征在于：具有：在所述导电布线的与所述突起不同的位置设置具有导电性的第二突起的步骤。
4.根据权利要求3所述的电子基板的制造方法，其特征在于：
以液滴喷出法形成所述导电布线和所述第二突起。
5.根据权利要求1～4中任意一项所述的电子基板的制造方法，其特征在于：
所述电子部件的侧面对所述绝缘材料具有斥液性。
6.一种多层布线基板的制造方法，包括：
在用权利要求1～5中任意一项所述的电子基板的制造方法制造的所述导电布线上，由液滴喷出法涂敷所述绝缘材料，形成第四绝缘层的步骤；和
在所述第四绝缘层上形成与所述导电部电连接的第二导电布线的步骤。
7.根据权利要求6所述的多层布线基板的制造方法，其特征在于：
通过液滴喷出法形成所述第二导电布线。
CNA2007101887046A 2006-11-16 2007-11-15 电子基板的制造方法和多层布线基板的制造方法 Pending CN101184380A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006309942A JP4211842B2 (ja) 2006-11-16 2006-11-16 電子基板の製造方法及び多層配線基板の製造方法
JP2006309942 2006-11-16

Publications (1)

Publication Number Publication Date
CN101184380A true CN101184380A (zh) 2008-05-21

Family

ID=39417458

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101887046A Pending CN101184380A (zh) 2006-11-16 2007-11-15 电子基板的制造方法和多层布线基板的制造方法

Country Status (4)

Country Link
US (1) US7805836B2 (zh)
JP (1) JP4211842B2 (zh)
KR (1) KR20080044774A (zh)
CN (1) CN101184380A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109212622A (zh) * 2017-06-29 2019-01-15 精工爱普生株式会社 电子部件输送装置以及电子部件检查装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9516749B2 (en) * 2012-07-04 2016-12-06 Panasonic Intellectual Property Management Co., Ltd. Electronic component-mounted structure, IC card and COF package
JP6190735B2 (ja) * 2014-01-16 2017-08-30 株式会社ワールドメタル 多層配線板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
JP2005251910A (ja) 2004-03-03 2005-09-15 Seiko Epson Corp 回路基板とその製造方法、電気光学装置、電子機器
JP2005327985A (ja) 2004-05-17 2005-11-24 Seiko Epson Corp 電極間接続構造、電極間接続方法、及び電子機器
JP4052295B2 (ja) 2004-08-25 2008-02-27 セイコーエプソン株式会社 多層配線基板の製造方法、電子デバイス及び電子機器
JP4207917B2 (ja) 2005-04-01 2009-01-14 セイコーエプソン株式会社 多層構造基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109212622A (zh) * 2017-06-29 2019-01-15 精工爱普生株式会社 电子部件输送装置以及电子部件检查装置

Also Published As

Publication number Publication date
US20080119067A1 (en) 2008-05-22
JP4211842B2 (ja) 2009-01-21
KR20080044774A (ko) 2008-05-21
US7805836B2 (en) 2010-10-05
JP2008130579A (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
KR100788445B1 (ko) 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법
EP1720389B1 (en) Method for forming pattern and a wired board
US7767252B2 (en) Multilayer structure forming method, method of manufacturing wiring board, and method manufacturing of electronic apparatus
CN100416752C (zh) 图案形成方法、器件及制造方法、电光学装置和电子仪器
KR100668273B1 (ko) 다층 구조 형성 방법, 배선 기판 및 전자 기기의 제조 방법
KR100769636B1 (ko) 다층구조 형성 방법
KR100835621B1 (ko) 다층 구조 기판의 제조 방법
US20060060944A1 (en) Method for forming multi-layered structure, method for manufacturing wiring substrate, and method for manufacturing electronic apparatus
US7793411B2 (en) Method for manufacturing electronic substrate
CN101184380A (zh) 电子基板的制造方法和多层布线基板的制造方法
KR100822423B1 (ko) 층 형성 방법, 액티브 매트릭스 기판의 제조 방법 및 다층배선 기판의 제조 방법
JP2008034880A (ja) 多層構造形成方法、配線基板および電子機器の製造方法
JP2006073561A (ja) 回路基板
CN100514566C (zh) 图案形成方法、器件和有源矩阵型基板的制造方法
KR100715297B1 (ko) 배선 패턴 형성 방법, ｔｆｔ용 소스 전극 및 드레인전극의 형성 방법
JP2008258376A (ja) 回路素子実装モジュールの製造方法、回路素子実装モジュールの製造装置および回路素子実装モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080521