JP6190735B2 - 多層配線板の製造方法 - Google Patents
多層配線板の製造方法 Download PDFInfo
- Publication number
- JP6190735B2 JP6190735B2 JP2014018895A JP2014018895A JP6190735B2 JP 6190735 B2 JP6190735 B2 JP 6190735B2 JP 2014018895 A JP2014018895 A JP 2014018895A JP 2014018895 A JP2014018895 A JP 2014018895A JP 6190735 B2 JP6190735 B2 JP 6190735B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- layer
- insulating
- electrical conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
これら従来の多層配線板は、いずれも大量生産方式であり、使用する設備等に多額の投資が必要である上に、更に、その製造工程は複雑で、高度な技術を必要とし、高価な薬品を使用する必要があった。そのために、製造コストが極めて高くなり、大量生産方式でしか、製造コストを低減できない根源的な問題点を内包している。
従って試作や少量生産にはコスト的に適用できない生産方式である。
このため上下の導電層の導通不良による不良率は、10%にも達する。特に無機系多層基板では、上下の導電層の導通不良のほか、回路の断線、絶縁層のワレやソリも発生しやすく、不良率が30〜40%にも達している。
その代表的なものとして、パナソニック社のALIVH(特許文献1)、大日本印刷社のB2it(特許文献2)等がある。
これらの手法は、絶縁層と配線回路を一層ずつ積み上げ、その都度、絶縁層を挟む上下の配線回路間で電気的導通を取るために、各絶縁層毎に、レーザー加工や感光性樹脂を用いるフォトリソ法等で、直径100μm程度の穴を明ける方法である。
これらの手法は、一層ずつを積み上げて、その都度、ビィア(貫通孔)を形成し、メッキや導電性ペーストで電気的導通を取り、回路形成を行ってゆくため、層数が増えれば、増えるほど、リードタイムや作製コストがかかり、不良率もより高くなる欠点があり、普及しなかった。
すなわち、微細な回路や突起やパッドが従来のフォトリソ法で製作されたものと同程度の正確さで出来ること、たとえばラインとラインの間、R/Sは10μm程度の精度が得られ、かつ回路薄層や絶縁薄層の積層と同時に硬化、焼結できることが判った。そして更に、従来の製法と同等以上の性能を備えた多層基板を製造でき、更に従来製法の最大の欠点であった製品不良率の高さを劇的に改良できることが判った。
本発明は以上の知見を基になされたものであり、本発明の上記課題は、下記の手段で解決することが出来る。
なお本明細書で導電層とは、配線回路、および配線回路と電気的に連結されたパッドおよびバンプ等を意味するものである。
導電層と絶縁層が、複数層、交互に積層、接合されて形成されてなる多層配線板であって、該導電層は、該導電層の上に位置する絶縁層に側面まで埋入されてなると共に、上下に位置する導電層は、該上下の導電層に挟まれた絶縁層を貫通する電気的導通路で、互いに電気的に接続されてなる構造の多層配線板であって、
該多層配線板の立体構造を水平断面で薄層に分割して3Dデータ化して、該3Dデータを用いて、該薄層を3Dプリンターで印刷、硬化、積層させて形成することで、
従来の製作方法と比べて、エッチングによる回路形成、フォトリソソグラフィ、穴あけ、穴埋め等の工程が省略でき、しかも短期間に製品を製造できる。また高価な設備、高度な技術、高純度の薬品、部材が不要で、内部配線密度も従来の数倍の密度のものが製作でき、積層する層数も10〜50層の超多層のプリント配線板(MLPCB)が製作できることを見出した。
導電層と電気的導通路の接触不良に伴う電気的導通不良が原因の不良率を著しく低減させることが出来ることを見出した。
そして更に、前記電気的導通路と、前記上下に位置する導電層の下位に位置する導電層との電気的接続は、該電気的導通路を、導電層表面に直接印刷して、硬化させることで、強度の高い接合がなされ、確実に電気的接続が達成できる。
従って本発明の電気的導通路の上下端は、前記した構造によって上下の導電層と信頼性の高い電気的接続が達成でき、電気的導通不良が原因の不良率を著しく低減させることが出来ることを見出した。
本発明は以上の知見を元になされたものである。
絶縁層では、たとえばエポキシ樹脂では20〜100μm程度である。
導電層では、2〜100μm程度である。
突起は中空形状、中実形状、いずれでも構わないが、中実形状が印刷によって最も作りやすい形状である。
配線回路の表面に、上層との導通用の電気的導通路を3Dプリンター用のインクを用いて印刷する。
通常の樹脂基板を使用する時は、樹脂基板に配線回路を、そして配線回路の上に、上層との導通用の電気的導通路を3Dプリンター用のインクを用いて印刷する。
次に、配線回路を包み隠すように絶縁用の樹脂を印刷する。
絶縁用樹脂の印刷厚さは、配線回路の厚さを越える厚さにして配線回路を絶縁用樹脂の中に埋入し、かつ電気的導通路の高さ未満にして、電気的導通路の先端が絶縁層から突出するようにする。そして突出高さは、配線回路の厚さ未満の高さにする。
以後の工程は、前記した同じ工程を繰り返して、逐次積層してゆく。
導通用のインキとして最も好ましいものは、Sn−Ag−Cuのサブミクロンから2〜3μmの粒径のものを、セルロース系の増粘剤(ベヒクル)混合して、練り合わせたものが好ましい。
レーザー加熱後、完全燃焼し、カーボンやその他の有機物の残渣が残らないような配合にする必要がある。
又印刷性も重要であり、本発明では3Dプリンターで印刷した配線回路の精度は幅2〜10μm、回路断面は直方体に印刷できる。ちなみに従来法のスクリーン印刷法やフォトリソ−エッチング法での断面は、台形状や逆台形、オーバーハング状、キノコ状になるために断線等の重大な事故を引き起こしている。
たとえばPCB(樹脂製プリント基板)の場合、樹脂の耐熱性等の関係上あまり高融点のものは好ましくない。
こんにちは局所的にレーザー照射の技術が開発され、従来のように全体的に加熱する方法に比べると使用できる金属粉末の種類は多くなった。
これらの金属の微粉を吹付け、レーザーで融解、焼結する方法も可能であるが、好ましいのは、これらの金属の微粉をいくつかの薬品と混合して、3Dプリンターで印刷しやすい形態に加工する方法が好ましい。
従来のスクリーン印刷で用いられているクリーム半田の技術を改良して、インクジェット法で印刷することにより導電層(配線回路、パッド、バンプ)や電気的導通路を形成できる。
高温焼成タイプのHTCCは、W,Mo−Mnペーストインキが好ましい。
本発明は、これらの樹脂を3Dプリンターで印刷しやすい液状で使用する方法が、膜厚の管理や作業性が高い。
メッキしたパット等に電子部品をはんだ付けするための半田は、Sn−Ag−Cu,Sn,Sn−Ag−Cu−Bi等のクリーム半田や半田ボールを用いることが出来る。
一方、W/B用のパットやバンプには、Ni/Au,Ni/Pd/Au等のメッキを施した方が良い。
下地のパットやバンプ上には、Ni/Au,Ni/Pd/Auのやや厚いメッキを行う。メッキ方法は、導通が取れれば電気メッキが好ましい。導通が取れない場合は、無電解のNi,Pd,Auをする。
本発明多層配線板の層間に存在する導電層と電気的に接続させることで、電子部品の持つ新しい機能を本発明多層配線板に付与することが出来る。
電子部品とは、IC、LSI、抵抗、コンデンサー、アンテナ、バリスター、SAWフィルター等である。
1 従来技術で必要であったフォトリソ、穴あけ、穴埋め、メッキ等の工数を大幅に省略したり、あるいは減らすことが出来る。(生産工程とコストの大幅な削減)
2 高価な設備、高度な技術、高価な薬品、部材、水等の消耗を大幅に減らすことが出来、環境に対する負荷を削減できる。(省エネ、省資源)
3 微細で精度の高い多層基板を誰でも簡単に製作できる。
4 多品種、少量生産を短期間で製作でき、カスタマイズドな基盤を提供できる。
5 導通不良、回路断線による不良率を大幅に低減させることが出来る。
6 多層配線板を大幅に軽薄短小化できる。
図1は本発明構造を説明するための模式図である。
図2は本発明構造を説明するための別の模式図である。
図3は本発明構造を説明するための別の模式図である。
本発明多層基板は、この単位構造が多重に積重ねられて多層配線板が構築されるものである。
図1では、最下層は絶縁層2(下)であるが、多層配線板の最下層は、絶縁層、導電層、電気的導通路、いずれであっても良い。つまり、最下層が導電層の場合は、図2の構造が本発明多層基板の単位構造となり、電気的導通路が最下層の場合は、図3の構造が単位構造となり、いずれも上下の絶縁層、および絶縁層を挟む上下の導電層1と、導電層を挟む上下の絶縁層、および絶縁層を貫通し、上下の導電層に接合された電気的導通路が存在する組合せからなるものである。なお図3の組合せでは、最下層の電気的導通路4は外に露出するが、後から、ここに導電層(バンプ、パッド)が接合されることになる。
更に、絶縁層3の上に導電層1が積層され、絶縁層3から外に突出した電気的導通路4を導電層1が包覆する構造になっている。従って電気的導通路4の突出高さは、導電層1の高さ(厚さ)未満の高さになる。
電気的導通路4の高さを絶縁層の高さよりも高くするのは、滲みによる導通不良を防ぐことが目的である。また更に、万が一、電気的導通路4の突出部側面に、印刷したインキのセリ上がりが発生した時でも、導電層と導通不良が発生しないように、電気的導通路4の上端面を導電層で包覆させるのである。
本発明は、「電気的導通路4を絶縁層よりも上に突出させること」、そして「電気的導通路4の上端面を導電層で包覆させること」、この2つの手段で、電気的導通路4と導電層の接触、接合を確実にして、導通不良を防止するものである。そして、この2つの手段は、3Dプリンターで薄層を印刷、硬化、積層させて3次元構造体を形成することで初めて可能になるのである。
本発明は、図1および図4の包覆構造、いずれを選択しても良い。電気的導通路4の形状、突出部の表面積等を勘案して、適宜、いずれかを選択すればよい。
図5は、図1に示した単位構造の多層配線板を製造する場合の説明図である。
図2、図3の単位構造の場合の製造工程も、最下層が導電層あるいは電気的導通層に入れ替わるだけで、絶縁層、導電層、電気的導通路を積層する順序は同じであり、最終的な構造は基本的には同じになるので、図5の場合の説明で代表させる。
本発明多層配線板は、この単位構造を何十組も積重ねて形成されるものである。
各工程について詳述する。
第1工程
予め硬化処理された絶縁層表面に3Dプリンターで導電層が印刷され、導電層の表面に電気的導通路が印刷される。
第2工程の前に導電層と電気的導通路が硬化処理される。
硬化処理される順序は、どちらが先でも、あるいは同時でもよい。
硬化処理された導電層と電気的導通路の上を、3Dプリンターを用いて、絶縁性インキで印刷する。この時、絶縁性インキが電気的導通路の上部を覆わないように印刷する。また導電層間の隙間にもインクを充填する。
印刷した絶縁層インクを硬化処理する。
硬化処理の際、絶縁層インキには収縮が起こるが、電気的導通路と導電層は、すでに硬化処理されているので、この収縮ストレスで、電気的導通路に亀裂、あるいは導電層(配線回路)に断線が発生して導通不良が発生する確率は極めて低くなり、上下の配線回路間の電気的導通不良や配線回路の断線が原因の不良率を著しく低減させることが出来る。
「導電層と電気的導通路の印刷層を先に硬化させ、後から絶縁層の印刷層を硬化させる」、本発明多層基板の製造方法の最大の特徴は、ここにある。
絶縁層に突出した電気的導通路を包覆する構造で導電層を印刷して、硬化させる。
以上、第1〜3の工程で、本発明多層配線板の単位構造が形成される。
なお本実施例は、本発明の趣旨をよりよく理解させるために具体的に説明するものであり、本発明がこれのみに限定されるものでないことはもちろんである。
多層配線板の製作(MLPCB)
製作方法を、以下に具体的に述べるが、本実施例のみが本発明を限定するものではないことは勿論である。
3D−CADで作成した三次元内部配線を有する基板の設計情報をもとに3Dデータを作成し、3Dプリンターに入力した。
なお3Dプリンターにはシーメット社の装置を用いた。
多層配線板の立体構造を水平断面で薄層に分割する時、3Dプリンターで印刷する一回印刷ごとの絶縁層、配線回路の薄層の印刷厚さは、絶縁層は15μm、配線回路は、20μmにし、絶縁層、配線回路の薄層は、共に一回の印刷で形成できる厚さとした。
上層との導通に用いる電気的導通路は、絶縁層(15μm厚さ)から外に突出させることが必要であるので、高さは20μmとした。つまり絶縁層から5μm突出させ、20μm厚さの配線回路に、突出部が埋入される高さにした。
本例では、樹脂基板が、図5の工程1図の絶縁層(硬化)に相当する。
なお本実施例の内部配線銅回路およびパッドは、本明細書では導電層と総称している。円柱状の銅突起は、本明細書の電気的導通路である。
内部配線銅回路の幅は20μm、厚さは20μm、内部配線間の隙間(R/S)は20μm、円柱状銅突起は、直径20μm、高さ20μmとした。
次に内部配線銅回路および突起形成用のパッド上に、直径20μm、高さ20μm、隣接する銅突起との距離を20μmとして、上層の内部配線銅回路との電気導通用の円柱形の突起を形成した。
下記の工程で形成した。
次にレーザーで突起部分のみを局所加熱して、硬化させた。インクに含まれているベヒクル(粘着剤)成分は完全に消失させた。
硬化後の突起の導電率(比抵抗)は、1.780×10 −6 Ω・cmであった。
純銅の導電率(比抵抗)は1.724×10−6 Ω・cmであり、本発明突起の硬化後の導電率(比抵抗)は、純銅とほぼ同じであった。
※1の組成:市販の銅ペースト(フジクラ化成社製品)にフェノール樹脂を混合した組成。
※2の組成:エポキシ樹脂70%、1〜3μm粒径のガラス粉20%、ブチルセルソルブ(ブチセロ)10%等を混合した組成。
前記絶縁層の表面に5μm突出した突起上に、導電性インキが被るように印刷し、突起と回路の導通が、確実に取れるように印刷し、その後、印刷された回路部のみをレーザーで加熱、硬化させた。
突起の直径20μm、高さ20μmを印刷した。
印刷インキには前記※1と同じ導電性インキを用いた。
1.銅ペースト(導電性インキ)で形成した銅回路、銅突起(バンプ)の酸化物や残存する不純物を除去するために、
硫酸20g/L、クエン酸10g/L、界面活性剤0.1g/Lからなる酸性脱脂材に50℃で3分間浸漬した。
銅の酸化物等が除去され、赤い銅色が現れ、水はじきが無くなった。
Ni上にAuが0.04μmメッキされた。
Ni/Auメッキされた基板を用いて、パットに対するW/B強度および半田接合強度を測定した。
結果を表1に示す。
無電解Niメッキが終了した基板を、PdCl2 2g/L、エチレンジアミン20g/L、EDTA 10g/L、ヒドラジン 5g/L、pH9.0からなる無電解Pdメッキ浴に、70℃、5分間、メッキする。
Pdが0.2μmメッキされた。
次に、KAu(CN)2 2g/L、クエン酸 10g/L、pH4.5からなるAuメッキ液に、90℃、2分間メッキした。
Auメッキが0.001μmメッキされた。
この基板を用いてW/B、半田接合強度を測定した。
結果を表2に示す。
以下に記載する従来技術で多層配線基板を作成した。
1.図1と同じ両面銅張基板を用い片面だけを使用した。
2.まず基板全面にエポキシ樹脂ペーストを40μmの高さを目標に塗布(スクリーン印刷)し、加熱で硬化させた。
3.下層の回路と導通を取るために、硬化させたエポキシ樹脂層にレーザーで直径100μmの穴をあけた。(ブラインドビィア)
4.このブラインドビィアを銅メッキで埋めるために以下の工程を経た。
6.絶縁樹脂と銅メッキとの密着強度を得るために樹脂表面を粗化し、センシタイサン、アクチベーター、無電解銅、電解銅メッキを行い、厚さ20μmの銅メッキ層を形成した。
7.フォトリソグラフィーで銅メッキ層をエッチングして、配線回路とパットを形成した。
8.前記(2)と同様の工程で、エポキシ樹脂を塗布、乾燥、硬化させ、前記(3)と同様の工程で、下層との導通を取るための穴をレーザーで穴あけをした。
4、5、6、7、8の工程を繰返し、逐次、積層して積層数を増やした。
積層水が増えるごとに、導通不良の発生が多くなり、積層数は10層が限界であった。
表層には、W/B用のパットや半田付け用のパット、フリップチップ実装用のバンプを形成し、W/B、半田付けをするためにNi/Au、Ni/Pd/Auメッキを行った。
従来の製作方法と比べ本発明は、エッチングによる回路形成、フォトリソソグラフィ、穴あけ、穴埋め等の工程が省略でき、しかも短期間で確実に良品ができる。また高価な設備、高度な技術、高純度の薬品、部材が不要で、内部配線密度も従来の数倍の密度のものが容易に製作でき、積層する層数も20層の超多層のプリント配線板(MLPCB)が製作でき、電気的導通路や配線回路の断線等が原因の導通不良の発生防止に極めて効果があることが判明した。
微細な内部配線構造を有する三次元内部配線構造からなるアルミナセラミックス製パッケージ(HTCC)の作製
製造工程は以下のとおりである。
配線回路の幅は20μm、配線回路間の間隔は20μm、配線回路の厚さは20μmとした。
7 この時点で下層の配線回路と突起(上下層間導通用の柱)が完全に接合され、導通不良がないか、検査し、問題がないことを確認して次工程へ進んだ。
10 公知の方法でW/B、半田付用のパット、バンプにNi/Au、Ni/Pd/Auメッキを行って、多層セラミックスICパッケージを完成させた。
完成した多層基板には、ワレ、ソリ、導通不良もなかった。
本発明方法では、欠陥のない健全なセラミックス多層基板を容易に作成できることが確認できた。
従来方法は、下記1〜6の工程で製造した。
1 従来技術はグリーンシートにWペーストを用いて、スクリーン印刷法で回路やパッドを形成した。
2 第2層も同様のグリーンシート上に上下導通用の穴をパンチングで穿孔し、Wペーストで回路を印刷し、穿孔部には、Wペーストを埋め込み、上下導通用の柱に用いた。
3 第三層も第二層と同様の工程で形成した。
4 最外層には、W/B用のパッドや半田付け用のパッドをWペーストで印刷した。
5 逐次積層後、多層版を重ね合わせた後に、還元雰囲気で一体焼結した。
6 焼結後、常法通りの方法で、W/Bパッドや半田付けパッドにメッキを行った。
本例では、20個作製して、ソリと導通不良併せて9個、不良が発生した。
一方、本発明では、積層時に逐次、断線、接触不良をチェックできること、また各層積層ごとに焼結を行うので、基板のソリやワレは皆無であり、不良率は、0%であった。
本発明による製法と従来の製法で、絶縁不良、断線の数を比較して、本発明の優位性を証明する。
すなわち同じ仕様でML−PCBを製作した。
使用した最初の基板は市販の銅張両面基板(A4サイズ)を用いた。
銅板の厚さは、20μm、片面のみ用い、導通テスト用の端子をエッチングで作製した。
上下導通用の突起は、直径20μm、高さ20μm、層数は10層積層した。
突起の数は200箇所作成し、各層の突起を突合せて接合し、一層目の端子(突起)と10層目の端子(突起)間で比抵抗を測定して絶縁性や断線の有無を評価した。
本発明の多層基板は、実施例1の方法で作製した。
従来法の基板は、実施例1の比較例1の手法で作製した。
結果は、表4に示す。
耐湿サイクルの条件:90〜60%の湿度の中で25℃×10Hr、65℃×14Hrを1サイクルとして、10サイクル繰り返した。
断線:下層と上層間で全く電流が流れない時を断線とみなした。数字は、200箇所測定した時の断線箇所の数。
すなわち、従来法の製作上の最大の問題点は、穴あけ工程でレーザーを用いて、下層の銅回路に達するまでエポキシ樹脂を焼切る方法である。
この方法では、銅表面に樹脂の燃焼残渣や不完全燃焼した樹脂が固着残存したりする。また穴の周囲は、樹脂が融解し、銅表面に被膜を形成し、次工程のデスミィヤ、エッチング工程で除去出来にくく、又確認も難しい。結局、これらの残存物が残った銅表面に電解あるいは無電解銅メッキを行うために、当然、接触抵抗は大きくなり、断線の頻度も高くなるものと推察できる。
またレーザーで開孔された穴の形状は、台形、逆台形、オーバーハング等、色々な形状になっている。均一な形状になっていないのも、不良率が高くなる原因と思われる。
従って本発明には、断線や絶縁不良を起こす原因が存在しない。
また加速劣化試験(耐湿サイクル試験)の結果から、明らかなように、更に優劣がはっきりする。
加速劣化試験後でも導通不良は皆無、抵抗変化も従来法よりも著しく小さい理由は、本発明の突起は、上層と下層との突起の界面は、突起同士が融着して一体化しているためであると推察できる。
本発明による製法と従来の製法で、絶縁不良、断線、基板のソリを比較して、本発明の優位性を証明する。すなわち同じ仕様でHTCCを製作した。
層数は、10層とした。突起の数は200個作製し、各層の突起を突合せて接合し、下層と上層間の比抵抗を測定して、絶縁不良、断線を測定した。
基板のソリ、ワレは目視で評価した。
本発明の製作は、実施例2の方法と同じ方法で作製した。また従来法は実施例2の比較例の手法で作製した。
結果を表5に示す。
耐湿サイクルの条件:90〜60%の湿度の中で25℃×10Hr、65℃×14Hrを1サイクルとして、10サイクル繰り返した。
断線:下層と上層間で全く電流が流れない時を断線とみなした。数字は、200箇所測定した時の断線箇所の数。
すなわち、従来方法では、一体成形して焼成するので、セラミックス焼成時の宿命として、体積比で30〜40%収縮は避けられず、このことが、内部配線回路の断線、更に上下導通突起の断線や接触不良を引き起こす最大の原因になっている。従って従来製法では、20〜40%の不良率が発生することは避けられないことである。
一方、本発明の製法は、まずグリーンシートにWペーストによる回路形成、突起形成、その後、回路、突起部分のみをレーザーで局所加熱、焼成する。その後、絶縁用セラミックスを印刷し、焼成する方法である。また更に、本発明は一層ずつ焼成、チェックして、積層する方法であるので、もともと、ワレ、ソリ、断線等は発生しない手法である。
市販の銅張樹脂基板は使用せずに、最初から3Dプリンターを用いて両面多層配線板を作製する実施例
1.ダミー材として、まず大きさA4サイズ、厚さ2mmのガラス板を用意した。
2.ガラス板の片面のバンプ、パッドになる部分に、実施例1と同じ銅ペーストを用いて、インクジェット方式で、直径20μm、高さ20μmの柱状の突起を300個印刷し、その部分をレーザーで加熱して硬化させた。
この突起は、反対面に多層配線板を積層するときの始点になるバンプやパットとなる。
3.その後、突起以外の所にエポキシ樹脂系の絶縁樹脂を印刷した。
その時、樹脂が突起の上部を覆わないように印刷した。
樹脂の厚さ15μm、突起の高さは20μmとし、段差を5μmに設計して印刷した。
4.樹脂をレーザーで加熱、硬化させた。
5.次に2)と同一の銅ペーストを用いて、幅20μm、高さ20μmの配線回路を樹脂の表面に印刷した。
2)で形成した突起上に銅ペーストが被るように印刷し、突起と回路が、確実に導通が取れるように印刷し、その後、印刷された回路部のみをレーザーを用いて加熱、硬化させた。
6.次に回路部に、上下層間の導通を取るために、直径20μm、高さ20μmの柱状の突起300個を、2)で用いた銅ペーストインクを用いて、回路部表面に印刷した。その後、突起部のみをレーザーで加熱、硬化させた。
7.3)と同様に、柱状の突起以外の部分に、エポキシ樹脂を印刷し、加熱、硬化させた。この場合も突起の上部に樹脂が被さっていないかを、導通テストで確認しながら作業した。
8.6)〜7)の工程を繰り返して、片側20層の多層配線板を作製した。
9.最外表面には、フリップチップ用のバンプ(直径20μm、高さ20μm)を形成し、レーザーで加熱、硬化させた。
10.作成された多層配線板を、150℃で3時間、加熱して、樹脂、回路、突起を十分硬化させた。
11.次に、最初に用いたガラス板を多層配線板から外した。
得られた多層配線板の裏側には、樹脂に埋め込まれた突起の端面が露出した。
この部分は裏面のパッドになる。この裏面のパッド部を起点にして、突起形成、絶縁樹脂の印刷を繰り返して、裏表同一構造で、裏表合計40層の多層配線板を作製し、実施例1の方法で無電解メッキを行った。
12.W/B強度や半田付け強度等も、実施例1と同様の強度が得られ、従来方法で作製されたものと同等であった。
両面、多層配線板の層間に、電子部品(抵抗、コイル等の回路素子)を作り込む実施例
1.大きさA4サイズ、厚さ2mmのガラス板を用意した。
2.ガラス版の片面、バンプ、回路、パッドになる位置に、実施例2に用いた市販のWペーストを用いて、インクジェット方式で、バンプ、回路、パッドを印刷した。
3.還元雰囲気中(H2+N2)中でレーザーを用いて、W印刷部を加熱、焼結した。
4.次に、上層との導通用の柱状の突起(直径20μm、高さ20μm)を、前記Wペーストを用いて、回路部に立設した。
突起部を前記3)の方法で加熱、焼結した。
突起の数は、20個/2cm2とした。
5.実施例2で用いたグリーンシートと同じ成分を突起の上に被らないように、低い高さ(15μm)印刷し、上下層間の絶縁層を形成し、前記3)と同じ工程で焼結した。
6.この時点で、下層の回路と突起が完全に接合し、導通が取れていることを確認した。
7.絶縁層の上に、回路、パッドを、Wペーストを用いて印刷した。
回路やパッドは、突起を通して上下層と導通した構造にした。
前記3)の工程で、パッド、回路を焼結した。
8.次に抵抗を印刷した。
抵抗は、パッドと導通が取れる設計にした。
抵抗の成分は、Ni微粉45質量%、Cr微粉45質量%、SiO25質量%、B2O35質量%からなるものに、水を加えて粘土状にしたものを3Dプリンターでくし状に印刷し、レーザーで加熱、焼結した。
9.更に回路上に、前記4)と同じ工程で、突起を立てた。
10.前記5)と同じ工程で、絶縁層を形成した。
11.前記7と同じ工程で、パッドや回路を印刷した。
12.次に層間にバリスターを作り込む
13.ZnO+SiC+ZnO−BiO3の微粉と水とニトロセルロースを混合し、スラリー状にしたものをインクジェット方式で回路とパッドの間に印刷し、回路と導通できるように設計した。
レーザーを用いて焼結した。
特性をチェックし、性能を確認した。
14.前記9と同じ工程で突起を立て、焼結した。
15.前記5と同じ工程で絶縁層を作製し、焼結した。
16.最表面に実装用のパッド、フリップチップ実装用のバンプを形成し、焼結した。
17.パッドやバンプには、Ni−Auメッキを施した。
18.ガラス基板を外し、反対側にも同じ工程を繰り返し、最外層には、メッキを施した。いわゆる層間に電子部品を実装した両面多層配線板が得られた。
両面、多層配線板の層間に、既成の電子部品(抵抗、コイル等の回路素子)を作り込む実施例
1.ダミー材として、まず大きさA4サイズ、厚さ2mmのガラス板を用意した。
2.ガラス版の片面、バンプ、回路、パッドになる位置に、実施例1に用いた導電性ペーストを用いて、バンプ、回路、パッドを印刷し、レーザーで加熱、硬化させた。
3.実施例1の方法で、絶縁樹脂を印刷した。その際、バンプ、回路、パッドには絶縁樹脂が覆い被らないように印刷し、加熱、硬化した。
4.回路部やパッド部に、直径20μm、高さ20μmの突起を200個立てた。
5.前記3)と同じ方法で、絶縁樹脂を高さ15μmで印刷、硬化させた。その際、突起に絶縁樹脂が覆い被らないように注意して印刷し、加熱、硬化させた。
6.突出した突起に既製のSAWフィルターを半田付けした。
使用した半田は、質量比で、Ag:Cu:Sn=3.0:0.5:96.5の割合で、これらの0.1〜2.0μの微粉を50質量%、ブチルセルソルブ10質量%、メチルセルロース10質量%、水30質量%を良く混和して3Dプリンターで印刷しやすい状態にしたもの。
7.更に別の突起には、市販のセラミックス製の抵抗を接合し、又別の突起には、樹脂上に形成されたアンテナを実装した。
8.残りの突起および絶縁樹脂に覆われていない回路の開口部に、高さ20μm、直径20μmの突起を立てた。
9.前記3)と同じ工程で、絶縁樹脂を印刷した。
10.この操作を繰り返して、片面20層の多層配線基板を作製した。
11.最外層には、半導体や電子部品を実装できるようにバンプやパッドを形成した。
12.得られた多層配線基板から、ガラス基板を外し、反対側にも同じ工程を繰り返し、最外層には、メッキを施した。いわゆる層間に電子部品を実装した両面多層配線板が得られた。
すなわち層間に既製のIC、電子部品を作り込むことにより、基板の厚みを大幅に減らすことが出来、最外層のスペースが広くなり、他の電子部品を実装できる余裕が生まれることが判明した。
本発明は、電子部品の軽薄短小化に多大なる貢献が出来ることが判明した。
3 絶縁層(上) 4 電気的導通路
Claims (20)
- 導電層と絶縁層とが、複数、交互に積層接合されて形成されてなる多層配線板であって、前記導電層は、その上に位置する絶縁層に側面まで埋入されてなると共に上下に位置し、かつ、上下の導電層に挟まれた絶縁層を貫通する電気的導通路によって互いに電気的に接続されてなる多層配線板の製造に際して、 この多層配線板の設計情報を3D−CADに取り込み、多層配線板の立体構造を水平断面で薄層に分割して3Dデータ化し、この薄層を3Dプリンターで印刷、硬化、積層して3次元積層構造を形成する多層配線板の製造方法であって、
前記上下の導電層に挟まれた絶縁層を貫通する電気的導通路と前記上下に位置する導電層の上位に位置する導電層との電気的接続は、 前記電気的導通路を前記絶縁層表面よりも上に突出させた突出部を設け、この突出部を上位に位置する導電層によって包覆することによって形成する多層配線板の製造方法。 - 導電層と、導電層を挟む上下二層の上の絶縁層と、上の絶縁層を貫通する電気的導通路を形成するに際して、
導電層と電気的導通路の導電性インクを先に硬化させて強度を発現させた後に、上の絶縁層の絶縁用樹脂を硬化させる請求項1に記載の多層配線板の製造方法。 - 導電層と電気的導通路の導電性インクを、レーザーを局所照射して、加熱硬化させ、次に、導電層を包み隠すように絶縁用の樹脂を印刷して形成する請求項2に記載の多層配線板の製造方法。
- 多層配線板の配線やパッドの設計情報を、3D−CADに取り込み、前記多層配線板の立体構造を水平断面で薄層に分割して3Dデータ化するに際して、3Dプリンターで印刷、硬化、積層して3次元積層構造を形成するための薄層の厚みを絶縁層では20〜100μm厚とし、かつ、導電層では2〜100μmとする請求項1に記載の多層配線板の製造方法。
- 多層配線板の製造のスタート材が、樹脂基板または銅張樹脂基板、ガラス基板、または、セラミックス基板である請求項1に記載の多層配線板の製造方法。
- 導電性インクが、Cu、Ag、Au、Pt、Pd、Ni、Co、Mn、Mo、W、Sn、Pb、Bi、Al、In、Sb、Ti、Crの中から選択された一種あるいは一種以上の成分の合金あるいは混合物を主成分とした請求項2に記載の多層配線板の製造方法。
- 絶縁用樹脂が、有機系絶縁材料の粉末あるいは無機系絶縁材料の粉末あるいは有機系粉末と無機系粉末を混合した絶縁材料を主成分とするものであって、該有機系絶縁材料の粉末は、エポキシ、アラミド、ABS、ポリカーボネート、フェノール、ウレタン、フッ素、ポリアミド、アクリル、PETの中から選択された一種あるいは二種以上の樹脂粉末を混合したものであって、該無機系絶縁材料の粉末は、アルミナ、窒化アルミ、炭化ケイ素、シリカ、酸化硼素、窒化ケイ素、ガラス、ガラス繊維、カーボンナノチューブの中から選択された一種あるいは二種以上のセラミックス粉末を混合したものである請求項2に記載の多層配線板の製造方法。
- 印刷し、硬化された多層配線板の表面のパットおよびバンプに、メッキを施す請求項1の多層配線板の製造方法。
- パットやバンプ上に施されるメッキが、Ni/AuまたはNi/Pd/Auのメッキである請求項8に記載の多層配線板の製造方法。
- 多層配線板が、上下の絶縁層と、これらの絶縁層を挟む上下の導電層と、導電層を挟む上下の絶縁層、および絶縁層を貫通し、上下の導電層に接合された電気的導通路の組合せからなる単位構造を多重に積重ねた多層配線板である請求項1に記載の多層配線の製造方法。
- 多重に積重ねた単位構造の最下層が、導電層である請求項10に記載の多層配線板の製造方法。
- 多重に積重ねた単位構造の最下層が、電気的導通路である請求項10に記載の多層配線板の製造方法。
- 銅張樹脂基板をスタート材に使用し、得られた多層配線板の中にスタート材を残す請求項1に記載の多層配線板の製造方法。
- ダミー板をスタート材に使用し、得られた多層配線板からダミー板を剥ぎ取る請求項1に記載の多層配線板の製造方法。
- 電気的導通路を導電層の上に積層し、導電層と電気的導通路を、共に絶縁層に埋入し、且つ、隣同士の導電層の間隙も絶縁層で埋めた請求項1に記載の多層配線板の製造方法。
- 電気的導通路を絶縁層に埋入した状態で、絶縁層を貫通して外に突出せしめ、さらに、絶縁層の上に導電層を積層して、電気的導通路を絶縁層から外に突出せしめて導電層によって包覆する請求項1に記載の多層配線板の製造方法。
- 3D−CADで作成した三次元内部配線を有する基板の設計情報をもとに3Dデータを作成し、これを3Dプリンターに入力してMLPCBの製作に適用する請求項1に記載の多層配線板の製造方法。
- 微細な内部配線構造を有する三次元内部配線構造からなるアルミナセラミックス製パッケージ(HTCC)の作製に適用する請求項1に記載の多層配線板の製造方法。
- 両面、多層配線板の層間に、電子部品を作り込む請求項1に記載の多層配線板の製造方法。
- 両面、多層配線板の層間に作り込まれる電子部品が既成の電子部品である請求項19に記載の多層配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014018895A JP6190735B2 (ja) | 2014-01-16 | 2014-01-16 | 多層配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014018895A JP6190735B2 (ja) | 2014-01-16 | 2014-01-16 | 多層配線板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015135933A JP2015135933A (ja) | 2015-07-27 |
JP2015135933A5 JP2015135933A5 (ja) | 2016-05-19 |
JP6190735B2 true JP6190735B2 (ja) | 2017-08-30 |
Family
ID=53767585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014018895A Active JP6190735B2 (ja) | 2014-01-16 | 2014-01-16 | 多層配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6190735B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10645825B1 (en) | 2017-11-27 | 2020-05-05 | The Crestridge Group | Tamper-resistant electronics system and improved method of manufacturing therefor |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016002052A1 (de) * | 2015-12-18 | 2017-06-22 | Liebherr-Components Biberach Gmbh | Schaltschrank sowie Verfahren zu dessen Herstellung |
KR101850894B1 (ko) | 2016-09-08 | 2018-04-23 | 한국과학기술연구원 | 3d 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체 |
TWI615601B (zh) * | 2017-01-25 | 2018-02-21 | 華邦電子股份有限公司 | 透明壓力感測器及其製造方法 |
JP6963414B2 (ja) * | 2017-05-29 | 2021-11-10 | 株式会社図研 | 設計支援装置、設計支援方法およびプログラム |
CN109246939B (zh) * | 2018-09-26 | 2020-08-11 | 有研粉末新材料(北京)有限公司 | 一种增材制造铜线路板图案的方法 |
WO2020250381A1 (ja) * | 2019-06-13 | 2020-12-17 | 株式会社Fuji | 多層回路基板及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02132881A (ja) * | 1988-11-14 | 1990-05-22 | Furukawa Electric Co Ltd:The | 回路基板の製造方法 |
JP2003101245A (ja) * | 2001-09-25 | 2003-04-04 | Ind Technol Res Inst | 積層回路の形成方法および形成装置 |
JP4742715B2 (ja) * | 2005-07-19 | 2011-08-10 | セイコーエプソン株式会社 | 配線パターンの形成方法、及び配線基板の製造方法 |
JP2007329452A (ja) * | 2006-05-09 | 2007-12-20 | Canon Inc | 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 |
JP2008021843A (ja) * | 2006-07-13 | 2008-01-31 | Seiko Epson Corp | 配線基板の製造方法、多層配線基板の製造方法 |
JP4211842B2 (ja) * | 2006-11-16 | 2009-01-21 | セイコーエプソン株式会社 | 電子基板の製造方法及び多層配線基板の製造方法 |
-
2014
- 2014-01-16 JP JP2014018895A patent/JP6190735B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10645825B1 (en) | 2017-11-27 | 2020-05-05 | The Crestridge Group | Tamper-resistant electronics system and improved method of manufacturing therefor |
Also Published As
Publication number | Publication date |
---|---|
JP2015135933A (ja) | 2015-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6190735B2 (ja) | 多層配線板の製造方法 | |
CN102098876B (zh) | 用于电路基板的制造工艺 | |
US8138609B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
CN110678434B (zh) | 多层陶瓷基板及其制造方法 | |
KR101248738B1 (ko) | 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판 | |
US20140016288A1 (en) | Multilayer ceramic electronic device and method for manufacturing the same | |
JP4265607B2 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
JP2005109307A (ja) | 回路部品内蔵基板およびその製造方法 | |
JP5397744B2 (ja) | 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法 | |
JP2007311596A (ja) | 突起電極付き回路基板の製造方法及び突起電極付き回路基板 | |
JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2003046216A (ja) | 表面実装型電子部品、回路基板および表面実装型電子部品の実装構造 | |
JP4574025B2 (ja) | 配線モジュール | |
JP4489491B2 (ja) | インターポーザ | |
JP2009117753A (ja) | 部品内蔵印刷配線板及びその製造方法 | |
JP2022112075A (ja) | 基板及び基板製造方法 | |
JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
JP3117967B2 (ja) | 多層セラミックス基板 | |
JP4651686B2 (ja) | 電子部品搭載用パッケージの製造方法および電子装置の製造方法 | |
JP2005136043A (ja) | 配線基板及び電気装置 | |
JP3922995B2 (ja) | 半導体実装用プリント配線板およびその製造方法 | |
JP2004356619A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP4150285B2 (ja) | 電子部品搭載用パッケージ用母基板 | |
JP2005039226A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
KR20200096285A (ko) | 전력 부품과 회로 캐리어의 금속 층 간의 열 전도성 연결부 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160308 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160308 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6190735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |