KR101850894B1 - 3d 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체 - Google Patents

3d 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체 Download PDF

Info

Publication number
KR101850894B1
KR101850894B1 KR1020160115582A KR20160115582A KR101850894B1 KR 101850894 B1 KR101850894 B1 KR 101850894B1 KR 1020160115582 A KR1020160115582 A KR 1020160115582A KR 20160115582 A KR20160115582 A KR 20160115582A KR 101850894 B1 KR101850894 B1 KR 101850894B1
Authority
KR
South Korea
Prior art keywords
shape
dimensional circuit
circuit
elements
layer
Prior art date
Application number
KR1020160115582A
Other languages
English (en)
Other versions
KR20180028196A (ko
Inventor
이헌주
이장희
문명운
권오창
조원진
이영아
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020160115582A priority Critical patent/KR101850894B1/ko
Publication of KR20180028196A publication Critical patent/KR20180028196A/ko
Application granted granted Critical
Publication of KR101850894B1 publication Critical patent/KR101850894B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C64/00—Additive manufacturing, i.e. manufacturing of three-dimensional [3D] objects by additive deposition, additive agglomeration or additive layering, e.g. by 3D printing, stereolithography or selective laser sintering
    • B29C64/30—Auxiliary operations or equipment
    • B29C64/386—Data acquisition or data processing for additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y10/00—Processes of additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y50/00—Data acquisition or data processing for additive manufacturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3-D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3-D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 적층형 회로 제작 방법에 관한 것으로서, (a) 2차원 회로 및 상기 2차원 회로를 적층형 회로로 변경하여 만들고자 하는 3차원 물체의 형상에 대한 데이터를 수신하는 단계; (b) 상기 형상에 따라 상기 2차원 회로를 분할하여 다층으로 형성하는 단계; (c) 상기 2차원 회로의 분할에 의하여 연결이 끊긴 소자들 간의 연결 관계를 확인하는 단계; 및 (d) 상기 연결 관계를 기초로 상기 다층 사이에 삽입되는 중간층을 설계하는 단계를 포함한다.

Description

3D 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체{METHOD FOR GENERATING MULTIPLE LAYERS OF ELECTRONIC CIRCUIT, SYSTEM FOR GENERATING MULTIPLE LAYERS CIRCUIT PERFORMING THE SAME, AND STORAGE MEDIUM STORING THE SAME}
본 발명은 적층형 회로 제작 기술에 관한 것으로서, 보다 상세하게, 개체 접합 조형(LOM) 방식의 전자소자 3D 프린팅 기술을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체에 관한 것이다.
3D 프린터는 2D 프린터가 활자나 그림을 인쇄하듯이 입력한 도면을 바탕으로 3차원의 입체 물품을 만들어내는 기계로서, 입체 형태를 만드는 방식에 따라 크게 한 층씩 쌓아 올리는 적층형(첨가형 또는 쾌속조형 방식)과 큰 덩어리를 깎아가는 절삭형(컴퓨터 수치제어 조각 방식)으로 구분될 수 있다. 적층형은 파우더(석고나 나일론 등의 가루)나 플라스틱 액체 또는 플라스틱 실을 종이보다 얇은 0.01~0.08㎜의 층(레이어)으로 겹겹이 쌓아 입체 형상을 만들어내는 방식으로, 레이어가 얇을수록 정밀한 형상을 얻을 수 있고, 채색을 동시에 진행할 수 있다. 절삭형은 커다란 덩어리를 조각하듯이 깎아내 입체 형상을 만들어내는 방식으로, 적층형에 비하여 완성품이 더 정밀하다는 장점이 있지만, 재료가 많이 소모되고 컵처럼 안쪽이 파인 모양은 제작하기 어려우며 채색 작업을 따로 해야 하는 단점이 있다.
이러한 3D 프린팅은 최근 비교적 저렴한 비용으로 소비자가 원하는 3차원의 입체 형상을 만들어내는 기술로 주목 받고 있다. 그 가능성은 이미 제조업 산업에 큰 영향을 주고 있으며, 세계 곳곳에서 3D 프린팅 기술은 다양한 분야에서 활용되고 있다. 기존에는 형상 위주의 3D 프린팅 기술이 대부분이었으나, 앞으로는 사용자가 원하는 모양의 3D 형상을 전기/전자소자와 융합하여 3차원 자유형상 전자기기를 만들어내는 3D 프린팅 기술이 주목 받을 것으로 예상된다.
한국공개특허 제10-2016-0063500
본 발명의 목적은 사용자가 특정한 형상의 3차원 전기/전자 기기를 3D 프린터를 이용하여 제작함에 있어, 개체 접합 조형(LOM) 방식 등의 3D 프린팅에 적합하도록 2차원의 전자 회로를 다층형 전기/전자회로(multilayered electronic circuits)로 변경시키는 적층형 회로 제작 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 제1 측면은, 적층형 회로 제작 방법으로서, (a) 2차원 회로 및 상기 2차원 회로를 적층형 회로로 변경하여 만들고자 하는 3차원 물체의 형상에 대한 데이터를 수신하는 단계; (b) 상기 형상에 따라 상기 2차원 회로를 분할하여 다층으로 형성하는 단계; (c) 상기 2차원 회로의 분할에 의하여 연결이 끊긴 소자들 간의 연결 관계를 확인하는 단계; 및 (d) 상기 연결 관계를 기초로 상기 다층 사이에 삽입되는 중간층을 설계하는 단계를 포함한다.
바람직하게, 상기 (a) 단계는 상기 2차원 회로에 포함되는 소자의 종류, 소자의 배치, 및 소자의 연결관계에 대한 데이터, 및 상기 형상에 대하여 상기 형상을 구성하는 층의 개수, 및 각 층의 모양에 대한 데이터를 수신하는 단계를 포함할 수 있다.
바람직하게, 상기 (b) 단계는 상기 형상을 구성하는 각 층의 모양에 따라 상기 2차원 회로를 분할하는 단계를 포함할 수 있다.
바람직하게, 상기 (b) 단계는 상기 2차원 회로에 포함되는 소자를, 상기 2차원 회로의 분할에 기초하여, 상기 형상을 구성하는 각 층에 상하로 배치하는 단계를 포함할 수 있다.
바람직하게, 상기 (b) 단계는 상기 2차원 회로를 상기 형상을 구성하는 층의 개수로 분할하거나 또는 상기 각 층의 모양에 따라 일부의 층에 대한 개수로 분할하는 단계를 포함할 수 있다.
바람직하게, 상기 (c) 단계는 상기 연결이 끊긴 소자들에 대하여 해당 소자가 연결되어야 하는 소자의 위치를 확인하는 단계를 포함할 수 있다.
바람직하게, 상기 (d) 단계는 상기 중간층 상에 상기 연결이 끊긴 소자들에 대한 연결 경로를 형성하고, 상기 중간층의 상하에 위치하는 층들과 비아홀 또는 버스 방식으로 연결을 형성하는 단계를 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 제2 측면은, 적층형 회로 제작 시스템으로서, 2차원 회로 및 상기 2차원 회로를 적층형 회로로 변경하여 만들고자 하는 3차원 물체의 형상에 대한 데이터를 수신하는 데이터 수신부; 상기 형상에 따라 상기 2차원 회로를 분할하여 다층으로 형성하는 다층 형성부; 상기 2차원 회로의 분할에 의하여 연결이 끊긴 소자들 간의 연결 관계를 확인하는 연결 관계 확인부; 및 상기 연결 관계를 기초로 상기 다층 사이에 삽입되는 중간층을 설계하는 중간층 설계부를 포함한다.
바람직하게, 상기 데이터 수신부는 상기 2차원 회로에 포함되는 소자의 종류, 소자의 배치, 및 소자의 연결관계에 대한 데이터, 및 상기 형상에 대하여 상기 형상을 구성하는 층의 개수, 및 각 층의 모양에 대한 데이터를 수신할 수 있다.
바람직하게, 상기 다층 형성부는 상기 형상을 구성하는 각 층의 모양에 따라 상기 2차원 회로를 분할할 수 있다.
바람직하게, 상기 다층 형성부는 상기 2차원 회로에 포함되는 소자를, 상기 2차원 회로의 분할에 기초하여, 상기 형상을 구성하는 각 층에 상하로 배치할 수 있다.
바람직하게, 상기 다층 형성부는 상기 2차원 회로를 상기 형상을 구성하는 층의 개수로 분할하거나 또는 상기 각 층의 모양에 따라 일부의 층에 대한 개수로 분할할 수 있다.
바람직하게, 상기 연결 관계 확인부는 상기 연결이 끊긴 소자들에 대하여 해당 소자가 연결되어야 하는 소자의 위치를 확인할 수 있다.
바람직하게, 상기 중간 적층 설계부는 상기 중간층 상에 상기 연결이 끊긴 소자들에 대한 연결 경로를 형성하고, 상기 중간층의 상하에 위치하는 층들과 비아홀 또는 버스 방식으로 연결을 형성할 수 있다.
상기한 바와 같이 본 발명에 의하면, 2차원 회로를 다층형 회로로 변형하여, 사용자가 원하는 3차원의 특정한 형상으로 회로를 제작할 수 있는 효과가 있다.
도 1은 본 발명의 바람직한 실시예에 따른 적층형 회로 제작 시스템에 대한 블록도이다.
도 2는 도 1의 적층형 회로 제작 시스템에서 수행되는 적층형 회로 제작 방법에 대한 흐름도이다.
도 3 내지 도 9는 적층형 회로 제작 방법을 설명하는 예시도이다.
이하, 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
또한, 각 단계들에 있어 식별부호(예를 들어, a, b, c 등)는 설명의 편의를 위하여 사용되는 것으로 식별부호는 각 단계들의 순서를 설명하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 “포함한다(comprises)" 및/또는 “포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
또한, 본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 적층형 회로 제작 시스템에 대한 블록도이다.
도 1을 참조하면, 적층형 회로 제작 시스템(100)은 데이터 수신부(110), 다층 형성부(120), 연결 관계 확인부(130), 중간층 설계부(140), 및 제어부(150)를 포함한다.
바람직하게, 적층형 회로 제작 시스템(100)은 서버로 구현될 수 있으며, 3D 프린터와 연결되어 적층형 회로 제작 시스템(100)에서 제작한 적층형 회로에 대한 데이터를 3D 프린터에 제공할 수 있다. 여기에서, 3D 프린터는 해당 데이터를 제공받아 적층형 회로를 프린팅 할 수 있다.
또한, 본 발명에서 사용되는 3D 프린터는 적층형 회로를 프린팅하기 위하여 LOM(Laminated Object Manufacuring) 방식을 이용할 수 있고, LOM 방식은 디자인한 모델의 단면 모양대로 잘려진 점착성 종이, 플라스틱, 금속판 등을 접착제로 한층 한층 붙여서 조형하는 방식이다.
데이터 수신부(110)는 2차원 회로 및 2차원 회로를 적층형 회로로 변경하여 만들고자 하는 3차원 물체의 형상에 대한 데이터를 수신한다. 여기에서, 2차원 회로 및 형상에 대한 데이터는, 2차원 회로를 사용자가 원하는 3차원 물체로 제작하기 위하여 요구되는 정보로서, 특정 기능을 하는 2차원 회로 및 해당 2차원 회로를 적층형 회로로 변경하여 만들고자 하는 3차원 물체의 형상에 대한 데이터에 해당할 수 있다.
바람직하게, 데이터 수신부(110)는 2차원 회로에 포함되는 소자의 종류, 소자의 배치, 및 소자의 연결 관계에 대한 데이터를 수신할 수 있다. 소자의 배치는 2차원 회로에서 소자가 위치하는 곳을 의미하고, 소자의 연결 관계는 2차원 회로에 포함되는 소자들 간의 접속상태에 해당하는 것으로서, 신호가 어떻게 연결되는지에 해당한다. 또한, 데이터 수신부(110)는 형상에 대하여 형상을 구성하는 층의 개수, 및 각 층의 모양에 대한 데이터를 수신할 수 있다. 즉, 적층형 회로는 LOM 방식으로 제작되므로, 사용자가 제작하고자 하는 3차원 물체의 형상이 몇 개의 층으로 구성되고, 각 층은 어떤 모양을 가지고 있는지에 대한 데이터가 수신되어야 한다. 예를 들어, 직육면체 형상인 경우에는 각 층의 모양이 사각형으로 모두 동일할 수 있고, 사면체 형상인 경우에는 각 층의 모양이 서로 다른 크기를 가지는 삼각형일 수 있다.
다층 형성부(120)는 형상에 따라 2차원 회로를 분할하여 다층으로 형성한다. 바람직하게, 다층 형성부(120)는 데이터 수신부(110)에서 수신한 2차원 회로 및 형상에 대한 데이터를 기초로, 형상을 구성하는 각 층의 모양에 따라 해당 형상을 구성하는 층의 개수로 2차원 회로를 분할할 수 있다. 즉, 다층 형성부(120)는 형상을 구성하는 특정 모양을 가지는 각 층에 분할된 2차원 회로를 각각 배치할 수 있는 것으로, 형상을 구성하는 각 층의 모양에 따라 2차원 회로를 분할하고, 2차원 회로에 포함되는 소자를, 2차원 회로의 분할에 기초하여, 형상을 구성하는 각 층에 상하로 배치한다. 여기에서, 2차원 회로에 포함되는 소자는 형상을 구성하는 층에 상하로, 즉, 상층 및 하층으로 각각 배치되는 것이다.
또한, 다층 형성부(120)는 형상을 구성하는 층의 개수가 많을 경우에는 해당 형상을 구성하는 층들 중 일부의 층에 대한 모양 및 개수에 따라 2차원 회로를 분할할 수 있다. 여기에서, 일부의 층은 사용자에 의하여 선택되거나 또는 형상에 대한 데이터를 기초로 회로를 제작하기 적합한 모양을 가지는 층이 선택될 수 있다. 예를 들어, 호리병 형상의 경우에는 각 층의 모양이 서로 다른 크기를 가지는 원형일 수 있고, 이 경우 작은 크기를 가지는 원형에 회로를 제작하는 것은 큰 크기를 가지는 원형에 회로를 제작하는 것 보다 어려움이 있을 수 있으므로, 다층 형성부(120)는 상대적으로 큰 크기를 가지는 원형을 선택할 수 있다.
연결 관계 확인부(130)는 2차원 회로의 분할에 의하여 연결이 끊긴 소자들 간의 연결 관계를 확인한다. 바람직하게, 연결 관계 확인부(130)는 연결이 끊긴 소자들에 대하여 해당 소자가 연결되어야 하는 소자의 위치를 확인할 수 있다. 즉, 연결 관계 확인부(130)는 2차원 회로의 분할에 의하여 연결이 끊긴 소자들에 대하여, 해당 소자들 각각이 어느 층에 있는 어떤 소자와 연결되어야 하는지를 확인할 수 있다.
중간층 설계부(140)는 연결 관계를 기초로 다층 사이에 삽입되는 중간층을 설계한다. 여기에서, 중간층은 2차원 회로의 분할에 의하여 연결이 끊긴 소자들을 연결시키기 위하여, 연결이 끊긴 소자를 포함하는 층들 사이에 삽입되고, 형상에 적합한 모양을 가진다. 바람직하게, 중간층 설계부(140)는 중간층 상에 연결이 끊긴 소자들에 대한 연결 경로를 형성하고, 중간층의 상하에 위치하는 층들과 비아홀 또는 버스 방식으로 연결을 형성할 수 있다. 즉, 중간층은 연결이 끊긴 소자를 포함하는 층들 사이에 삽입되어 해당 층들에 있는 연결되어야 하는 소자들과 비아홀 또는 버스 방식으로 연결되고, 중간층 상에는 연결되어야 하는 소자들이 원래의 2차원 회로에서 가졌던 연결 관계가 연결 경로로 형성된다.
제어부(150)는 데이터 수신부(110), 다층 형성부(120), 연결 관계 확인부(130), 및 중간층 설계부(140)의 동작 및 데이터의 흐름을 제어한다.
도 2는 도 1의 적층형 회로 제작 시스템에서 수행되는 적층형 회로 제작 방법에 대한 흐름도이다. 이하, 도 3 내지 9를 참조하여 설명한다.
데이터 수신부(110)는 2차원 회로 및 2차원 회로를 적층형 회로로 변경하여 만들고자 하는 3차원 물체의 형상에 대한 데이터를 수신한다(단계 S210). 예를 들어, 데이터 수신부(110)는 도 3에 도시된 바와 같은 2차원 회로에 대한 데이터를 수신하고, 구체적으로 2차원 회로에 포함되는 소자의 종류(예를 들어, A, B, C, E, E, F), 소자의 위치, 및 소자의 연결 관계(예를 들어, A는 E 및 C와 연결됨, C는 A, B, 및 E와 연결됨)를 수신할 수 있다. 또한, 데이터 수신부(110)는 도 3의 2차원 회로를 적층형 회로로 변경하여 제작할 3차원 형상에 대한 데이터를 수신한다.
다층 형성부(120)는 형상에 따라 2차원 회로를 분할하여 다층으로 형성한다(단계 S220). 예를 들어, 다층 형성부(120)는 도 4와 같이 2차원 회로를 3개로 분할하고 도 5와 같이 2차원 회로의 분할에 따라 소자를 각 층에 배치하여 3개의 층(510, 520, 및 530)으로 형성할 수 있다. 데이터 수신부(110)를 통하여 수신한 형상에 대한 데이터가 삼각뿔 또는 호리병 형상과 같이 각 층마다 모양이 다른 경우에는 분할된 2차원 회로가 들어가는 각 층의 모양이 달라질 수 있으나, 도 5는 데이터 수신부(110)를 통하여 수신한 형상에 대한 데이터가 직육면체와 같은 형상으로서, 분할된 2차원 회로가 들어가는 각 층의 모양은 동일한 크기를 가지는 직사각형으로 동일 할 수 있다. 또한, 도 5를 참조하면, 제1 층(510)은 2차원 회로 중 소자 E, F 및 이들간의 연결을 포함하고 있고, 제2 층(520)은 2차원 회로 중 소자 B, C, E 및 이들간의 연결을 포함하고 있고, 제3 층(530)은 2차원 회로 중 소자 A만을 포함하고 있다.
연결 관계 확인부(130)는 2차원 회로의 분할에 의하여 연결이 끊긴 소자들 간의 연결 관계를 확인한다(단계 S230). 예를 들어, 도 3 내지 5를 참조하면, 다층 형성부(120)에 의한 다층 형성 시, 소자들 간의 연결 관계 중 E-B, C-A, 및 E-A가 끊긴 것을 볼 수 있고, 연결 관계 확인부(130)는 E-B, C-A, 및 E-A의 연결 관계가 끊어진 것으로 확인하고, 제1 층(510)에 있는 소자 E는 제2 층(520)에 있는 소자 B 와 연결되어야 하고, 제2 층에 있는 소자 C와 E는 제3 층(530)에 있는 소자 A와 연결되어야 함을 확인할 수 있다.
중간층 설계부(140)는 연결 관계를 기초로 다층 사이에 삽입되는 중간층을 설계한다(단계 S240). 여기에서, 중간층은 연결이 끊긴 소자들을 포함하는 층들 간에 삽입될 수 있고, 예를 들어, 도 6을 참조하면, 제1 층(510)의 소자 E와 제2 층(520)의 소자 B를 연결하기 위한 제1 중간층(610)이 삽입되고, 제2 층(520)의 소자 C 및 E와 제3 층(530)의 소자 A를 연결하기 위한 제2 중간층(620)이 삽입될 수 있다.
도 7은 제1 중간층(610)이 설계되는 것을 나타낸 것으로서, 예를 들어, 중간층 설계부(140)는 제1 층(510)의 소자 E와 제2 층(520)의 소자 B가 원래의 2차원 회로에서 가졌던 연결 관계를 제1 중간층(610) 상에 연결 경로(611)로 형성할 수 있다. 또한, 도 8은 제2 중간층(620)이 설계되는 것을 나타낸 것으로서, 예를 들어, 중간층 설계부(140)는 제2 층(520)의 소자 C 및 E와 제3 층(530)의 소자 A가 원래의 2차원 회로에서 가졌던 연결 관계를 제2 중간층(620) 상에 연결 경로(621)로 형성할 수 있다.
다음으로, 연결이 끊긴 각 소자의 연결 관계를 중간층에 형성한 후, 중간층 설계부(140)는 연결이 끊긴 각 소자를 포함하는 층들간의 연결을 형성할 수 있다. 예를 들어, 도 9를 참조하면, 중간층 설계부(140)는 제1 층(510)과 제2 층(520)간에 연결이 끊긴 소자들을 연결하기 위하여, 제1 층(510)의 소자 E를 제1 중간층(610)과 연결(711)하고, 제2 층(520)의 소자 B를 제1 중간층(610)과 연결(712)한다. 또한, 중간층 설계부(140)는 제2 층(520)과 제3 층(530) 간에 연결이 끊긴 소자들을 연결하기 위하여, 제2 층(520)의 소자 C 및 E를 각각 제2 중간층(620)과 연결(721 및 722)하고, 제3 층(530)의 소자 A를 제2 중간층(620)과 연결(723)할 수 있다. 여기에서, 층들간의 연결은 비아홀 또는 버스 방식으로 형성될 수 있다.
일 실시예에서, 단계 S210 내지 S240을 통하여 형성된 다층의 회로와 중간층에 대한 데이터는 3D 프린터로 전송될 수 있고, 3D 프린터는 해당 정보를 제공받아 각 층을 적층하여 회로가 프린팅된 3차원 물체를 제작할 수 있다. 예를 들어, 도 9와 같이 형성된 다층의 회로와 중간층에 대한 데이터가 3D 프린터로 제공되면, 3D 프린터는 각 층을 적층하여 직육면체 형상으로 회로를 제작할 수 있다.
한편, 본 발명의 일 실시예에 따른 3D 프린팅을 위한 적층형 회로 제작 방법은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현되는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
예컨대, 컴퓨터가 읽을 수 있는 기록매체로는 롬(ROM), 램(RAM), 시디-롬(CD-ROM), 자기 테이프, 하드디스크, 플로피디스크, 이동식 저장장치, 비휘발성메모리(Flash Memory), 광 데이터 저장장치 등이 있다.
또한, 컴퓨터로 읽을 수 있는 기록매체는 컴퓨터 통신망으로 연결된 컴퓨터시스템에 분산되어, 분산방식으로 읽을 수 있는 코드로서 저장되고 실행될 수 있다.
전술한 본 발명에 따른 3D 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
100: 적층형 회로 제작 시스템
110: 데이터 수신부
120: 다층 형성부
130: 연결 관계 확인부
140: 중간층 설계부

Claims (15)

  1. (a) 2차원 회로 및 상기 2차원 회로를 적층형 회로로 변경하여 만들고자 하는 3차원 물체의 형상에 대한 데이터를 수신하는 단계;
    (b) 상기 형상에 따라 상기 2차원 회로를 분할하여 다층으로 형성하는 단계;
    (c) 상기 2차원 회로의 분할에 의하여 연결이 끊긴 소자들 간의 연결 관계를 확인하는 단계; 및
    (d) 상기 연결 관계를 기초로 연결이 끊긴 소자를 포함하는 층들 사이에 삽입되어 상기 연결이 끊긴 소자들을 연결시키는 중간층을 설계하는 단계를 포함하는 적층형 회로 제작 방법.
  2. 제1항에 있어서, 상기 (a) 단계는
    상기 2차원 회로에 포함되는 소자의 종류, 소자의 배치, 및 소자의 연결관계에 대한 데이터, 및 상기 형상에 대하여 상기 형상을 구성하는 층의 개수, 및 각 층의 모양에 대한 데이터를 수신하는 단계를 포함하는 것을 특징으로 하는 적층형 회로 제작 방법.
  3. 제1항에 있어서, 상기 (b) 단계는
    상기 형상을 구성하는 각 층의 모양에 따라 상기 2차원 회로를 분할하는 단계를 포함하는 것을 특징으로 하는 적층형 회로 제작 방법.
  4. 제3항에 있어서, 상기 (b) 단계는
    상기 2차원 회로에 포함되는 소자를, 상기 2차원 회로의 분할에 기초하여, 상기 형상을 구성하는 각 층에 상하로 배치하는 단계를 포함하는 것을 특징으로 하는 적층형 회로 제작 방법.
  5. 제3항에 있어서, 상기 (b) 단계는
    상기 2차원 회로를 상기 형상을 구성하는 층의 개수로 분할하거나 또는 상기 각 층의 모양에 따라 일부의 층에 대한 개수로 분할하는 단계를 포함하는 것을 특징으로 하는 적층형 회로 제작 방법.
  6. 제1항에 있어서, 상기 (c) 단계는
    상기 연결이 끊긴 소자들에 대하여 해당 소자가 연결되어야 하는 소자의 위치를 확인하는 단계를 포함하는 것을 특징으로 하는 적층형 회로 제작 방법.
  7. 제1항에 있어서, 상기 (d) 단계는
    상기 중간층 상에 상기 연결이 끊긴 소자들에 대한 연결 경로를 형성하고, 상기 중간층의 상하에 위치하는 층들과 비아홀 또는 버스 방식으로 연결을 형성하는 단계를 포함하는 것을 특징으로 하는 적층형 회로 제작 방법.
  8. 2차원 회로 및 상기 2차원 회로를 적층형 회로로 변경하여 만들고자 하는 3차원 물체의 형상에 대한 데이터를 수신하는 데이터 수신부;
    상기 형상에 따라 상기 2차원 회로를 분할하여 다층으로 형성하는 다층 형성부;
    상기 2차원 회로의 분할에 의하여 연결이 끊긴 소자들 간의 연결 관계를 확인하는 연결 관계 확인부; 및
    상기 연결 관계를 기초로 연결이 끊긴 소자를 포함하는 층들 사이에 삽입되어 상기 연결이 끊긴 소자들을 연결시키는 중간층을 설계하는 중간층 설계부를 포함하는 적층형 회로 제작 시스템.
  9. 제8항에 있어서, 상기 데이터 수신부는
    상기 2차원 회로에 포함되는 소자의 종류, 소자의 배치, 및 소자의 연결관계에 대한 데이터, 및 상기 형상에 대하여 상기 형상을 구성하는 층의 개수, 및 각 층의 모양에 대한 데이터를 수신하는 것을 특징으로 하는 적층형 회로 제작 시스템.
  10. 제8항에 있어서, 상기 다층 형성부는
    상기 형상을 구성하는 각 층의 모양에 따라 상기 2차원 회로를 분할하는 것을 특징으로 하는 적층형 회로 제작 시스템.
  11. 제10항에 있어서, 상기 다층 형성부는
    상기 2차원 회로에 포함되는 소자를, 상기 2차원 회로의 분할에 기초하여, 상기 형상을 구성하는 각 층에 상하로 배치하는 것을 특징으로 하는 적층형 회로 제작 시스템.
  12. 제10항에 있어서, 상기 다층 형성부는
    상기 2차원 회로를 상기 형상을 구성하는 층의 개수로 분할하거나 또는 상기 각 층의 모양에 따라 일부의 층에 대한 개수로 분할하는 것을 특징으로 하는 적층형 회로 제작 시스템.
  13. 제8항에 있어서, 상기 연결 관계 확인부는
    상기 연결이 끊긴 소자들에 대하여 해당 소자가 연결되어야 하는 소자의 위치를 확인하는 것을 특징으로 하는 적층형 회로 제작 시스템.
  14. 제8항에 있어서, 상기 중간층 설계부는
    상기 중간층 상에 상기 연결이 끊긴 소자들에 대한 연결 경로를 형성하고, 상기 중간층의 상하에 위치하는 층들과 비아홀 또는 버스 방식으로 연결을 형성하는 것을 특징으로 하는 적층형 회로 제작 시스템.
  15. 제1항 내지 제7항 중 어느 한 항의 방법을 컴퓨터로 실행시킬 수 있는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020160115582A 2016-09-08 2016-09-08 3d 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체 KR101850894B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160115582A KR101850894B1 (ko) 2016-09-08 2016-09-08 3d 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160115582A KR101850894B1 (ko) 2016-09-08 2016-09-08 3d 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체

Publications (2)

Publication Number Publication Date
KR20180028196A KR20180028196A (ko) 2018-03-16
KR101850894B1 true KR101850894B1 (ko) 2018-04-23

Family

ID=61910475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160115582A KR101850894B1 (ko) 2016-09-08 2016-09-08 3d 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체

Country Status (1)

Country Link
KR (1) KR101850894B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100543A (ko) * 2021-01-08 2022-07-15 한밭대학교 산학협력단 3d, 2d 인쇄 방법을 이용한 led 내장형 디지털 사이니지 제조 시스템 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001243271A (ja) 1999-12-22 2001-09-07 Matsushita Electric Ind Co Ltd 多層配線基板内への部品の配置設計を支援する設計支援装置並びにその方法及びプログラム記憶媒体
JP2010080610A (ja) 2008-09-25 2010-04-08 Toshiba Corp ３次元集積回路の設計方法及び３次元集積回路の設計プログラム
JP2015135933A (ja) 2014-01-16 2015-07-27 株式会社ワールドメタル 多層配線板とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001243271A (ja) 1999-12-22 2001-09-07 Matsushita Electric Ind Co Ltd 多層配線基板内への部品の配置設計を支援する設計支援装置並びにその方法及びプログラム記憶媒体
JP2010080610A (ja) 2008-09-25 2010-04-08 Toshiba Corp ３次元集積回路の設計方法及び３次元集積回路の設計プログラム
JP2015135933A (ja) 2014-01-16 2015-07-27 株式会社ワールドメタル 多層配線板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100543A (ko) * 2021-01-08 2022-07-15 한밭대학교 산학협력단 3d, 2d 인쇄 방법을 이용한 led 내장형 디지털 사이니지 제조 시스템 및 방법
KR102625664B1 (ko) 2021-01-08 2024-01-17 국립한밭대학교 산학협력단 3d, 2d 인쇄 방법을 이용한 led 내장형 디지털 사이니지 제조 시스템 및 방법

Also Published As

Publication number Publication date
KR20180028196A (ko) 2018-03-16

Similar Documents

Publication Publication Date Title
CN103327750B (zh) 埋电感式印制电路板的制作方法以及该方法制得的电路板
US9504142B2 (en) Flexible flat circuit
CN103179812A (zh) 高多阶hdi印刷电路板的制作方法
JP2014207280A (ja) 電子部品
CN102368890B (zh) 具埋入组件的pcb的制作方法
KR20150093651A (ko) 투명한 로고를 갖고 있는 비접촉 스마트카드를 제조하는 방법
US9743511B1 (en) Rigid flex circuit board
CN102917554A (zh) 双铜芯多层板制作方法
KR101850894B1 (ko) 3d 프린팅을 위한 적층형 회로 제작 방법, 이를 수행하는 적층형 회로 제작 시스템, 및 이를 저장하는 기록매체
CN103327756A (zh) 具有局部混合结构的多层电路板及其制作方法
JP2001257471A (ja) 多層配線基板及びその製造方法
EP3421235B1 (en) Method of manufacturing cards with a transparent window
CN103313530A (zh) 软硬结合电路板的制作方法
JP6414649B2 (ja) 多層基板及びその製造方法
JP3150022B2 (ja) 積層形プリントコイル及びその製造方法
JP5218125B2 (ja) 積層型電子部品
JP2009283771A (ja) 積層プリント基板
JP2010080594A (ja) 積層コモンモードチョークコイルおよびその製造方法
CN105359630A (zh) 没有介电膜的电子模块及其制造方法
CN103730425A (zh) 部件内置基板
JP2008108882A (ja) 電子部品とその製造方法
CN107454761A (zh) 高密度增层多层板的制造方法
US10015886B2 (en) Method for producing portable data carriers
CN104427737B (zh) 多层印刷电路板和制造该印刷电路板的方法
JPWO2013171923A1 (ja) インダクタ素子

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160908

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20171115

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180409

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180416

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180417

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210401

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230321

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20250127