WO2020250381A1 - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法 Download PDF

Info

Publication number
WO2020250381A1
WO2020250381A1 PCT/JP2019/023489 JP2019023489W WO2020250381A1 WO 2020250381 A1 WO2020250381 A1 WO 2020250381A1 JP 2019023489 W JP2019023489 W JP 2019023489W WO 2020250381 A1 WO2020250381 A1 WO 2020250381A1
Authority
WO
WIPO (PCT)
Prior art keywords
reference mark
layer
circuit board
multilayer circuit
edge portion
Prior art date
Application number
PCT/JP2019/023489
Other languages
English (en)
French (fr)
Inventor
佑 竹内
亮二郎 富永
Original Assignee
株式会社Ｆｕｊｉ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Ｆｕｊｉ filed Critical 株式会社Ｆｕｊｉ
Priority to JP2021525507A priority Critical patent/JP7269341B2/ja
Priority to US17/617,616 priority patent/US20220240378A1/en
Priority to PCT/JP2019/023489 priority patent/WO2020250381A1/ja
Priority to EP19932458.3A priority patent/EP3986093A4/en
Publication of WO2020250381A1 publication Critical patent/WO2020250381A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent

Definitions

  • This specification discloses a technique relating to a multilayer circuit board in which a plurality of insulating layers are laminated and a wiring pattern and a reference mark are formed in a predetermined positional relationship on the upper surface of each insulating layer, and a method for manufacturing the same.
  • a method of forming a wiring pattern on the upper surface of a plurality of insulating layers before lamination and then laminating a plurality of insulating layers, or a wiring pattern For example, a method of forming a wiring pattern on the upper surface of a plurality of insulating layers before lamination and then laminating a plurality of insulating layers, or a wiring pattern.
  • a method of manufacturing a multilayer circuit board by repeating a process of forming an upper insulating layer with an insulating material on the lower insulating layer formed by the above and forming a wiring pattern on the upper surface of the upper insulating layer is known. ing.
  • the wiring pattern of each layer of this multilayer circuit board has a structure in which layers are connected by vias or the like, if the amount of misalignment of the wiring pattern between layers becomes large, it causes poor connection between layers and deterioration of connection reliability. ..
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2018-1723
  • a reference mark is formed in each layer, and when the upper layer is laminated on the lower layer, the reference mark of the lower layer is formed. Is imaged with a camera from above and the image is processed to recognize the position of the reference mark of the lower layer, and the upper layer is positioned with reference to the position of the reference mark of the lower layer. Some are laminated on the layer to reduce the amount of misalignment between the layers.
  • the reference mark of each layer is formed in a narrow space outside the formation area of the wiring pattern of each layer, the reference mark of each layer is generally formed at an overlapping position when viewed from above.
  • the position of the reference mark is represented by the center coordinates of the reference mark, and when stacking, a specific edge portion of the reference mark (for example, an outer edge portion) is image-recognized from above, and the reference is made from the position of the specific edge portion.
  • the center coordinates of the mark are calculated.
  • the insulating layer of each layer has been made as thin as possible, so that the reference mark and wiring pattern of the lower layer may be seen through during lamination.
  • the reference mark and wiring pattern of the lower layer can be seen through more clearly. Therefore, even if the reference mark of the same shape is designed to be formed at the same position of each layer, the reference mark of the upper layer is completely overlapped with the reference mark of the lower layer due to the misalignment due to the manufacturing tolerance, and the image is recognized. As shown in FIG.
  • the reference mark of each layer is displaced by the amount of the displacement at the time of manufacturing, and the image is recognized.
  • the shape of the reference mark for image recognition is the reference of the upper layer due to misalignment.
  • the shape of one reference mark including the protruding part of the reference mark in the lower layer that protrudes from the mark and the center coordinates of the reference mark are detected based on the position of a specific edge portion of the shape. It will be. Therefore, the detection accuracy of the center coordinates of the reference mark of the upper layer by image processing is lowered due to the positional deviation of the reference mark of each layer at the time of manufacturing.
  • the decrease in the detection accuracy of the center coordinates of the reference mark causes a large amount of misalignment of the wiring pattern between the layers of the multilayer circuit board to be manufactured and a decrease in the connection reliability between the layers.
  • the reference mark of each layer is the layer below the specific edge portion recognized when the center coordinate of the reference mark is detected by image processing in consideration of the positional deviation at the time of manufacturing. It is formed by changing the size or shape so that a specific edge portion of the reference mark of the above does not protrude. In other words, the size or shape of the reference mark of each layer is changed so that the specific edge portion of the reference mark of the upper layer covers the specific edge portion of the reference mark of the lower layer.
  • the specific edge portion of the reference mark of the upper layer can be accurately image-recognized, and the center coordinates of the reference mark of the upper layer can be accurately detected from the position of the specific edge portion, and the product is manufactured.
  • the positioning accuracy of each layer of the multilayer circuit board can be improved to improve the connection reliability between layers.
  • FIG. 1 is a diagram illustrating a structure in which the first layer and the second layer of the multilayer circuit board in one embodiment are laminated.
  • FIG. 2 is a top view showing a first example in which the size of the reference mark in the upper layer is made larger than the size of the reference mark in the lower layer.
  • FIG. 3 is a vertical cross-sectional view shown along the line III-III of FIG.
  • FIG. 4 is a top view showing a second example in which the shape of the reference mark in the upper layer is changed so as to cover the entire reference mark in the lower layer.
  • FIG. 5 is a vertical cross-sectional view taken along the line IV-IV of FIG. FIG.
  • FIG. 6 is a top view showing a third example in which the shape of the reference mark in the upper layer is changed so as to cover the outer peripheral edge which is a specific edge portion of the reference mark in the lower layer.
  • FIG. 7 is a vertical cross-sectional view taken along the line VII-VII of FIG.
  • FIG. 8 is a top view showing a fourth example in which the size of the reference mark in the upper layer is made smaller than the size of the reference mark in the lower layer.
  • FIG. 9 is a vertical cross-sectional view taken along the line IX-IX of FIG.
  • FIG. 10 is a top view showing the positional deviation between the conventional reference mark of the upper layer and the reference mark of the lower layer.
  • the configuration of the multilayer circuit board 11 will be described with reference to FIG.
  • a plurality of insulating layers 12a and 12b are laminated, and wiring patterns 13a and 13b and reference marks 14a and 14b are formed on the upper surfaces of the insulating layers 12a and 12b of each layer in a predetermined positional relationship.
  • the insulating layers 12a and 12b of each layer are formed of a light-transmitting insulating material or an insulating material designed to be extremely thin so that the lower layer can be seen through even if the light-transmitting property is poor.
  • the insulating material for example, acrylic resin, epoxy resin, polyimide resin, glass or the like may be used.
  • the insulating layers 12a and 12b of each layer may be laminated by forming a sheet-like (film-like) insulating material, or the ink of the insulating material is ejected using a 3D printer to form the first layer.
  • the insulating layer 12a of the above may be formed, and the insulating layer 12b of the next layer may be stacked on the insulating layer 12a in a three-dimensional manner.
  • the reference marks 14a and 14b of each layer overlap with the margin space outside the formation area of the wiring patterns 13a and 13b (for example, the four corners or four sides of the insulating layers 12a and 12b of each layer) when viewed from above (same). It is designed so that the center coordinates of the reference marks 14a and 14b of each layer match if there is no misalignment at the time of manufacture.
  • the shapes of the reference marks 14a and 14b are, for example, a cross shape, a circle, a quadrangle, a ring shape, and the like, and the point is that the shape may be such that the center coordinates are uniquely determined from the position of a specific edge portion described later.
  • the number of reference marks 14a and 14b in each layer is not limited to four, and may be two or more.
  • the wiring patterns 13a and 13b of each layer and the reference marks 14a and 14b are simultaneously formed on the upper surfaces of the insulating layers 12a and 12b of each layer by the wiring pattern forming technique in order to maintain a constant positional relationship between the two.
  • the wiring pattern forming technology for forming the wiring patterns 13a and 13b and the reference marks 14a and 14b includes, for example, a printed wiring technology (etching method, plating method), a thick film pattern forming method (screen printing method, drawing method, etc.), and a thin film. Any of the pattern forming methods (CVD method, PVD method, etc.) may be used.
  • the multilayer circuit board 11 When the multilayer circuit board 11 is modeled using a 3D printer, every time the insulating layers 12a and 12b of each layer are modeled, ink of metal nanoparticles which are conductive materials is ejected onto the upper surfaces of the insulating layers 12a and 12b.
  • the wiring patterns 13a and 13b of each layer and the reference marks 14a and 14b may be printed at the same time.
  • the wiring patterns 13a and 13b of each layer have a structure in which they are interconnected with vias or the like, if the amount of misalignment of the wiring patterns 13a and 13b between the layers becomes large, the connection failure between the layers and the connection reliability It causes a decrease in. Therefore, when the upper layer is laminated on the lower layer, the reference mark 14a of the lower layer is imaged from above with a camera (not shown) and the image is processed to process the reference mark of the lower layer. By recognizing the position of 14a, positioning the upper layer with reference to the position of the reference mark 14a of the lower layer, and laminating on the lower layer, the amount of misalignment between the layers is reduced. ..
  • the positions of the reference marks 14a and 14b are represented by the center coordinates of the reference marks 14a and 14b, and the specific edge portions (for example, the outer edge portion) of the reference marks 14a and 14b are image-recognized from above during stacking.
  • the center coordinates of the reference marks 14a and 14b are calculated from the position of the specific edge portion.
  • the reference marks 14a and 14b of each layer are displaced by the amount of the displacement at the time of manufacture, if the reference marks of the same shape are designed to be formed at the same positions of each layer as in the conventional case, the reference for image recognition.
  • the shape of the mark is recognized as the shape of one reference mark including the protruding portion of the reference mark of the lower layer that protrudes from the reference mark of the upper layer due to misalignment, and the shape of a specific edge portion of the shape is recognized.
  • the center coordinates of the reference mark will be detected based on the position.
  • the detection accuracy of the center coordinates of the reference mark of the upper layer by image processing is lowered due to the misalignment of the reference mark of each layer at the time of manufacturing, and thereby the position of the wiring pattern between the layers of the multilayer circuit board to be manufactured.
  • the amount of deviation becomes large and the connection reliability between layers is lowered.
  • the reference marks 14a and 14b of each layer are recognized as specific edges when the center coordinates of the reference marks 14a and 14b are detected by image processing in consideration of the positional deviation at the time of manufacturing. It is formed by changing the size or shape so that the specific edge portions of the reference marks 14a and 14b of the layer below the portion do not protrude from the portion. In other words, the size or shape of the reference marks 14a, 14b of each layer so that the specific edge portions of the reference marks 14a, 14b of the upper layer cover the specific edge portions of the reference marks 14a, 14b of the lower layer. I am trying to change.
  • a method of forming the reference marks 14a and 14b of each layer will be described with reference to four examples.
  • the first example shown in FIGS. 2 and 3 is an example in which the size of the reference mark 14b in the upper layer is made larger than the size of the reference mark 14a in the lower layer.
  • the reference marks 14a and 14b of each layer are formed in a cross shape, and the size of the reference mark 14b of the upper layer is larger than the size of the reference mark 14a of the lower layer by a maximum displacement amount at the time of manufacture. Therefore, even if there is a misalignment of each layer, the reference mark 14b of the upper layer is configured to cover the entire reference mark 14a of the lower layer.
  • the specific edge portion of the reference mark 14a of the lower layer is configured so as not to protrude from the specific edge portion of the reference mark 14b of the upper layer to be image-recognized.
  • the second example shown in FIGS. 4 and 5 is an example in which the shape of the reference mark 14b in the upper layer is changed from the shape of the reference mark 14a in the lower layer.
  • the shape of the reference mark 14a in the lower layer is formed in a cross shape
  • the shape of the reference mark 14b in the upper layer is formed in a circle
  • the diameter of the circular reference mark 14b in the upper layer is below it.
  • the circular reference mark 14b of the upper layer is made larger than the vertical and horizontal length dimensions of the cross-shaped reference mark 14a of the layer. It is configured to cover the entire cross-shaped reference mark 14a in the layer below it.
  • the specific edge portion of the reference mark 14a of the lower layer is configured so as not to protrude from the specific edge portion of the reference mark 14b of the upper layer to be image-recognized.
  • the third example shown in FIGS. 6 and 7 is a third example in which the shape of the reference mark 14b in the upper layer is changed so as to cover the outer peripheral edge which is a specific edge portion of the reference mark 14a in the lower layer. is there.
  • the shape of the reference mark 14a in the lower layer is formed in a circle
  • the shape of the reference mark 14b in the upper layer is formed in a ring shape
  • the diameter of the outer circumference of the ring-shaped reference mark 14b in the upper layer is set.
  • the ring-shaped reference mark 14b of the upper layer becomes the circular reference mark 14a of the lower layer. It is configured to cover the outer peripheral edge, which is a specific edge portion. As a result, the specific edge portion (outer peripheral edge) of the ring-shaped reference mark 14 in the upper layer to be image-recognized is eaten by the specific edge portion (outer peripheral edge) of the circular reference mark 14a in the lower layer. It is configured so that it does not stick out.
  • the central portion of the circular reference mark 14a in the lower layer can be seen through to the inner peripheral side of the annular reference mark 14b in the upper layer, and the annular shape in the upper layer.
  • the inner peripheral edge of the reference mark 14b cannot be recognized by distinguishing it from the circular reference mark 14a in the lower layer, but the inner peripheral edge of the annular reference mark 14b is recognized when detecting the center coordinates of the reference mark 14b. There is no problem because it is not the edge part of.
  • the inner peripheral edge of the reference mark 14b which is not a specific edge portion, does not have to be circular, and may have any shape such as a quadrangle.
  • the fourth example shown in FIGS. 8 and 9 is a fourth example in which the size of the reference mark 14b in the upper layer is smaller than the size of the reference mark 14a in the lower layer.
  • the reference marks 14a and 14b of each layer are formed in an annular shape having a hollow shape, and the inner edge portions (inner peripheral edges) of the annular reference marks 14a and 14b are the center coordinates of the reference marks 14a and 14b. It is a specific edge part to be recognized when detecting.
  • the diameter of the inner peripheral edge of the reference mark 14b in the upper layer is made smaller than the diameter of the inner peripheral edge of the reference mark 14a in the lower layer by the maximum displacement amount at the time of manufacture or more, so that the circle of the upper layer is formed.
  • the ring-shaped reference mark 14b covers the inner peripheral edge which is a specific edge portion of the reference mark 14a in the lower layer, and even if there is a misalignment of each layer, it is below the inner peripheral side of the reference mark 14b in the upper layer.
  • the reference mark 14a of the layer is squeezed out so that it cannot be seen through.
  • the outer peripheral edge of the reference marks 14a and 14b which is not a specific edge portion, does not have to be circular and may have any shape such as a quadrangle.
  • the upper layer in consideration of the maximum displacement amount of the reference mark 14a between the layers during manufacturing, the upper layer
  • the specific edge portion of the reference mark 14b in the upper layer is below the specific edge portion of the reference mark 14b in the upper layer so that the specific edge portion of the reference mark 14a in the lower layer does not protrude from the specific edge portion of the reference mark 14b.
  • the size or shape of the reference marks 14a and 14b of each layer may be changed so as to cover the specific edge portion of the reference mark 14a of the layer.
  • the maximum displacement amount of the reference marks 14a and 14b between the layers during manufacturing may be set from, for example, the positioning performance of the manufacturing apparatus, or the trial data acquired in the process of manufacturing the prototype. You may set from.
  • the production manager first assumes the maximum displacement of the reference marks 14a and 14b and temporarily sets them, and then the maximum position is set so that the defect occurrence rate is reduced based on the production record data acquired in the subsequent production.
  • the set value of the deviation amount may be corrected at any time.
  • the ink of the insulating material is discharged to form the first insulating layer 12a.
  • the ink of metal nanoparticles is ejected onto the upper surface of the first insulating layer 12a to form the wiring pattern 13a and the reference mark 14a in a predetermined positional relationship to form the first circuit layer.
  • the reference mark 14a of the insulating layer 12a is imaged by a camera from above and the image is processed to recognize a specific edge portion of the reference mark 14a.
  • the wiring pattern of the insulating layer 12b laminated on the insulating layer 12a and the metal nanoparticles printed on the surface thereof based on the step of detecting the center coordinates of the reference mark 14a and the detected center coordinates of the reference mark 14a. 13b is positioned and formed. If the process of forming the reference mark 14b together with the wiring pattern 13b in a predetermined positional relationship to form the nth layer (n 2, 3, ...) Circuit layer is repeated to manufacture the multilayer circuit board 11. good.
  • the upper insulating layer 12b is formed of an insulating material on the lower insulating layer 12a in which the wiring pattern 13a and the reference mark 14a are formed in a predetermined positional relationship, based on the detected center coordinates of the reference mark 14a.
  • the process of positioning and forming the wiring pattern 13b and the reference mark 14b on the upper surface of the upper insulating layer 12b with reference to the center coordinates of the reference mark 14a that can be seen through directly under the lower insulating layer 12a is repeated.
  • the multilayer circuit board 11 may be manufactured.
  • wiring patterns 13a and 13b and reference marks 14a and 14b are formed on the upper surfaces of the plurality of insulating layers 12a and 12b before lamination in a predetermined positional relationship, and then the insulating layers 12a and 12b of each layer are placed below.
  • the multilayer circuit board 11 may be manufactured by positioning and stacking the layers with reference to the center coordinates of the reference mark 14a of the layer.
  • the specific coordinates recognized when the center coordinates of the reference mark 14b of the upper layer are detected by image processing in consideration of the positional deviation of the reference marks 14a and 14b of each layer at the time of manufacturing. Since each of the reference marks 14a and 14b is formed by changing the size or shape so that the specific edge portion of the reference mark 14a in the layer below the edge portion does not protrude, the image is recognized from above during stacking. It is possible to prevent the reference mark 14a of the lower layer from protruding from the specific edge portion of the reference mark 14b of the upper layer.
  • the specific edge portion of the reference mark 14b in the upper layer can be accurately image-recognized, and the center coordinates of the reference mark 14b in the upper layer can be accurately detected from the position of the specific edge portion.
  • the positioning accuracy of each layer of the multilayer circuit board 11 to be manufactured can be improved, and the connection reliability between the layers can be improved.
  • the present invention is not limited to the above embodiment, and for example, the positions where the reference marks 14a and 14b are formed on the insulating layers 12a and 12b of each layer can be changed, and the shapes of the reference marks 14a and 14b can be changed. It goes without saying that the number of layers of the insulating layers 12a and 12b may be changed, and various changes can be made within a range that does not deviate from the gist.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

複数の絶縁層（１２ａ，１２ｂ）が積層され、各絶縁層の上面に配線パターン（１３ａ，１３ｂ）と基準マーク（１４ａ，１４ｂ）が所定の位置関係で形成された多層回路基板（１１）において、各層の基準マークが上方から見て重なる位置に形成されている。更に、各層の基準マークは、製造時の位置ずれを考慮して、画像処理により該基準マークの中心座標を検出する際に認識する特定のエッジ部分からその下の層の基準マークの特定のエッジ部分が食み出さないようにサイズ又は形状を変更して形成されている。複数の絶縁層は、光透過性のある絶縁材料、もしくは光透過性が乏しくとも下層が透けて見えるほど極薄に設計された絶縁材料で形成されている。

Description

多層回路基板及びその製造方法
　本明細書は、複数の絶縁層が積層され、各絶縁層の上面に配線パターンと基準マークが所定の位置関係で形成された多層回路基板及びその製造方法に関する技術を開示したものである。
　従来より、多層回路基板の製造方法は、様々な方法があり、例えば、積層前の複数の絶縁層の上面に配線パターンを形成した後に複数の絶縁層を積層する方法や、或は、配線パターンを形成した下の絶縁層上に、上の絶縁層を絶縁材料で形成し、当該上の絶縁層の上面に配線パターンを形成するという工程を繰り返して多層回路基板を製造する方法等が知られている。この多層回路基板の各層の配線パターンは、ビア等で層間接続する構造になっているため、層間の配線パターンの位置ずれ量が大きくなると、層間の接続不良や接続信頼性を低下させる原因となる。
　そこで、特許文献１（特開２０１８－１７２３号公報）に記載されているように、各層に基準マークを形成して、下の層上に上の層を積層する際に下の層の基準マークを上方からカメラで撮像してその画像を処理することで当該下の層の基準マークの位置を認識し、当該下の層の基準マークの位置を基準にして上の層を位置決めして下の層上に積層することで、層間の位置ずれ量を低減するようにしたものがある。
　この場合、各層の基準マークは各層の配線パターンの形成エリアの外側の余白の狭いスペースに形成されるため、各層の基準マークは上方から見て重なる位置に形成するのが一般的である。また、基準マークの位置は基準マークの中心座標で表され、積層時に上方から基準マークの特定のエッジ部分（例えば外側のエッジ部分等）を画像認識して、その特定のエッジ部分の位置から基準マークの中心座標を算出するようにしている。
特開２０１８－１７２３号公報
　近年の多層回路基板の薄型化の要求に応じて、各層の絶縁層が極限まで薄型化されているため、積層時に下の層の基準マークや配線パターンが透けて見えることがある。特に、各層の絶縁層を光透過性のある絶縁材料で形成した多層回路基板では、下の層の基準マークや配線パターンがより鮮明に透けて見える。このため、各層の同じ位置に同じ形状の基準マークを形成するように設計した場合でも、上の層の基準マークが製造公差による位置ずれにより下の層の基準マークと完全に重なって画像認識されることはなく、図１０に示すように、各層の基準マークが製造時の位置ずれ量分だけ位置ずれして画像認識される。この画像認識では、透けて見える下の層の基準マークを上の層の基準マークと区別して認識することは困難であるため、画像認識する基準マークの形状は、位置ずれにより上の層の基準マークから食み出した下の層の基準マークの食み出し部分を含む１つの基準マークの形状として認識され、その形状の特定のエッジ部分の位置に基づいて基準マークの中心座標が検出されることになる。このため、画像処理による上の層の基準マークの中心座標の検出精度が製造時の各層の基準マークの位置ずれにより低下してしまう。この基準マークの中心座標の検出精度の低下は、製造する多層回路基板の層間の配線パターンの位置ずれ量を大きくして層間の接続信頼性を低下させる原因となる。
　上記課題を解決するために、複数の絶縁層が積層され、各絶縁層の上面に配線パターンと基準マークが所定の位置関係で形成され、且つ、各層の基準マークが上方から見て重なる位置に形成された多層回路基板において、前記各層の基準マークは、製造時の位置ずれを考慮して、画像処理により該基準マークの中心座標を検出する際に認識する特定のエッジ部分からその下の層の基準マークの特定のエッジ部分が食み出さないようにサイズ又は形状を変更して形成されている。換言すれば、上の層の基準マークの特定のエッジ部分がその下の層の基準マークの特定のエッジ部分を覆い隠すように各層の基準マークのサイズ又は形状を変更するようにしている。
　この構成では、製造時の各層の基準マークの位置ずれを考慮して、画像処理により基準マークの中心座標を検出する際に認識する特定のエッジ部分からその下の層の基準マークの特定のエッジ部分が食み出さないように各層の基準マークがサイズ又は形状を変更して形成されているため、積層時に上方から画像認識される上の層の基準マークの特定のエッジ部分からその下の層の基準マークの特定のエッジ部分が食み出すことを防止できる。これにより、上の層の基準マークの特定のエッジ部分を精度良く画像認識して、その特定のエッジ部分の位置から上の層の基準マークの中心座標を精度良く検出することができ、製造する多層回路基板の各層の位置決め精度を向上して層間の接続信頼性を向上できる。
図１は一実施例における多層回路基板の１層目と２層目を積層した構造を説明する図である。 図２は上の層の基準マークのサイズをその下の層の基準マークのサイズよりも大きくした第１例を示す上面図である。 図３は図２のIII －III 線に沿って示す縦断面図である。 図４は上の層の基準マークの形状をその下の層の基準マーク全体を覆い隠すように変更した第２例を示す上面図である。 図５は図４のIV－IV線に沿って示す縦断面図である。 図６は上の層の基準マークの形状をその下の層の基準マークの特定のエッジ部分である外周縁を覆い隠すように変更した第３例を示す上面図である。 図７は図６のVII －VII 線に沿って示す縦断面図である。 図８は上の層の基準マークのサイズをその下の層の基準マークのサイズよりも小さくした第４例を示す上面図である。 図９は図８のIX－IX線に沿って示す縦断面図である。 図１０は従来の上の層の基準マークとその下の層の基準マークとの位置ずれを示す上面図である。
　以下、本明細書に開示した実施例を説明する。
　まず、図１に基づいて多層回路基板１１の構成を説明する。
　多層回路基板１１は、複数の絶縁層１２ａ，１２ｂが積層され、各層の絶縁層１２ａ，１２ｂの上面に配線パターン１３ａ，１３ｂと基準マーク１４ａ，１４ｂが所定の位置関係で形成されている。各層の絶縁層１２ａ，１２ｂは、光透過性のある絶縁材料、もしくは、光透過性が乏しくとも下層が透けて見えるほど極薄に設計された絶縁材料で形成されている。絶縁材料としては、例えばアクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ガラス等を用いれば良い。各層の絶縁層１２ａ，１２ｂは、絶縁材料をシート状（フィルム状）に成形したものを積層しても良いし、或は、３Ｄプリンタを使用して絶縁材料のインクを吐出して１層目の絶縁層１２ａを形成し、その絶縁層１２ａ上に順番に次の層の絶縁層１２ｂを積み上げるように３次元的に積層造形するようにしても良い。
　各層の基準マーク１４ａ，１４ｂは、配線パターン１３ａ，１３ｂの形成エリアの外側の余白スペース（例えば各層の絶縁層１２ａ，１２ｂの４隅部又は４辺部等）に上方から見て重なる位置（同じ位置）に形成され、製造時の位置ずれが無ければ各層の基準マーク１４ａ，１４ｂの中心座標が一致するように設計されている。各基準マーク１４ａ，１４ｂの形状は、例えば十字形、円形、四角形、円環形等であり、要は、後述する特定のエッジ部分の位置から中心座標が一義的に定まる形状であれば良い。各層の基準マーク１４ａ，１４ｂの個数は４個に限定されず、２個以上であれば良い。
　各層の配線パターン１３ａ，１３ｂと基準マーク１４ａ，１４ｂは、両者間の位置関係を一定に維持するために各層の絶縁層１２ａ，１２ｂの上面に同じ導電材料で配線パターン形成技術により同時に形成されている。この配線パターン１３ａ，１３ｂと基準マーク１４ａ，１４ｂを形成する配線パターン形成技術は、例えば、プリント配線技術（エッチング法、メッキ法）、厚膜パターン形成法（スクリーン印刷法、描画法等）、薄膜パターン形成法（ＣＶＤ法、ＰＶＤ法等）のいずれかを使用しても良い。３Ｄプリンタを使用して多層回路基板１１を造形する場合は、各層の絶縁層１２ａ，１２ｂを造形する毎にその絶縁層１２ａ，１２ｂの上面に導電材料である金属ナノ粒子のインクを吐出して各層の配線パターン１３ａ，１３ｂと基準マーク１４ａ，１４ｂを同時に印刷するようにすれば良い。
　前述したように、各層の配線パターン１３ａ，１３ｂは、ビア等で層間接続する構造になっているため、層間の配線パターン１３ａ，１３ｂの位置ずれ量が大きくなると、層間の接続不良や接続信頼性を低下させる原因となる。そこで、下の層上に上の層を積層する際に、下の層の基準マーク１４ａを上方からカメラ（図示せず）で撮像してその画像を処理することで当該下の層の基準マーク１４ａの位置を認識し、当該下の層の基準マーク１４ａの位置を基準にして上の層を位置決めして下の層上に積層することで、層間の位置ずれ量を低減するようにしている。この際、基準マーク１４ａ，１４ｂの位置は基準マーク１４ａ，１４ｂの中心座標で表され、積層時に上方から基準マーク１４ａ，１４ｂの特定のエッジ部分（例えば外側のエッジ部分等）を画像認識して、その特定のエッジ部分の位置から基準マーク１４ａ，１４ｂの中心座標を算出するようにしている。
　しかし、各層の基準マーク１４ａ，１４ｂは製造時の位置ずれ量分だけ位置ずれするため、従来のように、各層の同じ位置に同じ形状の基準マークを形成するように設計すると、画像認識する基準マークの形状は、位置ずれにより上の層の基準マークから食み出した下の層の基準マークの食み出し部分を含む１つの基準マークの形状として認識され、その形状の特定のエッジ部分の位置に基づいて基準マークの中心座標が検出されることになる。このため、画像処理による上の層の基準マークの中心座標の検出精度が製造時の各層の基準マークの位置ずれにより低下してしまい、それによって、製造する多層回路基板の層間の配線パターンの位置ずれ量が大きくなって層間の接続信頼性が低下してしまう。
　この対策として、本実施例では、各層の基準マーク１４ａ，１４ｂは、製造時の位置ずれを考慮して、画像処理により該基準マーク１４ａ，１４ｂの中心座標を検出する際に認識する特定のエッジ部分からその下の層の基準マーク１４ａ，１４ｂの特定のエッジ部分が食み出さないようにサイズ又は形状を変更して形成されている。換言すれば、上の層の基準マーク１４ａ，１４ｂの特定のエッジ部分がその下の層の基準マーク１４ａ，１４ｂの特定のエッジ部分を覆い隠すように各層の基準マーク１４ａ，１４ｂのサイズ又は形状を変更するようにしている。以下、各層の基準マーク１４ａ，１４ｂの形成方法について４つの例を用いて説明する。
　図２及び図３に示す第１例は、上の層の基準マーク１４ｂのサイズをその下の層の基準マーク１４ａのサイズよりも大きくした例である。この例では、各層の基準マーク１４ａ，１４ｂを十字形に形成すると共に、上の層の基準マーク１４ｂのサイズをその下の層の基準マーク１４ａのサイズよりも製造時の最大位置ずれ量以上大きくして、各層の位置ずれがあっても、上の層の基準マーク１４ｂが下の層の基準マーク１４ａ全体を覆い隠すように構成されている。これにより、画像認識の対象となる上の層の基準マーク１４ｂの特定のエッジ部分からその下の層の基準マーク１４ａの特定のエッジ部分が食み出さないように構成されている。
　図４及び図５に示す第２例は、上の層の基準マーク１４ｂの形状をその下の層の基準マーク１４ａの形状から変更した例である。この例では、下の層の基準マーク１４ａの形状を十字形に形成し、上の層の基準マーク１４ｂの形状を円形に形成すると共に、上の層の円形の基準マーク１４ｂの直径をその下の層の十字形の基準マーク１４ａの縦・横の長さ寸法よりも製造時の最大位置ずれ量以上大きくして、各層の位置ずれがあっても、上の層の円形の基準マーク１４ｂがその下の層の十字形の基準マーク１４ａ全体を覆い隠すように構成されている。これにより、画像認識の対象となる上の層の基準マーク１４ｂの特定のエッジ部分からその下の層の基準マーク１４ａの特定のエッジ部分が食み出さないように構成されている。
　図６及び図７に示す第３例は、上の層の基準マーク１４ｂの形状をその下の層の基準マーク１４ａの特定のエッジ部分である外周縁を覆い隠すように変更した第３例である。この例では、下の層の基準マーク１４ａの形状を円形に形成し、上の層の基準マーク１４ｂの形状を円環形に形成し、上の層の円環形の基準マーク１４ｂの外周の直径をその下の層の円形の基準マーク１４ａの直径よりも製造時の最大位置ずれ量以上大きくすると共に、上の層の円環形の基準マーク１４ｂの内周縁の直径をその下の層の円形の基準マーク１４ａの直径よりも製造時の最大位置ずれ量以上小さくすることで、各層の位置ずれがあっても、上の層の円環形の基準マーク１４ｂがその下の層の円形の基準マーク１４ａの特定のエッジ部分である外周縁を覆い隠すように構成されている。これにより、画像認識の対象となる上の層の円環形の基準マーク１４の特定のエッジ部分（外周縁）からその下の層の円形の基準マーク１４ａの特定のエッジ部分（外周縁）が食み出さないように構成されている。この構成では、画像認識の際に上の層の円環形の基準マーク１４ｂの内周側に下の層の円形の基準マーク１４ａの中心側の部分が透けて見えて、上の層の円環形の基準マーク１４ｂの内周縁を下の層の円形の基準マーク１４ａと区別して認識できないが、円環形の基準マーク１４ｂの内周縁は、当該基準マーク１４ｂの中心座標を検出する際に認識する特定のエッジ部分ではないため、問題ない。基準マーク１４ｂの特定のエッジ部分ではない内周縁は、円形でなくても良く、四角形等、どの様な形状であっても良い。
　図８及び図９に示す第４例は、上の層の基準マーク１４ｂのサイズを下の層の基準マーク１４ａのサイズよりも小さくした第４例である。この例では、各層の基準マーク１４ａ，１４ｂを中空の形状である円環形に形成し、この円環形の基準マーク１４ａ，１４ｂの内側のエッジ部分（内周縁）を基準マーク１４ａ，１４ｂの中心座標を検出する際に認識する特定のエッジ部分としている。この例では、上の層の基準マーク１４ｂの内周縁の直径をその下の層の基準マーク１４ａの内周縁の直径よりも製造時の最大位置ずれ量以上小さくすることで、上の層の円環形の基準マーク１４ｂが下の層の基準マーク１４ａの特定のエッジ部分である内周縁を覆い隠して、各層の位置ずれがあっても、上の層の基準マーク１４ｂの内周側にその下の層の基準マーク１４ａが食み出して透けて見えないようにしている。この場合も、基準マーク１４ａ，１４ｂの特定のエッジ部分ではない外周縁は、円形でなくても良く、四角形等、どの様な形状であっても良い。
　以上のように構成した多層回路基板１１を製造する方法は、様々な方法がある。
　例えば、絶縁層１２ａの上面に配線パターン１３ａと基準マーク１４ａを所定の位置関係で形成する工程と、前記絶縁層１２ａの基準マーク１４ａを上方からカメラで撮像してその画像を処理することで該基準マーク１４ａの特定のエッジ部分を認識して該基準マーク１４ａの中心座標を検出する工程と、検出した基準マーク１４ａの中心座標を基準にして前記絶縁層１２ａ上に積層する絶縁層１２ｂを位置決めして積層する工程とを繰り返して多層回路基板１１を製造する方法がある。この方法では、絶縁層１２ａの上面に配線パターン１３ａと基準マーク１４ａを所定の位置関係で形成する工程で、製造時の層間の基準マーク１４ａの最大位置ずれ量を考慮して、上の層の基準マーク１４ｂの特定のエッジ部分からその下の層の基準マーク１４ａの特定のエッジ部分が食み出さないように、換言すれば、上の層の基準マーク１４ｂの特定のエッジ部分がその下の層の基準マーク１４ａの特定のエッジ部分を覆い隠すように各層の基準マーク１４ａ，１４ｂのサイズ又は形状を変更して形成するようにすれば良い。ここで、製造時の層間の基準マーク１４ａ，１４ｂの最大位置ずれ量は、例えば、製造装置の位置決め性能等から設定しても良いし、或は、試作品を作製する過程で取得した試作データから設定しても良い。また、生産管理者が最初に基準マーク１４ａ，１４ｂの最大位置ずれ量を想定して暫定的に設定し、その後の生産で取得した生産実績データに基づいて不良発生率が少なくなるように最大位置ずれ量の設定値を随時修正するようにしても良い。
　また、例えば１つの加工ステージに対して樹脂インクと金属回路用インクの印刷ヘッドを備える形態をもった３Ｄプリンタを使用する場合は、絶縁材料のインクを吐出して１層目の絶縁層１２ａを形成して、１層目の絶縁層１２ａの上面に金属ナノ粒子のインクを吐出して配線パターン１３ａと基準マーク１４ａを所定の位置関係で形成して１層目の回路層を形成し、以後、同一ステージ上にてそのままワークの位置を保ったまま、前記絶縁層１２ａの基準マーク１４ａを上方からカメラで撮像してその画像を処理することで該基準マーク１４ａの特定のエッジ部分を認識して該基準マーク１４ａの中心座標を検出する工程と、検出した基準マーク１４ａの中心座標を基準にして、前記絶縁層１２ａ上に積層する絶縁層１２ｂとその表面に印刷する金属ナノ粒子の配線パターン１３ｂを位置決めして形成する。その配線パターン１３ｂとともに基準マーク１４ｂを所定の位置関係で形成してｎ層目（ｎ＝２，３，…）の回路層を形成する工程を繰り返して多層回路基板１１を製造するようにすれば良い。
　或は、配線パターン１３ａと基準マーク１４ａを所定の位置関係で形成した下の絶縁層１２ａ上に、検出した前記基準マーク１４ａの中心座標を基準にして上の絶縁層１２ｂを絶縁材料で形成すると共に、前記下の絶縁層１２ａ直下に透過して見える基準マーク１４ａの中心座標を基準にして前記上の絶縁層１２ｂの上面に配線パターン１３ｂと基準マーク１４ｂを位置決めして形成するという工程を繰り返して多層回路基板１１を製造するようにしても良い。
　その他の製造方法として、積層前の複数の絶縁層１２ａ，１２ｂの上面にそれぞれ配線パターン１３ａ，１３ｂと基準マーク１４ａ，１４ｂを所定の位置関係で形成した後に、各層の絶縁層１２ａ，１２ｂを下の層の基準マーク１４ａの中心座標を基準にして位置決めして積層して多層回路基板１１を製造するようにしても良い。
　以上説明した本実施例によれば、製造時の各層の基準マーク１４ａ，１４ｂの位置ずれを考慮して、画像処理により上の層の基準マーク１４ｂの中心座標を検出する際に認識する特定のエッジ部分からその下の層の基準マーク１４ａの特定のエッジ部分が食み出さないように各基準マーク１４ａ，１４ｂがサイズ又は形状を変更して形成しているため、積層時に上方から画像認識される上の層の基準マーク１４ｂの特定のエッジ部分から下の層の基準マーク１４ａが食み出すことを防止できる。これにより、上の層の基準マーク１４ｂの特定のエッジ部分を精度良く画像認識して、その特定のエッジ部分の位置から上の層の基準マーク１４ｂの中心座標を精度良く検出することができ、製造する多層回路基板１１の各層の位置決め精度を向上して層間の接続信頼性を向上できる。
　尚、本発明は、上記実施例に限定されず、例えば、各層の絶縁層１２ａ，１２ｂに基準マーク１４ａ，１４ｂを形成する位置を変更したり、基準マーク１４ａ，１４ｂの形状を変更したり、絶縁層１２ａ，１２ｂの積層数を変更しても良い等、要旨を逸脱しない範囲内で種々変更して実施できることは勿論である。
　１１…多層回路基板、１２ａ，１２ｂ…絶縁層、１３ａ，１３ｂ…配線パターン、１４ａ，１４ｂ…基準マーク

Claims (9)

  1. 　複数の絶縁層が積層され、各絶縁層の上面に配線パターンと基準マークが所定の位置関係で形成され、且つ、各層の基準マークが上方から見て重なる位置に形成された多層回路基板において、
    　前記各層の基準マークは、製造時の位置ずれを考慮して、画像処理により該基準マークの中心座標を検出する際に認識する特定のエッジ部分からその下の層の基準マークの特定のエッジ部分が食み出さないようにサイズ又は形状を変更して形成されている、多層回路基板。
  2. 　前記複数の絶縁層は、光透過性のある絶縁材料、もしくは光透過性が乏しくとも下層が透けて見えるほど極薄に設計された絶縁材料で形成されている、請求項１に記載の多層回路基板。
  3. 　前記各層の基準マークは、画像処理により該基準マークの中心座標を検出する際に前記特定のエッジ部分として外側のエッジ部分を認識する形状に形成され、上の層の基準マークのサイズがその下の層の基準マークのサイズよりも製造時の最大位置ずれ量以上大きくなるように形成されている、請求項１又は２に記載の多層回路基板。
  4. 　前記各層の基準マークは、画像処理により該基準マークの中心座標を検出する際に前記特定のエッジ部分として内側のエッジ部分を認識する中空の形状に形成され、上の層の基準マークのサイズがその下の層の基準マークのサイズよりも製造時の最大位置ずれ量以上小さくなるように形成されている、請求項１又は２に記載の多層回路基板。
  5. 　絶縁層の上面に配線パターンと基準マークを所定の位置関係で形成する工程と、
    　前記絶縁層の基準マークを上方からカメラで撮像してその画像を処理することで該基準マークの特定のエッジ部分を認識して該基準マークの中心座標を検出する工程と、
    　検出した前記基準マークの中心座標を基準にして前記絶縁層上に積層する絶縁層を位置決めして積層する工程と
    　を繰り返して多層回路基板を製造する方法において、
    　前記絶縁層の上面に配線パターンと基準マークを所定の位置関係で形成する工程で、基準マークの位置ずれを考慮して、上の層の基準マークの特定のエッジ部分からその下の層の基準マークの特定のエッジ部分が食み出さないように各層の基準マークのサイズ又は形状を変更して形成する、多層回路基板の製造方法。
  6. 　配線パターンと基準マークを所定の位置関係で形成した下の絶縁層上に、検出した前記基準マークの中心座標を基準にして上の絶縁層を絶縁材料で形成すると共に、前記下の絶縁層直下に透過して見える基準マークの中心座標を基準にして前記上の絶縁層の上面に配線パターンと基準マークを位置決めして形成するという工程を繰り返して多層回路基板を製造する、請求項５に記載の多層回路基板の製造方法。
  7. 　配線パターンと基準マークを所定の位置関係で形成した下の絶縁層上に、検出した前記基準マークの中心座標を基準にして上の絶縁層を絶縁材料で形成すると共に、同一ステージ上にてそのままワークの位置を保ったまま、絶縁層の上面に配線パターンと新たな基準マークを形成するという工程を繰り返して多層回路基板を製造する、請求項５に記載の多層回路基板の製造方法。
  8. 　３Ｄプリンタを使用して各層の絶縁層、配線パターン及び基準マークを形成する、請求項５乃至７のいずれかに記載の多層回路基板の製造方法。
  9. 　積層前の複数の絶縁層の上面に配線パターンと基準マークを所定の位置関係で形成した後に、各層の絶縁層を下の層の基準マークの中心座標を基準にして位置決めして積層するという工程を繰り返して多層回路基板を製造する、請求項５に記載の多層回路基板の製造方法。
PCT/JP2019/023489 2019-06-13 2019-06-13 多層回路基板及びその製造方法 WO2020250381A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021525507A JP7269341B2 (ja) 2019-06-13 2019-06-13 多層回路基板及びその製造方法
US17/617,616 US20220240378A1 (en) 2019-06-13 2019-06-13 Multilayer circuit substrate and method for manufacturing the same
PCT/JP2019/023489 WO2020250381A1 (ja) 2019-06-13 2019-06-13 多層回路基板及びその製造方法
EP19932458.3A EP3986093A4 (en) 2019-06-13 2019-06-13 MULTILAYER CONDUCTION SUBSTRATE AND METHOD OF MANUFACTURE THEREOF

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/023489 WO2020250381A1 (ja) 2019-06-13 2019-06-13 多層回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
WO2020250381A1 true WO2020250381A1 (ja) 2020-12-17

Family

ID=73782113

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/023489 WO2020250381A1 (ja) 2019-06-13 2019-06-13 多層回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US20220240378A1 (ja)
EP (1) EP3986093A4 (ja)
JP (1) JP7269341B2 (ja)
WO (1) WO2020250381A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023079607A1 (ja) 2021-11-04 2023-05-11 株式会社Fuji 回路形成方法、および回路形成装置
WO2023223562A1 (ja) * 2022-05-20 2023-11-23 株式会社Fuji 製造方法及び製造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10213895A (ja) * 1997-01-30 1998-08-11 Sony Corp レチクルの合わせ測定用マーク
JP2005072227A (ja) * 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd 多層回路板および多層回路板の層間位置ずれ検査方法
JP2013162082A (ja) * 2012-02-08 2013-08-19 Fuji Mach Mfg Co Ltd 部品積層精度測定治具セット及びその使用方法並びに部品実装機の部品積層精度測定装置及び３次元実装基板の生産方法
JP2015135933A (ja) * 2014-01-16 2015-07-27 株式会社ワールドメタル 多層配線板とその製造方法
JP2018001723A (ja) 2016-07-08 2018-01-11 富士ゼロックス株式会社 ３次元データ生成装置、３次元造形装置、造形物の製造方法及びプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3967935B2 (ja) * 2002-02-25 2007-08-29 株式会社日立製作所 合わせ精度計測装置及びその方法
JP2008016758A (ja) * 2006-07-10 2008-01-24 Adtec Engineeng Co Ltd 多層回路基板製造におけるマーキング装置
WO2012077288A1 (ja) * 2010-12-06 2012-06-14 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
US20150104562A1 (en) * 2013-10-10 2015-04-16 Omega Optics, Inc. Method Of Manufacturing Multilayer Interconnects For Printed Electronic Systems
US9572257B2 (en) * 2014-07-31 2017-02-14 Keysight Technologies, Inc. Multi-layered printed circuit board having core layers including indicia
JP6832630B2 (ja) * 2016-03-28 2021-02-24 富士通インターコネクトテクノロジーズ株式会社 配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10213895A (ja) * 1997-01-30 1998-08-11 Sony Corp レチクルの合わせ測定用マーク
JP2005072227A (ja) * 2003-08-25 2005-03-17 Matsushita Electric Ind Co Ltd 多層回路板および多層回路板の層間位置ずれ検査方法
JP2013162082A (ja) * 2012-02-08 2013-08-19 Fuji Mach Mfg Co Ltd 部品積層精度測定治具セット及びその使用方法並びに部品実装機の部品積層精度測定装置及び３次元実装基板の生産方法
JP2015135933A (ja) * 2014-01-16 2015-07-27 株式会社ワールドメタル 多層配線板とその製造方法
JP2018001723A (ja) 2016-07-08 2018-01-11 富士ゼロックス株式会社 ３次元データ生成装置、３次元造形装置、造形物の製造方法及びプログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3986093A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023079607A1 (ja) 2021-11-04 2023-05-11 株式会社Fuji 回路形成方法、および回路形成装置
WO2023223562A1 (ja) * 2022-05-20 2023-11-23 株式会社Fuji 製造方法及び製造装置

Also Published As

Publication number Publication date
JPWO2020250381A1 (ja) 2020-12-17
EP3986093A4 (en) 2022-06-15
US20220240378A1 (en) 2022-07-28
EP3986093A1 (en) 2022-04-20
JP7269341B2 (ja) 2023-05-08

Similar Documents

Publication Publication Date Title
CN102098884A (zh) 标准压合板的制作方法及标准压合板
WO2020250381A1 (ja) 多層回路基板及びその製造方法
JP2007129178A (ja) ソルダーマスクを形成する方法とソルダーマスクを有する配線基板
CN106341940A (zh) 线路板的冲孔方法
US20160150635A1 (en) Flexible printed circuit board and method for manufacturing same
JP2010087168A (ja) 多層プリント配線板の製造方法
CN105430944A (zh) 多层印刷电路板的制作方法及多层印刷电路板
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
US9107334B2 (en) Ceramic substrate and method of manufacturing the same
TWI472273B (zh) 電路板及其製作方法
WO2007125791A1 (ja) 配線基板の製造方法
CN104427792B (zh) 多层电路板的制作方法
KR101969710B1 (ko) 엑스레이 드릴 타겟
JP4930073B2 (ja) ビルドアップ基板の製造方法
TWI484885B (zh) 多層電路板的製作方法
CN103025064A (zh) 一种线路板的对位方法
TWI465172B (zh) 多層電路板的製作方法
TW202025867A (zh) 具有增強靶位對位的印刷電路板
TWI772188B (zh) 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
KR101504543B1 (ko) 복층 구조의 패턴 형성용 마스크 및 이의 제조 방법
JP2013008910A (ja) 配線基板及び配線基板の製造方法
KR102546472B1 (ko) 연성 인쇄 회로 기판의 층간 정합 공법
JP4576900B2 (ja) 積層セラミック電子部品の製造方法
JP5757857B2 (ja) 配線基板の加工位置の補正方法
JPH10163631A (ja) 多層印刷回路基盤及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19932458

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021525507

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2019932458

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2019932458

Country of ref document: EP

Effective date: 20220113