JP4930073B2 - ビルドアップ基板の製造方法 - Google Patents

ビルドアップ基板の製造方法 Download PDF

Info

Publication number
JP4930073B2
JP4930073B2 JP2007013319A JP2007013319A JP4930073B2 JP 4930073 B2 JP4930073 B2 JP 4930073B2 JP 2007013319 A JP2007013319 A JP 2007013319A JP 2007013319 A JP2007013319 A JP 2007013319A JP 4930073 B2 JP4930073 B2 JP 4930073B2
Authority
JP
Japan
Prior art keywords
land
inner layer
inspection
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007013319A
Other languages
English (en)
Other versions
JP2008181998A (ja
JP2008181998A5 (ja
Inventor
一哉 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007013319A priority Critical patent/JP4930073B2/ja
Publication of JP2008181998A publication Critical patent/JP2008181998A/ja
Publication of JP2008181998A5 publication Critical patent/JP2008181998A5/ja
Application granted granted Critical
Publication of JP4930073B2 publication Critical patent/JP4930073B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明はパソコン、移動体通信用電話機、ビデオカメラ等の各種電子機器に用いられるビルドアップ基板製造方法関するものである。
電子機器の高機能化、高密度化に伴い、電子機器を構成する電子部品は、ますます小型化、高集積化、高速化、高機能化の傾向にあり、これらの要求に対応するために、プリント配線板も様々な形態が提案され、実用化されてきている。特に近年、内層基板の表面に絶縁層を形成し、その絶縁層に非貫通ビアを形成した後にビアを金属めっきすることにより、内層基板の回路パターンと外層の回路パターンとを電気的に接続するビルドアップ基板が普及してきた。
以下に従来のビルドアップ基板について、図4、図5を用いて説明する。図4は従来のビルドアップ基板の断面図である。従来のビルドアップ基板は、内層回路パターン24が形成された内層基板23の表面に絶縁層26および銅箔27の層を形成し(図4(a))、次に銅箔27の必要な箇所にエッチングにより開口部28を形成した(図4(b))後に開口部28にレーザーによりビア29を加工し(図4(c))、さらにビア29を含む表面部分に銅めっき30を施し(図4(d))、再度エッチングを行うことにより外層回路パターン31を形成した(図4(e))ものである。このように構成されたビルドアップ基板においては、内層回路パターン24に対してビア29が位置ずれした場合には、内層回路パターン24と外層回路パターン31との間に適切な電気導通が得られなかったり、初期状態において問題が無かったとしても長期的な信頼性に劣るといった課題が発生する。そこで内層回路パターン24とビア29との合致精度を確保することが大変重要であり、この合致精度を正確に検査する検査方法を確立することも同様に重要であると言える。
この合致精度を検査するには、従来より、図4に示すようにビルドアップ基板内に検査クーポン21を付与するか、あるいは製品領域22内から特定のビア29を選択し、これをX線画像によって確認することにより検査している。検査クーポン21は円形の内層ランド25と、この上部に形成され銅めっきが施された円形ビア29で構成されており、この検査クーポン21のX線画像から内層ランド25とビア29の相対位置を確認している。図5は、従来の検査クーポンのX線画像であり、図5(a)はずれの無い場合、図5(b)はずれが基準値から外れた場合を示したものである。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2001−237550号公報
しかしながら上記の従来のビルドアップ基板では、検査クーポンによって得られるX線画像は、内層ランド25から得られる画像と、底面および壁面に銅めっきが施されたビアから得られる画像とが重なったものであるので、ビア29の外周部はX線画像の微妙な濃淡の差で判断しなければならない。また、ビア29の壁面は必ずしも平滑ではなくその表面は凹凸を持っているので、この凹凸によって元々不明確な状態のビア29の外周部を見極めなければならなかった。その結果、ビア29の外周部を正確に高精度で検出することが極めて困難であり、誤判定が生じる場合もあるという問題点を有していた。
本発明は上記従来の問題点を解決するものであり、内層ランドとビアとの合致精度を、誤判定が生じることなく、正確に高精度で検出することが可能なビルドアップ基板製造方法提供することを目的とする。
この目的を達成するために本発明のビルドアップ基板製造方法、内層ランドとその上部に形成されたビアで構成され、前記内層ランドは前記ビアによって開口された部分が除去されている検査クーポンを備えたという構成を有している。この構成によって、ビアの外周部は、内層ランドを構成している層の有無の境界により決定され、そのX線画像は内層ランドの外周部とビアの外周部によって挟まれた部分のみが黒く映し出されるので、ビアの外周部は鮮明な濃淡の差で判断することができる。
本発明のビルドアップ基板製造方法よれば、内層ランドとビアとの合致精度を、誤判定が生じることなく、正確に高精度で検出することができる。
以下本発明を実施するための最良の形態について、図面を参照しながら説明する。
(実施の形態1)
図1は本発明の実施の形態1におけるビルドアップ基板の断面図である。図1において、本発明のビルドアップ基板は検査クーポン1が製品領域2の近傍に設けられている。図1を用いて本発明のビルドアップ基板をその製造工程に沿って説明する。
始めに図1(a)に示すように、表面に銅箔あるいは銅めっきからなる内層回路パターン4および検査クーポン1用の内層ランド5を有する内層基板3を準備する。内層回路パターン4と検査クーポン1用の内層ランド5は、ドライフィルムレジストに対して回路パターンが作画された露光フィルムを介して同時に露光され、以下、現像、エッチングによって形成されたものである。検査クーポン1用の内層ランド5の形状および大きさとしては直径300μmの円形とするのが標準である。この内層基板3に絶縁層6として厚さ60μmのプリプレグと、厚さ12μmの銅箔7を重ねた後、熱プレスで加熱加圧することにより図1(a)の状態を得る。
次に図1(b)に示すように、表面の銅箔7の所定箇所にエッチングにより開口部8を設ける。開口部の形状、大きさは、200μmの円形とするのが標準である。ここでも検査クーポン1部と製品領域2部の各々の開口部8は、ドライフィルムレジストに対して露光フィルムを介して同時に露光され、以下、現像、エッチングによって形成されたものである。
次に図1(c)に示すように、表面の開口部8を有する銅箔7をマスクとし、開口部8よりも大きい径のレーザーを照射することにより、絶縁層6に底面部の直径が150μmの層間接続用のビア9を形成する。検査クーポン1用の内層ランド5とビア9は設計値上は同位置に設置するものとしておく。
次に図1(d)に示すように、ビア9内部を含む表面部全面に銅めっき10処理を施すことで、内層回路パターン4と表面部とを電気的に接続する。
最後に図1(e)に示すように、エッチングにより所定形状に外層回路パターン11を形成して所望のビルドアップ基板が完成する。この時、検査クーポン1部のビア9内部もエッチングすることにより、ビア9の内壁および底部にある銅めっきおよび内層ランド5の一部も除去される。ここで内層ランド5は図示したとおりビア9によって開口され表面に露出した部分のみが除去されることとなる。検査クーポン1部の内層ランド5およびビア9は、製品領域2部の内層回路パターン4およびビア9と同時に形成されたものであるので、それぞれの相対位置関係は保たれており、したがって検査クーポン1部の合致精度によって製品領域2部の合致精度を推定することができる。
以上のように形成された検査クーポン1をX線によって次のように検査することができる。図2は本発明の実施の形態における検査クーポンのX線画像である。検査クーポン1内において、内層ランド5とビア9は設計値上は同位置に設置してあるので、製造工程上のずれが全く無い場合は図2(a)のように内層ランド5の外周とビア9の外周が同心円になった像が得られる。この2つの円に挟まれたドーナツ状の部分が銅箔もしくは銅めっきからなる内層ランド5の残存部分であり、この部分のみがX線画像として黒く映し出される。そして、この2つの円の中心同士のずれ量が内層ランド5とビア9のずれ量を現すことになり、ずれ量が大きければ図2(b)のようにビア9の一部が内層ランド5からはみ出した状態、所謂「座切れ」が発生する。本実施の形態1の例によれば、内層ランド5径が300μm、ビア9底面の径が150μmであるので、75μm以上のずれが起こると座切れが発生することになる。
内層ランド5径とビア9の底面の径の関係としては少なくともビア9径のほうが小さくなければならない。一般に製品領域2部において、座切れが起こる限界のずれ量をずれの許容値とされるが、座切れが起こる限界のずれ量とは別の値をずれの許容値とする場合も有り得る。その場合は製品領域2の設計仕様とは別に、検査クーポン1部のみ個別に内層ランド5径およびビア9底面の径を設定し、ずれの許容値と検査クーポン1部における座切れが起こる限界値を一致させておけば良い。この場合、内層ランド5径はビア9底面の直径にずれの許容値の2倍を加えた値に設定しておけば良い。座切れの有無によってずれの良否を判定するようにしておけば、人により検査する場合も、画像処理により自動判定する場合も簡便だからである。
以上のように、従来のビルドアップ基板では、検査クーポンによって得られるX線画像は、内層ランド25から得られる画像と、底面および壁面に銅めっきが施されたビアから得られる画像とが重なったものであるので、ビア29の外周部はX線画像の微妙な濃淡の差で判断しなければならなかったが、本発明の実施の形態によれば、ビア9の外周部は、内層ランド5を構成している銅箔または銅めっきの層の有無の境界により決定され、そのX線画像は内層ランド5の外周部とビア9の外周部によって挟まれた部分のみが黒く映し出されるので、ビア9の外周部は鮮明な濃淡の差で判断することができる。さらに従来のビルドアップ基板では、ビア29の壁面は必ずしも平滑ではなくその表面は凹凸を持っているので、この凹凸によって元々不明確な状態のビア29の外周部を見極めなければならなかったが、本発明の実施の形態によれば、検査クーポン1部のビア9壁面に施された銅めっき10はエッチングにより除去されるので、ビア9内壁の凹凸がX線画像に現れることはなく、検査精度を劣化させることはない。したがって、本発明のビルドアップ基板とその製造方法および検査方法によれば、内層ランド5とビア9との合致精度を、誤判定が生じることなく、正確に高精度で検出することができる。
なお、本実施の形態では説明を簡便にするために、内層基板3の最上層のみを示したが、実際には4層、6層などの多層基板の場合もあり、また、反対面にも同様にビルドアップ層を形成する場合もある。両面にビルドアップ層を形成する場合も、表面の検査クーポン1と裏面の検査クーポン1とをそれぞれ設けることができ、お互いのX線画像が重ならないようにずらしておくことによって同様に検査することができる。また、ビルドアップ層は1層のみの場合を示したが、2層以上形成する場合も本実施の形態と同様の方法により、1層目の検査クーポン1と2層目以上の検査クーポン1とを別々に形成することができる。また、製造工程において本発明の態様に影響を及ぼさない置き換え、例えば、回路パターンは銅箔または銅めっき以外にその他の金属とすること、あるいは、絶縁層6はプリプレグの代わりに絶縁インクを塗布するかもしくは金属箔と組合せた樹脂付金属箔とすること、あるいは、金属めっきは表面全面に行う代わりに必要な箇所のみ行うこと、あるいは、パターン形成においてドライフィルムの代わりにスクリーン印刷によってレジスト形成すること、などは適宜行ったとしても本発明と同様の効果が得られる。また、内層ランド5の形状は円形としたが正多角形としても同様の方法によりずれの検査を行うことができる。中でも正方形とした場合はずれの方向を二次元平面上のX成分、Y成分に分解するのに適している。
検査クーポン1の設置箇所に関しては、製品の大きさ、形態によって適宜選択すれば良い。一般にビルドアップ基板を含むプリント配線板は、部品をはんだ付け実装する際の実装ラインを流すために、製品領域2とその周囲または周囲の一部に設けられた補強用の捨て基板部とによって構成されている。この捨て基板部に検査クーポン1を設置することにより、製品領域2の邪魔になることなく、製品1枚毎に合致精度を保証するための検査に使用することができる。製品領域2内のスペースに余裕があれば、製品領域2内に設置しても良い。
またビルドアップ基板の製造工程においては、通常、複数の製品部からなる集合基板の状態で製造されていく。前記の製品領域2および捨て基板部のどちらにも検査クーポンを設置することができない場合は、集合基板の状態において、製品部の間および周囲の余白部に設置することができる。この場合は、個々の製品に切断した後は検査クーポンも余白部と一緒に除去されることを考慮して、切断前の集合基板の状態で製品を保証しなければならない。製品部の4隅に設置した検査クーポン1を検査することによって、4隅の検査クーポン1の検査結果がOKの場合にのみこれに囲まれた製品部を良品と判定するなどの方法で対応することができる。
また連続生産が行われるビルドアップ基板の製造工程の途中において先行検査を行って、この検査結果を製造工程にフィードバックさせることにより生産品の合致精度を向上させることも有効である。実施の形態1によれば、ビア9の加工位置は図1(b)、(c)に示されるように、表面の銅箔7に設けられた開口部8の加工位置によって決定される。さらに開口部8の加工位置はエッチングレジストとして用いるドライフィルムを露光する時の露光フィルムの合せ位置によって決定されるので、結局、ビア9の加工位置は露光フィルムの合せ位置によって決定されることになる。そこで、図1(e)で示した外層回路パターン11形成まで先行基板を作製した後に検査クーポン1を検査することにより、内層ランド5に対するビア9のずれ量を二次元平面上のX成分、Y成分でそれぞれ求め、この結果を図1(b)の露光工程にフィードバックし露光工程での露光フィルムの合せ位置を補正すれば、高精度な合致精度を有する製品を生産することができる。
(実施の形態2)
図3は本発明の実施の形態2におけるビルドアップ基板の断面図である。実施の形態1と同じ箇所は説明を省略するものとする。
実施の形態2において実施の形態1と異なるポイントは、図3(c)に現れている通り、表面の銅箔7に形成した開口部8の径よりも小さな径のレーザー光によりビア9を形成する所謂ラージウインド法を採用したという点にある。この工法ではビア9の加工位置、径は表面の銅箔7に形成した開口部8の影響を受けないという反面、レーザー光の照射位置、径がほとんどそのままビア9の加工位置、径に現れるという特徴を持つ。表面の銅箔7に形成した開口部8の径は、実施の形態1よりもやや大きい目に形成するのが一般的である。本実施の形態2においても、実施の形態1と同様の理由により、検査クーポン1を用いることで内層ランド5とビア9との合致精度を、誤判定が生じることなく、正確に高精度で検出することができる。
実施の形態1と同じく本実施の形態2においても、製造工程の途中において先行検査を行って、この検査結果を製造工程にフィードバックさせることができる。この場合、本実施の形態2では実施の形態1で示した場合とは異なり、ビア9の加工位置は図3(c)に示されるように、表面の銅箔7に設けられた開口部8の加工位置の影響は受けずにレーザー光の照射位置によって決定されることになる。そこで、図3(e)で示した外層回路パターン11形成まで先行基板を作製した後に検査クーポン1を検査することにより、内層ランド5に対するビア9のずれ量を二次元平面上のX成分、Y成分でそれぞれ求め、この結果を図3(c)のビア形成工程にフィードバックしレーザー光の照射位置を補正すれば、高精度な合致精度を有する製品を生産することができる。
また、本実施の形態2を応用し、ビア9形成の前に表面の銅箔7を全てエッチングによって除去する方法や、初めから銅箔7の層を形成せずに、内層基板3の表面に絶縁層6のみを形成する方法も採用することができる。さらに、銅めっき10は図1(d)および図3(d)において、ビア9の内部を含む表面全面に行うこととしたが、必要な箇所にのみ銅めっきを行う所謂パターンめっき法を用いることも可能である。この工法では、検査クーポン1のビア9はめっきレジストで被覆し、ビア9内部には銅めっきしないという方法をとることもできる。その場合でもビア9によって露出した内層ランド5はエッチングによって除去しなければならない。
以上のように本発明のビルドアップ基板製造方法よれば、内層ランドとビアとの合致精度を、誤判定が生じることなく、正確に高精度で検出することが可能になるので、パソコン、移動体通信用電話機、ビデオカメラ等の各種電子機器用として有用である。
本発明の実施の形態1におけるビルドアップ基板の断面図 本発明の実施の形態における検査クーポンのX線画像を示す図 本発明の実施の形態2におけるビルドアップ基板の断面図 従来のビルドアップ基板の断面図 従来の検査クーポンのX線画像を示す図
符号の説明
1 検査クーポン
2 製品領域
3 内層基板
4 内層回路パターン
5 内層ランド
6 絶縁層
7 銅箔
8 開口部
9 ビア
10 銅めっき
11 外層回路パターン

Claims (4)

  1. 内層基板に回路パターンの形成と同時に検査クーポン用の内層ランドを形成する工程と、前記内層基板の上面に少なくとも絶縁層を形成する工程と、前記絶縁層に対して表層と電気的に接続する内層の前記回路パターン部および前記検査クーポン用の内層ランド部にビア形成する工程と、
    前記ビアの内壁部を含む表面全面に金属めっきを施す工程と、
    前記検査クーポン部の内層ランドの前記ビアによる開口部から露出した部分を除去する工程とを備え、
    前記検査クーポン部の内層ランドの前記ビアによる開口部から露出した部分を除去する工程前記検査クーポン部の前記ビア内壁に施された金属めっきも同時に除去することを特徴とするビルドアップ基板の製造方法。
  2. ビア形成する工程はレーザー加工により行うことを特徴とする請求項に記載のビルドアップ基板の製造方法。
  3. 検査クーポンによって内層ランドに対するビアのずれ量を確認し、前記ずれ量の分だけビア加工位置を補正することを特徴とする請求項に記載のビルドアップ基板の製造方法。
  4. ビア形成する工程は、表層に設けられた金属層の前記ビア加工部に予め開口部を加工しておき、前記開口部を有する金属層をマスクとしてレーザーを照射することによって加工する構成を備え、検査クーポンによって内層ランドに対するビアのずれ量を確認し、確認したずれ量の分だけ前記金属層に加工する開口部の加工位置を補正することを特徴とする請求項に記載のビルドアップ基板の製造方法。
JP2007013319A 2007-01-24 2007-01-24 ビルドアップ基板の製造方法 Expired - Fee Related JP4930073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007013319A JP4930073B2 (ja) 2007-01-24 2007-01-24 ビルドアップ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007013319A JP4930073B2 (ja) 2007-01-24 2007-01-24 ビルドアップ基板の製造方法

Publications (3)

Publication Number Publication Date
JP2008181998A JP2008181998A (ja) 2008-08-07
JP2008181998A5 JP2008181998A5 (ja) 2010-03-11
JP4930073B2 true JP4930073B2 (ja) 2012-05-09

Family

ID=39725671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007013319A Expired - Fee Related JP4930073B2 (ja) 2007-01-24 2007-01-24 ビルドアップ基板の製造方法

Country Status (1)

Country Link
JP (1) JP4930073B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9011510B2 (en) 2011-05-09 2015-04-21 The Invention Science Fund I, Llc Method, device and system for modulating an activity of brown adipose tissue in a vertebrate subject
US9238133B2 (en) 2011-05-09 2016-01-19 The Invention Science Fund I, Llc Method, device and system for modulating an activity of brown adipose tissue in a vertebrate subject
JP2022065794A (ja) 2020-10-16 2022-04-28 イビデン株式会社 プリント配線板の検査方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213398A (ja) * 1987-02-27 1988-09-06 イビデン株式会社 多層プリント配線板の製造方法
JPH10256737A (ja) * 1997-03-10 1998-09-25 Ibiden Co Ltd プリント配線基板の製造方法およびプリント配線基板
JPH1168326A (ja) * 1997-08-20 1999-03-09 Jsr Corp 多層配線基板の製造方法
JP2003198144A (ja) * 2001-12-25 2003-07-11 Matsushita Electric Works Ltd マスク形成基板の検査方法
JP3923408B2 (ja) * 2002-10-22 2007-05-30 田中貴金属工業株式会社 多層プリント配線板の製造方法
JP2005268318A (ja) * 2004-03-16 2005-09-29 Cmk Corp 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
JP2008181998A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
US20070087457A1 (en) Method for inspecting and mending defect of photo-resist and manufacturing process of printed circuit board
CN100534271C (zh) 用于印刷电路板的导孔的制作方法
TWI590734B (zh) 柔性電路板及其製作方法
CN113597113A (zh) 一种高反射率白油线路板的制作方法
TW201720259A (zh) 柔性電路板及其製作方法
JP4930073B2 (ja) ビルドアップ基板の製造方法
TW201438536A (zh) 用於電路板絕緣保護層之開口方法
CN110708873A (zh) 一种实现埋入式铜块定位的制作方法
JP2008078343A (ja) プリント配線板及びその製造方法
US10470316B2 (en) Manufacturing method of circuit board
JP2010129575A (ja) プリント配線板およびその製造方法
JP5067048B2 (ja) プリント配線板
CN103717014B (zh) 基板结构的制作方法
US9744624B2 (en) Method for manufacturing circuit board
US9832888B1 (en) Circuit board and method for making the same
JP6294861B2 (ja) 回路付サスペンション基板、および、回路付サスペンション基板の製造方法
KR20100088874A (ko) 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의제조방법
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
JP2000223840A (ja) ビルドアップ多層配線板の製造方法
JP2017130603A (ja) 配線基板用ガラスパネル及び配線基板の製造方法
KR20110090162A (ko) 인쇄회로기판 보강 빔 제조방법
JP2008181999A (ja) ビルドアップ基板とその製造方法および検査方法
JP2010028067A (ja) 印刷回路基板の製造方法及びその製造装置
KR101022869B1 (ko) 이미지센서 모듈용 인쇄회로기판의 제조방법
TWI637662B (zh) 電路板及其製作方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100122

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees