JP2010028067A - 印刷回路基板の製造方法及びその製造装置 - Google Patents

印刷回路基板の製造方法及びその製造装置 Download PDF

Info

Publication number
JP2010028067A
JP2010028067A JP2008248384A JP2008248384A JP2010028067A JP 2010028067 A JP2010028067 A JP 2010028067A JP 2008248384 A JP2008248384 A JP 2008248384A JP 2008248384 A JP2008248384 A JP 2008248384A JP 2010028067 A JP2010028067 A JP 2010028067A
Authority
JP
Japan
Prior art keywords
pad
circuit board
printed circuit
manufacturing
photosensitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008248384A
Other languages
English (en)
Inventor
Chung Woo Cho
チュンウ チョ
Seon Ha Kang
ソンハ カン
Young Hwan Shin
ヨンファン シン
Jong Jin Lee
ジョンジン イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010028067A publication Critical patent/JP2010028067A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1394Covering open PTHs, e.g. by dry film resist or by metal disc
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】印刷回路基板の製造方法及びその製造装置を提供すること。
【解決手段】コンタクトホールが設けられた絶縁層110と、該コンタクトホールを含む該絶縁層110上に配設された導電層150と、該導電層150上に配設された感光性層160とを備える基板100を提供し、該コンタクトホールの位置に対応する第1の位置データを生成し、該第1の位置データと設計上のパッド位置に対応する第2の位置データとの間の誤差に対応する位置補正データを生成し、該位置補正データに基づいて、該感光性層に露光及び現像工程を行って感光性パターンを設け、該感光性パターンに従ってパッドを設ける。
【選択図】図1

Description

本発明は、印刷回路基板の製造方法及びその製造装置に関するものであって、特に、コンタクトホールの位置情報に応じてパッドを設けるための露光工程の露光位置データを補正する印刷回路基板の製造方法及びその製造装置に関するものである。
印刷回路基板は、電子製品の小型化の傾向に伴って、単層構造から多層構造へと発展している。該多層構造の印刷回路基板は、交互に配設された回路層と絶縁層とを備える。ここで、該回路層には回路パターンと該回路パターンと電気的に接続されたパッドとが含まれる。この時、各絶縁層上に配設されたパッドは、前記絶縁層を貫通するコンタクトホールに配設され、各絶縁層上に配設された回路パターンを互いに電気的に接続する。
ここで、前記パッドは、露光によって一定のパターンを有する感光性パターンを設け、該感光性パターンに従って金属をエッチングするか、またはメッキ工程によって設けられる。
前記露光工程における露光方法の例としては、接触式露光工程及び非接触式露光工程が挙げられる。この時、前記接触式露光工程はマスクを用いた露光工程である。これに対し、前記非接触式露光工程はマスクを用いることなく、設計上のイメージデータを通じて所望の領域に光を照射する露光工程である。これにより、前記非接触式露光工程は、前記接触式露光工程に比べて費用をより節減し、露光工程をより単純化することができる。
しかしながら、工程の進行中には基板の歪みが発生することがあり、設計上の基板の形状と実際の基板の形状との間に誤差が発生する場合がある。そのため、前記非接触式露光工程によってパッドを設ける場合、該パッドが所望の領域、即ち前記コンタクトホール上には設けられず、層間接続の信頼性が低下することとなってしまう。
従来は、露光工程の整合度を向上させるために、印刷回路基板のエッジに基準点を設け、該基準点の位置を認識した後、該認識情報に基づいて設計上のイメージデータを補正するようなステップを含むようにしていた。しかしながら、前記基準点における情報だけで印刷回路基板の製造工程中に発生した、複合的且つ非線形的な基板の部分的な歪みを全て反映することは難しいという問題があり、層間接続の信頼性を完全に確保することができなかった。
そのため、層間接続の信頼性を確保するために、パッドを一定以上の大きさを維持するように設計すれば、デザインの自由度が低下し、印刷回路基板の集積化及び小型化を実現するのに限界があった。
そこで、本発明は、上記の問題点に鑑みて成されたものであって、コンタクトホールの位置情報に応じてパッドを設けるための露光工程の露光位置データを補正し、露光工程の整合度を向上させることができる印刷回路基板の製造方法及びその製造装置を提供することを、その目的の一つとする。
上述した課題を解決し、目的を達成するため、本発明の好適な実施の形態によれば、コンタクトホールが設けられた絶縁層と、前記コンタクトホールを含む前記絶縁層上に配設された導電層と、前記導電層上に配設された感光性層とを備える基板を提供するステップと、前記コンタクトホールの位置に対応する第1の位置データを生成するステップと、前記第1の位置データと設計上のパッド位置に対応する第2の位置データとの間の誤差に対応する位置補正データを生成するステップと、前記位置補正データに基づいて前記感光性層に露光及び現像工程を行って感光性パターンを設けるステップと、前記感光性パターンに従ってパッドを設けるステップとを含む印刷回路基板の製造方法が提供される。
ここで、前記第1の位置データは、前記コンタクトホールの中心座標を抽出して生成されることができる。
また、前記位置補正データは、前記設計上のパッドの中心座標から前記コンタクトホールの中心座標と前記設計上のパッドの中心座標との間の差分だけ移動して設けることができる。
また、前記感光性パターンに従ってパッドを設けるステップは、前記感光性パターンを含む基板上にメッキ層を設けるステップと、前記感光性パターンを剥離するステップと、前記感光性パターンの下部に配設されたメッキ層をエッチングしてパターンを設けるステップとを含むことができる。
また、前記感光性パターンに従ってパッドを設けるステップにおいて、さらに、前記パッドと電気的に接続された回路パターンを設けることができる。
ここで、前記第1の位置データと設計上のパッド位置に対応する前記第2の位置データとの間の誤差に対応する位置補正データを生成するステップにおいて、さらに、前記位置補正データによって前記パッドと電気的に接続された回路パターンの位置を補正することができる。
また、前記コンタクトホールは、ビアホールまたは貫通孔であってもよい。
上述した課題を解決し、目的を達成するため、本発明の他の好適な実施の形態によれば、基板に設けられたコンタクトホールの位置を認識し、第1の位置データを生成するイメージセンサ部と、前記第1の位置データと設計上のパッド位置に対応する第2の位置データとの間の誤差に対応する位置補正データを生成する制御部と、前記位置補正データによって露光する露光部とを含む印刷回路基板の製造装置が提供される。
本発明によれば、実際の基板に設けられたコンタクトホールの位置情報に応じて設計上のパッドの位置情報を補正することによって、基板の部分的な歪みの全てを解消することができ、露光工程の整合度を向上させることができるという効果を奏する。
また、前記露光工程の整合度が向上することによって、印刷回路基板の回路の集積化及び小型化を実現することができるという効果を奏する。
さらに、前記露光工程の整合度が向上することによって、印刷回路基板の層間接続の信頼性を向上させることができるという効果を奏する。
本発明のさらなる目的、本発明によって得られる利点は、以下において図面を参照して説明される実施の形態から一層明らかにされるであろう。また、図面において幾つかの層及び領域を明確に表すために厚さを拡大して示した。また明細書全体に渡って同一部分に対しては同一符号を付して説明する。
図1〜図3は、本発明の第1の実施の形態による印刷回路基板の製造方法を説明するための断面図である。各図において、印刷回路基板は4層構造の断面を有することと示したが、これに限定されるのではない。
図1を参照すると、まず、印刷回路基板を製造するための基板100を備える。該基板100には、絶縁層110aと、導電層150と、感光層160とが含まれる。
絶縁層110aは、絶縁性を有する材質、例えばポリイミド樹脂及びエポキシ樹脂等で構成することができる。さらに、絶縁層110a内部に内部絶縁層110bと、該内部絶縁層110bの両面に各々配設された内部回路パターン120とを備えることができる。しかしながら、本発明の実施の形態において、絶縁層110aの内部に配設された内部絶縁層110b及び内部回路パターン120の構造はこれに限定されるものではない。
絶縁層110aに、コンタクトホールP1、P2を設ける。コンタクトホールP1、P2は様々な形態で設けられてもよい。例えば、コンタクトホールP1、P2は、貫通孔P1及びビアホールP2等であってもよい。ここで、貫通孔P1は、絶縁層110aの両面に各々配設されるべき回路パターンを互いに電気的に接続するために、絶縁層110a、さらに内部絶縁層110bを貫通する。また、ビアホールP2は、絶縁層110aの外側面に配設されるべき回路パターンと内部回路パターン120とを互いに電気的に接続するために、絶縁層110aがエッチングされて内部回路パターン120と電気的に接続された内部パッド130を露出する。ここで、コンタクトホールP1、P2は、機械ドリル法またはレーザドリル法を用いて設けられる。コンタクトホールP1、P2を含む絶縁層110a上に、導電層150を設ける。導電層150は無電解メッキ層であってもよい。例えば、導電層150は、銅から成ることができる。
ここで、コンタクトホールP1、P2が貫通孔P1の場合、導電層150は絶縁層110aの両面に各々配設された回路パターンを互いに電気的に接続する。また、コンタクトホールP1、P2がビアホールP2の場合、導電層150は内部回路パターン120と電気的に接続される。
導電層150上には、感光性層160が設けられている。該感光性層160は、光により分解されるかまたは硬化するような特性を有する。感光性層160はフィルムの形態を有し、導電層150上に付着して設けられる。または、感光性層160は感光性樹脂を塗布及び乾燥して設けられる。本発明の実施の形態においては、これに限定されるものではない。
感光性層160に対して、特定の波長領域を有する光を用いて露光工程が行われる。該露光工程において、前記光を照射する位置は、露光装置に備えられた設計上のデータによって制御することができる。この時、基板100を設ける工程、例えばコンタクトホールP1、P2の形成工程、メッキ層150の形成工程及び感光性層160の形成工程等で基板100が部分的に変形される場合もある。しかしながら、前記設計上のデータによって露光工程を行う場合、露光整合度が低下し、印刷回路基板の層間接続の信頼性が低下することがある。
これを解決するために、前記設計上のデータは実際の基板100の歪みを考慮して補正された後、該補正データによって露光工程を行う。具体的には、前記露光工程を行う前に、イメージセンサ310を用いて感光性層を含む基板100のイメージを取り込む。ここで、イメージセンサ310はCCDカメラであってもよい。ここで、コンタクトホールP1、P2の設けられた領域とコンタクトホールP1、P2の設けられていない領域との間の厚さ差のため、光学的特性が異なって示される。これにより、基板100で設けられたコンタクトホールP1、P2の位置を確認することができる。この時、イメージセンサ310は、前記イメージからコンタクトホールP1、P2の中心座標を抽出し、コンタクトホールP1、P2の位置と対応する第1の位置データを生成することができる。
これに加えて、図中には示さなかったが、基板100のエッジにはフィディシャルマークを備えることができる。イメージセンサ310は該フィディシャルマークを撮像し、基板100の位置情報を得る。また、前記フィディシャルマークは、基板100の位置情報の他にコンタクトホールP1、P2の位置に対する基準点として用いられることができる。
前記設計上のパッド位置に対応する第2の位置データと前記第1の位置データとを比較した後、前記第1の位置データと前記第2の位置データとの間の誤差だけ前記第2の位置データを補正して補正データを生成する。即ち、前記補正データは、前記設計上のパッドの中心座標から前記コンタクトホールの中心座標と前記設計上のパッドの中心座標との差分だけ移動した座標値であってもよい。
前記露光装置は、感光層160に対して前記補正データにより露光工程を行って、図2でのように、感光性パターン162を設ける。感光性パターン162は後述のパッドが設けられる領域を露出する。また、感光性パターン162は、パッド形成領域以外に回路パターンの形成領域もさらに露出することができる。
これに加えて、前記露光工程を行う前に、前記フィディシャルマークを用いて測定された基板の基準点と前記補正データ上の基板の基準点とが一致するように、前記基板を整列した後、露光工程を行うことができる。
従って、前記基板100に設けられたコンタクトホールP1、P2の位置を認識した後、パッドを設けることによって、前記コンタクトホールを設ける工程で生じる基板100の部分的な歪みにより露光整合度が低下することを防止することができる。
感光性パターン162をメッキレジストとして用いて、感光性パターン162を含む基板100上に電解銅メッキ層を設けた後、前記感光性パターン及び前記感光性パターンの下部に配設された無電解銅メッキ層を除去し、図3でのように、パッド180、190を設けることができる。
さらに、パッド180、190の他に、パッド180、190と電気的に接続された回路パターン170が設けられることができる。この時、前記位置補正データに基づいて回路パターン170の位置も共に補正され、回路パターン170の露光整合度が向上することとなる。
本発明の実施の形態において、パッドの形成工程は半付加工程等によって設けることと説明したが、これに限定されるのではない。例えば、前記パッドの形成工程は、付加工程及び減法工程等によって実行されることができる。ここで、前記減法工程は、導電層を設け、該導電層のエッチングによって回路パターンを設けるような方法である。また、前記付加工程は、絶縁層上に無電解メッキ法によって回路パターンを設けるような方法である。
図中に示されているが、説明しない符号140は、内部絶縁層110bの両面に各々配設された内部回路パターン120を互いに電気的に接続するために、内部絶縁層110bを貫通する内部貫通孔であってもよい。
図4は、本発明の第1の実施の形態による露光工程の整合方式を説明するための図であって、実際の基板とデザイン上の基板とが互いにオーバーラップしていることを示している。
図4を参照すると、マスクを用いることなく、所望の領域に光を照射するために、露光装置は設計上のデータを用いて感光層上に直接イメージングし、所望の形状を有する感光性パターンを設ける。
ここで、設計上の基板210にはデザインパッドパターン212が設計されている。この時、該デザインパッドパターン212の中心と実際製作された基板220上のコンタクトホール222の中心との間の誤差だけ前記デザインパッドパターン212の中心を移動させ、デザインパッドパターン212の位置情報を補正する。これにより、該補正されたデザインパッドパターン223は、基板の部分的な歪みを認識した後に補正されているので、前記実際の基板220に部分的な歪みを発生させ、コンタクトホール222とパッドとの整合度が低下することを防止することができる。
図中に示された符号211は、デザイン上のデザインフィディシャルマーク211であり、符号221は実際の基板に設けられたフィディシャルマーク221である。この時、露光工程を行う前に、フィディシャルマーク221とデザインフィディシャルマーク211とが互いに一致するように、実際の基板220が整列されることとなる。
従って、本発明の実施の形態でのように、コンタクトホール222を設け、コンタクトホール222の位置情報に基づいて設計上の位置情報を補正した後、露光工程を行うことによって、前記基板の部分的な歪みが発生しても露光整合度を向上させることができる。これにより、基板のデザインの自由度が向上し、印刷回路基板の集積化及び小型化を促進させることができる。さらに、印刷回路基板の層間接続の信頼性を確保することができる。
図5は、本発明の第2の実施の形態による印刷回路基板の製造装置の構成図である。
図5を参照すると、本発明の実施の形態による印刷回路基板の製造装置は、イメージセンサ310と、制御部320と、露光部330とを含む。
イメージセンサ310は、CCDカメラであってもよい。イメージセンサ310は、基板100のイメージ、特に基板100に設けられたコンタクトホールの位置を認識して前記第1の位置データを生成する。
制御部320は、イメージセンサ310から生成された第1の位置データを取得し、該制御部に入力された設計上のコンタクトホールの第2の位置データとの間で比較分析し、該第2の位置データを補正して位置補正データを生成する。
露光部330は、前記位置補正データにより基板100上において選択的に露光工程を行う。ここで、露光部330は特定の波長領域、例えば177nm〜11μmの波長を有する光を出射する光源と、該光源から出射した光の経路を変更するガルバノメータとを含むことができる。この時、該ガルバノメータを制御することによって、所望の領域に光を選択的に照射することができる。
さらに、前記印刷回路基板の製造装置は、基板100をイメージセンサ310から露光部330へ運搬するステージ340を含むことができる。
今回開示された実施の形態は例示にすぎず、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内のすべての変更が含まれることが意図される。
本発明の第1の実施の形態による印刷回路基板の製造方法を説明するための断面図である。 同じく、印刷回路基板の製造方法を説明するための断面図である。 同じく、印刷回路基板の製造方法を説明するための断面図である。 本発明の第1の実施の形態による露光工程の整合方式を説明するための図である。 本発明の第2の実施の形態による印刷回路基板の製造装置の構成図である。
符号の説明
100 基板
110a 絶縁層
110b 内部絶縁層
120 内部回路パターン
130 内部パッド
160 感光性層
162 感光性パターン
170 回路パターン
180、190 パッド
310 イメージセンサ
320 制御部
330 露光部

Claims (8)

  1. コンタクトホールが設けられた絶縁層と、該コンタクトホールを含む前記絶縁層上に配設された導電層と、前記導電層上に配設された感光性層とを備える基板を提供するステップと、
    前記コンタクトホールの位置に対応する第1の位置データを生成するステップと、
    前記第1の位置データと設計上のパッド位置に対応する第2の位置データとの間の誤差に対応する位置補正データを生成するステップと、
    前記位置補正データに基づいて、前記感光性層に露光工程及び現像工程を行って感光性パターンを設けるステップと、
    前記感光性パターンに従ってパッドを設けるステップと、
    を含むことを特徴とする印刷回路基板の製造方法。
  2. 前記第1の位置データが、前記コンタクトホールの中心座標を抽出して生成されることを特徴とする請求項1に記載の印刷回路基板の製造方法。
  3. 前記位置補正データが、前記設計上のパッドの中心座標から前記コンタクトホールの中心座標と前記設計上のパッドの中心座標との差分だけ移動して設けられることを特徴とする請求項2に記載の印刷回路基板の製造方法。
  4. 前記感光性パターンに従ってパッドを設けるステップが、
    前記感光性パターンを含む基板上にメッキ層を設けるステップと、
    前記感光性パターンを剥離するステップと、
    前記感光性パターンの下部に配設されたメッキ層をエッチングして前記パッドを設けるステップと、
    を含むことを特徴とする請求項1に記載の印刷回路基板の製造方法。
  5. 前記感光性パターンに従ってパッドを設けるステップにおいて、前記パッドと電気的に接続された回路パターンが、さらに設けられることを特徴とする請求項1に記載の印刷回路基板の製造方法。
  6. 前記第1の位置データと設計上のパッド位置に対応する前記第2の位置データとの間の誤差に対応する位置補正データを生成するステップにて、
    前記位置補正データによって前記パッドと電気的に接続された回路パターンの位置がさらに補正されることを特徴とする請求項1に記載の印刷回路基板の製造方法。
  7. 前記コンタクトホールが、ビアホールまたは貫通孔であることを特徴とする請求項1に記載の印刷回路基板の製造方法。
  8. 基板に設けられたコンタクトホールの位置を認識し、第1の位置データを生成するイメージセンサと、
    前記第1の位置データと設計上のパッド位置に対応する第2の位置データとの間の誤差に対応する位置補正データを生成する制御部と、
    前記位置補正データに従って露光を行う露光部と、
    を備えることを特徴とする印刷回路基板の製造装置。
JP2008248384A 2008-07-22 2008-09-26 印刷回路基板の製造方法及びその製造装置 Pending JP2010028067A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080071035A KR100975924B1 (ko) 2008-07-22 2008-07-22 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치

Publications (1)

Publication Number Publication Date
JP2010028067A true JP2010028067A (ja) 2010-02-04

Family

ID=41568697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008248384A Pending JP2010028067A (ja) 2008-07-22 2008-09-26 印刷回路基板の製造方法及びその製造装置

Country Status (3)

Country Link
US (1) US8144972B2 (ja)
JP (1) JP2010028067A (ja)
KR (1) KR100975924B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507137A (ja) * 2008-10-28 2012-03-22 オルボテック・リミテッド マルチポピュレーション変換を使用した電気回路パターン生成

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102387982B1 (ko) * 2020-03-05 2022-04-19 (주) 브로젠 라이다 모듈의 제조 방법
DE102020113134A1 (de) * 2020-05-14 2021-11-18 Skybrain Vermögensverwaltungs Gmbh Bearbeitungsstation und Verfahren zur Bearbeitung von Werkstücken

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048835A (ja) * 1996-08-06 1998-02-20 Ibiden Co Ltd プリント配線板の製造装置及び製造方法
JP2005057077A (ja) * 2003-08-05 2005-03-03 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2005208297A (ja) * 2004-01-22 2005-08-04 Hitachi Via Mechanics Ltd プリント配線板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334346A (ja) 1993-05-18 1994-12-02 Hitachi Ltd 厚膜・薄膜混成多層配線基板のパターン形成方法
DE69835962T2 (de) * 1997-12-11 2007-01-04 Ibiden Co., Ltd., Ogaki Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte
KR100526035B1 (ko) * 2003-05-07 2005-11-08 홍성국 메탈 마스크 검사 장치 및 그의 검사 방법
JP2006080216A (ja) * 2004-09-08 2006-03-23 Hitachi Via Mechanics Ltd 基板の品質評価方法および検査装置
KR100601465B1 (ko) * 2004-10-05 2006-07-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100882261B1 (ko) 2007-07-25 2009-02-06 삼성전기주식회사 인쇄회로기판의 제조 방법 및 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048835A (ja) * 1996-08-06 1998-02-20 Ibiden Co Ltd プリント配線板の製造装置及び製造方法
JP2005057077A (ja) * 2003-08-05 2005-03-03 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2005208297A (ja) * 2004-01-22 2005-08-04 Hitachi Via Mechanics Ltd プリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507137A (ja) * 2008-10-28 2012-03-22 オルボテック・リミテッド マルチポピュレーション変換を使用した電気回路パターン生成
US8769471B2 (en) 2008-10-28 2014-07-01 Orbotech Ltd. Producing electrical circuit patterns using multi-population transformation

Also Published As

Publication number Publication date
US8144972B2 (en) 2012-03-27
KR20100010165A (ko) 2010-02-01
US20100021045A1 (en) 2010-01-28
KR100975924B1 (ko) 2010-08-13

Similar Documents

Publication Publication Date Title
JP2009033092A (ja) 印刷回路基板の製造方法及び装置
JP5794502B2 (ja) 印刷配線板の製造方法
JP2008078464A (ja) 印刷配線板の製造方法および穴明け装置
JP2001274550A (ja) 多層回路基板製造における位置合わせ方法及び装置
JP2005244182A (ja) 配線基板の製造方法
JP2010028067A (ja) 印刷回路基板の製造方法及びその製造装置
JP6935268B2 (ja) 多層プリント配線板の製造方法、および多層プリント配線板
US8404410B2 (en) Method of aligning photomask with base material and method of manufacturing printed circuit board
JP4881376B2 (ja) 配線基板の製造方法
US11778751B2 (en) Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
KR20100088874A (ko) 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의제조방법
JP4930073B2 (ja) ビルドアップ基板の製造方法
JP2009021401A (ja) プリント配線板およびプリント配線板の検査方法
JP2012209284A (ja) 配線基板の製造方法
KR101799179B1 (ko) 리지드 플렉시블 회로기판 제조방법
JP5359757B2 (ja) 多層プリント配線板の位置認識マーク
JP4823605B2 (ja) 露光装置、露光方法、及びパターン製造システム
JP2010129723A (ja) ビアホールの形成方法
JP2002118363A (ja) 多層プリント配線板およびその製造方法
US11706873B2 (en) Method for manufacturing multilayer wiring substrate
JP2008244336A (ja) プリント配線板の製造方法、及びプリント配線板
KR101811941B1 (ko) 칩 내장형 회로기판 제조방법
JP2002290044A (ja) 多層プリント配線板およびその製造方法
JP5406697B2 (ja) プリント配線基板の製造方法
CN118044344A (zh) 印刷布线板的制造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110307

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628