JP2009033092A - 印刷回路基板の製造方法及び装置 - Google Patents

印刷回路基板の製造方法及び装置 Download PDF

Info

Publication number
JP2009033092A
JP2009033092A JP2008004906A JP2008004906A JP2009033092A JP 2009033092 A JP2009033092 A JP 2009033092A JP 2008004906 A JP2008004906 A JP 2008004906A JP 2008004906 A JP2008004906 A JP 2008004906A JP 2009033092 A JP2009033092 A JP 2009033092A
Authority
JP
Japan
Prior art keywords
pad
substrate
via hole
insulating layer
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008004906A
Other languages
English (en)
Inventor
Chung-Woo Cho
チョー チャン−ウー
Soon-Jin Cho
チョー スン−ジン
Byung-Bae Seo
セオ ビョン−ペ
Ki-Young Yoo
ヨー キ−ヨン
Seok-Hwan Ahn
アーン ソク−ホワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009033092A publication Critical patent/JP2009033092A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laser Beam Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】本発明は、実際に形成されたパッドの位置情報を測定してビアホールを形成する工程に反映することにより、基板に部分的や非線形的な変形があるとしてもパッドとビアとの整合度を向上することができる。このように向上された整合度は基板をデザインする際に、より多くの自由度を保障するため、結果的に、基板に形成される回路の集積度を向上させることができる印刷回路基板製造方法及び装置を提供する。
【解決手段】本発明の印刷回路基板製造方法は、パッド及びパッドをカバーする絶縁層を備える基板を提供する段階と、基板のイメージを得る段階と、イメージを分析してパッドの位置情報を得る段階と、絶縁層の位置情報に対応する部分を除去してビアホールを形成する段階と、ビアホールを伝導性物質で充填してビアを形成する段階と、を含むことを特徴とする。
【選択図】図4

Description

本発明は印刷回路基板の製造方法及び装置に関する。
電子製品の小型化はその製品を構成する電子部品の小型化に基づいて達成される。電子製品の小型化がその機能の縮小を意味することではないため、電子部品は同じ機能を維持しながらその大きさが減ることになる。このために、より小さいサイズにより大きい集積度を有する電子部品を製造する方法が開発されている。
これにより、基板の集積度においても同じ面積に複雑な回路パターンを形成するために、単層構造から多層構造の方に発展することになった。このような多層構造基板は、一層に回路パターンを形成し、その上に他の回路パターンを積層する方法で製造される。このような多層構造の基板は各層に形成された回路パターンを電気的に接続するためにインターコネクション(interconnection)を要する。
このようなインターコネクションはパッドとビア(via)により提供される。従来技術によるパッドとビアの連結に対して図1を参照して説明する。図1は従来技術による印刷回路基板の正面図とその拡大断面図である。図1を参照すると、絶縁板100、指標(fiducial Mark)110、パッド120、ビア130が示されている。
パッド120とビア130との間の整列距離はdで表示されている。この整列距離dはパッド120の中心線とビア130の中心線との間の距離として定義できる。整列距離dが大きすぎると、パッド120とビア130との間の電気的接続の信頼性を確保できないおそれがある。
よって、ビア120とパッドとの間の電気的接続を保証するために、パッドが一定の大きさ以上に維持されるように設計する必要がある。これは基板設計の自由度を制限するので基板上の回路集積化に障害となるおそれがある。
図2は、従来技術による基板形状の補正を例示する面である。図2を参照すると、絶縁板200、202、指標210、212、パッド220、222が示されている。
図2の(a)を参照すると、デザインされた基板形状が示されている。図2の(b)を参照すると、実際に製作された基板形状に図2の(a)の基板形状が点線でオーバーラップ(over lap)されている。
この場合、実際製作された基板形状とデザインされた基板形状とには差があるため、デザインされたパッド220に対する情報をそのまま用いると、ビアとパッドとの間の電気的接続が保障できないおそれもある。
よって、各指標210、212の位置を測定してスケール補正を行うことによりビアパッド整合度(conformity)を向上させるための試みが行われた。
しかし、限られた数の指標210、212による情報のみを活用する線形的な補正だけでは基板の製造工程中に発生する複合的、非線形的な基板の変形に対応しにくい。
こうした従来技術の問題点に鑑み、本発明は、ビアと電気的に接続するパッドの位置を測定してビアホールの加工データを生成することにより、加工整合度を有するビア加工方法及びそのシステムを提供することを目的とする。
本発明の一実施形態によれば、パッド及びパッドをカバーする絶縁層を備える基板を提供する段階と、基板のイメージを得る段階と、イメージを分析して前記パッドの位置情報を得る段階と、絶縁層の、パッドの位置情報に対応する部分を除去してビアホールを形成する段階と、ビアホールを伝導性物質で充填してビアを形成する段階と、を含む印刷回路基板製造方法が提供される。
パッドの位置情報を得る段階は、基板イメージからパッドに対応する領域の中心座標を抽出することにより行われることができる。
ビアホールを形成する段階は、レーザドリリング(drilling)工程により行われることができる。この工程は、パッドの位置情報に基づいてビアホール加工用の制御信号を生成し、この制御信号に応じて絶縁層の、パッドの位置情報に対応する部分にレーザを照射してビアホールを形成することにより行われることができる。
一方、本発明の他の実施形態によれば、パッド及びパッドをカバーする絶縁層を備える基板を用いて印刷回路基板を製造する装置であって、基板のイメージを得るイメージセンサ部と、イメージを分析してビアホール加工用の制御信号を生成する制御部と、制御信号に応じて前記絶縁層の、前記位置情報に対応する部分にレーザを照射してビアホールを形成するレーザ照射部と、を備える印刷回路基板製造装置が提供される。
前述した以外の他の実施形態、特徴、利点が以下の図面、本発明の特許請求の範囲及び発明の詳細な説明を通して明らかになるだろう。
本発明の好ましい実施例によれば、実際に形成されたパッドの位置情報を測定してビアホールを形成する工程に反映することにより、基板に部分的や非線形的な変形があるとしてもパッドとビアとの整合度を向上させることができる。このように向上された整合度は、基板をデザインする際において、より高い自由度を保障するので、結果的に、基板に形成される回路の集積度の向上に寄与できるようになる。
以下、本発明による印刷回路基板の製造方法及びそのシステムの実施例を添付図面を参照して詳しく説明する。しかし、本発明が特定の実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含むものとして理解されるべきである。本発明の説明において、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。また、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複される説明は省略する。
図3は本発明の一実施例による印刷回路基板製造方法のフローチャートであり、図4は本発明の一実施形態による印刷回路基板製造方法の工程図である。図3及び図4を参照すると、第1絶縁層400、パッド402、第2絶縁層404、ビアホール406、ビア408、イメージセンサ410、レーザ照射部420、レーザ光源422、ガルバノミラー424が示されている。
先ず、段階S310で、図4の(a)に示すように、パッドが形成された基板を提供する。
第1絶縁層400はポリイミド樹脂及びエポキシ系の樹脂などから形成されることができ、パッド402は第1絶縁層400に形成された回路パターンの一部である。図面には示されていないが、パッド402は第1絶縁層400に形成された他の回路パターンと電気的に接続する。
このようなパッド402を備える回路パターンはサブトラクティブ(subtractive)工程及びアディティブ(additive)工程で形成されることができる。サブトラクティブ工程は、伝導性物質が塗布された絶縁層において、不要な部分をエッチングしてパターンを形成する工程である。アディティブ工程は、絶縁層に伝導性物質を無電解メッキする方法などでパターンを形成する方法である。セミアディティブ(semi−additive)工程は、無電解メッキの後に、電気メッキ及びエッチング工程を行ってパターンを形成する工程である。また、予め形成された回路パターンを物理的に第1絶縁層に埋め込む方法も可能である。
パターンの材料として銅(Cu)のような金属物質などを用いることができ、必要により金(Au)または錫(Sn)などで被服することができる。
第2絶縁層404はパッド402をカバーしている。第2絶縁層404はパッド402が形成された第1絶縁層400に絶縁物質を塗布する方法などにより形成されることができる。第2絶縁層404は第1絶縁層400を形成している物質と同じ物質から形成されることができる。
一方、本実施例により製造される印刷回路基板は複層構造を有することができるため、第1絶縁層400の下にも回路パターンが形成された絶縁層が存在することもできる。
次に、段階S320で、図4の(b)に示すように、パッドが含まれている基板のイメージを得る。基板イメージは基板の正面に設置されたイメージセンサ410により得られる。
イメージセンサ410としては、例えば、CCDカメラなどを使用できる。第1及び第2絶縁層400、404を形成する物質とパッド402を形成する物質との光学的特性が異なるため、基板イメージにおいてパッド402は、第1及び第2絶縁層400、404から区別できる。
また、イメージセンサ410が使用する波長の光について、第2絶縁層404に対する透過率が優れると相対的に明確な品質のイメージを得ることができる。
得られた基板イメージには、パッド402を含む回路パターンに対する情報が含まれている。従って、全体の回路パターンイメージ中、パッド402に関するものと他のパターンとの境界を定義する段階が要求されることができる。
このように定義されたパッド領域の中心座標を抽出することにより、パッドの位置情報を得ることができる。一例として、パッド領域の中心座標は該当する領域のイメージを黒白に変換し、その領域の重量中心を求めるなどの方法により得ることができる。
この段階は、単に、スケール補正でパッド402の位置を推測するのに止まらず、パッド402の位置を直接測定することにその特徴がある。
一方、示されていないが基板は指標を備えることができ、基板イメージからこのような指標の位置情報も把握できる。指標の位置情報はパッドの位置情報において原点として使用することもできる。さらに、指標の位置情報は基板の整列方向を確認するなどの補助情報として活用することができる。
段階S330で、図4の(c)に示すように、レーザドリリングによりビアホールを形成する。レーザ光源422とガルバノミラー424とを備えるレーザ照射部420を用いてレーザを第2絶縁層404に照射することによりビアホール406が形成される。
前述したように、レーザが照射される位置に対する情報は、イメージセンサ410により得られた基板イメージを分析することにより得られる。このように、実際に測定したパッドの位置情報を活用してビアホール406を形成することによりパッド402とビアホール406との整合度を向上させるということに本段階の特徴がある。
本実施例のレーザ光源としては、COレーザ、ヤグ(YAG)レーザ、エキシマレーザなどが使用できる。また、レーザ光源の安定性などのためにパルスレーザも使用できる。
段階S340で、図4の(d)に示すように、ビアホールを伝導性物質で充填してビアを形成する。ビア408はビアホール406に伝導性物質を充填することで形成される。
ビア408は、後続する工程で形成される基板上の回路との電気的接続を提供したり、外部電極を形成するために用いることができる。ビア408が形成された基板に追加的回路パターン層が形成される場合、ビア408をカバーする絶縁層を形成する工程及びその絶縁層に回路パターンを形成する工程がさらに行われることができる。
伝導性物質を充填する工程は、電解メッキ、スクリーンプリンティングなどにより行われることができる。充填される伝導性物質としては、銅、金などの金属及び伝導性ポリマーが使用できる。ビア408が外部電極の一部として使用される場合には耐食性に優れたニッケルなどの成分が含まれた伝導性物質を使用できる。
図5は本発明の一実施例による印刷回路基板製造装置の構成図である。図5を参照すると、基板500、パッド502、ビアホール504、イメージセンサ部510、レーザ照射部520、制御部530、支持部540が示されている。
イメージセンサ部510はパッドが含まれている基板のイメージを得て制御部に伝達する。前述したように、イメージセンサ部510はCCDカメラなどを用いて構成されることができる。
しかし、イメージセンサ部が使用する光の波長が、必ずしも可視光線の領域である必要はない。絶縁層から、パッド502を含む回路パターンを明確に差別化するために紫外線またはX線などの波長を有する光を基板に照射することにより基板イメージを得ることも可能である。
制御部530はイメージセンサ部510から伝達された基板イメージを分析してビアホール加工用の制御信号を生成する。
基板イメージを分析することにより、パッド502の位置情報を得ることができ、これのために、前述した図3及び図4の説明のようなイメージ処理過程が要求されうる。
ビアホール加工用の制御信号はガルバノミラーの駆動角度を制御するための信号とレーザ光源の出力が調節できる信号を含むことができる。ガルバノミラーの駆動角度を制御することによりレーザが照射される経路を制御することができ、レーザの照射経路がビアホール以外の領域に照射される場合、レーザの出力を減らして不要な加工が発生しないようにすることができる。
レーザ照射部520は制御部530から伝達されたビアホール加工用の制御信号に応じて、レーザを基板500に照射する。本実施例において、レーザ照射部520はレーザ光源522とガルバノミラー524とを含む。
ガルバノミラー524は駆動モータに結合された反射体の角度を調節することにより、基板上でレーザをx−y平面上にスキャニング(scanning)する役割を果たす。レーザ光源は基板500の絶縁層を除去できる物性のレーザを生成する。
前述したように、ビアホール加工用の制御信号はガルバノミラー524の駆動角度を制御するための信号とレーザ光源522の出力を調節できる信号とを含むことができる。
一方、本実施例ではガルバノミラー524を用いたレーザ照射部が使用されたが、本発明の目的範囲内で光学系の構成は異なりうる。一例として、反射体及びレーザ光源522をx−y平面上に移動させる形態の光学系を構成し、レーザが照射される位置を調節することもできる。
一方、本実施例の印刷回路基板製造装置において、基板500は、イメージセンサ510により撮影されるステージとレーザ照射部520により加工されるステージとに区分することができる。この二つのステージではそれぞれ異なる基板に対する作業を行うことができる。
支持部540は工程中、基板500を支持する。必要により、基板500は支持部に結合された状態で移送されることができる。
図6は従来技術及び本発明の一実施例による印刷回路基板において、理想(ideal)整合ビアホールと実際(real)ビアホールとの間の離隔距離及びそれによるビアホールの個数分布を例示した図である。
図6(a)を参照すると、基板600、理想整合ビアホール602、実際ビアホール604が示されている。
理想整合ビアホール602とは基板に形成されたパッドに完璧に整合されたビアホールである。理想整合ビアホール602の中心位置は基板に形成されたパッドの中心位置と一致する。実際ビアホール604は工程上の誤差などにより理想整合ビアホール602の位置から離隔距離d2分だけずれることが発生しうる。
図6の(b)は従来技術による離隔距離d2とそれによるビアホールの個数分布を例示する図であり、図6の(c)は本発明の一実施例による離隔距離d2とそれによるビアホールの個数分布を例示する図である。
図6の(b)においては、大部分のビアホールが10マイクロメートル以上の離隔距離を有することに比して、図6の(c)においては、離隔距離が10マイクロメートル以下に維持される。このように、パッドの位置を直接測定してその位置情報をビアホールの形成工程に活用することによりビアとパッドとの間の整合度を向上させることができる。
一方、図6の(c)は一つの例に過ぎなく、本発明の効果を制限するものではない。
本願で使用した用語は、単に特定の実施例を説明するために使用したものであって、本発明を限定するものではない。単数の表現は文脈上に明白に異なる意味を表示しない限り複数の表現も含む。
本願において"含む"または"有する"などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定することにすぎなく、一つまたはその以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものなどの存在または付加可能性を予め排除するものではないと理解されるべきである。
第1、第2などの用語は多様な構成要素を説明するのに使用され、前記構成要素が前記用語により限定されるものではない。前記用語は一つの構成要素を他の構成要素と区別するために使用される。
以上、本発明に対してその実施例を中心に説明したが、前述した実施例以外の多くの実施例が本発明の特許請求の範囲内に存在する。また、本発明が属する技術分野における通常の知識を有する者であれば、本発明が、本発明の本質的特性から脱しない範囲内で変形された形態で具現できることを理解できよう。従って、提示された実施例は限定的観点ではなく説明的観点から考慮されるべきである。本発明の範囲は、前述した説明ではなく特許請求の範囲に示されており、それと同等範囲内でのすべての差異点は本発明に含まれるものとして解釈されるべきである。
従来技術による印刷回路基板の正面図とその拡大断面図である。 従来技術による基板形状の補正を例示した図である。 本発明の一実施例による印刷回路基板製造方法のフローチャートである。 本発明の一実施例による印刷回路基板製造方法の工程図である。 本発明の一実施例による印刷回路基板製造装置の構成図である。 従来技術及び本発明の一実施例による印刷回路基板において、理想整合ビアホールと実際ビアホールとの間の離隔距離及びそれによるビアホールの個数分布を例示する図面である。
符号の説明
100、200、202 絶縁板
110、210、212 指標
120、220、222、402,502 パッド
130、408 ビア
400 第1絶縁層
404 第2絶縁層
406 ビアホール
408 ビア
410 イメージセンサ
420、520 レーザ照射部
422 レーザ
424 ガルバノミラー
500、600 基板
504 ビアホール
510 イメージセンサ部
530 制御部
540 支持部
602 理想(ideal)整合ビア
604 実際(real)ビア

Claims (5)

  1. パッド及び前記パッドをカバーする絶縁層を備える基板を提供する段階と、
    前記基板のイメージを得る段階と、
    前記基板のイメージを分析して前記パッドの位置情報を得る段階と、
    前記絶縁層の、前記パッドの位置情報に対応する部分を除去することによりビアホールを形成する段階と、
    前記ビアホールを伝導性物質で充填しビアを形成する段階と、
    を含む印刷回路基板製造方法。
  2. 前記パッドの位置情報を得る段階が、前記基板のイメージからパッドに対応する領域の中心座標を抽出することを特徴とする請求項1に記載の印刷回路基板製造方法。
  3. 前記ビアホールを形成する段階が、レーザドリリング工程を用いることを特徴とする請求項1に記載の印刷回路基板製造方法。
  4. 前記ビアホールを形成する段階が、
    前記パッドの位置情報に基づいてビアホール加工用の制御信号を生成する段階及び前記制御信号に応じて前記絶縁層の前記パッドの位置情報に対応する部分にレーザを照射してビアホールを形成する段階を含むことを特徴とする請求項3に記載の印刷回路基板製造方法。
  5. パッド及び前記パッドをカバーする絶縁層を備える基板を用いて印刷回路基板を製造する装置であって、
    前記基板のイメージを得るイメージセンサ部と、
    前記基板のイメージを分析してビアホール加工用の制御信号を生成する制御部と、
    前記ビアホール加工用の制御信号に応じて前記絶縁層の前記位置情報に対応する部分にレーザを照射しビアホールを形成するレーザ照射部と、
    を備える印刷回路基板製造装置。
JP2008004906A 2007-07-25 2008-01-11 印刷回路基板の製造方法及び装置 Pending JP2009033092A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070074788A KR100882261B1 (ko) 2007-07-25 2007-07-25 인쇄회로기판의 제조 방법 및 장치

Publications (1)

Publication Number Publication Date
JP2009033092A true JP2009033092A (ja) 2009-02-12

Family

ID=40294327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008004906A Pending JP2009033092A (ja) 2007-07-25 2008-01-11 印刷回路基板の製造方法及び装置

Country Status (5)

Country Link
US (2) US8535547B2 (ja)
JP (1) JP2009033092A (ja)
KR (1) KR100882261B1 (ja)
CN (1) CN101355852B (ja)
TW (1) TW200906247A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017511754A (ja) * 2013-12-04 2017-04-27 マイクロルーション・インコーポレイテッドMicrolution Inc. 小さな孔を穿孔するシステム、孔を穿孔する方法、穿孔するための製品、およびさらなる穿孔の方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975924B1 (ko) 2008-07-22 2010-08-13 삼성전기주식회사 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치
KR101038642B1 (ko) * 2009-05-04 2011-06-02 에스티에스반도체통신 주식회사 웨이퍼 관통홀 형성방법 및 이를 위한 장비
TWI404472B (zh) * 2011-01-05 2013-08-01 Zhen Ding Technology Co Ltd 電路板之製作方法
TW201410101A (zh) * 2012-08-24 2014-03-01 Genitec Technology Co Ltd 全自動印刷機彈性製造系統
US10463394B2 (en) * 2014-02-18 2019-11-05 Sharp Kabushiki Kaisha Medical device
TWI678744B (zh) * 2018-11-16 2019-12-01 皓琪科技股份有限公司 一種配備在線估評之畫記系統及操作方法
EP3709777A1 (en) 2019-03-11 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Solder-free component carrier connection using an elastic element, and method
US11651492B2 (en) 2019-07-12 2023-05-16 Bruker Nano, Inc. Methods and systems for manufacturing printed circuit board based on x-ray inspection
CN112770503B (zh) * 2020-11-18 2022-07-01 石家庄辐科电子科技有限公司 一种电路板元器件定位方法及装置
CN113702398B (zh) * 2021-08-25 2024-02-20 北京美立刻医疗器械有限公司 基于视觉识别技术的无托槽矫治器自动质检方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160677A (ja) * 1999-12-02 2001-06-12 Ibiden Co Ltd 電子部品内蔵樹脂体の製造方法および、孔開け装置
JP2001274076A (ja) * 2000-03-28 2001-10-05 Toshiba Corp マーク検出方法、露光方法及びパターン検査方法
JP2007081409A (ja) * 2005-09-15 2007-03-29 Samsung Electro-Mechanics Co Ltd 微細パターンを有する印刷回路基板及びその製造方法
JPWO2006093054A1 (ja) * 2005-03-01 2008-08-07 松下電器産業株式会社 ホログラム記録媒体及びホログラム記録再生装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711026A (en) * 1985-07-19 1987-12-08 Kollmorgen Technologies Corporation Method of making wires scribed circuit boards
JPH0428291A (ja) * 1990-05-23 1992-01-30 Hitachi Chem Co Ltd 印刷配線板用テストパターン
JP3127269B2 (ja) 1992-03-11 2001-01-22 セイコープレシジョン株式会社 プリント基板の加工方法
EP0669792B1 (en) 1994-02-28 1999-12-22 Cybernetics Products, Inc. Drill coordinate optimization for multi-layer printed circuit board
JPH1048835A (ja) 1996-08-06 1998-02-20 Ibiden Co Ltd プリント配線板の製造装置及び製造方法
US7462801B1 (en) * 1996-11-20 2008-12-09 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
EP1011414A4 (en) * 1997-04-01 2004-04-21 Univ Johns Hopkins SEMI-AUTOMATIC, HIGH-RESOLUTION ARRANGEMENT FOR THE WIDE-ANGLE IMAGE OF THE EYE BACKGROUND
CN100521883C (zh) 1997-12-11 2009-07-29 伊比登株式会社 多层印刷电路板的制造方法
JPH11267868A (ja) 1997-12-29 1999-10-05 Shinozaki Seisakusho:Kk レ―ザ加工装置及びレ―ザ加工方法
US6297458B1 (en) 1999-04-14 2001-10-02 Dell Usa, L.P. Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process
KR20010005137A (ko) * 1999-06-30 2001-01-15 이형도 다층 인쇄회로기판의 제조방법
PE20011010A1 (es) 1999-12-02 2001-10-18 Glaxo Group Ltd Oxazoles y tiazoles sustituidos como agonista del receptor activado por el proliferador de peroxisomas humano
US7171251B2 (en) * 2000-02-01 2007-01-30 Spo Medical Equipment Ltd. Physiological stress detector device and system
JP3466147B2 (ja) 2000-10-26 2003-11-10 日東電工株式会社 回路基板の孔加工方法
US7062354B2 (en) 2000-11-08 2006-06-13 Orbotech Ltd. Multi-layer printed circuit board fabrication system and method
US20020109775A1 (en) * 2001-02-09 2002-08-15 Excellon Automation Co. Back-lighted fiducial recognition system and method of use
FR2830683A1 (fr) * 2001-10-10 2003-04-11 St Microelectronics Sa Realisation d'inductance et de via dans un circuit monolithique
US7089160B2 (en) 2002-01-08 2006-08-08 International Business Machines Corporation Model for modifying drill data to predict hole locations in a panel structure
JP2003340587A (ja) 2002-05-24 2003-12-02 Hitachi Via Mechanics Ltd レーザ加工機
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
EP1554760B1 (en) * 2002-10-25 2009-08-19 Ipl Intellectual Property Licensing Limited Circuit substrate and method
DE10333794A1 (de) * 2003-07-24 2005-03-03 Technovision Gmbh Verfahren und Vorrichtung zur Online-Kontaktlinsenbewertung
KR100557140B1 (ko) * 2003-09-16 2006-03-03 삼성전자주식회사 커넥터와 그를 이용한 이미지 센서 모듈
US7178229B2 (en) 2003-11-20 2007-02-20 E. I. Du Pont De Nemours And Company Method of making interlayer panels
JP2005230886A (ja) * 2004-02-20 2005-09-02 Hitachi Via Mechanics Ltd Nc制御のレーザ加工機
JP2006080216A (ja) 2004-09-08 2006-03-23 Hitachi Via Mechanics Ltd 基板の品質評価方法および検査装置
TWI252721B (en) 2004-09-10 2006-04-01 Nan Ya Printed Circuit Board C Method of manufacturing double-sided printed circuit board
KR101119196B1 (ko) * 2005-02-16 2012-03-22 삼성전자주식회사 표시장치 및 이의 제조 방법
JP4646661B2 (ja) * 2005-03-18 2011-03-09 株式会社リコー プリント配線基板印刷方法と実装方法ならびにプログラム
TWI409167B (zh) 2005-04-19 2013-09-21 Kaneka Corp 纖維-樹脂複合體、層疊體及印刷布線板、以及印刷布線板之製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160677A (ja) * 1999-12-02 2001-06-12 Ibiden Co Ltd 電子部品内蔵樹脂体の製造方法および、孔開け装置
JP2001274076A (ja) * 2000-03-28 2001-10-05 Toshiba Corp マーク検出方法、露光方法及びパターン検査方法
JPWO2006093054A1 (ja) * 2005-03-01 2008-08-07 松下電器産業株式会社 ホログラム記録媒体及びホログラム記録再生装置
JP2007081409A (ja) * 2005-09-15 2007-03-29 Samsung Electro-Mechanics Co Ltd 微細パターンを有する印刷回路基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017511754A (ja) * 2013-12-04 2017-04-27 マイクロルーション・インコーポレイテッドMicrolution Inc. 小さな孔を穿孔するシステム、孔を穿孔する方法、穿孔するための製品、およびさらなる穿孔の方法

Also Published As

Publication number Publication date
KR100882261B1 (ko) 2009-02-06
US8535547B2 (en) 2013-09-17
TW200906247A (en) 2009-02-01
US20110138616A1 (en) 2011-06-16
CN101355852B (zh) 2012-07-25
CN101355852A (zh) 2009-01-28
US20090026169A1 (en) 2009-01-29
KR20090011333A (ko) 2009-02-02

Similar Documents

Publication Publication Date Title
JP2009033092A (ja) 印刷回路基板の製造方法及び装置
JP4590272B2 (ja) 配線基板の製造方法
JP5794502B2 (ja) 印刷配線板の製造方法
JP5475135B2 (ja) フレキシブルプリント配線板及びその製造方法
JP2010162559A (ja) レーザ加工方法および加工装置並びに被加工物
CN100534271C (zh) 用于印刷电路板的导孔的制作方法
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
JP2007214402A (ja) 半導体素子及び半導体素子内蔵型プリント配線板
JP2003060356A (ja) 多層プリント配線基板の製造方法
JP3908610B2 (ja) 多層配線基板の製造方法
JP2003324263A (ja) プリント配線基板の製造方法
JP4881376B2 (ja) 配線基板の製造方法
US8144972B2 (en) Manufacturing method of printed circuit board and manufacturing apparatus for the same
US20110262869A1 (en) Method of aligning photomask with base material and method of manufacturing printed circuit board
JP2017228724A (ja) プリント配線板の製造方法および電子デバイスの製造方法、ならびに、プリント配線板および電子デバイス
KR20100088874A (ko) 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의제조방법
KR101799179B1 (ko) 리지드 플렉시블 회로기판 제조방법
US11778751B2 (en) Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
JP4823605B2 (ja) 露光装置、露光方法、及びパターン製造システム
JP4930073B2 (ja) ビルドアップ基板の製造方法
JP2009021401A (ja) プリント配線板およびプリント配線板の検査方法
JPH10256737A (ja) プリント配線基板の製造方法およびプリント配線基板
CN104427791B (zh) 线路板与其制作方法
JP2004327609A (ja) パターンフィルムの位置合わせ方法およびプリント配線基板の製造方法
JP2005217241A (ja) 露光装置及びそれを用いた多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628