KR20100010165A - 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치 - Google Patents

인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치 Download PDF

Info

Publication number
KR20100010165A
KR20100010165A KR1020080071035A KR20080071035A KR20100010165A KR 20100010165 A KR20100010165 A KR 20100010165A KR 1020080071035 A KR1020080071035 A KR 1020080071035A KR 20080071035 A KR20080071035 A KR 20080071035A KR 20100010165 A KR20100010165 A KR 20100010165A
Authority
KR
South Korea
Prior art keywords
pad
contact hole
photosensitive
design
printed circuit
Prior art date
Application number
KR1020080071035A
Other languages
English (en)
Other versions
KR100975924B1 (ko
Inventor
조정우
강선하
신영환
이종진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080071035A priority Critical patent/KR100975924B1/ko
Priority to US12/232,460 priority patent/US8144972B2/en
Priority to JP2008248384A priority patent/JP2010028067A/ja
Publication of KR20100010165A publication Critical patent/KR20100010165A/ko
Application granted granted Critical
Publication of KR100975924B1 publication Critical patent/KR100975924B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치에 관한 것으로 콘택홀의 위치에 따라, 패드를 형성하기 위한 노광 공정의 노광 위치 데이터를 보정하여, 콘택홀 및 패드간의 정합도를 향상시킬 수 있는 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치에 관한 것이다.
패드, 노광, 회로, 비아홀, 관통홀, 보정

Description

인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치{MANUFACTURING METHOD OF PRINTED CIRCUIT BOARD AND MANUFACTURING APPARATUS FOR THE SAME}
본원 발명은 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치에 관한 것으로, 콘택홀의 위치 정보에 따라 패드를 형성하기 위한 노광 공정의 노광 위치 데이터를 보정하는 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치에 관한 것이다.
인쇄회로기판은 전자제품의 소형화 추세에 따라 단층구조에서 다층구조로 발전해가고 있다. 상기 다층구조의 인쇄회로기판은 교대로 배치된 회로층과 절연층을 구비한다. 여기서, 상기 회로층은 회로패턴과 상기 회로패턴과 전기적으로 연결된 패드를 포함한다. 이때, 각 절연층상에 배치된 패드들은 상기 절연층을 관통하는 콘택홀에 배치되어, 각 절연층상에 배치된 회로 패턴을 서로 전기적으로 접속한다.
여기서, 상기 패드는 노광공정을 통해 일정한 패턴을 갖는 감광성 패턴을 형성하고, 상기 감광성 패턴에 따라 금속을 식각하거나 도금 공정을 통해 형성할 수 있다.
상기 노광공정의 방법의 예로서는 접촉식 노광공정 및 비접촉식 노광공정을 포함할 수 있다. 이때, 상기 접촉식 노광 공정은 마스크를 이용한 노광공정이다. 반면, 상기 비접촉식 노광공정은 별도의 마스크를 이용하지 않고 설계상의 이미지 데이터를 통해 원하는 영역에 광을 조사하는 노광공정이다. 이에 따라, 상기 비접촉식 노광공정은 상기 접촉식 노광공정에 비해 비용을 더욱 절감하며, 공정을 더욱 단순화시킬 수 있다.
그러나, 공정의 진행 중에 기판의 변형이 발생할 수 있어, 설계상의 기판의 형상과 실제 기판의 형상은 차이가 발생할 수 있다. 이로 인해, 상기 비접촉식 노광공정에 의해 패드를 형성할 경우, 상기 패드가 원하는 영역, 즉 상기 콘택홀상에 형성되지 않을 수 있어, 층간 접속의 신뢰성이 저하될 수 있다.
이로써, 종래에는 노광 공정의 정합도를 향상시키기 위해, 인쇄회로기판의 에지에 기준점을 형성하고, 상기 기준점의 위치를 인식한 후, 상기 인식된 정보에 따라 설계상의 이미지 데이터를 보정하는 단계를 포함하도록 하였다. 그러나, 상기 기준점에 의한 정보만으로 인쇄회로기판의 제조 공정중에 발생한 복합적이며 비선형적인 기판의 부분적인 변형을 모두 반영하는 것은 어렵다는 문제점이 있어, 층간 접속의 신뢰성을 완전하게 확보할 수 없었다.
이로써, 층간 접속의 신뢰성을 확보하기 위해, 패드의 크기를 일정 이상 유지하도록 설계하였고, 이에 따라 디자인 자유도가 저하되고, 결국 인쇄회로기판의 집적화 및 소형화를 이루는데 한계가 있었다.
본원 발명은 콘택홀의 위치 정보에 따라 패드를 형성하기 위한 노광 공정의 노광 위치 데이터를 보정하여, 노광 공정의 정합도를 향상시킬 수 있는 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치를 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 인쇄회로기판의 제조 방법을 제공한다. 상기 제조 방법은 콘택홀이 형성된 절연층, 상기 콘택홀을 포함하는 상기 절연층상에 배치된 도전층, 및 상기 도전층상에 배치된 감광성층을 구비하는 기판을 제공하는 단계, 상기 콘택홀의 위치에 대응하는 제 1 위치 데이터를 생성하는 단계, 상기 제 1 위치 데이터와 설계상의 패드 위치에 대응하는 제 2 위치 데이터간의 오차에 대응하는 위치 보정 데이터를 생성하는 단계, 상기 위치 보정 데이터를 기초로 하여 상기 감광성층에 노광 및 현상 공정을 수행하여 감광성 패턴을 형성하는 단계, 및 상기 감광성 패턴에 따라 패드를 형성하는 단계를 포함한다.
여기서, 상기 제 1 위치 데이터는 상기 콘택홀의 중심 좌표를 추출하여 생성될 수 있다.
또한, 상기 위치 보정 데이터는 상기 설계상의 패드 중심 좌표에서 상기 콘 택홀 중심 좌표와 상기 설계상의 패드 중심 좌표의 차이만큼 이동하여 형성할 수 있다.
또한, 상기 감광성 패턴에 따라 패드를 형성하는 단계는 상기 감광성 패턴을 포함하는 기판상에 도금층을 형성하는 단계, 상기 감광성 패턴을 박리하는 단계, 및 상기 감광성 패턴의 하부에 배치된 도금층을 식각하여 패턴을 형성하는 단계를 포함할 수 있다.
또한, 상기 감광성 패턴에 따라 패드를 형성하는 단계에서 상기 패드와 전기적으로 연결된 회로패턴이 더 형성될 수 있다.
여기서, 상기 제 1 위치 데이터와 설계상의 패드 위치에 대응하는 제 2 위치 데이터간의 오차에 대응하는 위치 보정 데이터를 생성하는 단계에서, 상기 위치 보정 데이터에 따라 상기 패드와 전기적으로 연결된 회로패턴의 위치가 더 보정될 수 있다.
또한, 상기 콘택홀은 비아홀 또는 관통홀일 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 인쇄회로기판의 제조 장치를 제공한다. 상기 제조 장치는 기판에 형성된 콘택홀의 위치를 인식하여, 제 1 위치 데이터를 생성하는 이미지 센서부, 상기 제 1 위치 데이터와 설계상의 패드 위치에 대응하는 제 2 위치 데이터간의 오차에 대응하는 위치 보정 데이터를 생성하는 제어부, 및 상기 위치 보정 데이터에 따라 노광하는 노광부를 포함한다.
본원 발명은 실제 기판에 형성된 콘택홀의 위치 정보에 따라 설계상의 패드의 위치 정보를 보정함에 따라, 기판의 부분적인 변형을 모두 반영할 수 있어 노광 공정의 정합도를 향상시킬 수 있다.
또한, 상기 노광 공정의 정합도가 향상됨에 따라, 인쇄회로기판의 회로 집접화 및 소형화를 이룩할 수 있다.
또한, 상기 노광 공정의 정합도가 향상됨에 따라, 인쇄회로기판의 층간 접속의 신뢰성을 향상시킬 수 있다.
이하, 본 발명의 실시예들은 인쇄회로기판 및 제조 장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 3은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위한 단면도들이다. 도면들에서 인쇄 회로기판은 4층 구조의 단면을 갖는 것으로 도시하였으나, 이에 한정되는 것은 아니다.
도 1을 참조하면, 인쇄회로기판을 제조하기 위해, 먼저 기판(100)을 제공한다. 상기 기판(100)은 절연층(110a, 110b), 도전층(150) 및 감광층(160)을 포함할 수 있다.
상기 절연층(110a)은 절연성을 갖는 재질, 예컨대 폴리이미드 수지 및 에폭시 수지등으로 이루어질 수 있다. 이에 더하여, 상기 절연층(110a)의 내부에 내부 절연층(110b)과 상기 내부 절연층(110b)의 양면에 각각 배치된 내부 회로패턴(120)이 더 구비될 수 있다. 그러나, 본 발명의 실시예에서, 상기 절연층(110a)의 내부에 배치된 내부 절연층(110b)과 내부 회로패턴(120)의 구조를 한정하는 것은 아니다.
상기 절연층(110a)에 콘택홀(P1, P2)을 형성한다. 상기 콘택홀(P1, P2)은 여러 형태로 형성될 수 있다. 예를 들면, 상기 콘택홀(P1, P2)은 관통홀(P1) 및 비아홀(P2)등일 수 있다. 여기서, 상기 관통홀(P1)은 상기 절연층(110a)의 양면에 각각 배치될 회로패턴을 서로 전기적으로 연결하기 위해, 상기 절연층(110a), 이에 더하여 내부 절연층(110b)을 관통한다. 또한, 상기 비아홀(P2)은 상기 절연층(110a)의 외측면에 배치될 회로패턴과 내부 회로패턴(120)을 서로 전기적으로 연결하기 위해 상기 절연층(110a)이 식각되어 상기 내부 회로패턴(120)과 전기적으로 연결된 내부 패드(130)를 노출한다. 여기서, 상기 콘택홀(P1, P2)은 기계 드릴법 또는 레이저 드릴법을 이용하여 형성할 수 있다.
상기 콘택홀(P1, P2)을 포함하는 상기 절연층(110a)상에 도전층(150)을 형성한다. 상기 도전층(150)은 무전해 도금층일 수 있다. 예를 들어, 상기 도전층(150) 은 구리로 형성할 수 있다.
여기서, 상기 콘택홀(P1, P2)이 관통홀(P1)일 경우, 상기 도전층(150)은 상기 절연층(110a)의 양면에 각각 배치된 회로패턴들을 서로 전기적으로 연결한다. 또한, 상기 콘택홀(P1, P2)이 비아홀(P2)일 경우, 상기 도전층(150)은 상기 내부회로패턴(120)과 전기적으로 접속되어 있다.
상기 도전층(150)상에 감광성층(160)이 형성되어 있다. 상기 감광성층(160)은 광에 의해 분해되거나 경화하는 특성을 가진다. 상기 감광성층(160)은 필름의 형태를 가지게 되어, 상기 도전층(150)상에 부착하여 형성될 수 있다. 또는 상기 감광성층(160)은 감광성 수지를 도포 및 건조하여 형성할 수 있다. 본 발명의 실시예에서 이를 한정하는 것은 아니다.
상기 감광성층(160)상으로 특정한 파장대를 갖는 광을 이용하는 노광 공정을 수행한다. 상기 노광 공정에서, 상기 광을 조사하기 위한 위치는 노광 장비에 제공된 설계상의 데이터를 통해 제어될 수 있다. 이때, 상기 기판(100)을 형성하는 공정, 예컨대 콘택홀(P1, P2)의 형성 공정, 도금층(150)의 형성공정 및 감광성층(160)의 형성공정등에 의해 상기 기판(100)이 부분적으로 변형될 수 있다. 이때, 상기 설계상의 데이터를 통해, 노광 공정을 수행할 경우, 노광 정합도가 저하되어, 결국 인쇄회로기판의 층간 접속의 신뢰성이 저하될 수 있다.
이를 해결하기 위해, 상기 설계상의 데이터는 실제 기판(100)의 변형을 고려하여 보정된 후, 상기 보정 데이터를 통해 노광 공정을 수행한다. 구체적으로, 상기 노광 공정을 수행하기 전에 이미지 센서(310)를 이용하여 감광성층을 포함하는 기판(100)의 이미지를 획득한다. 여기서, 상기 이미지 센서(310)는 CCD 카메라일 수 있다. 여기서, 상기 콘택홀(P1, P2)이 형성된 영역과 콘택홀(P1, P2)이 형성되지 않은 영역간의 두께 차이로 인해, 광학적 특성이 다르게 나타난다. 이로써, 기판(100)에서 형성된 콘택홀(P1, P2)의 위치를 확인할 수 있다. 이때, 상기 이미지 센서(310)는 상기 이미지로부터 상기 콘택홀(P1, P2)의 중심좌표를 추출하여, 상기 콘택홀(P1, P2)의 위치와 대응하는 제 1 위치 데이터를 생성할 수 있다.
이에 더하여, 도면에는 도시되지 않았으나, 상기 기판(100)의 에지에는 피두셜 마크를 구비할 수 있다. 상기 이미지 센서(310)는 상기 피두셜 마크를 촬상하여, 기판(100)의 위치 정보를 얻는다. 또한, 상기 피두셜 마크는 상기 기판(100)의 위치 정보외에 상기 콘택홀(P1, P2)의 위치에 대한 기준점으로 사용될 수 있다.
상기 설계상의 패드 위치에 대응하는 제 2 위치 데이터와 상기 제 1 위치 데이터를 비교한 후, 상기 제 1 위치 데이터와 상기 제 2 위치 데이터의 오차만큼 상기 제 2 위치 데이터를 보정하여 보정 데이터를 생성한다. 즉, 상기 보정 데이터는 상기 설계상의 패드 중심 좌표에서 상기 콘택홀 중심 좌표와 상기 설계상의 패드 중심 좌표의 차이만큼 이동한 좌표값일 수 있다.
상기 노광 장비는 상기 감광층(160)에 상기 보정 데이터에 의해 노광 공정을 수행하여, 도 2에서와 같이, 감광 패턴(162)을 형성한다. 상기 감광 패턴(162)은 후술될 패드가 형성될 영역을 노출한다. 이와 더불어, 상기 감광성 패턴(162)은 패드 형성 영역외에 회로패턴의 형성영역도 더 노출할 수 있다.
이에 더하여, 상기 노광 공정을 수행하기 전에, 상기 피두셜 마크를 이용하 여 측정된 기판의 기준점과 상기 보정 데이터상의 기판의 기준점을 일치하도록 상기 기판을 정렬한 후, 노광 공정을 수행할 수 있다.
따라서, 상기 기판(100)에 형성된 콘택홀(P1, P2)의 위치를 인식한 후, 패드를 형성함에 따라, 상기 콘택홀을 형성하는 공정에서 발생되는 상기 기판(100)의 부분적인 변형에 의해 노광 정합도가 저하되는 것을 방지할 수 있다.
상기 감광성 패턴(162)을 도금 레지스트로 사용하여, 상기 감광성 패턴(162)을 포함하는 기판(100)상에 전해 동도금층을 형성한 후, 상기 감광성 패턴 및 상기 감광성 패턴의 하부에 배치된 무전해 동도금층을 제거하여, 도 3에서와 같이, 패드(180, 190)를 형성할 수 있다.
이에 더하여, 패드(180, 190)이외에 상기 패드(180, 190)와 전기적으로 연결된 회로패턴(170)이 더 형성될 수 있다. 이때, 상기 위치 보정 데이터를 기초로 하여 상기 회로패턴(170)의 위치도 함께 보정되어, 상기 회로패턴(170)의 노광 정합도도 향상될 수 있다.
본 발명의 실시예에서, 패드의 형성공정은 반부가공정등을 통해 형성하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예컨대, 상기 패드의 형성공정은 부가공정 및 감법공정등을 통해 형성할 수 있다. 여기서, 상기 감법 공정은 도전층을 형성하고, 상기 도전층의 식각 공정을 통해 회로 패턴을 형성하는 방법이다. 또한, 상기 부가 공정은 절연층상에 무전해 도금법을 통해 회로 패턴을 형성하는 방법이다.
도면에 도시되었으나 설명하지 않은 140은 내부 절연층(110b)의 양면에 각각 배치된 내부 회로패턴(120)을 서로 전기적으로 연결되기 위해 상기 내부 절연층(110b)을 관통하는 내부 관통홀일 수 있다.
도 4는 본 발명의 제 1 실시예에 따른 노광 공정의 정합 방식을 설명하기 위한 도면이다. 여기서, 도 4는 실제적인 기판과 디자인상의 기판이 서로 오버랩된 것을 도시한 것이다.
도 4를 참조하면, 별도의 마스크를 이용하지 않고, 원하는 영역으로 광을 조사하기 위하여, 노광 장비는 설계상의 데이터를 사용하여 감광층상에 직접 이미징하여, 원하는 형상을 갖는 감광성 패턴을 형성한다.
여기서, 설계상의 기판(210)에는 디자인 패드 패턴(212)들이 설계되어 있다. 이때, 상기 디자인 패드 패턴(212)의 중심으로부터 실제 제작된 기판(220)상의 콘택홀(222)의 중심의 오차만큼 상기 디자인 패드 패턴(212)의 중심을 이동시켜, 디자인 패드 패턴(212)의 위치 정보를 보정한다. 이로써, 상기 보정된 디자인 패드 패턴(223)은 기판의 부분적인 변형을 인식한 후에 보정된 것이므로, 상기 실제적인 기판(220)에 부분적인 변형이 발생하여 콘택홀(222)과 패드의 정합도가 저하되는 것을 방지할 수 있다.
도면에 도시되었으나 설명하지 않은 221은 디자인상의 디자인 피두셜 마크(221)이며, 221은 실제 기판에 형성된 피두셜 마크(221)이다. 이때, 노광 공정을 수행하기 전에, 상기 피두셜 마크(221)와 상기 디자인 피두셜 마크(211)을 서로 일치하도록 상기 실제적인 기판(220)을 정렬하게 된다.
따라서, 본 발명의 실시예에서와 같이, 콘택홀(222)을 형성한 후, 콘택홀(222)의 위치정보를 기초로하여 설계상의 위치 정보를 보정한 후, 노광 공정을 수행함에 따라 상기 기판의 부분적인 변형이 발생할 지라도 노광 정합도를 향상시킬 수 있다. 이에 따라, 기판의 디자인 자유도가 향상되고, 결국 인쇄회로기판의 집적화 및 소형화를 향상시킬 수 있다. 또한, 인쇄회로기판의 층간접속의 신뢰성을 확보할 수 있다.
도 5는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조 장치의 구성도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 인쇄회로기판의 제조 장치는 이미지 센서(310), 제어부(320) 및 노광부(330)를 포함한다.
상기 이미지 센서(310)는 CCD 카메라일 수 있다. 상기 이미지 센서(310)는 상기 기판(100)의 이미지, 특히 상기 기판(100)에 형성된 콘택홀의 위치를 인식하여 상기 제 1 위치 데이터를 생성한다.
상기 제어부(320)는 상기 이미지 센서(310)로부터 상기 제 1 위치 데이터를 제공받아, 상기 제어부에 입력된 설계상의 콘택홀의 제 2 위치 데이터와 비교 분석하여, 상기 제 2 위치 데이터를 보정하여 위치 보정 데이터를 생성한다.
상기 노광부(330)는 상기 위치 보정 데이터에 의해 상기 기판(100)상에 선택적으로 노광 공정을 수행한다. 여기서, 상기 노광부(110)는 특정한 파장대, 예컨대 177nm 내지 11 um를 갖는 광을 형성하는 광원 및 상기 광원에서 형성된 광의 경로 를 변경하는 갈바노비터를 포함할 수 있다. 이때, 상기 갈바노비터를 제어함에 따라, 원하는 영역으로 광을 선택적으로 조사할 수 있다.
이에 더하여, 상기 인쇄회로기판의 제조 장치는 상기 이미지 센서(310)로부터 상기 노광부(330)로 운반하는 스테이지(340)를 더 포함할 수 있다.
도 1 내지 도 3은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 제 1 실시예에 따른 노광 공정의 정합 방식을 설명하기 위한 도면이다.
도 5는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 제조 장치의 구성도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 110a : 절연층
110b : 내부 절연층 120 : 내부 회로패턴
130 : 내부 패드 160 : 감광성층
162 : 감광성 패턴 170 : 회로패턴
180, 190 : 패드 310 : 이미지 센서
320 : 제어부 330 : 노광부

Claims (8)

  1. 콘택홀이 형성된 절연층, 상기 콘택홀을 포함하는 상기 절연층상에 배치된 도전층, 및 상기 도전층상에 배치된 감광성층을 구비하는 기판을 제공하는 단계;
    상기 콘택홀의 위치에 대응하는 제 1 위치 데이터를 생성하는 단계;
    상기 제 1 위치 데이터와 설계상의 패드 위치에 대응하는 제 2 위치 데이터간의 오차에 대응하는 위치 보정 데이터를 생성하는 단계;
    상기 위치 보정 데이터를 기초로 하여 상기 감광성층에 노광 및 현상 공정을 수행하여 감광성 패턴을 형성하는 단계; 및
    상기 감광성 패턴에 따라 패드를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 위치 데이터는 상기 콘택홀의 중심 좌표를 추출하여 생성되는 인쇄회로기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 위치 보정 데이터는 상기 설계상의 패드 중심 좌표에서 상기 콘택홀 중 심 좌표와 상기 설계상의 패드 중심 좌표의 차이만큼 이동하여 형성하는 인쇄회로기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 감광성 패턴에 따라 패드를 형성하는 단계는
    상기 감광성 패턴을 포함하는 기판상에 도금층을 형성하는 단계;
    상기 감광성 패턴을 박리하는 단계; 및
    상기 감광성 패턴의 하부에 배치된 도금층을 식각하여 상기 패드를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 감광성 패턴에 따라 패드를 형성하는 단계에서 상기 패드와 전기적으로 연결된 회로패턴이 더 형성되는 인쇄회로기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 1 위치 데이터와 설계상의 패드 위치에 대응하는 제 2 위치 데이터간의 오차에 대응하는 위치 보정 데이터를 생성하는 단계에서,
    상기 위치 보정 데이터에 따라 상기 패드와 전기적으로 연결된 회로패턴의 위치가 더 보정되는 인쇄회로기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 콘택홀은 비아홀 또는 관통홀인 인쇄회로기판의 제조 방법.
  8. 기판에 형성된 콘택홀의 위치를 인식하여, 제 1 위치 데이터를 생성하는 이미지 센서;
    상기 제 1 위치 데이터와 설계상의 패드 위치에 대응하는 제 2 위치 데이터간의 오차에 대응하는 위치 보정 데이터를 생성하는 제어부; 및
    상기 위치 보정 데이터에 따라 노광하는 노광부를 포함하는 인쇄회로기판의 제조 장치.
KR1020080071035A 2008-07-22 2008-07-22 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치 KR100975924B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080071035A KR100975924B1 (ko) 2008-07-22 2008-07-22 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치
US12/232,460 US8144972B2 (en) 2008-07-22 2008-09-17 Manufacturing method of printed circuit board and manufacturing apparatus for the same
JP2008248384A JP2010028067A (ja) 2008-07-22 2008-09-26 印刷回路基板の製造方法及びその製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080071035A KR100975924B1 (ko) 2008-07-22 2008-07-22 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치

Publications (2)

Publication Number Publication Date
KR20100010165A true KR20100010165A (ko) 2010-02-01
KR100975924B1 KR100975924B1 (ko) 2010-08-13

Family

ID=41568697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080071035A KR100975924B1 (ko) 2008-07-22 2008-07-22 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치

Country Status (3)

Country Link
US (1) US8144972B2 (ko)
JP (1) JP2010028067A (ko)
KR (1) KR100975924B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210112626A (ko) * 2020-03-05 2021-09-15 주식회사 브로젠 라이다 모듈의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
DE102020113134A1 (de) * 2020-05-14 2021-11-18 Skybrain Vermögensverwaltungs Gmbh Bearbeitungsstation und Verfahren zur Bearbeitung von Werkstücken

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334346A (ja) 1993-05-18 1994-12-02 Hitachi Ltd 厚膜・薄膜混成多層配線基板のパターン形成方法
JPH1048835A (ja) * 1996-08-06 1998-02-20 Ibiden Co Ltd プリント配線板の製造装置及び製造方法
CN100521883C (zh) * 1997-12-11 2009-07-29 伊比登株式会社 多层印刷电路板的制造方法
KR100526035B1 (ko) * 2003-05-07 2005-11-08 홍성국 메탈 마스크 검사 장치 및 그의 검사 방법
JP2005057077A (ja) * 2003-08-05 2005-03-03 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4351078B2 (ja) * 2004-01-22 2009-10-28 日立ビアメカニクス株式会社 プリント配線板の製造方法
JP2006080216A (ja) * 2004-09-08 2006-03-23 Hitachi Via Mechanics Ltd 基板の品質評価方法および検査装置
KR100601465B1 (ko) * 2004-10-05 2006-07-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100882261B1 (ko) 2007-07-25 2009-02-06 삼성전기주식회사 인쇄회로기판의 제조 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210112626A (ko) * 2020-03-05 2021-09-15 주식회사 브로젠 라이다 모듈의 제조 방법

Also Published As

Publication number Publication date
US8144972B2 (en) 2012-03-27
JP2010028067A (ja) 2010-02-04
US20100021045A1 (en) 2010-01-28
KR100975924B1 (ko) 2010-08-13

Similar Documents

Publication Publication Date Title
JP5794502B2 (ja) 印刷配線板の製造方法
KR100882261B1 (ko) 인쇄회로기판의 제조 방법 및 장치
JP2008078464A (ja) 印刷配線板の製造方法および穴明け装置
JP2001274550A (ja) 多層回路基板製造における位置合わせ方法及び装置
KR100975924B1 (ko) 인쇄회로기판의 제조 방법 및 이에 사용되는 제조 장치
JP2006278683A (ja) 接続部材、及びその製造方法
JP2004031528A (ja) 多層配線基板の製造方法
US8404410B2 (en) Method of aligning photomask with base material and method of manufacturing printed circuit board
KR20100088874A (ko) 인쇄회로기판의 노광방법 및 이를 포함하는 인쇄회로기판의제조방법
KR101454477B1 (ko) 고 다층 인쇄회로기판 및 그 제조방법
US11778751B2 (en) Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
JP3624423B2 (ja) プリント配線板およびその製造方法
TW201911992A (zh) 多層印刷配線板的製造方法以及多層印刷配線板
JP4930073B2 (ja) ビルドアップ基板の製造方法
JP2012209284A (ja) 配線基板の製造方法
TWI449147B (zh) 內埋元件之多層基板的製造方法
JP2010129723A (ja) ビアホールの形成方法
JP2011054678A (ja) 配線基板
KR101799179B1 (ko) 리지드 플렉시블 회로기판 제조방법
US11706873B2 (en) Method for manufacturing multilayer wiring substrate
KR101811941B1 (ko) 칩 내장형 회로기판 제조방법
WO2024057586A1 (ja) プリント配線板の製造方法
JP2004327609A (ja) パターンフィルムの位置合わせ方法およびプリント配線基板の製造方法
JP2008244336A (ja) プリント配線板の製造方法、及びプリント配線板
JP2005217241A (ja) 露光装置及びそれを用いた多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee