KR100835621B1 - 다층 구조 기판의 제조 방법 - Google Patents

다층 구조 기판의 제조 방법 Download PDF

Info

Publication number
KR100835621B1
KR100835621B1 KR1020070072649A KR20070072649A KR100835621B1 KR 100835621 B1 KR100835621 B1 KR 100835621B1 KR 1020070072649 A KR1020070072649 A KR 1020070072649A KR 20070072649 A KR20070072649 A KR 20070072649A KR 100835621 B1 KR100835621 B1 KR 100835621B1
Authority
KR
South Korea
Prior art keywords
insulating
pattern
conductive
inkjet
subpattern
Prior art date
Application number
KR1020070072649A
Other languages
English (en)
Other versions
KR20070080851A (ko
Inventor
겐지 와다
하루키 이토
히데오 이마이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070080851A publication Critical patent/KR20070080851A/ko
Application granted granted Critical
Publication of KR100835621B1 publication Critical patent/KR100835621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • B24B31/02—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving rotary barrels
    • B24B31/023—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving rotary barrels with tiltable axis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 전자 부품 내장의 다층 구조 기판을 잉크젯 프로세스에 의해 제조하는 것을 과제로 한다.
다층 구조 기판의 제조 방법이, 전자 부품의 단자가 상측을 향하도록 상기 전자 부품을 표면 위에 배치하는 공정과, 상기 전자 부품의 두께에 기인하는 단차를 메우도록 제 1 절연 패턴을 상기 표면 위에 설치하는 제 1 잉크젯 공정을 포함하고 있다.
다층 구조 기판, 잉크젯 프로세스, 비어 홀

Description

다층 구조 기판의 제조 방법{METHOD OF MANUFACTURING MULTI-LAYERED SUBSTRATE}
본 발명은 다층 구조 기판의 제조 방법에 관한 것으로서, 특히 잉크젯 프로세스에 의한 제조에 적합한 다층 구조 기판의 제조 방법에 관한 것이다.
인쇄법에 의한 애디티브 프로세스(Additive Process)를 이용하여 배선 기판이나 회로 기판을 제조하는 방법이 주목받고 있다. 박막의 도포 프로세스와 포토리소그래피 프로세스를 반복함으로써 배선 기판이나 회로 기판을 제조하는 방법에 비하여 애디티브 프로세스의 비용이 낮기 때문이다.
이러한 애디티브 프로세스에 이용되는 기술의 하나로서, 잉크젯법에 의한 도전성 패턴의 형성 기술이 알려져 있다(예를 들어 특허문헌 1).
[특허문헌 1] 일본국 공개특허2004-6578호 공보
그런데, 전자 부품을 내부에 매립한 다층 구조 기판을 잉크젯 프로세스에 의해 제조하기 위한 방법이 알려져 있지 않다. 그래서, 본 발명은 이러한 과제를 감안하여 안출된 것으로서, 전자 부품을 내장한 다층 구조 기판을 잉크젯 프로세스에 의해 제조하는 것을 목적으로 한다.
본 발명의 다층 구조 기판의 제조 방법은, 전자 부품의 단자가 상측을 향하도록 상기 전자 부품을 표면 위에 배치하는 공정과, 상기 전자 부품의 두께에 기인하는 단차를 메우도록 제 1 절연 패턴을 상기 표면 위에 설치하는 제 1 잉크젯 공정을 포함하고 있다.
본 발명의 일 형태에서는, 상기 다층 구조 기판의 제조 방법은, 상기 단자 위에서 비어 홀을 둘러싸도록 제 2 절연 패턴을 상기 제 1 절연 패턴 위에 설치하는 제 2 잉크젯 공정과, 상기 비어 홀 내에 도전 포스트를 설치하는 제 3 잉크젯 공정을 더 포함하고 있다.
본 발명의 다른 형태에서는, 상기 다층 구조 기판의 제조 방법은, 상기 단자위에 도전 포스트를 설치하는 제 2 잉크젯 공정과, 상기 도전 포스트의 측면을 둘러싸도록 제 2 절연 패턴을 상기 제 1 절연 패턴 위에 설치하는 제 3 잉크젯 공정을 더 포함하고 있다.
또한, 본 발명의 다른 형태에서는, 상기 다층 구조 기판의 제조 방법은, 상 기 도전 포스트에 접속되도록 도전 패턴을 상기 제 2 절연 패턴 위에 설치하는 제 4 잉크젯 공정과, 상기 도전 패턴의 두께에 기인하는 단차를 제거하도록 제 3 절연 패턴을 상기 제 2 절연 패턴 위에 설치하는 제 5 잉크젯 공정을 더 포함하고 있다.
또한, 본 발명의 다른 형태에서는, 상기 다층 구조 기판의 제조 방법은, 상기 단자 위에서 비어 홀을 둘러싸도록 제 2 절연 패턴을 상기 제 1 절연 패턴 위에 설치하는 제 2 잉크젯 공정과, 상기 단자 위와 상기 제 2 절연 패턴 위에 도전 패턴을 형성하는 제 3 잉크젯 공정을 더 포함하고 있다.
또한, 본 발명의 다른 형태에서는, 상기 다층 구조 기판의 제조 방법은, 상기 도전 패턴의 두께에 기인하는 단차를 메우도록 제 3 절연 패턴을 상기 제 2 절연 패턴 위에 설치하는 제 4 잉크젯 공정을 더 포함하고 있다.
본 발명의 다층 구조 기판의 제조 방법은, 전자 부품의 범프가 상측을 향하도록 상기 전자 부품을 표면 위에 배치하는 공정과, 상기 범프를 제외하고 상기 전자 부품을 덮도록 제 1 절연 패턴을 상기 표면 위에 설치하는 제 1 잉크젯 공정과, 상기 범프의 측면을 둘러싸도록 제 2 절연 패턴을 상기 제 1 절연 패턴 위에 설치하는 제 2 잉크젯 공정과, 상기 범프에 접속되도록 도전 패턴을 상기 제 2 절연 패턴 위에 설치하는 제 3 잉크젯 공정을 포함하고 있다.
본 발명의 다층 구조 기판의 제조 방법은, 도전 패턴의 표면에 전자 부품의 단자가 접하도록 상기 전자 부품을 상기 도전 패턴 위에 설치하는 공정과, 적어도 상기 전자 부품의 두께에 기인하는 단차를 메우도록 절연 패턴을 설치하는 잉크젯 공정을 포함하고 있다.
본 발명의 다층 구조 기판의 제조 방법은, 표면 위에 위치하는 전자 부품의 단자에 도전 패턴이 접하도록 상기 도전 패턴을 상기 표면 위에 설치하는 제 1 잉크젯 공정과, 적어도 상기 전자 부품의 두께에 기인하는 단차를 메우도록 절연 패턴을 상기 표면 위에 설치하는 제 2 잉크젯 공정을 포함하고 있다.
이와 같이 본 발명에 의하면, 배치된 전자 부품의 두께에 기인하는 단차가 메워진다. 이 때문에, 배치된 전자 부품을 덮는 층을 잉크젯 공정에 의해 더 형성할 수 있다. 따라서, 본 발명의 효과의 하나는, 전자 부품을 내장한 다층 구조 기판을 잉크젯 프로세스에 의해 제조할 수 있는 것이다.
상술한 바와 같이 본 발명에 의하면, 전자 부품을 내장한 다층 구조 기판을 잉크젯 프로세스에 의해 제조할 수 있다.
본 실시예에서는 도 4에 나타낸 다층 구조 기판(1)을 잉크젯 프로세스에 의해 제조하는 방법을 설명한다. 그래서, 이하에서는 우선 다층 구조 기판(1)을 제조하는 공정의 개요를 설명한다. 그리고, 그 설명의 후에, 다층 구조 기판(1)에서의 3개의 섹션(section)(1A, 1B, 1C) 각각에 초점을 맞추면서, 다층 구조 기판(1)의 제조 방법을 보다 상세하게 설명한다.
우선 도 1의 (a)에 나타낸 바와 같이, 마운터(mounter)에 의해 베이스층(5)의 표면 위에 2개의 전자 부품(40, 41)을 배치한다. 전자 부품(40)을 배치할 때에는, 전자 부품(40)의 2개의 단자(40A, 40B)가 상측을 향하도록 전자 부품(40)을 배 향시킨다. 마찬가지로, 전자 부품(41)을 배치할 때에는, 전자 부품(41)의 2개의 단자(41A, 41B)가 상측을 향하도록 전자 부품(41)을 배향시킨다. 또한, 베이스층(5)은 폴리이미드로 이루어지는 플렉시블 기판이며, 그 형상은 테이프 형상이다.
본 실시예에서는 2개의 전자 부품(40, 41)의 두께는 서로 동일하다. 전자 부품(40)은 면실장(面實裝) 저항기이다. 또한, 전자 부품(41)은 칩 인덕터이다. 물론, 다른 실시예에서는 전자 부품(40, 41)은 사각형 칩 저항기, 사각형 칩 서미스터(thermistor), 다이오드, 배리스터(varistor), LSI 베어칩(bare chip), 또는 LSI 패키지 등일 수도 있다.
전자 부품(40, 41)을 배치한 후에, 도 1의 (b)에 나타낸 바와 같이, 잉크젯 서브 공정(sub-process)에 의해, 베이스층(5) 위의 부분으로서 전자 부품(40, 41)이 배치되지 않은 부분에 절연 서브 패턴(10)을 형성한다.
여기서, 「잉크젯 서브 공정」은, 도 16에서 후술하는 액적 토출 장치(100)와 같은 장치를 이용하여 물체 표면에 층, 막, 또는 패턴을 설치하는 프로세스를 의미한다. 또한, 액적 토출 장치(100)는 물체 표면의 임의의 위치에 절연 재료(111A)의 액적(D1) 또는 도전성 재료(111B)의 액적(D2)을 착탄(着彈)시키는 장치이다. 액적(D1) 또는 액적(D2)은, 액적 토출 장치(100)에 부여된 토출 데이터에 따라, 액적 토출 장치(100)에서의 헤드(114)의 노즐(118)로부터 토출된다. 또한, 절연 재료(111A) 및 도전성 재료(111B)는 모두 후술하는 액상 재료(111)의 일종이다.
또한, 「잉크젯 서브 공정」은 절연 재료(111A) 또는 도전성 재료(111B)에 대하여 물체 표면을 친액화(親液化)하는 공정을 포함할 수도 있다. 또한, 「잉크젯 서브 공정」은 절연 재료(111A) 또는 도전성 재료(111B)에 대하여 물체 표면을 발액화(撥液化)하는 공정을 포함할 수도 있다.
또한, 「잉크젯 서브 공정」은 물체 표면에 설치된 층, 막, 또는 패턴을 활성화하는 공정을 포함하는 경우도 있다. 여기서의 활성화는, 절연 재료(111A)의 경우에는, 절연 재료(111A)에 함유되는 수지 재료를 경화(硬化)시키는 공정과, 절연 재료(111A)로부터 용매 성분을 기화(氣化)시키는 공정 중 적어도 한쪽을 포함한다. 또한, 도전성 재료(111B)의 경우에는, 활성화는 도전성 재료(111B)에 함유되는 도전성 미립자를 융착(融着) 또는 소결(燒結)시키는 공정이다. 활성화의 상세(詳細)는 후술한다.
그리고, 본 명세서에서는 1개 이상의 「잉크젯 서브 공정」을 통합하여 「잉크젯 공정」 또는 「잉크젯 프로세스」라고도 부른다.
도 1의 (b)로 되돌아가, 잉크젯 서브 공정에 의해 절연 서브 패턴(10)을 형성할 때에는, 얻어지는 절연 서브 패턴(1O)의 표면이 대략 평탄해지는 동시에, 절연 서브 패턴(10)이 전자 부품(40, 41)의 측면을 둘러싸도록 베이스층(5)에 토출하는 액적(D1)의 총수(總數)와, 액적(D1)을 착탄시키는 위치와, 액적(D1)을 착탄시키는 위치의 간격을 조정한다. 또한, 본 실시예에서는 절연 서브 패턴(10)의 두께가 전자 부품(40, 41)의 두께를 초과하지 않도록 토출하는 액적(D1)의 총수 또는 액적(D1)을 착탄시키는 위치의 간격을 조정한다. 실시예 6에서 상세하게 설명하는 바와 같이, 이들 조정은 액적 토출 장치(100)에 부여된 토출 데이터를 변경함으로 써 실현된다.
이렇게 하여 얻어지는 절연 서브 패턴(10)의 상부 표면은 대략 평탄하다. 또한, 본 실시예에서는, 절연 서브 패턴(10)의 상부 표면은 베이스층(5)의 표면에 대하여 대략 평행하다. 다만, 절연 서브 패턴(10)의 상부 표면이 대략 평탄하면, 절연 서브 패턴(10)의 상부 표면은 베이스층(5)의 표면에 대하여 경사질 수도 있다. 여기서, 「대략 평탄한」 표면은 잉크젯 서브 공정에 의해 그 표면 위에 패턴을 형성할 수 있는 표면, 또는 그 표면 위에 전자 부품을 배치할 수 있는 표면을 의미한다.
다음으로, 도 1의 (c)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(10) 위의 일부분에 도전 패턴(20)을 형성한다. 본 실시예에 의하면, 도전 패턴(20)은 전극(20A)과, 전극(20A)에 접속된 도전 배선(20B)을 갖고 있다. 전극(20A)은 나중에 커패시터의 일부로 된다. 또한, 얻어지는 도전 패턴(20)의 표면은 대략 평탄하다. 또한, 본 실시예에서는 도전 패턴(20)의 상부 표면 레벨과 상술한 전자 부품(40, 41)의 상부 표면 레벨이 대략 일치한다.
그 후, 도 1의 (d)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(10) 위에 절연 서브 패턴(11)을 형성한다. 절연 서브패턴(11)은 전자 부품(40, 41) 각각의 측면과 도전 패턴(20)의 측면을 둘러싸는 형상을 갖고 있다. 본 실시예에서는 절연 서브 패턴(11)의 두께와 도전 패턴(20)의 두께가 대략 동일하다.
또한, 본 실시예에서는, 절연 서브 패턴(11)의 두께와 절연 서브 패턴(10)의 두께의 합은 2개의 전자 부품(40, 41) 각각의 두께와 동일하다. 따라서, 서로 적층된 2개의 절연 서브 패턴(10, 11)은 전자 부품(40, 41)의 두께에 기인하는 단차를 메우는 역할을 수행한다. 또한, 본 실시예에서는 절연 서브 패턴(11)의 상부 표면과 전자 부품(40, 41)의 상부 표면은 1개의 대략 평탄한 표면을 구성한다. 본 실시예에서는, 이들 2개의 절연 서브 패턴(10, 11)을 통합하여 「절연 패턴(P1)」이라고도 표기한다.
다음으로, 도 2의 (a)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 전극(20A) 위에 유전체층(DI)을 형성한다. 또한, 잉크젯 서브 공정에 의해 유전체층(DI) 위에 도전 패턴으로서의 전극(22A)을 형성한다. 여기서, 유전체층(DI)과, 전극(22A)과, 상술한 전극(20A)은 커패시터(42) 즉 전자 부품을 구성한다. 또한, 잉크젯 서브 공정에서 유전체층(DI)을 위한 액상 재료(111)는 기본적으로 절연 재료(111A)와 동일하다.
또한, 도 2의 (a)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해, 단자(40A, 40B, 41A, 41B) 위와 도전 배선(20B) 위에 도전 포스트(21A, 21B, 21C, 21D, 21E)를 각각 형성한다.
그리고, 도 2의 (b)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(11) 위에 5개의 비어 홀(V1)을 갖는 절연 서브 패턴(12)을 형성한다. 여기서, 5개의 비어 홀(V1) 각각은 상술한 5개의 도전 포스트(21A, 21B, 21C, 21D, 21E) 각각에 대응한다. 즉, 5개의 비어 홀(V1) 각각에 의해, 5개의 도전 포스트(21A, 21B, 21C, 21D, 21E) 각각은 절연 서브 패턴(12)을 관통한다. 또한, 실시 예 1 및 2에서 설명하는 바와 같이, 도전 포스트(21A, 21B, 21C, 21D, 21E)를 형성하는 잉크젯 서브 공정과, 절연 서브 패턴(12)을 형성하는 잉크젯 서브 공정에서는 어느쪽을 먼저 행하여도 상관없다.
다음으로, 도 2의 (c)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(12) 위에 도전 패턴(23A, 23B)을 형성한다. 여기서, 도전 패턴(23A, 23B)의 두께는 도전 패턴(23A, 23B)의 상부 표면 레벨과 전극(22A)의 상부 표면 레벨이 대략 일치하도록 설정되어 있다. 또한, 도 2의 (c)에서는, 도전 패턴(23A)은 도전 포스트(21A)를 통하여 단자(40A)에 접속되어 있다. 한편, 도전 패턴(23B)은 도전 포스트(21B, 21C)를 통하여 단자(40B)와 단자(41A)를 연결하고 있다.
또한, 도 2의 (c)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 도전 포스트(21D, 21E) 위에 도전 포스트(23C, 23D)를 형성한다. 여기서, 본 실시예에서는, 도전 포스트(23C, 23D)의 두께(높이)가 도전 패턴(23A, 23B)의 두께와 동일해지도록 도전 포스트(23C, 23D)를 형성한다.
그 후, 도 2의 (d)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(12) 위에 절연 서브 패턴(13)을 형성한다. 여기서, 절연 서브 패턴(13)은 도전 패턴(23A, 23B)의 측면과, 도전 포스트(23C)의 측면과, 커패시터의 전극(22A)의 측면과, 도전 포스트(23D)의 측면을 둘러싸는 형상을 갖고 있다. 또한, 절연 서브 패턴(13)의 두께와, 절연 서브 패턴(12)의 두께와, 절연 서브 패턴(11)의 두께의 합은 전자 부품으로서의 커패시터(42)의 두께와 대략 동일하다. 따라서, 이들 적층된 3개의 절연 서브 패턴(11, 12, 13)은 커패시터(42)의 두께에 기인하는 단차를 메우는 역할을 수행한다. 또한, 본 실시예에서는 이들 3개의 절연 서브 패턴(11, 12, 13)을 통합하여 「절연 패턴(P2)」이라고도 표기한다.
다음으로, 도 3의 (a)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 도전 패턴(23A, 23B) 위와, 도전 포스트(23C) 위와, 전극(22A) 위와, 도전 포스트(23D) 위에 각각 도전 포스트(24A, 24B, 24C, 24D, 24E)를 형성한다. 이들 도전 포스트(24A, 24B, 24C, 24D, 24E)는 모두 대략 동일한 높이를 갖고 있다.
그리고, 도 3의 (b)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(13) 위에 절연 서브 패턴(14)을 형성한다. 여기서, 절연 서브 패턴(14)은 도전 포스트(24A, 24B, 24C, 24D, 24E) 각각의 측면을 둘러싸는 형상을 갖고 있다. 또한, 본 실시예에서는, 절연 서브 패턴(14)의 두께는 도전 포스트(24A, 24B, 24C, 24D, 24E)의 두께(또는 높이)와 대략 동일하다. 또한, 도전 포스트(24A, 24B, 24C, 24D, 24E)의 상부 표면은 절연 서브 패턴(14)의 표면 위에서 노출되어 있으며, 나중에 형성되는 다른 도전 패턴 또는 도전 포스트에 접속된다.
또한, 절연 서브 패턴(14)의 두께는 도전 포스트(24A, 24B, 24C, 24D, 24E)의 두께(즉 높이)보다 작을 수도 있다. 절연 서브 패턴(14)의 두께가 도전 포스트(24A, 24B, 24C, 24D, 24E)의 두께보다 작을 경우에는, 절연 서브 패턴(14)의 표면으로부터 도전 포스트(24A, 24B, 24C, 24D, 24E)의 선단(先端)이 돌출된다. 그리고, 이 경우에는, 도전 포스트(24A, 24B, 24C, 24D, 24E)와 절연 서브 패턴(14) 위에 나중에 설치하는 도전 패턴과의 접속이 보다 확실해진다.
이후에서는, 동일한 공정을 반복하여 도 4에 나타낸 구조의 다층 구조 기 판(1)을 제조한다.
그리고, 도 4의 다층 구조 기판(1)에 있어서, 절연 서브 패턴(14) 위에는 절연 서브 패턴(15, 16, 17, 18, 19) 및 레지스트층(RE)이 이 순서에 의해 적층되어 있다. 그리고, 전자 부품으로서의 LSI 베어칩(43)이 절연 서브 패턴(17, 18)에 의해 다층 구조 기판(1)에 매립되어 있다. 또한, 전자 부품으로서의 LSI 베어칩(44)이 절연 서브 패턴(18)에 의해 다층 구조 기판(1)에 매립되어 있다. 또한, 레지스트층(RE) 위에 전자 부품으로서의 LSI 베어칩(45), LSI 패키지(46), 및 커넥터(47)가 각각 위치하고 있다.
여기서, 절연 서브 패턴(10, 11, 12, 13, 14, 15, 16, 17, 18, 19) 및 레지스트층(RE)의 각각은 단독으로, 또는 적층된 다른 절연 서브 패턴과의 조합에 의해 도전 패턴, 도전 포스트, 또는 전자 부품에 의해 생긴 단차를 메우는 역할을 수행한다.
이와 같이, 잉크젯 프로세스에 의하면, 다층 구조 기판(1)에서의 복수의 층을 1개씩 형성할 수 있다. 따라서, 형성된 패턴에 불량이 생겨도, 다음 층을 적층하기 전에, 다시 잉크젯 서브 공정에 의해 수복(修復)할 수 있기 때문에, 다층 구조 기판(1)의 제조 수율이 향상된다.
이하에서는, 도 4의 다층 구조 기판(1) 중 3개의 섹션(1A, 1B, 1C) 부분에 각각 초점을 맞추면서, 다층 구조 기판(1)의 제조 방법을 보다 상세하게 설명한다. 여기서, 섹션(1A)은 전자 부품(40, 41)을 갖는 부분이다. 또한, 섹션(1B)은 전자 부품으로서 커패시터(42)을 갖는 부분이다. 그리고, 섹션(1C)은 전자 부품으로서 LSI 베어칩(44)을 갖는 부분이다.
[실시예 1]
(1. 친액화 공정)
우선 도 5의 (a)에 나타낸 바와 같이, 베이스층(5)의 표면을 균일하게 친액화한다. 구체적으로는, 베이스층(5)에 자외역(紫外域) 파장의 광을 소정 기간에 걸쳐 조사한다. 본 실시예에서는 베이스층(5)에 172㎚ 파장의 광을 약 60초간 조사한다. 그렇게 하면, 베이스층(5)의 표면은 후술하는 절연 재료(111A)에 대하여 균일하게 친액성을 나타내게 된다. 또한, 베이스층(5)의 표면은 대략 평탄한 면이다.
그 후, 도 5의 (b)에 나타낸 바와 같이, 베이스층(5) 위의 각각의 소정 위치에 전자 부품(40, 41)을 각각 배치한다. 여기서, 전자 부품(40)은 단자(40A, 40B)를 갖고 있다. 또한, 전자 부품(41)은 단자(41A, 41B)를 갖고 있다. 그래서, 본 실시예에서는, 전자 부품(40, 41)을 베이스층(5) 위에 배치할 때, 이들 단자(40A, 40B, 41A, 41B)가 모두 상측을 향하도록 전자 부품(40, 41)을 배향시킨다. 또한, 상술한 바와 같이, 전자 부품(40, 41)은 각각 면실장 저항기 및 칩 인덕터이다.
베이스층(5) 위에 전자 부품(40, 41)이 배치되면, 베이스층(5) 위에 전자 부품(40, 41)의 두께에 기인하는 단차가 생긴다. 그래서, 도 5의 (c) 내지 도 6의 (a)에 나타낸 바와 같이, 잉크젯 공정에 의해 베이스층(5) 위에 절연 패턴(P1)을 형성한다. 절연 패턴(P1)의 형성 시에는, 절연 패턴(P1)의 두께가 전자 부품(40, 41)의 두께와 대략 동일해지도록 절연 패턴(P1)의 두께를 설정한다. 또한, 절연 패턴(P1)이 전자 부품(40, 41) 각각의 측면을 둘러싸도록 절연 패턴(P1)의 형상을 조정한다. 그렇게 하면, 얻어지는 절연 패턴(P1)은 전자 부품(40, 41)의 두께에 기인하는 단차를 메우는 역할을 수행한다. 또한, 절연 패턴(P1)과 전자 부품(40, 41) 각각의 측면을 서로 접하게 하는 것이 바람직하다. 또한, 상술한 바와 같이, 전자 부품(40, 41)의 높이는 서로 대략 동일하다.
또한, 상술한 바와 같이, 절연 패턴(P1)은 서로 적층된 2개의 절연 서브 패턴(10, 11)으로 이루어진다. 이하에서는, 절연 서브 패턴(10, 11) 각각을 형성하는 각각의 잉크젯 서브 공정을 보다 상세하게 설명한다.
(2. 절연 서브 패턴(10))
우선 도 5의 (c) 내지 (e)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 베이스층(5) 위에 절연 서브 패턴(10)을 형성한다. 여기서, 절연 서브 패턴(10)의 두께는 전자 부품(40, 41) 높이의 대략 반분(半分)이다. 또한, 절연 서브 패턴(10)의 형상은, 베이스층(5) 위의 부분으로서 전자 부품(40, 41)이 설치되지 않은 부분을 덮는 형상이다.
보다 구체적으로는, 도 5의 (c)에 나타낸 바와 같이, 도 16의 액적 토출 장치(100)를 사용하여, 베이스층(5)에 대한 노즐(118)의 상대 위치를 2차원적으로 변화시킨다. 그리고, 베이스층(5)이 노출되어 있는 부분에 대응하는 영역에 노즐(118)이 위치하고 있을 경우에, 베이스층(5)에 절연 재료(111A)의 액적(D1)을 토출한다. 여기서, 도 5의 (a)에 나타낸 바와 같이, 베이스층(5)은 절연 재료(111A)에 대하여 친액화되어 있기 때문에, 베이스층(5)에 착탄되는 액적(D1)은 베이스 층(5) 위에서 습윤 확장되기 쉽다. 그 결과, 베이스층(5) 위에서 액적(D1)이 습윤 확장되고, 절연 재료(111A)의 재료 패턴이 얻어진다.
다음으로, 도 5의 (d)에 나타낸 바와 같이, 설치된 재료 패턴을 활성화한다. 구체적으로는, 재료 패턴에 365㎚ 파장의 광을 약 60초간에 걸쳐 조사한다. 그렇게 하면, 재료 패턴에서의 모노머의 중합 반응이 진행되어, 그 결과, 도 5의 (e)에 나타낸 절연 서브 패턴(10)이 얻어진다.
여기서, 도 5의 (d)에 나타낸 활성화는, 광을 조사하는 공정에 더하여, 열에 의해 모노머의 중합 반응이 촉진되도록 재료 패턴에 열량 Q1을 부가하여 가열하는 공정을 포함할 수도 있다. 물론, 절연 재료(111A)에 따라서는, 활성화에는 광을 조사하는 공정이 포함되지 않을 수도 있다. 또한, 절연 재료(111A)가 나중에 절연 서브 패턴(1O)으로 되는 폴리머가 용해된 액상물일 경우에는, 활성화는 재료 패턴으로부터 용매 성분을 기화시키는 공정을 포함하면 된다. 구체적으로는, 이 경우의 활성화는 히터 또는 적외광을 이용하여 재료 패턴을 가열하는 공정이다.
(3. 절연 서브 패턴(11))
다음으로, 도 6의 (a)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(10) 위에 절연 서브 패턴(11)을 형성한다. 절연 서브 패턴(11)을 형성하는 잉크젯 서브 공정은 도 5의 (c) 내지 (e)에 나타낸 절연 서브 패턴(10)의 형성 공정과 기본적으로 동일하기 때문에, 그 상세한 설명을 생략한다.
또한, 절연 서브 패턴(11)의 두께는, 절연 서브 패턴(10)의 두께와 절연 서브 패턴(11)의 두께의 합이 전자 부품(40, 41)의 두께와 대략 동일해지도록 설정되 어 있다. 이 때문에, 절연 서브 패턴(10)과 절연 서브 패턴(11)이 베이스층(5)의 표면과 전자 부품(40, 41)이 형성하는 단차를 제거하게 된다.
상술한 바와 같이, 서로 적층된 2개의 절연 서브 패턴(10, 11)이 절연 패턴(P1)을 구성한다. 또한, 전자 부품(40(41))의 두께가 비교적 얇을 경우에는, 절연 패턴(P1)을 1층의 절연 서브 패턴으로 구성할 수도 있다. 한편, 전자 부품(40(41))의 두께가 비교적 클 경우에는, 절연 패턴(P1)을 3개 이상의 절연 서브 패턴으로 구성할 수도 있다.
절연 패턴(P1)이 형성됨으로써, 절연 패턴(P1)의 표면 레벨과 전자 부품(40, 41)의 표면 레벨은 대략 일치하는 동시에, 1개의 대략 연속된, 또는 대략 평탄한 표면(S1)을 구성한다. 또한, 표면(S1)이 대략 평탄하면, 표면(S1)은 베이스층(5)에 대하여 경사질 수도 있다.
(4. 비어 홀(V1))
다음으로, 단자(40A, 40B, 41A, 41B) 각각의 위에 비어 홀(V1)을 설치한다. 여기서, 이들 비어 홀(V1)의 외형은 표면(S1) 위에 위치하는 절연 서브 패턴(12)에 의해 둘러싸진다. 이하에 설명하는 바와 같이, 본 실시예에서는 이러한 절연 서브 패턴(12)을 잉크젯 서브 공정에 의해 표면(S1) 위에 형성한다.
우선 도 6의 (b)에 나타낸 바와 같이, 표면(S1)을 발액화한다. 본 실시예에서는 표면(S1) 위에 플루오로알킬실란(이하 FAS) 막을 형성한다. 구체적으로는, 원료 화합물(즉 FAS)의 용액과 베이스층(5)을 동일한 밀폐 용기 속에 넣어 두고, 실온에서 2∼3일 정도 방치한다. 그렇게 하면, 표면(S1) 위에 유기 분자막으로 이 루어지는 자기(自己) 조직화막(즉 FAS막)이 형성된다.
그런데, 본 실시예에서는 단자(40A, 40B) 위에 각각 포스트 형성 영역(37A, 37B)이 있다. 마찬가지로, 단자(41A, 41B) 위에 각각 포스트 형성 영역(38A, 38B)이 있다. 포스트 형성 영역(37A, 37B, 38A, 38B)은 나중에 도전 포스트가 설치되는 위치이다. 이하에서는, 4개의 포스트 형성 영역(37A, 37B, 38A, 38B) 각각을 둘러싸는 각각의 영역을 「하지(下地) 영역(39)」으로 한다.
다음으로, 잉크젯 서브 공정에 의해 4개의 하지 영역(39) 위에 에지부(12A)를 형성한다.
우선 도 6의 (c)에 나타낸 바와 같이, 하지 영역(39)에 절연 재료(111A)의 액적(D1)을 토출한다. 그렇게 하면, 4개의 하지 영역(39) 각각의 위에 복수의 액적(D1)이 착탄되어 습윤 확장된다. 그리고, 착탄된 복수의 액적(D1)이 습윤 확장되면, 4개의 하지 영역(39) 각각의 위에 재료 패턴이 형성된다.
여기서, 4개의 하지 영역(39)은 발액화된 표면(S1)의 일부이기 때문에, 하지 영역(39)은 절연 재료(111A)에 대하여 발액성을 나타낸다. 즉, 하지 영역(39)에 착탄된 절연 재료(111A)의 액적(D1)이 습윤 확장되는 정도가 작다. 이 때문에, 4개의 하지 영역(39)은 모두 잉크젯 서브 공정에 의해 비어 홀(V1)을 형성하기에 적합하다. 또한, 본 실시예에서는, 발액화된 표면(S1)은 표면(S1)을 덮는 FAS막의 표면을 가리킨다.
다음으로, 도 6의 (d)에 나타낸 바와 같이, 4개의 재료 패턴을 경화(硬化)하여 4개의 에지부(12A)를 형성한다. 구체적으로는, 자외역에 속하는 파장을 갖는 광을 약 60초간 재료 패턴에 조사하여 에지부(12A)를 얻는다. 본 실시예에서는 재료 패턴에 조사하는 광의 파장은 365㎚이다. 여기서, 4개의 에지부(12A) 내측이 각각 비어 홀(V1)로 된다. 즉, 4개의 에지부(12A) 각각은 각각의 비어 홀(V1)을 둘러싼다.
다음으로, 잉크젯 서브 공정에 의해, 4개의 에지부(12A)를 둘러싸는 내부(12B)를 형성한다.
우선 도 6의 (e)에 나타낸 바와 같이, 4개의 에지부(12A)가 설치된 후의 표면(S1)을 친액화한다. 이 경우, 자외역에 속하는 파장의 광을 약 60초간 표면(S1)에 균일하게 조사한다. 그렇게 하면, 표면(S1) 위의 FAS막이 제거된다. 그리고, FAS막이 제거된 후의 표면(S1)에 상기 광이 더 조사됨으로써, 표면(S1)은 절연 재료(111A)에 대하여 친액성을 나타내게 된다. 본 실시예에서는, 자외역에 속하는 상기 파장은 172㎚이다. 또한, 친액성의 정도를 나타내는 지표 중의 하나는 「접촉각」이다. 본 실시예에서는, 친액화된 표면(S1)에 절연 재료(111A)의 액적(D1)이 접촉한 경우, 액적(D1)과 표면(S1)이 이루는 접촉각은 20° 이하이다.
그 후, 표면(S1)에 절연 재료(111A)의 액적(D1)을 토출하여, 절연 재료(111A)의 재료 패턴을 형성한다. 상술한 바와 같이, 표면(S1)은 상술한 친액화 공정에 의해 절연 재료(111A)에 대하여 친액성을 나타낸다. 이 때문에, 표면(S1) 위에서 절연 재료(111A)는 광범위하게 습윤 확장될 수 있다.
다음으로, 도시하지는 않았지만, 재료 패턴을 경화하여 재료 패턴으로부터 내부(12B)를 형성한다. 구체적으로는, 자외역에 속하는 파장을 갖는 광을 약 60초 간 재료 패턴에 조사하여 내부(12B)를 얻는다. 본 실시예에서는, 재료 패턴에 조사하는 광의 파장은 365㎚이다.
이상의 공정에 의해, 도 7의 (a)에 나타낸 바와 같이, 4개의 에지부(12A)와 1개의 내부(12B)로 이루어지는 절연 서브 패턴(12)이 얻어진다.
(5. 도전 포스트(21A, 21B, 21C, 21D))
4개의 비어 홀(V1)을 형성한 후에, 잉크젯 서브 공정에 의해 4개의 비어 홀(V1) 내에 도전 포스트(21A, 21B, 21C, 21D)를 설치한다.
우선 도 7의 (b)에 나타낸 바와 같이, 4개의 비어 홀(V1) 각각에 도전성 재료(111B)의 액적(D2)을 토출한다. 그렇게 하면, 액적(D2)은 비어 홀(V1) 각각의 저부(底部)를 구성하고 있는 단자(40A, 40B, 41A, 41B)의 표면에 착탄되어 습윤 확장된다. 또한, 도전성 재료(111B)의 액적(D2) 토출은 비어 홀(V1) 각각의 내부가 도전성 재료(111B)로 충전될 때까지 계속된다.
그 후, 도 7의 (c)에 나타낸 바와 같이, 도전성 재료(111B)에 열량 Q2를 부여하여 도전성 재료(111B)를 활성화한다. 그렇게 하면, 도전성 재료(111B)에서의 용매 성분이 기화되는 동시에, 도전성 재료(111B)에서의 도전성 미립자가 소결 또는 융착된다. 그리고, 그 결과, 도 7의 (d)에 나타낸 바와 같이, 4개의 비어 홀(V1) 각각의 부위에 절연 서브 패턴(12)을 관통하는 도전 포스트(21A, 21B, 21C, 21D)가 각각 얻어진다.
(6. 도전 패턴(23A, 23B))
다음으로, 도 8의 (a)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(12) 위에 도전 패턴(23A, 23B)을 형성한다. 또한, 잉크젯 서브 공정에 의해 도전 포스트(21D) 위에 도전 포스트(23C)를 형성한다. 도전 포스트(23C)를 형성하는 잉크젯 서브 공정은 실시예 2의 도전 포스트를 형성하는 잉크젯 서브 공정과 기본적으로 동일하다.
또한, 도전 패턴(23A)은 절연 서브 패턴(12) 위에서 노출된 도전 포스트(21A)에 도전 가능하게 접속되어 있다. 여기서, 도전 포스트(21A)와 단자(40A)는 서로 도전 가능하게 접속되어 있기 때문에, 도전 패턴(23A)은 도전 포스트(21A)를 통하여 전자 부품(40)에 도전 가능하게 접속되어 있다. 마찬가지로, 도전 패턴(23B)은 절연 서브 패턴(12) 위에서 노출된 2개의 도전 포스트(21B, 21C)에 도전 가능하게 접속되어 있다. 여기서, 도전 포스트(21B)와 단자(40B)는 서로 도전 가능하게 접속되어 있고, 도전 포스트(21C)와 단자(41A)는 서로 도전 가능하게 접속되어 있다. 따라서, 도전 패턴(23B)은 전자 부품(40)과 전자 부품(41)을 직렬로 접속하는 역할을 담당한다. 마지막으로, 도전 포스트(23C)는 절연 서브 패턴(12) 위에서 노출된 도전 포스트(21D)에 도전 가능하게 접속되어 있다. 여기서, 도전 포스트(21D)와 단자(41B)는 서로 도전 가능하게 접속되어 있기 때문에, 도전 포스트(23C)는 도전 포스트(21D)를 통하여 전자 부품(41)에 도전 가능하게 접속되어 있다.
(7. 절연 패턴(13))
다음으로, 도 8의 (b)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(12) 위에 절연 서브 패턴(13)을 형성한다. 절연 서브 패턴(13)은 도전 패턴(23A, 23B)의 측면과 도전 포스트(23C)의 측면을 둘러싸는 형상을 갖고 있다. 또한, 절연 서브 패턴(13)의 두께는 도전 패턴(23A, 23B)의 두께와 대략 동일하고, 도전 포스트(23C)의 높이와도 대략 동일하다. 이 때문에, 절연 서브 패턴(13)의 표면과, 도전 패턴(23A, 23B)의 표면과, 도전 포스트(23C)의 표면은 1개의 대략 평탄한 표면을 제공한다. 또한, 절연 서브 패턴(13)을 형성하는 잉크젯 서브 공정은 절연 서브 패턴(10, 11) 각각을 형성하는 각각의 잉크젯 서브 공정과 기본적으로 동일하기 때문에, 그 설명을 생략한다.
이상과 같은 공정에 의해, 도 4에 나타낸 섹션(1A)이 얻어진다. 본 실시예에 의하면, 잉크젯 프로세스에 의해 다층 구조 기판을 형성하기 때문에, 각각의 층을 적층하기 전에 패턴의 결손(缺損)을 발견하기 쉽고, 또한 수복도 용이하다.
[실시예 2]
본 실시예는 도전 포스트(21A, 21B, 21C, 21D)를 형성하는 잉크젯 서브 공정과, 절연 서브 패턴(12)을 형성하는 잉크젯 서브 공정을 제외하고 실시예 1과 기본적으로 동일하다.
우선 실시예 1에서 설명한 바와 같이, 베이스층(5) 위의 소정 위치에 2개의 전자 부품(40, 41)을 배치한다. 그 후, 잉크젯 공정에 의해 절연 패턴(P1)을 형성한다. 상술한 바와 같이, 절연 패턴(P1)은 서로 적층된 절연 서브 패턴(10, 11)으로 이루어지고, 베이스층(5)의 두께에 기인하는 단차를 메우는 역할을 수행한다. 또한, 절연 패턴(P1)의 표면과 전자 부품(40, 41)의 표면이 제공하는 1개의 표면은 「표면(S1)」이다.
(1. 도전 포스트(21A, 21B, 21C, 21D))
본 실시예에서는, 절연 서브 패턴(12)을 형성하기 전에, 잉크젯 서브 공정에 의해 도전 포스트(21A, 21B, 21C, 21D)의 각각을 형성한다. 상세(詳細)는 다음과 같다.
우선, 단자(40A, 40B, 41A, 41B) 각각의 위에 도전성 재료(111B)의 액적(D2)을 토출하여, 재료 패턴을 배치한다. 그리고, 배치된 재료 패턴을 임시 건조시켜, 단자(40A, 40B, 41A, 41B) 각각의 위에 1개의 서브 포스트를 각각 형성한다. 여기서, 임시 건조는 적어도 재료 패턴의 표면이 건조되도록 실행된다. 그 구체적인 방법으로서, 건조 공기를 분무하는 것, 또는 적외선을 조사하는 것 등을 행하면 된다.
그리고, 상술한 액적(D2)의 토출과 임시 건조를 반복하여, 단자(40A, 40B, 41A, 41B) 각각의 위에 4개의 서브 포스트를 적층한다.
그 후, 단자(40A, 40B, 41A, 41B) 각각의 위에 적층된 4개의 서브 포스트를 활성화한다. 본 실시예에서는 베이스층(5)을 150℃ 온도의 핫플레이트에서 30분간 가열한다. 그렇게 하면, 서브 포스트의 각각에서 잔류되어 있는 용매 성분이 기화되는 동시에, 서브 포스트 각각에서의 도전성 미립자가 소결 또는 융착된다. 그리고, 그 결과, 도 9의 (a)에 나타낸 바와 같이, 단자(40A, 40B, 41A, 41B) 각각의 부위에 도전 포스트(21A, 21B, 21C, 21D)가 각각 얻어진다.
(2. 절연 패턴(12))
다음으로, 잉크젯 서브 공정에 의해 표면(S1) 위에 절연 패턴(12)을 설치한 다. 상세는 다음과 같다.
우선 도 9의 (b)에 나타낸 바와 같이, 표면(S1)을 친액화한다. 본 실시예에서는 표면(S1)에 자외역에 속하는 파장의 광을 조사한다. 구체적으로는, 표면(S1)에 약 172㎚ 파장의 광을 약 60초간에 걸쳐 조사한다.
다음으로, 도시하지는 않았지만, 절연 재료(111A)의 액적(D1)을 토출하여, 표면(S1) 위에 절연 재료(111A)의 재료 패턴을 배치한다. 여기서, 절연 재료(111A)의 재료 패턴과 도전 포스트(21A, 21B, 21C, 21D)의 측면이 접하지 않도록 재료 패턴을 배치하는 것이 바람직하다. 즉, 이 시점에서는, 절연 재료(111A)의 재료 패턴과 도전 포스트(21A, 21B, 21C, 21D) 사이에는 갭이 있는 것이 바람직하다.
그 후, 도시하지는 않았지만, 절연 재료(111A)의 재료 패턴과 도전 포스트(21A, 21B, 21C, 21D) 사이의 갭에서 노출되어 있는 표면(S1)을 다시 친액화한다. 구체적으로는, 172㎚ 파장의 광을 표면(S1)에 조사한다. 그렇게 하면, 절연 재료(111A)에 대한 표면(S1)의 친액성이 증대된다. 그리고, 그 결과, 이미 배치되어 있는 절연 재료(111A)의 재료 패턴이 도전 포스트(21A, 21B, 21C, 21D)의 측면에 접할 때까지 습윤 확장된다. 즉, 다시 친액화함으로써, 절연 재료(111A)의 재료 패턴과 도전 포스트(21A, 21B, 21C, 21D) 사이의 갭을 재료 패턴으로 메운다.
본 실시예에 의하면, 2회째의 친액화에 의해, 이미 배치되어 있는 절연 재료(111A)의 재료 패턴을 더 습윤 확장시킨다. 그렇게 함으로써, 절연 재료(111A)의 재료 패턴과 도전 포스트(21A, 21B, 21C, 21D)의 측면 접촉이 확실해지는 동시 에, 도전 포스트(21A, 21B, 21C, 21D)의 상단(上端)을 절연 재료(111A)의 재료 패턴으로부터 확실하게 노출시킬 수 있다. 즉, 도전 포스트(21A, 21B, 21C, 21D)에 의한 절연 서브 패턴(12)의 관통이 보다 확실해진다.
그리고, 절연 재료(111A)의 재료 패턴을 활성화한다. 구체적으로는, 자외역에 속하는 파장의 광을 절연 재료 패턴에 조사하여, 절연 재료 패턴을 경화한다. 그렇게 하면, 절연 재료(111A)의 재료 패턴에서의 모노머의 중합 반응이 진행되어, 도 9의 (c)에 나타낸 바와 같이, 절연 재료(111A)의 재료 패턴으로부터 절연 서브 패턴(12)이 얻어진다.
(3. 도전 패턴(23A, 23B))
다음으로, 실시예 1에서 설명한 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(12) 위에 도전 패턴(23A, 23B)을 형성한다. 또한, 잉크젯 서브 공정에 의해 도전 포스트(21D) 위에 도전 포스트(23C)를 형성한다. 그리고, 실시예 1에서 설명한 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(12) 위에 절연 패턴(13)을 형성한다.
이상과 같은 공정을 행하여도, 도 9의 (d)에 나타낸 바와 같이, 도 4의 섹션(1A)이 얻어진다.
(실시예 1 및 2의 변형예)
(1) 실시예 1 및 2에서는, 서로 접하는 도전 포스트(21A)와 도전 패턴(23A)을 잉크젯 서브 공정에 의해 각각 별도로 형성했다. 그러나, 비어 홀(V1)의 깊이가 비교적 작을 경우에는, 도전 포스트(21A)의 형성을 생략하여, 도전 패턴(23A)이 직접 단자(40A)에 접속되도록 할 수도 있다. 이 경우에는, 실시예 1에서 설명한 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(11) 위에 단자(40A) 위에서 비어 홀을 둘러싸는 절연 서브 패턴(12)을 형성한다. 그 후, 잉크젯 서브 공정에 의해 단자(40A) 위와 절연 서브 패턴(12) 위에 도전 패턴(23A)을 형성하면 된다.
(2) 실시예 1 및 2에서는, 잉크젯 서브 공정에 의해 단자(40A, 40B, 41A, 41B) 위에 도전 포스트(21A, 21B, 21C, 21D)를 형성했다. 여기서, 단자(40A, 40B, 41A, 41B)의 각각이 범프의 형태를 하고 있을 경우에는, 도전 포스트(21A, 21B, 21C, 21D)의 형성을 생략할 수도 있다. 이 경우에는, 우선 전자 부품(40, 41)의 범프가 상측을 향하도록 전자 부품(40, 41)을 베이스층(5) 위에 배치한다. 그리고, 잉크젯 공정에 의해 베이스층(5) 위에 절연 패턴(P1)을 형성한다. 여기서, 형성되는 절연 패턴(P1)은 범프를 제외하고 전자 부품(40, 41)을 덮는 형상을 하고 있다. 그리고, 잉크젯 서브 공정에 의해 절연 패턴(P1) 위에 절연 서브 패턴(12)을 형성한다. 여기서, 형성되는 절연 서브 패턴(12)은 범프의 측면을 둘러싸는 형상을 갖고 있다. 그 후, 필요에 따라, 잉크젯 서브 공정에 의해 절연 서브 패턴(12) 위에 범프에 접속된 도전 패턴(23A)을 형성하면 된다.
[실시예 3]
도 10 및 도 11을 참조하면서, 도 4의 섹션(1B)의 형성 공정을 설명한다. 여기서는, 실시예 1에서의 구성요소와 동일한 구성요소에는 실시예 1과 동일한 참조 부호가 첨부되어 있다. 또한, 중복을 피하기 위해 그들의 상세한 설명은 생략되어 있다. 또한, 본 실시예에서는, 도 1O의 (a)에 나타낸 바와 같이, 절연 서브 패턴(10)이 이미 설치되어 있는 것으로 한다.
우선 도 10의 (b)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(10) 위에 도전 패턴(20)을 형성한다. 여기서, 도전 패턴(20)은 서로 연속된 전극(20A)과 도전 배선(20B)을 포함하고 있다. 그 후, 도 10의 (c)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(10) 위에 절연 서브 패턴(11)을 형성한다. 절연 서브 패턴(11)은 도전 패턴(20)의 측면을 둘러싸는 형상을 갖고 있다. 또한, 본 실시예에서는 절연 서브 패턴(11)의 두께와 앞서 형성된 도전 패턴(20)의 두께가 서로 동일하다.
다음으로, 도 10의 (d)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 전극(20A) 위에 유전체층(DI)을 형성한다. 그 후, 도 1O의 (e)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 유전체층(DI) 위에 전극(22A)을 형성한다. 또한, 도 11의 (a) 및 (b)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(11) 위와 도전 패턴(20) 위에 절연 서브 패턴(12)과 절연 서브 패턴(13)을 형성한다. 본 실시예에서는, 절연 서브 패턴(12, 13)은 전극(22A)의 측면을 둘러싸는 형상을 갖고 있다. 또한, 절연 서브 패턴(13)의 상부 표면 레벨이 전극(22A)의 상부 표면 레벨과 대략 일치하도록 이들 절연 서브 패턴(12, 13)을 형성한다. 또한, 절연 서브 패턴(12, 13)은 1개의 층으로서 형성될 수도 있다.
본 실시예에서는, 절연 서브 패턴(11)의 두께와, 절연 서브 패턴(12)의 두께와, 절연 서브 패턴(13)의 두께의 합은 커패시터(42)의 두께와 동일하다. 따라서, 서로 적층된 3개의 절연 서브 패턴(11, 12, 13)은 커패시터(42)의 두께에 기인하는 단차를 메우는 역할을 수행한다. 또한, 최상부의 절연 서브 패턴(13)의 상부 표면과 커패시터(42)의 상부 표면은 1개의 대략 평탄한 표면을 구성한다. 본 실시예에서는, 이들 3개의 절연 서브 패턴(11, 12, 13)을 통합하여 「절연 패턴(P2)」이라고도 표기한다.
그리고, 도 11의 (c)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 전극(22A) 위에 도전 포스트(24D)를 형성한다. 또한, 잉크젯 서브 공정에 의해 절연 서브 패턴(13) 위와 전극(22A) 위에 절연 서브 패턴(14)을 형성한다. 실시예 1 및 2에서 설명한 바와 같이, 도전 포스트(24D)를 형성하는 잉크젯 서브 공정과 절연 서브 패턴(14)을 형성하는 잉크젯 서브 공정에서는, 어느쪽을 먼저 행하여도 상관없다. 즉, 절연 서브 패턴(14)은 전극(22A) 위에서 비어 홀(V2)을 둘러싼다. 그리고, 도전 포스트(24D)는 비어 홀(V2)을 통하여 절연 서브 패턴(14)을 관통한다.
이상과 같은 공정에 의해, 도 4의 섹션(1B)이 얻어진다.
[실시예 4]
도 12 및 도 13을 참조하면서, 도 4의 섹션(1C)의 형성 공정을 설명한다. 여기서는, 실시예 1에서의 구성요소와 동일한 구성요소에는 실시예 1과 동일한 참조 부호가 첨부되어 있다. 또한, 중복을 피하기 위해 그들의 상세한 설명은 생략되어 있다. 또한, 본 실시예에서는, 도 12의 (a)에 나타낸 바와 같이, 절연 서브 패턴(16)까지의 구조는 이미 형성되어 있는 것으로 한다.
우선 도 12의 (b)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(16) 위에 도전 패턴(25)을 형성한다. 여기서, 도전 패턴(25)은 서로 분리된 2개의 랜드(25A, 25B)로 이루어진다. 본 실시예에서는 이들 2개의 랜드(25A, 25B) 위에 1개의 LSI 베어칩(44)이 배치된다.
다음으로, 도 12의 (c)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(16) 위에 절연 서브 패턴(17)을 형성한다. 여기서, 절연 서브 패턴(17)은 도전 패턴(25)의 측면을 둘러싸는 형상을 갖고 있다. 또한, 절연 서브 패턴(17)의 두께와 도전 패턴(25)의 두께는 대략 동일하다. 그리고, 절연 서브 패턴(17)의 표면과 도전 패턴(25)의 표면은 1개의 평탄한 표면(S41)을 제공한다.
다음으로, 도 12의 (d)에 나타낸 바와 같이, 2개의 랜드(25A, 25B) 위에 1개의 LSI 베어칩(44)의 2개의 단자가 각각 접하도록 LSI 베어칩을 랜드(25A, 25B) 위에 배치한다. 그 후, 도 13의 (a)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 표면(S41) 위에 절연 서브 패턴(18)을 형성한다. 여기서, 절연 서브 패턴(18)은 LSI 베어칩(44)의 측면을 둘러싸는 형상을 하고 있다. 또한, 절연 서브 패턴(18)의 두께와 LSI 베어칩(44)의 두께는 대략 동일하다. 따라서, 절연 서브 패턴(18)은 LSI 베어칩(44)과 절연 서브 패턴(17)이 형성하는 단차를 메우는 역할을 수행한다. 또한, 절연 서브 패턴(18)의 표면과 LSI 베어칩의 표면은 1개의 대략 평탄한 표면을 구성한다.
실시예 1의 절연 서브 패턴(10, 11)에 관련하여 설명한 바와 같이, 절연 서브 패턴(18)을 형성하는 잉크젯 서브 공정은 복수의 절연 서브 패턴 각각을 형성하는 각각의 잉크젯 서브 공정을 포함할 수도 있다. 또한, 도 13의 (b)에 나타낸 바와 같이, LSI 베어칩(44)의 두께가 비교적 얇을 경우에는, 절연 서브 패턴(18)이 LSI 베어칩의 상부 표면을 완전히 덮도록 절연 서브 패턴(18)을 형성할 수도 있다.
[실시예 5]
도 14 및 도 15를 참조하면서, 도 4의 섹션(1A)에서의 전자 부품(40) 매립 방법의 다른 실시예를 설명한다.
도 14의 (a) 및 (b)에 나타낸 바와 같이, 베이스층(5)의 소정 위치에 전자 부품(40)을 마운터를 이용하여 배치한다. 여기서, 전자 부품(40)의 단자(40A, 40B)는 베이스층(5)의 표면에 접하고 있다.
다음으로, 도 14의 (c)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 베이스층(5) 위에 전자 부품(40)의 단자(40B)에 접하는 도전 패턴(26)을 형성한다. 본 실시예의 도전 패턴(26)은 도전 배선이다. 그 후, 도 14의 (d)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 베이스층(5) 위에 절연 서브 패턴(10)을 형성한다. 여기서, 절연 서브 패턴(10)은 도전 패턴(26)의 측면을 둘러싸는 형상을 갖고 있다. 또한, 절연 서브 패턴(10)의 두께는 도전 패턴(26)의 두께와 대략 동일하다. 따라서, 절연 서브 패턴(10)은 도전 패턴(26)의 두께에 기인하는 단차를 메우는 역할을 수행한다.
다음으로, 도 15의 (a)에 나타낸 바와 같이, 잉크젯 서브 공정에 의해 절연 서브 패턴(10) 위와 도전 패턴(26) 위에 절연 서브 패턴(11)을 형성한다. 여기서, 절연 서브 패턴(11)의 두께는 절연 서브 패턴(10)의 두께와 절연 서브 패턴(11)의 두께의 합이 전자 부품(40)의 두께와 대략 동일해지도록 설정되어 있다. 이 때문에, 절연 서브 패턴(10)과 절연 서브 패턴(11)이 전자 부품(40)의 두께에 기인하는 단차를 제거하게 된다. 본 실시예에서는, 이들 2개의 절연 서브 패턴(10, 11)을 통합하여 「절연 패턴(P1)」이라고도 표기한다.
또한, 전자 부품(40)의 두께가 비교적 작을 경우에는, 절연 패턴(P1')을 1층의 절연 서브 패턴으로 구성할 수도 있다. 또한, 전자 부품(40)의 두께가 비교적 클 경우에는, 절연 패턴(P1')을 3층 이상의 절연 서브 패턴으로 구성할 수도 있다.
그 후, 도 15의 (b)에 나타낸 바와 같이, 단자(40A)에 접하는 도전 포스트(21A)와 도전 포스트(21A)의 측면을 둘러싸는 절연 서브 패턴(12)을 형성한다. 이들 도전 포스트(21A)와 절연 서브 패턴(12)은, 예를 들어 실시예 1의 도전 포스트(21A)와 절연 서브 패턴(12)과 마찬가지로, 잉크젯 서브 공정에 의해 형성할 수 있다.
다음으로, 잉크젯 서브 공정에 의해 절연 서브 패턴(11) 위에 도전 패턴(27)을 형성한다. 여기서, 도전 패턴(27)은 도전 포스트(21A)에 접속되도록 형성된다. 그 후, 잉크젯 서브 공정에 의해 절연 서브 패턴(12) 위에 절연 서브 패턴(13)을 형성한다. 여기서, 절연 서브 패턴(13)은 도전 패턴(27)의 측면을 둘러싸는 형상을 갖고 있다. 또한, 절연 서브 패턴(13)의 두께는 도전 패턴(27)의 두께와 대략 동일하다. 따라서, 절연 서브 패턴(13)은 도전 패턴(27)의 두께에 기인하는 단차를 제거하는 역할을 수행한다.
또한, 잉크젯 서브 공정에 의해 절연 서브 패턴(13) 위와 도전 패턴(27) 위에 절연 서브 패턴(14)을 형성한다. 이상 설명한 바와 같이, 이러한 공정에서도 전자 부품(40)을 다층 구조 기판(1)에 매립할 수 있다.
[실시예 6]
(A. 액적 토출 장치의 전체 구성)
실시예 1∼5에서 설명한 다층 구조 기판의 제조 방법은 복수의 액적 토출 장치에 의해 실현된다. 액적 토출 장치의 수는 상술한 잉크젯 서브 공정의 수와 동일할 수도 있고, 후술하는 액상 재료(111)의 종류의 수와 동일할 수도 있다. 여기서, 복수의 액적 토출 장치의 구성은 기본적으로 모두 동일하다. 그래서, 이하에서는 도 16에 나타낸 1개의 액적 토출 장치(100)에 주목하여 그 구조와 기능을 설명한다.
도 16에 나타낸 액적 토출 장치(100)는 기본적으로는 잉크젯 장치이다. 보다 구체적으로는, 액적 토출 장치(100)는 액상 재료(111)를 유지하는 탱크(101)와, 튜브(110)와, 그라운드 스테이지(ground stage)(GS)와, 토출 헤드부(103)와, 스테이지(106)와, 제 1 위치 제어 장치(104)와, 제 2 위치 제어 장치(108)와, 제어부(112)와, 광조사 장치(140)와, 지지부(104a)를 구비하고 있다.
토출 헤드부(103)는 헤드(114)(도 17)를 지지하고 있다. 이 헤드(114)는 제어부(112)로부터의 신호에 따라 액상 재료(111)의 액적(D)를 토출한다. 또한, 토출 헤드부(103)에서의 헤드(114)는 튜브(110)에 의해 탱크(101)에 연결되어 있기 때문에, 탱크(101)로부터 헤드(114)에 액상 재료(111)가 공급된다.
스테이지(106)는 베이스층(5)을 고정시키기 위한 평면을 제공하고 있다. 또한, 스테이지(106)는 흡인력을 이용하여 베이스층(5)의 위치를 고정시키는 기능도 갖는다. 상술한 바와 같이, 베이스층(5)은 폴리이미드로 이루어지는 플렉시블 기 판이며, 그 형상은 테이프 형상이다. 그리고, 베이스층(5)의 양단(兩端)은 한 쌍의 릴(reel)(도시 생략)에 고정되어 있다.
제 1 위치 제어 장치(104)는 지지부(104a)에 의해, 그라운드 스테이지(GS)로부터 소정 높이의 위치에 고정되어 있다. 이 제 1 위치 제어 장치(104)는, 제어부(112)로부터의 신호에 따라, 토출 헤드부(103)를 X축 방향과 X축 방향과 직교하는 Z축 방향을 따라 이동시키는 기능을 갖는다. 또한, 제 1 위치 제어 장치(104)는 Z축과 평행한 축의 둘레로 토출 헤드부(103)를 회전시키는 기능도 갖는다. 여기서, 본 실시예에서는 Z축 방향은 연직(鉛直) 방향(즉 중력가속도의 방향)과 평행한 방향이다.
제 2 위치 제어 장치(108)는, 제어부(112)로부터의 신호에 따라, 스테이지(106)를 그라운드 스테이지(GS) 위에서 Y축 방향으로 이동시킨다. 여기서, Y축 방향은 X축 방향 및 Z축 방향의 양쪽과 직교하는 방향이다.
상기와 같은 기능을 갖는 제 1 위치 제어 장치(104)의 구성과 제 2 위치 제어 장치(108)의 구성은, 리니어 모터나 서보 모터를 이용한 공지의 XY 로봇을 이용하여 실현할 수 있다. 이 때문에, 여기서는 그들의 상세한 구성의 설명을 생략한다. 또한, 본 명세서에서는 제 1 위치 제어 장치(104) 및 제 2 위치 제어 장치(108)를 「로봇」 또는 「주사부」라고도 표기한다.
또한, 상술한 바와 같이, 제 1 위치 제어 장치(104)에 의해, 토출 헤드부(103)는 X축 방향으로 이동한다. 그리고, 제 2 위치 제어 장치(108)에 의해, 베이스층(5)은 스테이지(106)와 함께 Y축 방향으로 이동한다. 그 결과, 베이스층(5) 에 대한 헤드(114)의 상대 위치가 변화된다. 보다 구체적으로는, 이들의 동작에 의해, 토출 헤드부(103), 헤드(114), 또는 노즐(118)(도 17)은 베이스층(5)에 대하여 Z축 방향으로 소정의 거리를 유지하면서, X축 방향 및 Y축 방향으로 상대적으로 이동, 즉, 상대적으로 주사한다. 「상대 이동」 또는 「상대 주사」는, 액상 재료(111)를 토출하는 측과 그곳으로부터의 토출물이 착탄되는 측(피(被)토출부)의 적어도 한쪽을 다른쪽에 대하여 상대 이동시키는 것을 의미한다.
제어부(112)는 액상 재료(111)의 액적(D)을 토출해야 할 상대 위치를 나타내는 토출 데이터를 외부 정보처리 장치로부터 수취하도록 구성되어 있다. 제어부(112)는 수취한 토출 데이터를 내부 기억 장치에 저장하는 동시에, 저장된 토출 데이터에 따라, 제 1 위치 제어 장치(104)와, 제 2 위치 제어 장치(108)와, 헤드(114)를 제어한다. 또한, 토출 데이터는 베이스층(5) 위에 액상 재료(111)를 소정 패턴으로 부여하기 위한 데이터이다. 본 실시예에서는 토출 데이터는 비트맵 데이터의 형태를 갖고 있다.
상기 구성을 갖는 액적 토출 장치(100)는, 토출 데이터에 따라, 헤드(114)의 노즐(118)(도 17)을 베이스층(5)에 대하여 상대 이동시키는 동시에, 피토출부를 향하여 노즐(118)로부터 액상 재료(111)를 토출한다. 또한, 액적 토출 장치(100)에 의한 헤드(114)의 상대 이동과 헤드(114)로부터의 액상 재료(111) 토출을 통합하여 「도포 주사」 또는 「토출 주사」라고 표기하는 경우도 있다.
본 명세서에서는 액상 재료(111)의 액적이 착탄되는 부분을 「피토출부」라고도 표기한다. 그리고, 착탄된 액적이 습윤 확장되는 부분을 「피도포부」라고도 표기한다. 「피토출부」 및 「피도포부」는, 액상 재료(111)가 원하는 접촉각을 나타내도록 물체 표면에 표면 개질(改質) 처리가 실시됨으로써 형성된 부분이기도 하다. 다만, 표면 개질 처리를 행하지 않아도 물체 표면이 액상 재료(111)에 대하여 원하는 발액성 또는 친액성을 나타낼(즉, 착탄된 액상 재료(111)가 물체 표면 위에서 바람직한 접촉각을 나타낼) 경우에는, 물체 표면 그 자체가 「피토출부」 또는 「피도포부」일 수 있다.
또한, 도 16으로 되돌아가, 광조사 장치(140)는 베이스층(5)에 부여된 액상 재료(111)에 자외광을 조사하는 장치이다. 광조사 장치(140)의 자외광 조사의 온(on)/오프(off)는 제어부(112)에 의해 제어된다.
(B. 헤드)
도 17의 (a) 및 (b)에 나타낸 바와 같이, 액적 토출 장치(100)에서의 헤드(114)는 복수의 노즐(118)을 갖는 잉크젯 헤드이다. 구체적으로는, 헤드(114)는 진동판(126)과, 복수의 노즐(118)과, 복수의 노즐(118) 각각의 개구를 규정하는 노즐 플레이트(128)와, 액체 저장소(129)와, 복수의 격벽(122)과, 복수의 캐비티(120)와, 복수의 진동자(124)를 구비하고 있다.
액체 저장소(129)는 진동판(126)과 노즐 플레이트(128) 사이에 위치하고 있으며, 이 액체 저장소(129)에는 외부 탱크(도시 생략)로부터 구멍(131)을 통하여 공급되는 액상 재료(111)가 항상 충전된다. 또한, 복수의 격벽(122)은 진동판(126)과 노즐 플레이트(128) 사이에 위치하고 있다.
캐비티(120)는 진동판(126)과, 노즐 플레이트(128)와, 한 쌍의 격벽(122)에 의해 둘러싸인 부분이다. 캐비티(120)는 노즐(118)에 대응하여 설치되어 있기 때문에, 캐비티(120)의 수와 노즐(118)의 수는 동일하다. 캐비티(120)에는 한 쌍의 격벽(122) 사이에 위치하는 공급구(130)를 통하여 액체 저장소(129)로부터 액상 재료(111)가 공급된다. 또한, 본 실시예에서는 노즐(118)의 직경은 약 27㎛이다.
또한, 복수의 진동자(124) 각각은 각각의 캐비티(120)에 대응하도록 진동판(126) 위에 위치한다. 복수의 진동자(124) 각각은 피에조 소자(124C)와 피에조 소자(124C)를 사이에 끼우는 한 쌍의 전극(124A, 124B)을 포함한다. 제어부(112)가 이 한 쌍의 전극(124A, 124B) 사이에 구동 전압을 인가함으로써, 대응하는 노즐(118)로부터 액상 재료(111)의 액적(D)이 토출된다. 여기서, 노즐(118)로부터 토출되는 재료의 부피는 0pl 이상 42pl(피코리터) 이하의 사이에서 가변한다. 또한, 노즐(118)로부터 Z축 방향으로 액상 재료(111)의 액적(D)이 토출되도록 노즐(118)의 형상이 조정된다.
본 명세서에서는 1개의 노즐(118)과, 노즐(118)에 대응하는 캐비티(120)와, 캐비티(120)에 대응하는 진동자(124)를 포함한 부분을 「토출부(127)」라고도 표기한다. 이 표기에 의하면, 1개의 헤드(114)는 노즐(118)의 수와 동일한 수의 토출부(127)를 갖는다. 토출부(127)는 피에조 소자 대신에 전기-열 변환 소자를 가질 수도 있다. 즉, 토출부(127)는 전기-열 변환 소자에 의한 재료의 열팽창을 이용하여 재료를 토출하는 구성을 갖고 있을 수도 있다.
(C. 제어부)
다음으로, 제어부(112)의 구성을 설명한다. 도 18에 나타낸 바와 같이, 제 어부(112)는 입력 버퍼 메모리(200)와, 기억 장치(202)와, 처리부(204)와, 광원 구동부(205)와, 주사 구동부(206)와, 헤드 구동부(208)를 구비하고 있다. 이들 입력 버퍼 메모리(200)와, 처리부(204)와, 기억 장치(202)와, 광원 구동부(205)와, 주사 구동부(206)와, 헤드 구동부(208)는 버스(도시 생략)에 의해 서로 통신 가능하게 접속되어 있다.
광원 구동부(205)는 광조사 장치(140)와 통신 가능하게 접속되어 있다. 또한, 주사 구동부(206)는 제 1 위치 제어 장치(104) 및 제 2 위치 제어 장치(108)와 서로 통신 가능하게 접속되어 있다. 마찬가지로, 헤드 구동부(208)는 헤드(114)와 서로 통신 가능하게 접속되어 있다.
입력 버퍼 메모리(200)는, 액적 토출 장치(100)의 외부에 위치하는 외부 정보처리 장치(도시 생략)로부터 액상 재료(111)의 액적(D)를 토출하기 위한 토출 데이터를 수취한다. 입력 버퍼 메모리(200)는 토출 데이터를 처리부(204)에 공급하고, 처리부(204)는 토출 데이터를 기억 장치(202)에 저장한다. 도 18에서는 기억 장치(202)는 RAM이다.
처리부(204)는, 기억 장치(202) 내의 토출 데이터에 의거하여, 피토출부에 대한 노즐(118)의 상대 위치를 나타내는 데이터를 주사 구동부(206)에 부여한다. 주사 구동부(206)는 이 데이터와 소정의 토출 주기에 따른 스테이지 구동 신호를 제 1 위치 제어 장치(104) 및 제 2 위치 제어 장치(108)에 부여한다. 그 결과, 피토출부에 대한 토출 헤드부(103)의 상대 위치가 변화된다. 한편, 처리부(204)는, 기억 장치(202)에 기억된 토출 데이터에 의거하여, 액상 재료(111)의 토출에 필요 한 토출 신호를 헤드(114)에 부여한다. 그 결과, 헤드(114)에서의 대응하는 노즐(118)로부터 액상 재료(111)의 액적(D)이 토출된다.
또한, 처리부(204)는, 기억 장치(202) 내의 토출 데이터에 의거하여, 광조사 장치(140)를 온(ON) 상태 및 오프(OFF) 상태의 어느쪽 상태로 한다. 구체적으로는, 광원 구동부(205)가 광조사 장치(140)의 상태를 설정할 수 있도록 처리부(204)는 온 상태 또는 오프 상태를 나타내는 각각의 신호를 광원 구동부(205)에 공급한다.
제어부(112)는 CPU, ROM, RAM, 버스를 포함한 컴퓨터이다. 따라서, 제어부(112)의 상기 기능은 ROM에 저장된 소프트웨어 프로그램을 CPU가 실행함으로써 실현된다. 물론, 제어부(112)는 전용 회로(하드웨어)에 의해 실현될 수도 있다.
(D. 액상 재료)
상술한 「액상 재료(111)」는 헤드(114)의 노즐(118)로부터 액적(D)으로서 토출될 수 있는 점도를 갖는 재료를 의미한다. 여기서, 액상 재료(111)는 수성(水性)/유성(油性)을 불문한다. 노즐(118)로부터 토출 가능한 유동성(점도)을 구비하고 있으면 충분하며, 고체 물질이 혼입되어 있어도 전체적으로 유동체이면 된다. 여기서, 액상 재료(111)의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 점도가 1mPa·s 이상일 경우에는, 액상 재료(111)의 액적(D)을 토출할 때에 노즐(118)의 주변부가 액상 재료(111)에 의해 오염되기 어렵다. 한편, 점도가 50mPa·s 이하일 경우는, 노즐(118)에서의 막힘 빈도가 작기 때문에, 원활한 액적(D)의 토출을 실현할 수 있다.
상술한 도전성 재료(111B)는 액상 재료(111)의 일종이다. 본 실시예의 도전성 재료(111B)는 평균 입경이 10㎚ 정도인 은 입자와 분산매를 함유한다. 그리고, 도전성 재료(111B)에 있어서, 은 입자는 분산매 중에 안정적으로 분산되어 있다. 또한, 은 입자는 코팅제로 피복되어 있을 수도 있다. 여기서, 코팅제는 은 원자로 배위(配位) 가능한 화합물이다.
또한, 평균 입경이 1㎚ 내지 수백㎚인 입자는 「나노 입자」라고도 표기된다. 이 표기에 의하면, 도전성 재료(111B)는 은 나노 입자를 포함하고 있다.
분산매(또는 용매)로서는, 은 입자 등의 도전성 미립자를 분산시킬 수 있는 것으로서 응집(凝集)을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들어 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸―2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중 도전성 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법에 대한 적용의 용이성 면에서 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하며, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
상술한 절연 재료(111A)도 액상 재료(111)의 일종이다. 본 실시예의 절연 재료(111A)는 감광성 수지 재료를 함유하고 있다. 구체적으로는, 절연 재료(111A)는 광중합 개시제와, 아크릴산의 모노머 및/또는 올리고머를 포함하고 있다.
(변형예 1)
상기 실시예의 도전성 재료(111B)에는 은 나노 입자가 함유되어 있다. 그러나, 은 나노 입자 대신에, 다른 금속의 나노 입자가 사용될 수도 있다. 여기서, 다른 금속으로서, 예를 들어 금, 백금, 구리, 팔라듐, 로듐, 오스뮴, 루테늄, 이리듐, 철, 주석, 아연, 코발트, 니켈, 크롬, 티탄, 탄탈, 텅스텐, 인듐 중 어느 하나가 이용될 수도 있고, 또는 어느 2개 이상이 조합된 합금이 이용될 수도 있다. 다만, 은이면 비교적 저온에서 환원할 수 있기 때문에, 취급이 용이하고, 이 점에서 액적 토출 장치를 이용할 경우에는, 은 나노 입자를 포함하는 도전성 재료(111B)를 이용하는 것이 바람직하다.
또한, 도전성 재료(111B)가, 금속의 나노 입자 대신에, 유기 금속 화합물을 포함할 수도 있다. 여기서의 유기 금속 화합물은 가열에 의한 분해에 의해 금속이 석출(析出)되는 화합물이다. 이러한 유기 금속 화합물에는, 클로로트리에틸포스핀 금(I), 클로로트리메틸포스핀 금(I), 클로로트리페닐포스핀 금(I), 은(I) 2,4-펜탄디오네이트 복합체, 트리메틸포스핀(헥사플루오로아세틸아세트네이트) 은(I) 복합체, 구리(I) 헥사플루오로펜탄디오네이트시클로옥타디엔 복합체 등이 있다.
이와 같이, 액상의 도전성 재료(111B)에 함유되는 금속의 형태는 나노 입자로 대표되는 입자의 형태일 수도 있고, 유기 금속 화합물과 같은 화합물의 형태일 수도 있다.
또한, 도전성 재료(111B)는, 금속 대신에, 폴리아닐린, 폴리티오펜, 폴리페닐렌비닐렌 등의 고분자계 가용성 재료를 함유하고 있을 수도 있다.
(변형예 2)
실시예 6에서 설명한 바와 같이, 도전성 재료(111B)에서의 은 나노 입자는 유기물 등의 코팅제로 피복될 수도 있다. 이러한 코팅제로서, 아민, 알코올, 티올 등이 알려져 있다. 보다 구체적으로는, 코팅제로서, 2-메틸아미노에탄올, 디에탄올아민, 디에틸메틸아민, 2-디메틸아미노에탄올, 메틸디에탄올아민 등의 아민 화합물, 알킬아민류, 에틸렌디아민, 알킬알코올류, 에틸렌글리콜, 프로필렌글리콜, 알킬티올류, 에탄디티올 등이 있다. 코팅제로 피복된 은 나노 입자는 분산매 중에서 보다 안정적으로 분산될 수 있다.
(변형예 3)
상기 실시예에 의하면, 자외역 파장의 광을 조사하여 베이스층(5)의 표면 및 절연 서브 패턴(10, 11) 등의 표면을 친액화했다. 그러나, 이러한 친액화 대신에, 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라즈마 처리를 실시하여도, 이들의 표면을 친액화할 수 있다. O2 플라즈마 처리는 물체 표면에 대하여 플라즈마 방전 전극(도시 생략)으로부터 플라즈마 상태의 산소를 조사하는 처리이다. O2 플라즈마 처리의 조건은, 플라즈마 파워가 50∼100OW, 산소 가스 유량이 50∼10OmL/min, 플라즈마 방전 전극에 대한 물체 표면의 상대 이동 속도가 0.5∼10㎜ /sec, 물체 표면의 온도가 70∼90℃이면 된다.
(변형예 4)
상기 실시예에서는 다층 구조 기판의 제조 방법이 복수의 액적 토출 장치에 의해 실현된다. 다만, 다층 구조 기판의 제조 방법에서 이용되는 액적 토출 장치의 수는 1개뿐일 수도 있다. 액적 토출 장치의 수가 1개일 경우에는, 1개의 액적 토출 장치에 있어서, 헤드(114)마다 다른 액상 재료(111)를 토출하면 된다.
(변형예 5)
상기 실시예에서는, 절연 재료(111A)는 광중합 개시제와, 아크릴산의 모노머 및/또는 올리고머를 함유하고 있다. 다만, 아크릴산의 모노머 및/또는 올리고머 대신에, 절연 재료(111A)가 광중합 개시제와, 비닐기, 에폭시기 등의 중합성 관능기를 갖는 모노머 및/또는 올리고머를 함유하고 있을 수도 있다.
또한, 절연 재료(111A)는 광 관능기를 갖는 모노머가 용해되어 있는 유기 용액일 수도 있다. 여기서, 광 관능기를 갖는 모노머로서, 광경화성 이미드 모노머가 이용될 수 있다.
또는, 수지 재료인 모노머 자체가 노즐(118)로부터의 토출에 적절한 유동성을 가질 경우에는, 모노머가 용해된 유기 용액을 사용하는 대신에, 모노머 그 자체(즉 모노머액)를 절연 재료(111A)로 할 수도 있다. 이러한 절연 재료(111A)를 사용할 경우에도, 본 발명의 절연 패턴 또는 절연 서브 패턴을 형성할 수 있다.
또한, 절연 재료(111A)는 수지인 폴리머가 용해된 유기 용액일 수도 있다. 이 경우에는, 절연 재료(111A)에서의 용매로서 톨루엔을 이용할 수 있다.
도 1의 (a) 내지 (d)는 본 실시예의 제조 방법의 개요를 설명한 도면.
도 2의 (a) 내지 (d)는 본 실시예의 제조 방법의 개요를 설명한 도면.
도 3의 (a) 및 (b)는 본 실시예의 제조 방법의 개요를 설명한 도면.
도 4는 본 실시예의 다층 구조 기판의 단면(斷面)을 나타낸 모식도.
도 5의 (a) 내지 (e)는 실시예 1의 제조 방법을 설명한 도면.
도 6의 (a) 내지 (e)는 실시예 1의 제조 방법을 설명한 도면.
도 7의 (a) 내지 (d)는 실시예 1의 제조 방법을 설명한 도면.
도 8의 (a) 및 (b)는 실시예 1의 제조 방법을 설명한 도면.
도 9의 (a) 내지 (d)는 실시예 2의 제조 방법을 설명한 도면.
도 10의 (a) 내지 (e)는 실시예 3의 제조 방법을 설명한 도면.
도 11의 (a) 내지 (c)는 실시예 3의 제조 방법을 설명한 도면.
도 12의 (a) 내지 (d)는 실시예 4의 제조 방법을 설명한 도면.
도 13의 (a) 및 (b)는 실시예 4의 제조 방법을 설명한 도면.
도 14의 (a) 내지 (d)는 실시예 5의 제조 방법을 설명한 도면.
도 15의 (a) 및 (b)는 실시예 5의 제조 방법을 설명한 도면.
도 16은 다층 구조 기판의 제조에 사용하는 액적 토출 장치의 모식도.
도 17의 (a) 및 (b)는 액적 토출 장치에서의 헤드의 모식도.
도 18은 액적 토출 장치에서의 제어부의 기능 블록도.
도면의 주요 부분에 대한 부호의 설명
D, D1, D2 : 액적 V1, V2 : 비어 홀
1 : 다층 구조 기판 P1 : 절연 패턴
5 : 베이스층
10, 11, 12, 13, 14, 15, 16, 17, 18, 19 : 절연 서브 패턴
12A : 에지부 12B : 내부
20A : 전극 20B : 도전(導電) 배선
21A, 21B, 21C, 21D : 도전 포스트 22A : 전극
23A : 도전 패턴 23B : 도전 패턴
23C, 23D : 도전 포스트 24A : 도전 포스트
24D : 도전 포스트 25 : 도전 패턴
25A, 25B : 랜드(land) 27 : 도전 패턴
37A, 37B, 38A, 38B : 포스트 형성 영역
39 : 하지(下地) 영역 40A, 40B, 41A, 41B : 단자
40, 41 : 전자 부품 42 : 커패시터
43 : LSI 베어칩(bare chip) 44 : LSI 베어칩
46 : LSI 패키지 47 : 커넥터
100 : 액적 토출 장치 118 : 노즐

Claims (1)

  1. 전자 부품의 단자가 상측을 향하도록 상기 전자 부품을 베이스층의 표면 위에 배치하는 공정과,
    상기 전자 부품이 배치되지 않은 부분에 상기 전자 부품의 측면을 둘러싸도록 제 1 절연 서브 패턴을 형성하는 제 1 잉크젯 공정과,
    상기 제 1 절연 서브 패턴 상의 일부분에, 도전 패턴의 상부 표면의 레벨이 상기 전자 부품의 상부 표면의 레벨과 일치하도록 도전 패턴을 형성하는 제 2 잉크젯 공정과,
    상기 제 1 절연 서브 패턴 상의 나머지 부분에 상기 도전 패턴의 두께와 동일한 두께의 제 2 절연 서브 패턴을 형성하는 제 3 잉크젯 공정을 포함하는 다층 구조 기판의 제조 방법.
KR1020070072649A 2005-04-01 2007-07-20 다층 구조 기판의 제조 방법 KR100835621B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005105765A JP4207917B2 (ja) 2005-04-01 2005-04-01 多層構造基板の製造方法
JPJP-P-2005-00105765 2005-04-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028994A Division KR100798824B1 (ko) 2005-04-01 2006-03-30 다층 구조 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070080851A KR20070080851A (ko) 2007-08-13
KR100835621B1 true KR100835621B1 (ko) 2008-06-09

Family

ID=37031049

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060028994A KR100798824B1 (ko) 2005-04-01 2006-03-30 다층 구조 기판의 제조 방법
KR1020070072649A KR100835621B1 (ko) 2005-04-01 2007-07-20 다층 구조 기판의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060028994A KR100798824B1 (ko) 2005-04-01 2006-03-30 다층 구조 기판의 제조 방법

Country Status (5)

Country Link
US (1) US20060240664A1 (ko)
JP (1) JP4207917B2 (ko)
KR (2) KR100798824B1 (ko)
CN (1) CN1842255A (ko)
TW (1) TWI304377B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135405B2 (en) * 2004-08-04 2006-11-14 Hewlett-Packard Development Company, L.P. Method to form an interconnect
JP4211842B2 (ja) 2006-11-16 2009-01-21 セイコーエプソン株式会社 電子基板の製造方法及び多層配線基板の製造方法
JP4888072B2 (ja) * 2006-11-16 2012-02-29 セイコーエプソン株式会社 電子基板の製造方法
JP4888073B2 (ja) * 2006-11-16 2012-02-29 セイコーエプソン株式会社 電子基板の製造方法
TWI495570B (zh) * 2009-07-27 2015-08-11 Memjet Technology Ltd 具背側電連接之噴墨列印頭組件
TWI498058B (zh) * 2010-04-01 2015-08-21 Hon Hai Prec Ind Co Ltd 電路板及其製作方法
WO2015194373A1 (ja) * 2014-06-18 2015-12-23 株式会社村田製作所 部品内蔵多層基板
JP6663516B2 (ja) * 2017-01-24 2020-03-11 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
JP6677183B2 (ja) 2017-01-25 2020-04-08 オムロン株式会社 制御装置
EP3574422A4 (en) * 2017-01-26 2021-02-24 Nano-Dimension Technologies, Ltd. INTEGRATED CHIPS PRINTED CIRCUIT BOARDS AND MANUFACTURING PROCESSES
US11840032B2 (en) 2020-07-06 2023-12-12 Pratt & Whitney Canada Corp. Method of repairing a combustor liner of a gas turbine engine

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01163499A (ja) * 1987-12-17 1989-06-27 Mitsui Petrochem Ind Ltd ポリオレフィン製羽根車
JPH0418787A (ja) * 1990-03-30 1992-01-22 Toshiba Corp 印刷配線板の接続装置
JPH11163499A (ja) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
JPH11274671A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電気回路、その製造方法および電気回路製造装置
JP2003101245A (ja) * 2001-09-25 2003-04-04 Ind Technol Res Inst 積層回路の形成方法および形成装置
JP2003318133A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、半導体チップの実装構造、半導体装置、発光装置、電気光学装置、電子機器、並びに非接触型カード媒体
JP2004006578A (ja) * 2002-04-15 2004-01-08 Seiko Epson Corp 導電膜パターンとその形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
JP2004096058A (ja) * 2002-07-09 2004-03-25 Shinko Electric Ind Co Ltd 素子内蔵基板製造方法およびその装置
JP2004186668A (ja) * 2002-11-19 2004-07-02 Seiko Epson Corp 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
KR20050065671A (ko) * 2002-11-04 2005-06-29 코네 코퍼레이션 평형추가 없는 트랙션 시브 엘리베이터

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055965A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
GB0225202D0 (en) * 2002-10-30 2002-12-11 Hewlett Packard Co Electronic components
JP4523299B2 (ja) * 2003-10-31 2010-08-11 学校法人早稲田大学 薄膜コンデンサの製造方法
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
TWI260079B (en) * 2004-09-01 2006-08-11 Phoenix Prec Technology Corp Micro-electronic package structure and method for fabricating the same
US7238602B2 (en) * 2004-10-26 2007-07-03 Advanced Chip Engineering Technology Inc. Chip-size package structure and method of the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01163499A (ja) * 1987-12-17 1989-06-27 Mitsui Petrochem Ind Ltd ポリオレフィン製羽根車
JPH0418787A (ja) * 1990-03-30 1992-01-22 Toshiba Corp 印刷配線板の接続装置
JPH11163499A (ja) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
JPH11274671A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電気回路、その製造方法および電気回路製造装置
JP2003101245A (ja) * 2001-09-25 2003-04-04 Ind Technol Res Inst 積層回路の形成方法および形成装置
JP2004006578A (ja) * 2002-04-15 2004-01-08 Seiko Epson Corp 導電膜パターンとその形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
JP2003318133A (ja) * 2002-04-22 2003-11-07 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、半導体チップの実装構造、半導体装置、発光装置、電気光学装置、電子機器、並びに非接触型カード媒体
JP2004096058A (ja) * 2002-07-09 2004-03-25 Shinko Electric Ind Co Ltd 素子内蔵基板製造方法およびその装置
KR20050065671A (ko) * 2002-11-04 2005-06-29 코네 코퍼레이션 평형추가 없는 트랙션 시브 엘리베이터
JP2004186668A (ja) * 2002-11-19 2004-07-02 Seiko Epson Corp 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器

Also Published As

Publication number Publication date
TW200702189A (en) 2007-01-16
JP4207917B2 (ja) 2009-01-14
CN1842255A (zh) 2006-10-04
TWI304377B (en) 2008-12-21
US20060240664A1 (en) 2006-10-26
KR20060105592A (ko) 2006-10-11
KR100798824B1 (ko) 2008-01-28
JP2006287008A (ja) 2006-10-19
KR20070080851A (ko) 2007-08-13

Similar Documents

Publication Publication Date Title
KR100835621B1 (ko) 다층 구조 기판의 제조 방법
KR100788445B1 (ko) 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법
KR100723998B1 (ko) 다층 구조 형성 방법, 배선 기판의 제조 방법 및 전자기기의 제조 방법
KR100668273B1 (ko) 다층 구조 형성 방법, 배선 기판 및 전자 기기의 제조 방법
KR100769636B1 (ko) 다층구조 형성 방법
KR100662837B1 (ko) 다층 구조 형성 방법, 배선 기판의 제조 방법, 및 전자기기의 제조 방법
US7793411B2 (en) Method for manufacturing electronic substrate
KR100822423B1 (ko) 층 형성 방법, 액티브 매트릭스 기판의 제조 방법 및 다층배선 기판의 제조 방법
JP4506809B2 (ja) 多層構造形成方法、配線基板および電子機器の製造方法
KR20080044774A (ko) 전자 기판의 제조 방법 및 다층 배선 기판의 제조 방법
JP2008258376A (ja) 回路素子実装モジュールの製造方法、回路素子実装モジュールの製造装置および回路素子実装モジュール
JP2008124294A (ja) 電子基板とその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee