JP2004186668A - 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器 - Google Patents

多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器 Download PDF

Info

Publication number
JP2004186668A
JP2004186668A JP2003300143A JP2003300143A JP2004186668A JP 2004186668 A JP2004186668 A JP 2004186668A JP 2003300143 A JP2003300143 A JP 2003300143A JP 2003300143 A JP2003300143 A JP 2003300143A JP 2004186668 A JP2004186668 A JP 2004186668A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
wiring board
manufacturing
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003300143A
Other languages
English (en)
Other versions
JP3801158B2 (ja
Inventor
Kazuaki Sakurada
和昭 桜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003300143A priority Critical patent/JP3801158B2/ja
Priority to US10/713,572 priority patent/US20040145858A1/en
Priority to CNB2003101181148A priority patent/CN1292462C/zh
Priority to TW092131844A priority patent/TWI292585B/zh
Priority to KR1020030080399A priority patent/KR100572606B1/ko
Publication of JP2004186668A publication Critical patent/JP2004186668A/ja
Application granted granted Critical
Publication of JP3801158B2 publication Critical patent/JP3801158B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ink Jet (AREA)

Abstract

【課題】 液滴吐出方式を用いた比較的簡素な製造工程で精巧な多層配線基板を形成し、特に層間絶縁膜の平坦化が容易にできる、多層配線基板、多層配線基板の製造方法、電子デバイス及び電子機器を提供すること。
【解決手段】 少なくとも2層の配線層17と、配線層17の間に設けられた層間絶縁膜24と、配線層17を導通させる導通ポスト18とを有してなる多層配線基板の製造方法であって、層間絶縁膜24の上面が平坦になるように、層間絶縁膜24が形成される絶縁膜形成領域の凹凸部の形状に応じて膜厚を変化させ、層間絶縁膜24を形成すること特徴とする。
【選択図】 図2

Description

本発明は、多層配線基板、多層配線基板の製造方法、電子デバイス及び電子機器に関する。
従来、多層プリント配線基板の層間絶縁膜は、基板に液状材料を滴下した後、基板を回転させ、基板全面に材料を塗布して膜を形成するスピン塗布方式と、溶剤膜をロールに転写するロールコート方式が一般的であった。しかしながら、スピン塗布方式では、材料使用効率が10%程度であり、かつ裏面洗浄などの別工程が必要となる。一方、ロールコート方式では、材料使用効率は高いが、転写ロールからの異物混入が問題となった。
このような多層プリント配線基板の層間絶縁膜の製造方法としては、近年、インクジェット方式によるが提案されている。この方式はいわゆるインクジェットプリンタでよく知られている液滴吐出技術であって、層間絶縁膜の材料を液状化させた材料インクの液滴をインクジェットヘッドから基板上に吐出し、定着させるものである。インクジェット方式によれば、微細な領域に材料インクの液滴を正確に吐出するので、所望の領域に直接材料インクを定着させることができると共に、材料インクの無駄も発生せず、製造コストの低減も図れ、非常に合理的な方法となる。
このような層間絶縁膜の形成方法としては、基板と材料吐出ノズルを相対移動させて、基板全面に絶縁膜材料を塗布し、必要に応じて基板を回転させる方法がある(例えば、特許文献1参照。)。
特開平7−108206号公報
しかしながら、上記公報に開示されている方法では、材料吐出ノズルから材料が一様に塗布されるために、配線層の回路パターンの凹凸形状に沿って層間絶縁膜が形成されてしまい、層間絶縁膜の平坦化を十分に行うことができないという問題があった。層間絶縁膜が平坦化されていない場合には、層間絶縁膜より上層の配線層の断面は凹凸形状となり、平坦な配線層を形成することができないばかりでなく、更に上層の層間絶縁膜及び配線層の断面形状に影響を与え、配線層間の断線を招いてしまう。また、基板を回転させることにより、材料使用効率が低減し、かつ裏面洗浄などの別工程が必要となるという問題があった。
本発明は、液滴吐出方式を用いた比較的簡素な製造工程で精巧な多層配線基板を形成し、特に層間絶縁膜の平坦化が容易にできる、多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
少なくとも2層の配線層と、配線層間に設けられた層間絶縁膜と、配線層間を導通させる導通ポストとを有してなる多層配線基板の製造方法であって、層間絶縁膜の上面が平坦になるように、層間絶縁膜が形成される絶縁膜形成領域の凹凸部の形状に応じて膜厚を変化させ、層間絶縁膜を形成すること特徴とする。この際、液滴吐出方式を用いることが望ましい。
本発明について、基板と、第1配線層と、導通ポストと、層間絶縁膜と、第2配線層とが順に形成された多層配線基板を例示して説明する。
まず、基板に所定の回路パターンの第1配線層を形成する。この回路パターンを断面視すると、配線が形成されている部分と、これが形成されていない部分との段差による凹部が形成される。
この第1配線層は、フォトリソグラフィ等の方法を用いて形成されるが、液滴吐出方式によって第1配線層を形成することが好ましい。
次に、第1配線層の上に導通ポストを形成する。この導通ポストを断面視すると、第1配線層の上面に導通ポストが突出した凸部が形成される。ここでは、液滴吐出方式を用いて導通ポストを形成することが好ましい。
また、本発明では、この凹部及び凸部を総称して凹凸部と呼び、この凹凸部は、所望の平坦面に対する段差及び突起を意味するものである。
続いて、液滴吐出方式を用いて層間絶縁膜の上面が平坦となるように絶縁膜形成領域の凹凸部の形状に応じて層間絶縁膜を形成する。ここで、絶縁膜形成領域とは、少なくとも基板、第1配線層及び導通ポストとの面によって囲まれた、層間絶縁膜が形成される領域を意味するものである。また、絶縁膜形成領域の凹凸部の形状に応じて層間絶縁膜を形成するとは、層間絶縁膜となる材料インクを凹凸部の凹部に対して多く吐出し、また、その材料インクを凸部に対して少なく吐出することによって、層間絶縁膜を形成するということである。
更に、続いて層間絶縁膜の上に所定の回路パターンの第2配線層を形成する。
これによって第1配線層と第2配線層とは、導通ポストを介して接続される。また、層間絶縁膜の上面が平坦化され、かつ、第2配線層はこの層間絶縁膜の上面に倣って形成されるので、第2配線層は均一な膜厚を有する層膜となり、その上面は平坦面となる。ここで、液滴吐出方式によって第2配線層を形成することが好ましい。
上記一連の多層配線基板の製造方法において、液滴吐出方式による層間絶縁膜の形成は、材料インクに含まれる蒸発又は揮発可能な液体を蒸発させる乾燥工程を含むものとする。
従って、本発明によれば、層間絶縁膜の上面を平坦化することができ、更に、層間絶縁膜の上面を平坦化することで、第2配線層の膜厚は均一化され、第1配線層と第2配線層との層間は良好な絶縁性を得ることができ、断線を防止することができる。また、層間絶縁膜の上面に第2配線層を形成することにより、第2配線層は層間絶縁膜の平坦面に沿って形成されるので、第2配線層より上層の層膜(第3、第4…の配線層又は層間絶縁膜)を形成した際には、この層膜の上面の平坦化と、この層膜の膜厚均一化を容易に行うことができる。
また、本発明の多層配線基板の製造方法は、先に記載の多層配線基板の製造方法であり、絶縁膜形成領域の凹凸部の形状は、配線層及び導通ポストを形成する回路パターンの設計データから算出されることを特徴とする。
ここで、設計データとは、液滴吐出方式によって配線層及び導通ポストを所定の回路パターンで形成するための電子データと、液滴吐出方式による液滴の吐出量、液滴の配置及び吐出回数等の設定値とを含むものである。また、この電子データの形式としてはビットマップ、CAD(computer aided design)で用いられるDXF及びDWG等の好適なデータ形式が適用される。
また、配線層及び導通ポストをフォトリソグラフィによって形成する場合には、露光工程で用いるマスクのパターンが電子化された電子データを用いてもよい。
従って、本発明によれば、回路パターンの設計データに基づいて、予め絶縁膜形成領域の形状を算出し、この算出結果に応じて層間絶縁膜が形成されるので、効率的に層間絶縁膜を形成することができる。
また、本発明の多層配線基板の製造方法は、先に記載の多層配線基板の製造方法であり、絶縁膜形成領域の凹凸部の形状は、層間絶縁膜を形成する前に測定されることを特徴とする。
ここで、凹凸部の測定は、層間絶縁膜を形成する前に絶縁膜形成領域全面に亘って行われ、また、非接触式段差計を用いて、凹凸部の寸法が3次元データ(測定データ)として高精度に測定される。この3次元データに基づいて、画像解析等を行うことによって絶縁膜形成領域を算出し、絶縁膜形成領域に吐出する材料インクの最適な吐出量、液滴の配置及び吐出回数等を設定し、液滴吐出が行われる。具体的には、凹凸部のうち深く凹んだ凹部には、材料インクを多く吐出し、浅く凹んだ凹部には、材料インクを少なく吐出する。
非接触式段差計としては、レーザー段差計等の光の干渉を利用した段差計やスキャナ等が好適に採用される。
また、凹凸部の測定は、ヘッド先行型センサを用いて、液滴吐出に先立って行ってもよい。ヘッド先行型センサとは、液滴吐出装置の液滴吐出ヘッドの近傍に設置されたものであり、これを用いることによって、凹凸部の段差測定と、液滴吐出ヘッドによる液滴吐出とが同時並行して行われ、この液滴吐出は、凹凸部の測定データに基づいて行われ、具体的には、凹凸部のうち深く凹んだ凹部には、材料インクを多く吐出し、浅く凹んだ凹部には、材料インクを少なく吐出する。
従って、本発明によれば、非接触式段差計を用いた場合には、高精度に測定された3次元データ(測定データ)に基づいて算出された絶縁膜形成領域に層間絶縁膜を形成することができる。また、ヘッド先行型センサを用いた場合には、絶縁膜形成領域全面の測定が不要になり、効率的に凹部の段差測定と液滴吐出を行うことができる。
また、更に上記のいずれの方法であっても、凹凸部の寸法の誤差(設計データと測定データとの誤差)を含めた、実際の凹凸部の形状が測定されるので、この測定データに基づいて層間絶縁膜が形成され、設計データに基づいた層間絶縁膜よりも高精度に平坦化を行うことができる。
また、本発明の多層配線基板の製造方法は、先に記載の多層配線基板の製造方法であり、層間絶縁膜を複数積層させて形成する場合に、まず、配線層及び導通ポストを形成する回路パターンの設計データから算出された絶縁膜形成領域の凹凸部に応じて所定の膜厚の第1層間絶縁膜を形成した後に、第1層間絶縁膜の上面の段差を測定し、段差を埋めるように第2層間絶縁膜を形成することを特徴とする。
ここで、第1層間絶縁膜とは、絶縁膜形成領域に対して最初に形成される層膜であり、第2層間絶縁膜とは、予め形成された第1層間絶縁膜の上に形成される層膜である。また、第3、第4、・・・、の層間絶縁膜を形成した場合には、これらは、予め形成された層間絶縁膜の上に形成される層膜であるので、第2層間絶縁膜と総称している。また、第1層間絶縁膜の上面の段差を測定するとは、上述した非接触式段差計を用いた測定方法を意味するものである。
従って、本発明によれば、回路パターンの設計データに基づいて、予め絶縁膜形成領域の形状を算出し、この算出結果に応じて層間絶縁膜が形成されるので、効率的に第1層間絶縁膜を形成することができる。
また、第1層間絶縁膜の上面の段差を測定するので、第1層間絶縁膜の膜厚及び平坦度等の誤差を含めた、実際の段差を測定することができる。
また、この段差を埋めるように第2層間絶縁膜を形成するので、層間絶縁膜の上面を平坦に形成することができる。従って、第1層間絶縁膜の上面は第2層間絶縁膜よりも多少粗雑に形成してもよく、液滴吐出法に要する処理時間を短縮させるような第1層間絶縁膜を形成することができる。
また、所望の層間絶縁膜を一括して形成するよりも、第1及び第2層間絶縁膜とに分割して形成するので、層間絶縁膜の膜厚の制御が容易となり、層間絶縁膜の上面に高精度な平坦面を形成することができる。
また、本発明の多層配線基板の製造方法は、先に記載の多層配線基板の製造方法であり、第1層間絶縁膜を液滴吐出ヘッドから比較的大きな液滴を吐出させて形成し、第2層間絶縁膜をよりも小さな液滴を吐出させて形成することを特長とする。
従って、本発明によれば、先に記載した多層配線基板の製造方法と同様の効果が得られるとともに、第1層間絶縁膜が所定の吐出精度で形成され、第2層間絶縁膜が更に高精度の吐出精度で形成されるので、層間絶縁膜の上面に更に高精度な平坦面を形成することができる。
また、本発明の多層配線基板の製造方法は、先に記載の多層配線基板の製造方法であり、液滴吐出ヘッドの駆動波形を制御することによって一滴当たりの吐出量を変化させ、材料インクの単位面積あたりの吐出量を調整することを特徴とする。
ここで、液滴吐出ヘッドとは、ノズル孔に連通する圧力発生室と、圧力発生室内の液状体を加圧することによりノズル孔から材料インクを吐出させる圧力発生素子を備えるものである。また、駆動波形とは、圧力発生素子に印加する電圧波形を意味している。また、単位面積あたりの吐出量とは、絶縁膜形成領域の単位面積あたりに吐出される材料インクの吐出量を意味している。また、材料インクとは、先に記載した層間絶縁膜の材料を蒸発又は揮発可能な液体中に含ませることによって液体状にされたものを意味する。例えば、溶媒にその材料を溶かして溶液にすること、及びその材料を液体中に分散させて分散液にすることを含むものとする。後者の場合、材料は粉体として形成されてもよいし、粉砕されて砕片とされていてもよい。また、液滴吐出方式によって製造可能であれば、他の形態をとることにより液体状にしてもよい。
従って、本発明によれば、駆動波形を制御することによって圧力発生素子に所望の電圧が印加され、圧力発生素子が圧力発生室内の材料インクを加圧し、これによってノズル孔から材料インクが好適な吐出量で吐出され、絶縁膜形成領域の単位面積あたりの吐出量を調整することができる。
ここで、圧力発生素子に印加する電圧が高くなるように駆動波形を設定した場合には、1回あたりの吐出量を多くすることができ、また、この電圧が小さくなるように駆動波形を設定した場合には、その吐出量を少なくすることができる。
また、圧力発生素子に印加する電圧の単位時間あたりのパルス数が多くなるよう駆動波形を設定した場合には、単位時間あたりの吐出量を多くすることができ、また、このパルス数が少なくなるように駆動波形を設定した場合には、その吐出量を少なくすることができる。
また、更に、上記の駆動波形の電圧及びパルス数を好適に調整することによって、所望の液滴吐出を行うことができる。
また、本発明の多層配線基板の製造方法は、先に記載の多層配線基板の製造方法であり、材料インクが吐出される吐出位置の間隔を制御することによって、材料インクの単位面積あたりの吐出量を調整することを特徴とする。
ここで、吐出位置の間隔とは、材料インクの少なくとも2点間の距離であり、基板と液滴吐出ヘッドとの相対移動量を調整することによって設定されたもの、及び複数具備されている各ノズルの吐出、非吐出を制御することによって設定されたものである。また、実際には、相対移動させながら液滴吐出が行われ、この移動速度を大きくすることで間隔が大きくなり、よって材料インクの吐出を疎にすることができ、この移動速度を小さくすることで間隔が小さくなり、よって材料インクの吐出を密にすることができる。例えば、10μm間隔で材料インクを吐出した場合と20μm間隔で材料インクを吐出した場合とでは、前者より後者の方が単位面積当たりの吐出量が倍となる。また、ここで、相対移動を行わずに同一地点にて液滴吐出を行えば、いわゆる重ね塗りができる。
また、例えば、一定の領域において、各ノズルの吐出、非吐出を制御することにより、100回吐出を行った場合と50回吐出を行った場合とでは、前者より後者の方がインクの吐出が疎となり、単位面積当たりの吐出量は半分となる。
従って、本発明によれば、吐出位置の間隔を制御することによって、材料インクの疎密を調整し、絶縁膜形成領域の単位面積あたりの吐出量を調整することができる。
次に、本発明は、少なくとも2層の配線層と、該配線層間に設けられた層間絶縁膜と、該配線層間を導通させる導通ポストとを有してなる多層配線基板であって、前記層間絶縁膜の上面が平坦になるように、前記層間絶縁膜が形成される絶縁膜形成領域の凹凸部の形状に応じて膜厚を変化させて、該層間絶縁膜が形成されたことを特徴とする。
従って、本発明によれば、先に記載した多層配線基板の製造方法と同様の効果が得られ、配線層間の絶縁性が優れた多層配線基板を形成することができる。
次に、本発明は、少なくとも2層の配線層と、該配線層間に設けられた層間絶縁膜と、該配線層間を導通させる導通ポストとを有してなる電子デバイスであって、
前記層間絶縁膜の上面が平坦になるように、前記層間絶縁膜が形成される絶縁膜形成領域の凹凸部の形状に応じて膜厚を変化させて、該層間絶縁膜が形成されたことを特徴とする。
従って、本発明によれば、先に記載した多層配線基板の製造方法と同様の効果が得られ、配線層間の絶縁性が優れた電子デバイスを形成することができる。
次に、本発明の電子機器は、先に記載の多層配線基板を備えたことを特徴とする。
従って、本発明によれば、先に記載した多層配線基板と同様の効果が得られ、絶縁破壊による故障が少ない電子機器となる。
次に、本発明の電子機器は、先に記載の電子デバイスを備えたことを特徴とする。
従って、本発明によれば、先に記載した電子デバイスと同様の効果が得られ、絶縁破壊による故障が少ない電子機器となる。
以下、本発明に係る多層配線基板の製造方法について、図面に基づいて説明する。
(第1実施形態)
図1から図3は、本発明の第1実施形態に係る多層配線基板の製造方法を示す工程図である。図1は撥インク処理工程、第1回路パターン(第1配線層)及び層間導通ポスト(導通ポスト)の形成までを示した図、図2は第一層目の層間絶縁膜形成工程を示した図、図3は第2回路パターン(第2配線層)、第二層目の層間絶縁膜、及び第3回路パターン(第3配線層)の形成工程を示している。本実施形態では基板10の片面側に多層プリント配線を形成する。
また、図4は多層配線基板の製造方法で用いる液滴吐出装置を示す図であり、図4(a)は液滴吐出装置の概略構成を示す斜視図、図4(b)は液滴吐出装置の要部を示す側断面図である。また、図5は図4に示す液滴吐出装置の要部における駆動信号の波形を示す図である。
<液滴吐出装置>
図4(a)に示す液滴吐出装置101は、基板10上に材料インク122を吐出するインクジェットヘッド(液滴吐出ヘッド)102と、このインクジェットヘッド102と基板10との位置を相対的に移動させる移動機構104と、インクジェットヘッド102及び移動機構104を制御する制御部CONTとを備えたものである。
インクジェットヘッド102は、材料インク122を吐出し、これを基板10上に吐出するようになっている。インクジェットヘッド102は、図4(b)に示すようにノズル孔118に連通する圧力発生室115と、圧力発生室115内の材料インク122を加圧することにより、ノズル孔118から材料インク122を吐出させるピエゾ素子(圧力発生素子)120を備えるものである。
移動機構104は、基板ステージ106上に載置された基板10の上方に、インクジェットヘッド102を下方に向けて支持するヘッド支持部107と、上方のインクジェットヘッド102に対して基板ステージ106とともに基板10をX、Y方向に移動させるステージ駆動部108とから構成されたものである。
また、インクジェットヘッド102において、ピエゾ素子120は、一対の電極121の間に位置し、通電するとこれが外側に突出するようにして撓曲するよう構成されたものである。そして、このような構成のもとに圧電素子120が接合されている振動板113は、圧電素子120と一体になって同時に外側へ撓曲するようになっており、これによって圧力発生室115の容積が増大するようになっている。したがって、圧力発生室115内に増大した容積分に相当する材料インク122が、図示しない供給口から圧力発生室115内へ流入し、また、このような状態からピエゾ素子120への通電を解除すると、ピエゾ素子120と振動板113はともに元の形状に戻る。従って、圧力発生室115も元の容積に戻ることから、圧力発生室115内部の材料インク122の圧力が上昇し、ノズル孔118から基板に向けて材料インク122が液滴として吐出される。
なお、インクジェットヘッド102のインクジェット方式としては、ピエゾ素子120を用いたピエゾジェットタイプ以外の方式でもよく、例えば、エネルギー発生素子として電気熱変換体を用いた方式を採用してもよい。
また、制御部CONTは、装置全体の制御を行うマイクロプロセッサ等のCPUや、各種信号の入出力機能を有するコンピュータなどによって構成されたもので、図4(a)に示したようにインクジェットヘッド102及び移動機構104にそれぞれ電気的に接続されたことにより、インクジェットヘッド102による吐出動作、及び移動機構104による移動動作の少なくとも一方、本例では両方を制御するものとなっている。そして、このような構成により、材料インク122の吐出条件を変え、形成する薄膜の膜厚を制御する機能を有したものとなっている。
即ち、制御部CONTは、材料インク122の吐出量を制御する機能として、基板10上の材料インク122の吐出距離間隔を変える制御機能と、一滴当たりの材料インク122の吐出量を変える制御機能と、ノズル孔118の配列方向と移動機構104による移動方向との角度θを変える制御機能と、基板10上の同一位置に繰り返し吐出を行う際に繰り返す吐出毎に吐出条件を設定する制御機能と、基板10上を複数の領域に分けて各領域毎に吐出条件を設定する制御機能とを備えている。ここで、上記の吐出条件は、ピエゾ素子120に印加する電圧の駆動波形を制御することによって設定される。
更に、制御部CONTは、吐出距離間隔を変える制御機能として、基板10とインクジェットヘッド102との相対的な移動の速度を変えて吐出距離間隔を変える制御機能と、移動時における吐出の時間間隔を変えて吐出距離間隔を変える制御機能と、複数のノズル孔118のうち同時に材料インク122を吐出させるノズル孔118を任意に設定して吐出距離間隔を変える機能とを備えている。
図5は、ピエゾ素子120に与える駆動信号の例と、ノズル孔118から吐出される材料インク122の状態を示している。以下、この図5を用いて、微小ドット、中ドット、大ドットの体積の異なる3種類の材料インク122を吐出する原理について説明する。
図5において、駆動波形[A]は駆動信号発生回路が生成する基本波形である。波形[B]は基本波形のPart1で形成されていて、メニスカス(液体の凹凸面)を揺動させノズル孔118近傍の増粘した材料インク122を拡散し、微小な材料インク122の吐出不良を未然に防止するために用いられる。B1はメニスカスが静定している状態であり、B2はピエゾ素子120に緩やかに充電することで圧力発生室115の体積を拡張しメニスカスを僅かノズル孔118内に引き込む動作を示している。波形[C]は基本波形のPart2で形成されていて、微小ドットの材料インク122を吐出する波形である。まず静定している状態(C1)から急激にピエゾ素子120を充電してメニスカスを素早くノズル孔118内に引き込む。次に一旦引き込まれたメニスカスが再びノズル孔118を満たす方向に振動を開始するタイミングに併せて圧力発生室115を僅か縮小(C3)させることにより微小ドットの材料インク122が飛翔する。放電を途中休止した後の2度目の放電(C4)は吐出動作後のメニスカスやピエゾ素子120の残留信号を制振させるとともに材料インク122の飛翔形態を制御する役目を果たしている。波形[D]は基本波形のPart3で形成されていて、中ドットを吐出する波形である。静定状態(D1)から緩やかに大きくメニスカスを引き込み(D2)、メニスカスが再びノズル孔118を満たす方向に向かうタイミングに合わせて急激に圧力発生室115を収縮(D3)させることで中ドットの材料インク122が吐出される。D4ではピエゾ素子120に充電/放電することでメニスカスやピエゾ素子120の残留振動を制振させている。波形[E]は基本波形のPart2とPart3を組み合わせて形成されていて、大ドットの材料インク122を吐出するための波形である。まず、E1、E2、E3に示す過程で小ドットの材料インク122を吐出し、小ドット吐出後に僅かに残留するメニスカスの振動がノズル孔118内を材料インク122で満たすタイミングに合わせて中ドットを吐出する波形をピエゾ素子120に印加する。E4、E5 の過程で吐出される材料インク122は中ドットよりも大きい体積であり、先の小ドットの材料インク122と合わせてさらに大きい大ドットの材料インク122が形成される。このように駆動信号を制御することにより、微小ドット、中ドット、大ドットの体積の異なる3種類の材料インク122を吐出することができる。
ここで、本例の液滴吐出装置101は、液滴吐出方式を採用しており、複数のノズル孔118のそれぞれについて上述した吐出制御を独立して行うことが可能である。そのため、その吐出先を限定しやすい。すなわち、塗布膜の凹部に限定して、液体材料を効果的に吐出することができる。
<材料インク>
液滴吐出装置101で用いる材料インク122は、多層配線基板を構成する配線層、層間導通ポスト及び層間絶縁膜に応じて、種々のインクが用いられる。本実施形態の配線層を形成する材料インクとしては、電気導電性を有した導電性インクが用いられ、これは直径10nm程度の銀微粒子をトルエン中に分散させた銀微粒子分散液(真空冶金社製、商品名「パーフェクトシルバー」)をトルエンで希釈し、その粘度が3[mPa・s]となるように調整したものである。
<撥インク処理工程>
次に、基板の上面に施される撥インク処理について説明する。この撥インク処理を施すことにより、基板上に吐出された導電性インクなどの位置をより高精度に制御することができる。先ず、ポリイミドからなる基板10をイソプロピルアルコール(IPA)にて洗浄後、波長254nmの紫外線を10mW/cm2の強度で10分間照射して更に洗浄(紫外線照射洗浄)する。この基板10に撥インク処理を施すために、ヘキサデカフルオロ1、1、2、2、テトラヒドロデシルトリエトキシシラン0.1gと基板10を容積10リットルの密閉容器に入れて摂氏120度で2時間保持する。これにより、基板10上に撥インク性の単分子膜が形成される。この単分子膜が形成された基板10の上面と、その上面に吐出された上記導電性インクとの接触角は、例えば約70度となる。
上記の撥インク処理後の基板表面と導電性インクとの接触角は、液滴吐出方式で多層プリント配線を形成するためには大きすぎる。そこで、この基板10に、前記洗浄をしたときと同じ波長(254nm)の紫外線を2分間照射する。その結果、導電性インクと基板表面の接触角は約35°となる。
なお、撥インク処理の代わりに受容層を形成してもよい。
<第1回路パターン形成工程>
液滴吐出装置101を用いて、図1に示すようにインクジェットヘッド102aから上記撥インク処理が行われた基板10に導電性インク122aを吐出し、所定のドット間隔のビットマップパターンとなるように行われる。次いで、加熱処理を行って回路パターンを形成する。
ここで、インクジェットヘッド102aとしては、例えば、市販のプリンター(商品名「カラリオPM950C」(エプソン製))のヘッドを使用する。また、インク吸入部がプラスチック製であるため、有機溶剤に対して溶解しないよう吸入部を金属製の治具に変更したものを用いる。インクジェットヘッド102aの駆動電圧を20Vとして上記導電性インクを吐出すると、5ピコリットルの体積の導電性インク122aが吐出される。その導電性インク122aの直径は約27μmである。導電性インク122aが基板10上に吐出(接触角35度)した後、その導電性インク122aは基板10上で直径約45μmに広がる。
基板10上に描画する回路パターンとしては、例えば、1辺が50μmの正方形からなるグリッド上に白黒2値のビットマップとして設計し、このビットマップに従って導電性インク122aを吐出することで形成した。即ち、図1(a)に示すようにインクジェットヘッド102aから基板10上に、銀微粒子を含む導電性インクを50μmごとの配置となるように吐出する。
上記の条件では、基板10に吐出した1個の液滴13は直径約45μmに広がるので、隣り合った液滴13同士は接触せず、すべてのドット(液滴13)が基板10上で孤立している。一旦、パターン吐出を行った後、導電性インクの溶剤を乾燥させるために基板10に摂氏100度の熱風を15秒間あて、その後、基板10が室温に戻るまで数分間自然冷却した。その結果、図1(b)に示す状態となる。
この処理の後でも、基板10の撥インク性は処理前と変わらない。また、乾燥などにより液滴13から溶剤が飛ばされて形成されたインク滴14の厚さは約2μmとなる。また、このインク滴14上の撥インク性は、インク滴14の無い部分とほとんど同程度の撥インク性となる。
その後、図1(c)のように、上述の孤立したドット(インク滴14)の中間を狙って再び上記と同様の条件で液滴13と同じ液体からなる液滴15を吐出する。図1では、断面図のみを示しているが、本図(紙面)と垂直方向にもインク滴14と同様な孤立したドットが存在する場合には、そのドットの中間も同様に液滴15を吐出していく。
この吐出では、基板10とインク滴14の上の撥液性がほとんど同一であったため、上記の条件での吐出で、インク滴14の無い基板10への吐出の場合とほぼ同様の結果が得られる。
その後、液滴15について上記と同様に熱風乾燥を行って導電性インクの溶剤を揮発させ、これによって図1(d)のように、すべてのインク滴がつながったパターン16が形成される。
更に、膜厚を稼ぎ、また、配線層の回路パターンにドットの形状が残らないようにするために、上記と同様に行うドットの中間または凹部を狙っての吐出と熱風乾燥の工程とを、既述の分も含めて合計6回繰り返し、図1(e)に示すような線幅50μm、膜厚10μmの第1回路パターン17を形成する。なお、この段階では導電性インクの溶剤を飛ばしただけで、焼成が不十分であるため回路パターンには電気導電性はない。
<層間導通ポスト形成工程>
次に、層間絶縁膜を貫通して第2回路パターンとの導通を図るためのものである層間導通ポスト18を形成する。ここでは、上記の第1回路パターン形成工程と全く同様の工程で層間導通ポスト18を形成することができる。即ち、層間導通が必要な場所のみに銀微粒子を含有した導電性インク122aを吐出し、間に熱風乾燥をはさんで重ねて吐出する。そして合計6回の吐出にて図1(f)に示すように、第1回路パターンからの高さが10μmの層間導通ポスト18を形成する。
その後、基板10を大気中で摂氏300度にて30分間熱処理して、銀微粒子同士を物理的に接触させる。これにより、第1回路パターン17と層間導通ポスト18が一体化した形で形成される。また、この熱処理によって第1回路パターン17及び層間導通ポスト18全体の膜厚は、図1(g)のように熱処理前の約半分となる。第1回路パターン17と基板10との密着力をセロテープ(登録商標)試験による評価を行うと、剥がれはなく十分な密着力があることがわかる。
<絶縁膜形成領域算出工程>
続いて、絶縁膜形成領域算出工程が行われる。絶縁膜形成領域19aは、後に層間絶縁膜が形成される領域であり、図1(h)のように第1回路パターン17及び層間導通ポスト18のビットマップパターン等の電子データと、液滴の吐出量、液滴の配置及び吐出回数等の設定値とを含んだ設計データから算出されるものである。
このような設計データの算出結果から、基板10の上面10aと、第1回路パターン17の上面17a及び側面17bと、層間導通ポスト18の側面18bとによって形成された凹凸部と、所望の層間絶縁膜の膜厚とによって絶縁膜形成領域19aが算出される。
なお、絶縁膜形成領域算出工程は、液滴吐出装置101全体の制御を行うマイクロプロセッサ等のCPUや、各種信号の入出力機能を有するコンピュータにおいて行われるので、層間絶縁膜を形成する前であれば、いつでも算出を行ってよい。
<親インク処理>
次の工程において、絶縁膜形成領域19aに対して層間絶縁膜を形成にあたり、第1回路パターン17が形成された基板10に、前処理として波長254nmの紫外線を10[mW/cm2]の強度で5分間照射する。これによって、基板10の上面10aと、第1回路パターン17の上面17a及び、側面17bと、層間導通ポスト18の側面18bは親インク性となる。
<第1層間絶縁膜形成工程>
更に、続いて絶縁膜形成領域19aに対して、これを埋めるように層間絶縁膜を形成する。
本実施形態の層間絶縁膜を形成するための材料インクは、例えば、市販のポリイミドワニス(製品名「パイメル」(旭化成工業製))を溶剤で希釈し、粘度が8[mPa・s]となるように調整した。
液滴吐出装置101を用いて、上面10aと第1回路パターン17との凹部のみを埋めるように上記の材料インク122bを吐出する(図2(a)参照)。
材料インク122bを吐出する際には、インクジェットヘッド102bに印加する電圧の駆動波形を制御することで、材料インク122bの単位面積あたりの吐出量が調整される。例えば、ピエゾ素子120に印加する電圧が高くなるように駆動波形を設定した場合には、1滴当りの吐出量を多くすることができ、また、この電圧が小さくなるように駆動波形を設定した場合には、その吐出量を少なくすることができる。また、ピエゾ素子120に印加する電圧の単位時間あたりのパルス数が多くなるよう駆動波形を設定した場合には、単位面積当りの吐出量を多くすることができ、また、このパルス数が少なくなるように駆動波形を設定した場合には、その吐出量を少なくすることができる。
また、材料インク122bは、制御部CONTによって基板10とインクジェットヘッド102bとの相対的な移動速度が変更され、所望の吐出距離間隔で吐出される。また、移動時における吐出の時間間隔を変えて吐出してもよい。例えば、上記の移動速度を大きくすることで吐出距離間隔が大きくなり、材料インク122bの吐出を疎にすることができ、また、この移動速度を小さくすることで吐出距離間隔が小さくなり、材料インク122bの吐出を密にすることができる。また、相対移動を行わずに同一地点にて液滴吐出を行えば、いわゆる重ね塗りができる。また、ノズルの吐出・非吐出を制御することにより、単位面積当たりの吐出量を変化させることができる。
まず、図2(a)のように絶縁膜形成領域19aのうち、基板10の上面10aと、第1回路パターン17の側面17bとによって形成された凹部に対して、材料インク122bを吐出する。上面10a及び側面17bは親インク性になっているので、吐出された材料インク122bは凹部に濡れ広がり、図2(b)のように凹部はすべて材料インク122bで覆われる。また、材料インク122bの上面は、セルフレベリング効果によって平坦となる。
次いで、この基板10を摂氏400度で30分間熱処理し、材料インク122bに含まれる溶剤の除去を行って、第1層間絶縁膜(層間絶縁膜)22を形成する。この結果、図2(c)に示すように、第1層間絶縁膜22の膜厚は熱処理前の材料インク122bの約半分となる。
そこで、再び上記と同様に第1層間絶縁膜22の上に材料インク122bを吐出し、上記と同様に摂氏400度で30分間熱処理して硬化させることにより、図2(d)に示すように第1層間絶縁膜22が上面10aと側面17bとの凹部を埋めて、第1回路パターン17の上面17aの位置において、平坦面が形成される。なお、ここで材料インク122bの吐出と熱処理は、複数回行ってもよい。
<第2層間絶縁膜形成工程>
続いて、図2(e)のように絶縁膜形成領域19aのうち、第1回路パターン17の平面17aと、第1層間絶縁膜22の上面22aと、層間導通ポスト18の側面18bとによって形成された凹部に対して、これを埋めるように材料インク122bを吐出し、第2層間絶縁膜(層間絶縁膜)23を形成する。
ここで、上面17a及び側面18bは親インク性になっており、上面22aは材料インク122bに含まれるポリイミドワニスと同じ組成であるので、吐出した材料インク122bは凹部に濡れ広がり、図2(f)のように凹部はすべて材料インク122bで覆われる。また、材料インク122bの上面は、セルフレベリング効果によって平坦となる。
次いで、この基板10を摂氏400度で30分間熱処理し、材料インク122bに含まれる溶剤の除去を行って、第2層間絶縁膜23を形成する。この結果、図2(g)に示すように、第2層間絶縁膜23の膜厚は熱処理前の材料インク122bの約半分となる。
そこで、再び上記と同様に第2層間絶縁膜23の上に材料インク122bを吐出し、上記と同様に摂氏400度で30分間熱処理して硬化させることにより、図2(h)に示すように第2層間絶縁膜23が上面17aと側面18bとの凹部を埋め、第2層間絶縁膜23の上面23aが平坦になる。
このように第1層間絶縁膜22と、第2層間絶縁膜23とを積層形成することにより、平坦な上面を有する層間絶縁膜24が形成される。
なお、ここで材料インク122bの吐出と熱処理は、複数回行ってもよい。
また、層間導電ポスト18の上面18aが第2層間絶縁膜23の上面23aよりも僅かに(0.1μm程度)高い位置になるようにするのが好ましい。
<第2回路パターン形成工程>
層間絶縁膜24の上に、第2回路パターン(第2配線層)31を形成するには、第1回路パターンと全く同様な工程を行う。即ち、IPA洗浄、紫外線照射洗浄、フッ化アルキルシランによる撥インク化、紫外線照射による接触角の調整、銀微粒子含有インクのパターン吐出、熱風乾燥という各工程を行う。そして、吐出→熱風乾燥→吐出→熱風乾燥という工程を必要な回数だけ繰り返す。このような一連の工程によって多層配線基板が形成される。
また、更に多層化する場合には、図3(a)に示すように、第1回路パターンと同様にして層間導通ポスト32を形成した後、第2回路パターンと同時に焼成して導通を図る。その上から層間絶縁膜24を形成したときと全く同様に、図3(b)で示すような層間絶縁膜33を形成する。このような工程を必要な回数だけ繰り返すことで、何層でも多層化することができる。図3(c)は第3配線層(第3回路パターン)まで形成した例である。
上述したように、第1回路パターン17及び層間導通ポスト18の設計データに基づいて、層間絶縁膜24の上面を平坦に形成することができる。
また、層間絶縁膜24の上面を平坦化することで、第2回路パターン31の膜厚は均一化され、第1回路パターン17と第2回路パターン31との層間は良好な絶縁性を得ることができ、また、断線を防止することができる。
また、層間絶縁膜24の上面に第2回路パターン31を形成することにより、第2回路パターン31は層間絶縁膜24の平坦面に沿って形成されるので、第2回路パターン31より上層の層膜(第3、第4…の回路パターン層又は層間絶縁膜)を形成した際には、この層膜の上面の平坦化と、この層膜の膜厚均一化を容易に行うことができる。
また、第1回路パターン17及び層間導通ポスト18の設計データに基づいて、予め絶縁膜形成領域19aの形状が算出されるので、絶縁膜形成領域19aを測定する工程が不要にすることができる。
また、インクジェットヘッド102に印加する電圧の駆動波形を制御することによって、材料インク122が好適な吐出量で吐出され、絶縁膜形成領域19aの単位面積あたりの吐出量を調整することができる。また、更に吐出位置の間隔を制御することによって、材料インク122の疎密を調整し、絶縁膜形成領域19aの単位面積あたりの吐出量を調整することができる。
(第2実施形態)
図6は、本発明の第2実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態では、第1実施形態の絶縁膜形成領域算出工程に代わって絶縁膜形成領域測定工程が行われ、その他の工程は第1実施形態と同様に行われる。
ここでは、第1実施形態と異なる部分を詳細に説明し、その他の工程については多層配線基板が形成される一連の流れのみを説明する。また、図6において、図1から図4と同一部分については同一符号を付している。
本実施形態の多層配線基板の製造方法は、まず、図1(a)から(g)に示すように、基板10に対する撥インク処理と、第1回路パターン形成工程と、層間導通ポスト形成工程とを順に行った後に、図6に示す絶縁膜形成領域測定工程を行う。
<絶縁膜形成領域測定工程(1)>
絶縁膜形成領域測定工程は、非接触式段差計の一つであるレーザー段差計を用いて行われる。レーザー段差計とは、発光部と受光部とを備えたヘッドを測定対象近傍で走査させ、ヘッドと測定対象との距離を光の干渉を利用して測定するものである。
図6に示すように第1回路パターン17及び層間導通ポスト18が形成された基板10の一面全体に亘って、ヘッド201を走査し、発光部201aからレーザー光を基板10の上面に照射し、受光部201bによって反射光を検知し、凹凸部が3次元データとして高精度に測定される。
次に、この3次元データに基づいて、画像解析等を行うことによって絶縁膜形成領域19bを算出し、絶縁膜形成領域19bに吐出する材料インク122の最適な吐出量、液滴の配置及び吐出回数等が設定される。
続いて、絶縁膜形成領域測定工程が施された基板10に対して、図2及び図3に示すように親インク処理が行われた後に、絶縁膜形成領域19bに基づいて第1層間絶縁膜形成工程、第2層間絶縁膜形成工程によって、上面が平坦な層間絶縁膜が形成され、第2回路パターン形成工程等が行われ、多層配線基板が形成される。
上述したように、レーザー段差計を用いて絶縁膜形成領域19bの3次元データ(測定データ)に基づいて、絶縁膜形成領域19bに層間絶縁膜を形成することができる。
また、第1回路パターン及び層間導通ポストを形成した際に生じてしまう凹凸部の寸法誤差(設計データと測定データとの誤差)を含めた、実際の形状が測定されるので、設計データに基づいた層間絶縁膜よりも高精度に層間絶縁膜の平坦化を行うことができる。
なお、非接触式段差計としては、レーザー段差計に限ることはなく、スキャナを用いてもよい。
また、図7は、本実施形態の多層配線基板の製造方法の変形例を示す工程図である。ここでは、第2実施形態の絶縁膜形成領域測定工程で用いたレーザー段差計に代わり、ヘッド先行型センサを用いて絶縁膜形成領域測定工程が行われるものである。ヘッド先行型センサとは、液滴吐出ヘッド近傍に設置され、凹凸部の段差測定を行うものである。この絶縁膜形成領域測定工程を除いた他の工程は、説明を省略する。
<絶縁膜形成領域測定工程(2)>
絶縁膜形成領域測定工程は、液滴吐出ヘッドの近傍に設置されたヘッド先行型センサを用いて行われる。
図7に示すようにヘッド先行型センサ210は、制御部220を介してインクジェットヘッド230と接続されており、基板10を走査して第1回路パターン17及び層間導通ポスト18の凹凸部を液滴吐出に先立って測定するようになっている。
ヘッド先行型センサ210は、第1回路パターン17及び層間導通ポスト18が形成された基板10を走査して凹凸部の段差を測定し、制御部220は、ヘッド先行型センサ210の測定結果に基づいて、インクジェットヘッド230を駆動し、液滴吐出が行われる。なお、凹凸部の段差測定と液滴吐出は、同時並行して行われる。
上述したように、絶縁膜形成領域19bの測定及び液滴吐出が同時並行して行われ、絶縁膜形成領域19bに層間絶縁膜を形成することができる。また、レーザー段差計による絶縁膜形成領域全面に亘る測定が不要になり、効率的に凹部の段差測定と液滴吐出を行うことができる。
また、第1回路パターン及び層間導通ポストを形成した際に生じてしまう凹凸部の寸法誤差(設計データと測定データとの誤差)を含めた、実際の形状が測定されるので、設計データに基づいた層間絶縁膜よりも高精度に層間絶縁膜の平坦化を行うことができる。
(第3実施形態)
図8は、本発明の第3実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態では、層間絶縁膜を複数に積層形成する場合において、最初に第1層間絶縁膜を形成した後に、その上面の段差を測定し、測定データに基づいて第1層間絶縁膜の上面が平坦になるように第2層間絶縁膜を形成するものである。
ここでは、第1及び第2実施形態と異なる部分を詳細に説明し、その他の工程については多層配線基板が形成される一連の流れのみを説明する。また、図8において、図1から図7と同一部分については、同一符号を付している。
本実施形態の多層配線基板の製造方法は、まず、図1(a)から(h)に示すように、基板10に対する撥インク処理、第1回路パターン形成工程、層間導通ポスト形成工程を行い、更には、絶縁膜形成領域測定工程、親インク処理とを順に行った後に、図8(a)に示す第1層間絶縁膜形成工程を行う。
この第1層間絶縁膜形成工程においては、液滴吐出に要する処理時間を短縮するように比較的大きな液滴で、かつ吐出距離間隔を大きくして材料インク122bの液滴吐出を行い、第1層間絶縁膜26を形成する。
この第1層間絶縁膜26の形成においては、液滴吐出装置101のインクジェットヘッド102bに印加する電圧の駆動波形を制御することで、材料インク122bの単位面積あたりの吐出量が調整され、また、制御部CONTによって基板10とインクジェットヘッド102bとの相対的な移動速度を変更することで、所望の吐出距離間隔で液滴吐出が行われる。次いで、この基板10を熱処理し、材料インク122bに含まれる溶剤の除去が行われ、第1層間絶縁膜26の硬化が行われる。
このように、図8(b)に示す第1層間絶縁膜26が形成される。ここで、材料インク122bは比較的大きな液滴でインク滴の密度が疎に吐出されることから、第1層間絶縁膜26の上面26aは、高精度な平坦面になっていない。
続いて、図8(c)に示す絶縁膜形成領域測定工程が行われ、第1層間絶縁膜26の上面26aの段差が測定される。
絶縁膜形成領域測定工程は、非接触式段差計の一つであるレーザー段差計を用いて行われ、第1層間絶縁膜26が形成された基板10の一面全体に亘ってヘッド201を走査し、発光部201aからレーザー光を第1層間絶縁膜26の上面26aに照射し、受光部201bによって反射光を検知し、上面26aの段差が3次元データとして高精度に測定される。
次に、この3次元データに基づいて、画像解析等を行うことによって絶縁膜形成領域19cを算出し、絶縁膜形成領域19cに吐出する材料インク122bの最適な吐出量、液滴の配置及び吐出回数等が設定される。
更に、続いて図8(d)に示すように第2層間絶縁膜形成工程が行われる。
ここで、絶縁膜形成領域19cに基づいて、第1層間絶縁膜の段差を埋めるように、材料インク122bが先程より小さな液滴で密に吐出される。液滴吐出においては、液滴吐出装置101のインクジェットヘッド102bに印加する電圧の駆動波形を制御することで、材料インク122bの単位面積あたりの吐出量が調整され、また、制御部CONTによって基板10とインクジェットヘッド102bとの相対的な移動速度を変更することで、所望の吐出距離間隔で液滴吐出が行われる。次いで、この基板10を熱処理し、材料インク122bに含まれる溶剤の除去が行われ、第2層間絶縁膜27の硬化が行われ、図8(e)に示す積層形成された層間絶縁膜28が形成され、その上面28aは平坦になる。
続いて、第2層間絶縁膜形成工程が施された基板10に対して、図3に示すように第2回路パターン形成工程等が行われ、多層配線基板が形成される。
上述したように、第1層間絶縁膜26の上面26aの段差を測定するので、第1層間絶縁膜26の膜厚及び平坦度等の誤差を含めた、実際の段差を測定することができる。
また、この段差を埋めるように第2層間絶縁膜27を形成するので、層間絶縁膜28の上面28aを平坦に形成することができる。従って、第1層間絶縁膜26の上面26aは第2層間絶縁膜27よりも多少粗雑に形成してもよく、液滴吐出方式に要する処理時間を短縮させるような第1層間絶縁膜26を形成することができる。
また、所望の層間絶縁膜28を一括して形成するよりも、第1及び第2層間絶縁膜26、27とに分割して形成するので、第2層間絶縁膜27を形成する液滴の吐出量は少なくてよく、従って、吐出量制御を重視した液滴吐出を行うことができ、上面28aを精度が高い平坦面に形成することができる。
なお、本実施形態では、液滴吐出方式によって第1層間絶縁膜26は形成されているが、液滴吐出方式に限らす、スピンコート法等の他の方法によって第1層間絶縁膜26を形成し、この層膜の段差を測定し、段差を埋めるように第2層間絶縁膜27を形成してもよい。
(第4実施形態)
図9は、本発明の第4実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態ではコア基板40の両面に多層プリント配線を形成する。
第1から第3実施形態と同様にして液滴吐出方式で回路パターンと絶縁膜パターンを積層して形成したのでは、第1から第3実施形態と同様な片面基板しかできない。基板の両面に多層プリント配線を形成するためには、中心となるコア基板40として、通常の両面配線基板を用いて、これを出発点として第1から第3実施形態と同様の工程を両面側に対して行えばよい。
ただし、コア基板40としてはスルーホールがないタイプのものを使うのが好ましく、これは貫通穴を金属ペースト(配線層)41で充填する方法、片側銅箔基板に非貫通穴をあけて金属ペーストで充填する方法などがある。穴あけは通常のフォトリソグラフィ、またはレーザー照射によって行う。また、第1から第3実施形態で用いたものと同様の銀微粒子を含有する導電性インクを液滴吐出方式にて貫通穴又は非貫通穴に充填する方法でもよい。
このように、コア基板40両面に回路パターンが形成された状態から出発して、層間導通ポスト42を形成する工程、層間絶縁膜43を形成する工程、次の層の回路パターン(配線層)44を形成する工程、を両面に対して順次繰り返すことにより、コア基板40の両面に多層プリント配線を形成することができる。
(第5実施形態)
図10は、本発明の第5実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態は、チップ・スケール・パッケージ(CSP:Chip Scale Package)手法で再配線を形成するもの、即ちチップ上にいきなり回路パターンを描画して多層プリント配線を形成するものである。
先ず、図10(a)に示すように、電極パッド51まで形成したICチップ50に、単分子膜を使って撥インク処理をする。この処理は、第1から第3実施形態に記載した処理とほとんど同様であり、単分子膜の材料としてデシルトリエトキシシランを用いた以外は第1から第3実施形態の撥インク処理と同じである。
次いで、図10(b)に示すように、第1から第3実施形態に記載した工程により、すべての電極パッド51の中心に、高さ5μmで直径50μmの層間導電ポスト52を形成するし、更に、層間絶縁膜53を層間導電ポスト(導通ポスト)52の上面と同じ高さまで形成する。これによって、層間導電ポスト52の上面を確実に露出させながら上面が平坦な層間絶縁膜53を形成することができる。
その後、上記と同様にして撥インク処理→第2回路パターン形成→層間導電ポスト形成→層間絶縁膜形成の工程を行うことで、図6(c)のように、ICチップ50の電極パッド51から再配線(配線層)54を形成する。次いで、基板表面に現れている層間導電ポスト52の上に通常のフォトリソグラフィ、又は第1実施形態における配線形成と同様な方法で、パッド(配線層)55とそのパッド55上に設けられるバンプ(配線層)56とを形成する。
(第6実施形態)
図11は、本発明の第6実施形態に係る多層配線基板の製造方法を示す工程図である。本実施形態は、無線ICカード(多層配線基板)60におけるアンテナ終端部のコイル形状を上記実施形態の製造方法で形成するものである。なお、図11(a’)、図11(b’)、図11(c’)は、図11(a)、図11(b)、図11(c)における2つのパッド部65、65間の断面図をそれぞれ示している。
この無線ICカード60は、ポリイミドフィルム61に実装されたICチップ63とコイル状のアンテナ(配線層)62からなる。ICチップ63は、不揮発性メモリ、ロジック回路及び高周波回路などからなり、外部の発信機から出された電波をアンテナ62で捉えて電力供給を受けることにより動作する。また、ICチップ63は、アンテナ62が受信した信号を解析し、その解析結果に対応した必要な所定の信号をアンテナ62から発信させるようになっている。
このような無線ICカードを作成するために先ず、第一実施形態の第1配線形成工程と同様にして、図11(a)に示すように、ポリイミドフィルム61上にコイル状のアンテナ62を形成する。パッド部(配線層)64やICチップ63を実装する端子部63aもアンテナ62と同時に形成される。アンテナ62を形成した後、第一実施形態と同様にして、更にパッド部64の上に層間導通ポスト(導通ポスト)65を形成する。次いで、第1から第3実施形態に記載した方法により、図11(b)に示すように、層間導通ポスト65の上面が出るようにポリイミドをパターンに塗布して層間絶縁膜66を形成する。
層間絶縁膜66を形成した後に、更に、第1実施形態と同様にして、図11(c)に示すようなパターンに銀微粒子含有の導電性インクを液滴吐出方式で塗布し、その後、焼成してコイル状のアンテナ62の両端を接続する配線67を形成する。最後にICチップ63を異方性導電フィルムを使って図11(c)の位置に実装し、更に図示しない保護フィルムで全体をラミネートして無線ICカード60となる。
この無線ICカード60は、例えば、近距離(約10cm以下)にある外部のリーダー/ライターと通信することができる。
なお、パッド部64が数mm角と比較的大きい場合は、層間導通ポスト65を形成しておかなくても、層間の導通に必要な領域を残して層間絶縁膜65を形成することで、多層プリント配線を設けることができる。この場合、層間絶縁層66のパッド部64上の端の部分はテーパーを持った形状になるため、その層間絶縁層66の上に断線することなく、液滴吐出方式により配線67を形成することができる。
(第7実施形態)
次に、本発明の第7実施形態として、多層配線基板に相当するTFT(Thin Film Transistor)基板、及び当該TFT基板を具備する液晶表示装置について説明する。
なお、本実施形態におけるTFT基板の製造方法においては、先に記載の多層配線基板の製造方法を適用しているため、その説明を省略する。
図12は、液晶表示装置におけるTFT基板を説明するための図であって、図12(a)は液晶表示装置の画像表示領域に対応して構成された、スイッチング用TFT(以下、TFTと称す。)等の各種素子及び配線等の等価回路であり、図12(b)はTFT基板の要部を示し、各画素が備えるTFTと画素電極との構造を説明するための断面拡大図である。
図12(a)に示すようにTFT基板400は、マトリクス状に配置された走査線401及びデータ線402と、画素電極430と、当該画素電極430を制御するためのTFT410が複数形成されている。走査線401においては、パルス的に走査信号Q1、Q2、…、Qmが供給されるようになっており、データ線402においては、画像信号P1、P2、…、Pnが供給されるようになっている。更に、走査線401及びデータ線402は、後述のTFT410におけるゲート電極410G及びソース電極411Sにそれぞれ接続されており、走査信号Q1、Q2、…、Qm及び画像信号P1、P2、…、Pnによって、TFT410が駆動するようになっている。更に、所定レベルの画像信号P1、P2、…、Pnを一定期間保持する蓄積容量420が形成されており、更に、当該蓄積容量420の両端には容量線403と、及び後述のドレイン電極411Dとが接続されている。このような蓄積容量420が形成されることにより、画素電極430の電位を保持することが可能となっている。
次に、図12(b)を参照し、TFT410の構造について説明する。
図12(b)に示すようにTFT410は、所謂ボトムゲート型(逆スタガ型)構造のTFTである。具体的な構造としては、TFT基板400の基材となる絶縁基板400aと、絶縁基板400aの表面に形成された下地保護膜400Iと、ゲート電極410Gと、ゲート絶縁膜410Iと、チャネル領域410Cと、チャネル保護用の絶縁膜412Iとがこの順序で積層されている。絶縁膜412Iの両側には高濃度N型のアモルファスシリコン膜のソース領域410S及びドレイン領域410Dが形成され、これらのソース・ドレイン領域410S、410Dの表面にはソース電極411S及びドレイン電極411Dが形成されている。
更に、それらの表面側には層間絶縁膜412Iと、ITO等の透明電極からなる画素電極430とが形成され、画素電極430は層間絶縁膜412Iのコンタクトホールを介してドレイン電極411Dに電気的に接続されている。
ここで、ゲート絶縁膜410I及び層間絶縁膜412Iは、本発明の層間絶縁膜に相当するものである。即ち、当該層間絶縁膜の上面が平坦になるように、当該層間絶縁膜が形成される絶縁膜形成領域の凹凸部の形状に応じて膜厚を変化させて形成されたものである。
このようなTFT基板においては、走査信号Q1、Q2、…、Qmに応じて走査線401からゲート電極410Gに電流が供給され、ゲート電極410Gの近傍に電界が生じ、当該電界の作用によりチャネル領域410Cが導通状態となる。更に、当該導通状態において、画像信号P1、P2、…、Pnに応じてデータ線402からソース電極411Sに電流が供給され、画素電極430に導通し、画素電極430と対向電極間に電圧が付与される。即ち、走査信号Q1、Q2、…、Qm及び画像信号P1、P2、…、Pnを制御することにより、液晶表示装置を所望に駆動することができる。
このように構成された液晶表示装置においては、先に記載の多層配線基板の製造方法に基づいてゲート絶縁膜410I及び層間絶縁膜412Iの平坦化が施されているので、先に記載した同様の効果を奏する。
更に、ゲート絶縁膜410Iの平坦化を施すことにより、TFT410、ソース電極411S、及びドレイン電極411Dの表面は凹凸形状とならずに平坦化されるので、凹凸形状に起因するカバレッジ不良が生じることがなく、ドライエッチング後の膜残り等の問題が生じることがなく、リーク電流の発生や、回路のショート等の不良が防止され、歩留まりを向上させることができる。
また、層間絶縁膜412Iの平坦化を施すことにより、画素電極430を平坦に形成することが可能となるので、画素電極430上に形成される配向膜へのラビング処理を均一に施すことができ、液晶材料の配向を良好に行うことができる。また、画素電極430上に配置される液晶材料の膜厚均一化を施すことができる。
なお、上述の多層配線基板の製造方法は、ゲート絶縁膜410I及び層間絶縁膜412Iに限定せずに、他の層間膜の形成においても適用可能である。例えば、走査線401と、データ線402と、容量線403との各間に層間絶縁膜を形成する場合において、適用可能である。
また、本実施形態では、ボトムゲート型構造のTFTについて説明したが、トップゲート型構造のTFTにおいても適用可能である。
(第8実施形態)
次に、本発明の第8実施形態として、上記第7実施形態に記載したTFT基板を用いた有機エレクトロルミネッセンス装置(以下有機EL装置と称す。)について説明する。
なお、本実施形態の有機EL装置が備えるTFT基板は、第7実施形態と同様であるので、その説明を省略する。
図13は、上記の多層配線基板の製造方法により一部の構成要素が製造された有機EL装置の側断面図であり、まずこの有機EL装置の概略構成を説明する。
図13に示すようにこの有機EL装置301は、基板311、回路素子部321、画素電極331、バンク部341、発光素子351、陰極361(対向電極)、および封止基板371から構成された有機EL素子302に、フレキシブル基板(図示略)の配線および駆動IC(図示略)を接続したものである。回路素子部321は基板311上に形成され、複数の画素電極331が回路素子部321上に整列している。そして、各画素電極331間にはバンク部341が格子状に形成されており、バンク部341により生じた凹部開口344に、発光素子351が形成されている。陰極361は、バンク部341および発光素子351の上部全面に形成され、陰極361の上には封止用基板371が積層されている。
回路素子部321は、図12(b)に示したようにボトムゲート型構造のTFT321aと、第1層間絶縁膜321bと、第2層間絶縁膜321cとを備えた構成となっている。TFT321aの主構成は図12(b)と同様であり、説明を省略する。また、第1層間絶縁膜321b及び第2層間絶縁膜321cは、本発明の層間絶縁膜の製造方法により形成される部位である。即ち、各層間絶縁膜の上面が平坦になるように、当該層間絶縁膜が形成される絶縁膜形成領域の凹凸部の形状に応じて膜厚を変化させて形成されたものである。
発光素子351は、液体吐出法により形成される部位であり、また、上記平坦化された第1層間絶縁膜321b及び第2層間絶縁膜321の上部に形成されるものである。
このような有機EL装置301は、液体吐出法を用いて形成された発光素子351を備える所謂高分子型有機EL装置である。
有機EL素子を含む有機EL装置301の製造プロセスは、バンク部341を形成するバンク部形成工程と、発光素子351を適切に形成するためのプラズマ処理工程と、発光素子351を形成する発光素子形成工程と、陰極361を形成する対向電極形成工程と、封止用基板371を陰極361上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口344、すなわち画素電極331上に正孔注入層352および発光層353を形成することにより発光素子351を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層352を形成するための第1組成物(液状体)を各画素電極331上に吐出する第1吐出工程と、吐出された第1組成物を乾燥させて正孔注入層352を形成する第1乾燥工程とを有し、発光層形成工程は、発光層353を形成するための第2組成物(液状体)を正孔注入層352の上に吐出する第2吐出工程と、吐出された第2組成物を乾燥させて発光層353を形成する第2乾燥工程とを有している。
このように構成された有機EL装置においては、先に記載の多層配線基板の製造方法に基づいて、第1層間絶縁膜321b及び第2層間絶縁膜321cの平坦化が施されているので、先に記載の同様の効果を奏する。
更に、平坦化された第1層間絶縁膜321b及び第2層間絶縁膜321cの上方に液体吐出法を用いて正孔注入層352及び発光層353が形成されるので、凹凸形状面に正孔注入層352及び発光層353の各材料液体を吐出して形成される場合と比較して、凹部に材料液体が溜まることがなく、画素電極331上に材料液体を均一に形成することが可能となり、即ち、正孔注入層352及び発光層353における膜厚の均一化を施すことができる。従って、膜厚の不均一に伴う発光不良や、発光寿命の低下や、画素電極331と陰極361とのショートを完全に防止することができる。
なお、上記の有機EL装置は、高分子型に限らずに低分子型であってもよい。
なお、本発明の製造方法が適用されるデバイスとしては、配線パターンを備えた他のデバイスにおいても適用が可能である。例えば、電気泳動装置内に形成される多層配線パターンの製造等に対しても、もちろん適用可能である。
(第9実施形態)
次に、本発明の第9実施形態として、上記実施形態の多層配線基板の製造方法を用いて製造された基板、又は液晶表示装置を備えた電子機器の例について説明する。
図14は、携帯電話(電子機器)の一例を示した斜視図である。図14において、符号1000は携帯電話本体を示し、上記実施形態の製造方法で製造された多層配線基板が用いられると共に、先に記載した液晶表示装置を備えた液晶表示部1001を示している。
図15は、腕時計型電子機器(電子機器)の一例を示した斜視図である。図15において、符号1100は時計本体を示し、上記実施形態の製造方法で製造された多層配線基板が用いられると共に、先に記載した液晶表示装置を備えた液晶表示部1101を示している。
図16は、ワープロ、パソコンなどの携帯型情報処理装置(電子機器)の一例を示した斜視図である。図16において、符号1200は情報処理装置、符号1202はキーボードなどの入力部、符号1204は情報処理装置本体を示し、上記実施形態の製造方法で製造された多層配線基板が用いられると共に、先に記載した液晶表示装置を備えた液晶表示部1206を示している。
図14から図16に示す電子機器は、上記実施形態の製造方法で製造された多層配線基板及び、液晶表示装置を備えているので従来のものよりも簡素な製造工程で精密に製造されるとともに、製造期間を短縮することができる。
なお、本実施形態の電子機器は液晶表示装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成及び製造方法などはほんの一例に過ぎず、適宜変更が可能である。
例えば、本発明に係る製造方法は、多層プリント配線の製造に限定されるものではなく、大型ディスプレイ装置などの多層配線に適用することができる。
第1実施形態の多層配線基板の製造方法を示す工程図。 第1実施形態の多層配線基板の製造方法を示す工程図。 第1実施形態の多層配線基板の製造方法を示す工程図。 第1実施形態の液滴吐出装置を示す斜視図及び要部断面図。 第1実施形態の液滴吐出装置の駆動信号を示す図。 第2実施形態の多層配線基板の製造方法を示す工程図。 第2実施形態の多層配線基板の製造方法の変形例を示す工程図。 第3実施形態の多層配線基板の製造方法を示す工程図。 第4実施形態の多層配線基板の製造方法を示す工程図。 第5実施形態の多層配線基板の製造方法を示す工程図。 第6実施形態の多層配線基板の製造方法を示す工程図。 第7実施形態のTFT基板を具備する液晶表示装置を示す図。 第8実施形態のTFT基板を具備する有機EL装置を示す図。 本実施形態の多層配線基板及び液晶表示装置を備えた電子機器示す図。 本実施形態の多層配線基板及び液晶表示装置を備えた電子機器示す図。 本実施形態の多層配線基板及び液晶表示装置を備えた電子機器示す図。
符号の説明
17 第1回路パターン(第1配線層)
18 層間導通ポスト(導通ポスト)
19a、19b、19c 絶縁膜形成領域
22 第1層間絶縁膜(層間絶縁膜)
23 第2層間絶縁膜(層間絶縁膜)
24 層間絶縁膜
26 第1層間絶縁膜(層間絶縁膜)
27 第2層間絶縁膜(層間絶縁膜)
28 層間絶縁膜
31 第2回路パターン(第2配線層)
41 金属ペースト(配線層)
42 層間導通ポスト(導通ポスト)
43 層間絶縁膜
44 回路パターン(配線層)
52 層間導電ポスト(導通ポスト)
53 層間絶縁膜
54 再配線(配線層)
55 パッド(配線層)
56 バンプ(配線層)
60 無線ICカード(多層配線基板)
62 アンテナ(配線層)
64 パッド部(配線層)
65 層間導通ポスト(導通ポスト)
66 層間絶縁膜
102 インクジェットヘッド(液滴吐出ヘッド)
122 材料インク
321b ゲート絶縁膜(層間絶縁膜)
321c 層間絶縁膜
1000、1100、1200 電子機器

Claims (12)

  1. 少なくとも2層の配線層と、該配線層間に設けられた層間絶縁膜と、該配線層間を導通させる導通ポストとを有してなる多層配線基板の製造方法であって、
    前記層間絶縁膜の上面が平坦になるように、前記層間絶縁膜が形成される絶縁膜形成領域の凹凸部の形状に応じて膜厚を変化させ、該層間絶縁膜を形成すること特徴とする多層配線基板の製造方法。
  2. 請求項1に記載の多層配線基板の製造方法において、
    液滴吐出方式を用いて前記層間絶縁膜を形成することを特徴とする多層配線基板の製造方法。
  3. 請求項2に記載の多層配線基板の製造方法において、
    前記絶縁膜形成領域の凹凸部の形状は、前記配線層及び前記導通ポストを形成する回路パターンの設計データから算出されることを特徴とする多層配線基板の製造方法。
  4. 請求項2に記載の多層配線基板の製造方法において、
    前記絶縁膜形成領域の凹凸部の形状は、前記層間絶縁膜を形成する前に測定されることを特徴とする多層配線基板の製造方法。
  5. 請求項1に記載の多層配線基板の製造方法において、
    前記層間絶縁膜を複数積層させて形成する場合に、
    まず、前記配線層及び前記導通ポストを形成する回路パターンの設計データから算出された絶縁膜形成領域の凹凸部に応じて所定の膜厚の第1層間絶縁膜を形成し、
    次に、該第1層間絶縁膜の上面の段差を測定し、該段差を埋めるように第2層間絶縁膜を形成することを特徴とする多層配線基板の製造方法。
  6. 請求項5に記載の多層配線基板の製造方法において、
    前記第1層間絶縁膜を液滴吐出ヘッドから比較的大きな液滴を吐出させて形成し、前記第2層間絶縁膜を前記液滴より小さな液滴を吐出させて形成することを特長とする多層配線基板の製造方法。
  7. 請求項1に記載の多層配線基板の製造方法において、
    液滴吐出ヘッドの駆動波形を制御することによって一滴当たりの吐出量を変化させ、材料インクの単位面積あたりの吐出量を調整することを特徴とする多層配線基板の製造方法。
  8. 請求項1に記載の多層配線基板の製造方法において、
    前記材料インクが吐出される吐出位置の間隔を制御することによって、前記材料インクの単位面積あたりの吐出量を調整することを特徴とする多層配線基板の製造方法。
  9. 少なくとも2層の配線層と、該配線層間に設けられた層間絶縁膜と、該配線層間を導通させる導通ポストとを有してなる多層配線基板であって、
    前記層間絶縁膜の上面が平坦になるように、前記層間絶縁膜が形成される絶縁膜形成領域の凹凸部の形状に応じて膜厚を変化させて、該層間絶縁膜が形成されたことを特徴とする多層配線基板。
  10. 少なくとも2層の配線層と、該配線層間に設けられた層間絶縁膜と、該配線層間を導通させる導通ポストとを有してなる電子デバイスであって、
    前記層間絶縁膜の上面が平坦になるように、前記層間絶縁膜が形成される絶縁膜形成領域の凹凸部の形状に応じて膜厚を変化させて、該層間絶縁膜が形成されたことを特徴とする電子デバイス。
  11. 請求項9に記載の多層配線基板を備えたことを特徴とする電子機器。
  12. 請求項10に記載の電子デバイスを備えたことを特徴とする電子機器。


JP2003300143A 2002-11-19 2003-08-25 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器 Expired - Fee Related JP3801158B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003300143A JP3801158B2 (ja) 2002-11-19 2003-08-25 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
US10/713,572 US20040145858A1 (en) 2002-11-19 2003-11-12 Multilayer circuit board, manufacturing method therefor, electronic device, and electronic apparatus
CNB2003101181148A CN1292462C (zh) 2002-11-19 2003-11-13 多层电路板及制造方法、电子器件和电子装置
TW092131844A TWI292585B (en) 2002-11-19 2003-11-13 Multilayer circuit board, manufacturing method therefor, electronic device, and electronic apparatus
KR1020030080399A KR100572606B1 (ko) 2002-11-19 2003-11-14 다층 회로 기판, 그 제조 방법, 전자 디바이스 및 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002334915 2002-11-19
JP2003300143A JP3801158B2 (ja) 2002-11-19 2003-08-25 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器

Publications (2)

Publication Number Publication Date
JP2004186668A true JP2004186668A (ja) 2004-07-02
JP3801158B2 JP3801158B2 (ja) 2006-07-26

Family

ID=32737684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003300143A Expired - Fee Related JP3801158B2 (ja) 2002-11-19 2003-08-25 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器

Country Status (5)

Country Link
US (1) US20040145858A1 (ja)
JP (1) JP3801158B2 (ja)
KR (1) KR100572606B1 (ja)
CN (1) CN1292462C (ja)
TW (1) TWI292585B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140437A (ja) * 2004-09-27 2006-06-01 Seiko Epson Corp 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
JP2006150342A (ja) * 2004-11-08 2006-06-15 Seiko Epson Corp 液滴吐出方法、電気光学装置の製造方法及び電子機器
JP2007194658A (ja) * 2007-03-22 2007-08-02 Seiko Epson Corp 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2007237659A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 半導体装置、インクカートリッジ及び電子機器
KR100835621B1 (ko) * 2005-04-01 2008-06-09 세이코 엡슨 가부시키가이샤 다층 구조 기판의 제조 방법
US7416759B2 (en) 2004-09-28 2008-08-26 Seiko Epson Corporation Wiring pattern formation method, wiring pattern, and electronic device
US7676913B2 (en) 2004-07-08 2010-03-16 Seiko Epson Corporation Wiring board, method of manufacturing wiring board, and electronic device
US7754597B2 (en) 2005-07-27 2010-07-13 Seiko Epson Corporation Bonding pad fabrication method, method for fabricating a bonding pad and an electronic device, and electronic device
JP2017150071A (ja) * 2016-02-23 2017-08-31 ゼロックス コーポレイションXerox Corporation 異なる特性を有する異なる材料で三次元の印刷物を製作するためのシステムおよび方法
JP2020531872A (ja) * 2017-08-29 2020-11-05 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 表示基板、表示装置及びその製造方法
WO2023047770A1 (ja) * 2021-09-24 2023-03-30 富士フイルム株式会社 パターン形成基板製造方法及び液体吐出装置
WO2023218856A1 (ja) * 2022-05-10 2023-11-16 富士フイルム株式会社 印刷制御装置、印刷制御方法、プログラム及び印刷システム

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
JP2004337701A (ja) * 2003-05-14 2004-12-02 Seiko Epson Corp 液滴吐出方法、及び液滴吐出装置
US20070123027A1 (en) * 2003-12-22 2007-05-31 Michinori Shinkai Wiring forming method, wiring forming apparatus, and wiring board
JP4207860B2 (ja) * 2004-07-14 2009-01-14 セイコーエプソン株式会社 層形成方法、配線基板、電気光学装置、および電子機器
DE102004039834A1 (de) * 2004-08-17 2006-03-02 Siemens Ag Kostengünstige Aufbau- und Verbindungstechnik mittels Druckverfahren
JP4052295B2 (ja) * 2004-08-25 2008-02-27 セイコーエプソン株式会社 多層配線基板の製造方法、電子デバイス及び電子機器
TW200618705A (en) * 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP4100385B2 (ja) * 2004-09-22 2008-06-11 セイコーエプソン株式会社 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
US8167393B2 (en) 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
US7749299B2 (en) 2005-01-14 2010-07-06 Cabot Corporation Production of metal nanoparticles
WO2006076605A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Circuit modeling and selective deposition
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
WO2006076607A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Ink-jet printing of passive electricalcomponents
WO2006076606A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
WO2006076604A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Processes for planarizing substrates and encapsulating printable electronic features
JP2006195863A (ja) * 2005-01-17 2006-07-27 Fujitsu Ten Ltd エラー検出装置
CN100439986C (zh) * 2005-02-23 2008-12-03 精工爱普生株式会社 膜图案的形成方法和器件的制法、电光学装置和电子仪器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR100663941B1 (ko) * 2005-03-30 2007-01-02 삼성전기주식회사 어레이형 적층 세라믹 콘덴서 및 그 제조 방법
KR100596602B1 (ko) * 2005-03-30 2006-07-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
US8147903B2 (en) * 2005-06-22 2012-04-03 Canon Kabushiki Kaisha Circuit pattern forming method, circuit pattern forming device and printed circuit board
US7867561B2 (en) * 2005-06-22 2011-01-11 Canon Kabushiki Kaisha Circuit pattern forming method and circuit pattern forming device
JP4379386B2 (ja) * 2005-06-23 2009-12-09 セイコーエプソン株式会社 多層構造形成方法
KR100704918B1 (ko) * 2005-09-26 2007-04-09 삼성전기주식회사 다층기판의 형성방법 및 다층기판
US8626584B2 (en) * 2005-09-30 2014-01-07 Sony Computer Entertainment America Llc Population of an advertisement reference list
EP1780742B1 (de) * 2005-10-31 2011-01-19 Tyco Electronics Austria GmbH Schaltgerät mit einer Schaltvorrichtung und einem elektronischen Bauelement sowie elektrische Zusatzschaltung dafür
WO2007052396A1 (ja) * 2005-10-31 2007-05-10 Sharp Kabushiki Kaisha 多層配線基板及び多層配線基板の製造方法
KR100836654B1 (ko) * 2006-10-17 2008-06-10 삼성전기주식회사 인쇄회로기판 제조장치 및 제조방법
US8011577B2 (en) 2007-12-24 2011-09-06 Dynamics Inc. Payment cards and devices with gift card, global integration, and magnetic stripe reader communication functionality
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
CN101527266B (zh) * 2008-03-06 2012-03-07 钰桥半导体股份有限公司 增层线路板的制作方法
KR100995983B1 (ko) * 2008-07-04 2010-11-23 재단법인서울대학교산학협력재단 회로기판의 교차인쇄방법 및 장치
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
CN104842673B (zh) 2008-11-30 2018-01-05 XJet有限责任公司 将材料施加至衬底上的方法及系统
CN101752658B (zh) * 2008-12-05 2014-12-03 南通奥普机械工程有限公司 天线组件、制作该天线组件的方法及集成有该天线组件的壳体
JP2010240503A (ja) * 2009-04-01 2010-10-28 Seiko Epson Corp 液滴吐出量測定方法および有機エレクトロルミネッセンス装置の製造方法
DE102009019412A1 (de) 2009-04-29 2010-11-04 Fa. Austria Technologie & Systemtechnik Ag Verfahren zur Herstellung einer Leiterplatte mit LEDs und gedruckter Reflektorfläche sowie Leiterplatte, hergestellt nach dem Verfahren
JP2012527346A (ja) 2009-05-18 2012-11-08 エックスジェット・リミテッド 加熱基板に印刷するための方法及び装置
CN102858547A (zh) 2010-05-02 2013-01-02 Xjet有限公司 带有自清洗、防沉积与除烟气装置的打印系统
US9193164B2 (en) 2010-10-18 2015-11-24 Xjet Ltd. Inkjet head storage and cleaning
DE102011100554A1 (de) * 2010-12-21 2012-06-21 Jörg R. Bauer Verfahren und Vorrichtung zur digitalen Herstellung einer Ummantelung einer Funktionsschicht auf einer Substratoberfläche
KR101890876B1 (ko) 2011-03-23 2018-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
DE102011105596A1 (de) * 2011-06-27 2012-12-27 Jörg R. Bauer Verfahren zum Herstellen von elektrischen,-elektronischen Funktionen auf einem Substrat sowie Bauteil
JP5912616B2 (ja) * 2012-02-08 2016-04-27 株式会社ジェイデバイス 半導体装置及びその製造方法
US11673155B2 (en) 2012-12-27 2023-06-13 Kateeva, Inc. Techniques for arrayed printing of a permanent layer with improved speed and accuracy
KR101733904B1 (ko) 2012-12-27 2017-05-08 카티바, 인크. 정밀 공차 내로 유체를 증착하기 위한 인쇄 잉크 부피 제어를 위한 기법
US20160243619A1 (en) 2013-10-17 2016-08-25 Xjet Ltd. Methods and systems for printing 3d object by inkjet
CN103648235B (zh) * 2013-12-07 2016-05-25 广东达进电子科技有限公司 一种铝基电路板的制作方法
KR102680609B1 (ko) 2013-12-12 2024-07-01 카티바, 인크. 두께를 제어하기 위해 하프토닝을 이용하는 잉크-기반 층 제조
CN103715228B (zh) * 2013-12-26 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US20150201500A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR System, device, and method of three-dimensional printing
US20150197063A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Device, method, and system of three-dimensional printing
US20150197062A1 (en) * 2014-01-12 2015-07-16 Zohar SHINAR Method, device, and system of three-dimensional printing
JP2015159277A (ja) * 2014-01-23 2015-09-03 パナソニック株式会社 電子デバイスの製造方法
JP2016009745A (ja) * 2014-06-24 2016-01-18 富士通株式会社 電子部品、電子部品の製造方法及び電子装置
KR101539355B1 (ko) * 2014-12-30 2015-07-27 비즈텍코리아 주식회사 인쇄회로기판 제작을 위한 3차원 신속조형장치 및 이를 이용한 인쇄회로기판 성형방법
US20180255647A1 (en) * 2015-09-18 2018-09-06 Konica Minolta, Inc. Method for forming wiring laminated structure
US9692102B2 (en) 2015-09-25 2017-06-27 Texas Instruments Incorporated Dielectric waveguide socket for connecting a dielectric waveguide stub to a dielectric waveguide
US9490518B1 (en) * 2015-09-28 2016-11-08 Texas Instruments Incorporated System for launching a signal into a dielectric waveguide
CN106671631A (zh) * 2015-11-05 2017-05-17 深圳市华祥电路科技有限公司 电路板及其印刷方法
JP2017130298A (ja) * 2016-01-19 2017-07-27 株式会社村田製作所 電極パターンの形成方法および電子部品の製造方法
US10257930B2 (en) * 2016-06-22 2019-04-09 R&D Circuits, Inc. Trace anywhere interconnect
KR102029101B1 (ko) * 2017-12-28 2019-10-07 삼성전자주식회사 반도체 패키지
KR102097744B1 (ko) * 2018-06-15 2020-04-06 씨제이첨단소재 주식회사 전자부품의 절연코팅장치 및 이를 이용한 전자부품의 절연코팅방법
KR20210091390A (ko) * 2020-01-13 2021-07-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2023022422A (ja) * 2021-08-03 2023-02-15 日本メクトロン株式会社 電子部品付きプリント基板の製造方法、及び、電子部品付きプリント基板
KR102583277B1 (ko) * 2021-09-30 2023-09-27 해성디에스 주식회사 다층 회로 기판 제조장치
CN116135539A (zh) * 2021-11-18 2023-05-19 深圳弘锐精密数码喷印设备有限公司 一种白油块的喷印方法及数码喷印设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1354814A (fr) * 1962-10-01 1964-03-13 Parapluie lumineux
US4425602A (en) * 1981-08-13 1984-01-10 Lansing Lawrence A Umbrella lamp assembly
US5053931A (en) * 1990-08-13 1991-10-01 Rushing John A Diffuse patio lighting arrangement
US5273464A (en) * 1992-09-30 1993-12-28 Rushing John A Strip connector for multiple leads
US5463535A (en) * 1994-09-22 1995-10-31 Vest; William C. Umbrella post light
JPH0936308A (ja) * 1995-07-14 1997-02-07 Matsushita Electron Corp 半導体装置の製造方法
JPH0955425A (ja) * 1995-08-10 1997-02-25 Mitsubishi Electric Corp 多層Al配線構造を有する半導体装置およびその製造方法
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
US6077560A (en) * 1997-12-29 2000-06-20 3M Innovative Properties Company Method for continuous and maskless patterning of structured substrates
US6174199B1 (en) * 1999-07-01 2001-01-16 John A. Rushing Shaft mounted extension cord set
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7676913B2 (en) 2004-07-08 2010-03-16 Seiko Epson Corporation Wiring board, method of manufacturing wiring board, and electronic device
JP2006140437A (ja) * 2004-09-27 2006-06-01 Seiko Epson Corp 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
US7767252B2 (en) 2004-09-27 2010-08-03 Seiko Epson Corporation Multilayer structure forming method, method of manufacturing wiring board, and method manufacturing of electronic apparatus
US7416759B2 (en) 2004-09-28 2008-08-26 Seiko Epson Corporation Wiring pattern formation method, wiring pattern, and electronic device
JP2006150342A (ja) * 2004-11-08 2006-06-15 Seiko Epson Corp 液滴吐出方法、電気光学装置の製造方法及び電子機器
JP4552804B2 (ja) * 2004-11-08 2010-09-29 セイコーエプソン株式会社 液滴吐出方法
KR100835621B1 (ko) * 2005-04-01 2008-06-09 세이코 엡슨 가부시키가이샤 다층 구조 기판의 제조 방법
US7754597B2 (en) 2005-07-27 2010-07-13 Seiko Epson Corporation Bonding pad fabrication method, method for fabricating a bonding pad and an electronic device, and electronic device
JP2007237659A (ja) * 2006-03-10 2007-09-20 Seiko Epson Corp 半導体装置、インクカートリッジ及び電子機器
JP4640221B2 (ja) * 2006-03-10 2011-03-02 セイコーエプソン株式会社 インクカートリッジ及びプリンタ
JP4492629B2 (ja) * 2007-03-22 2010-06-30 セイコーエプソン株式会社 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2007194658A (ja) * 2007-03-22 2007-08-02 Seiko Epson Corp 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器
JP2017150071A (ja) * 2016-02-23 2017-08-31 ゼロックス コーポレイションXerox Corporation 異なる特性を有する異なる材料で三次元の印刷物を製作するためのシステムおよび方法
JP2020531872A (ja) * 2017-08-29 2020-11-05 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 表示基板、表示装置及びその製造方法
JP7079208B2 (ja) 2017-08-29 2022-06-01 京東方科技集團股▲ふん▼有限公司 表示基板、表示装置及びその製造方法
WO2023047770A1 (ja) * 2021-09-24 2023-03-30 富士フイルム株式会社 パターン形成基板製造方法及び液体吐出装置
WO2023218856A1 (ja) * 2022-05-10 2023-11-16 富士フイルム株式会社 印刷制御装置、印刷制御方法、プログラム及び印刷システム

Also Published As

Publication number Publication date
CN1292462C (zh) 2006-12-27
JP3801158B2 (ja) 2006-07-26
KR20040044342A (ko) 2004-05-28
TW200416811A (en) 2004-09-01
CN1503338A (zh) 2004-06-09
KR100572606B1 (ko) 2006-04-24
US20040145858A1 (en) 2004-07-29
TWI292585B (en) 2008-01-11

Similar Documents

Publication Publication Date Title
JP3801158B2 (ja) 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
US7285305B2 (en) Multilayered wiring board, method of producing multilayered wiring board, electronic device and electronic apparatus
KR100971921B1 (ko) 다층 배선 구조 및 그 제조 방법
US7479297B2 (en) Method of manufacturing a multi-layered wiring board
JP5529835B2 (ja) 導電性パターン形成方法及び導電性パターン形成システム
US20060244886A1 (en) Process of surface treatment, surface treating device, surface treated plate, and electro-optic device, and electronic equipment
TW200834770A (en) Electronic component mounting structure and method for manufacturing the same
JP2006156943A (ja) 配線パターンの形成方法、配線パターンおよび電子機器
TW200425213A (en) Device, method of manufacturing the same, electro-optic device, and electronic equipment
JP4192737B2 (ja) 層パターン製造方法、配線製造方法、電子機器の製造方法
JP2006295116A (ja) 多層配線およびその作製方法、ならびにフラットパネルディスプレイおよびその作製方法
JP2007116193A (ja) 多層配線基板の製造方法、電子デバイス、電子機器
JP4506809B2 (ja) 多層構造形成方法、配線基板および電子機器の製造方法
JP2006100401A (ja) 配線パターン形成方法、配線パターン、電子機器
JP4049146B2 (ja) 素子製造方法および素子製造装置
JP2007103761A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2005340437A (ja) 多層配線基板の製造方法、電子デバイス及び電子機器
CN100551213C (zh) 多层电路板及制造方法、电子器件和电子装置
JP2006179953A (ja) 多層配線基板、電子デバイス及び電子機器
JPWO2019171531A1 (ja) 情報処理装置
JP2006061841A (ja) 液状体塗布方法と液状体塗布装置及び電気光学装置並びに電子機器
JP2013115192A (ja) 配線の形成方法、電子素子、および表示装置
JP2005183805A (ja) 電気回路基体及びその製造方法
JP2004342918A (ja) 膜パターン形成方法、デバイス及びデバイス製造方法、電気光学装置、並びに電子機器
JP2006080179A (ja) 配線パターン形成方法、tft用ソース電極およびドレイン電極の形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060424

R150 Certificate of patent or registration of utility model

Ref document number: 3801158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees