KR100572606B1 - 다층 회로 기판, 그 제조 방법, 전자 디바이스 및 전자 기기 - Google Patents
다층 회로 기판, 그 제조 방법, 전자 디바이스 및 전자 기기 Download PDFInfo
- Publication number
- KR100572606B1 KR100572606B1 KR1020030080399A KR20030080399A KR100572606B1 KR 100572606 B1 KR100572606 B1 KR 100572606B1 KR 1020030080399 A KR1020030080399 A KR 1020030080399A KR 20030080399 A KR20030080399 A KR 20030080399A KR 100572606 B1 KR100572606 B1 KR 100572606B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- interlayer insulating
- forming
- interlayer
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 64
- 239000011229 interlayer Substances 0.000 claims abstract description 292
- 238000000034 method Methods 0.000 claims abstract description 139
- 239000010410 layer Substances 0.000 claims abstract description 119
- 238000007599 discharging Methods 0.000 claims abstract description 33
- 238000013461 design Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 115
- 238000009413 insulation Methods 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 abstract description 107
- 239000010408 film Substances 0.000 description 312
- 230000008569 process Effects 0.000 description 62
- 238000005259 measurement Methods 0.000 description 24
- 239000007788 liquid Substances 0.000 description 19
- 238000000576 coating method Methods 0.000 description 16
- 239000011344 liquid material Substances 0.000 description 12
- 239000002904 solvent Substances 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000005499 meniscus Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 7
- 239000010419 fine particle Substances 0.000 description 7
- 238000007602 hot air drying Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000001035 drying Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000010191 image analysis Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 230000010485 coping Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 208000023514 Barrett esophagus Diseases 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 150000001343 alkyl silanes Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000010946 fine silver Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011802 pulverized particle Substances 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Ink Jet (AREA)
Abstract
액체방울 토출 방식을 사용한 간소한 제조 공정을 통해서 기판을 제조하기 위한 제조 방법, 특히 층간 절연막의 평탄화가 용이하게 될 수 있는 다층 회로 기판 및 그 제조 방법을 제공한다. 이 다층 회로 기판은 적어도 2개의 배선층, 이 배선층의 2개의 인접한 층마다 그 사이에 설치된 층간 절연막, 및 상기 배선층 사이를 전기적으로 전도시키는 전도성 포스트(post)를 포함한다. 상기 제조 방법은 상기 층간 절연막이 상면이 평탄하게 되도록, 상기 층간 절연막이 형성되는 영역의 요철(凹凸) 형상에 따라 상기 층간 절연막의 막 두께를 변화시킴으로써, 상기 층간 절연막을 형성하는 단계를 포함한다. 상기 요철 형상은 배선층과 전도성 포스트를 형성하기 위한 회로 패턴의 설계 데이터에 기초하여 산출되거나, 또는 층간 절연막이 형성되기 전에 산출될 수 있다.
층간 절연막, 배선층, 전도성 포스트, 회로 패턴, 평탄화
Description
도 1의 (a) 내지 도 1의 (h)는 본 발명에 따른 제 1 실시예의 다층 회로 기판의 제조 방법을 나타내는 공정도.
도 2의 (a) 내지 도 2의 (h)는 제 1 실시예의 다층 회로 기판의 제조 방법을 나타내는 공정도.
도 3의 (a) 내지 도 3의 (c)는 제 1 실시예의 다층 회로 기판의 제조 방법을 나타내는 공정도.
도 4의 (a) 및 도 4의 (b)는 제 1 실시예에서 사용되는 액체방울 토출 장치를 나타내는 도면으로서, 도 4의 (a)는 액체방울 토출 장치의 개략 구성을 나타내는 사시도이고, 도 4의 (b)는 액체방울 토출 장치의 주요부를 나타내는 측단면도.
도 5는 제 1 실시예의 액체방울 토출 장치의 압전 소자에 공급되는 구동 신호의 파형을 나타내는 도면.
도 6은 본 발명에 따른 제 2 실시예의 다층 회로 기판의 제조 방법을 나타내는 공정도.
도 7은 제 2 실시예의 다층 회로 기판의 제조 방법의 변형예를 나타내는 공 정도.
도 8의 (a) 내지 도 8의 (e)는 본 발명에 따른 제 3 실시예의 다층 회로 기판의 제조 방법을 나타내는 공정도.
도 9의 (a) 및 도 9의 (b)는 본 발명에 따른 제 4 실시예의 다층 회로 기판의 제조 방법을 나타내는 공정도.
도 10의 (a) 내지 도 10의 (d)는 본 발명에 따른 제 5 실시예의 다층 회로 기판의 제조 방법을 나타내는 공정도.
도 11의 (a) 내지 도 11의 (f)는 본 발명에 따른 제 6 실시예의 다층 회로 기판의 제조 방법을 나타내는 공정도.
도 12의 (a) 및 도 12의 (b)는 본 발명에 따른 제 7 실시예의 LCD 장치에서의 TFT 기판을 설명하기 위한 도면으로서, 도 12의 (a)는 등가 회로를 나타내고, 도 12의 (b)는 TFT 기판의 주요부를 나타내는 부분 확대도.
도 13은 본 발명에 따른 제 8 실시예의 다층 회로 기판의 제조 방법에 의해 제조된 부분인 OLED를 나타내는 측단면도.
도 14는 본 발명에 따른 제 9 실시예의 다층 회로 기판 및 LCD 장치를 포함한 전자 기기의 일례를 나타내는 사시도.
도 15는 제 9 실시예의 다층 회로 기판 및 LCD 장치를 포함한 전자 기기의 다른 예를 나타내는 사시도.
도 16은 제 9 실시예의 다층 회로 기판 및 LCD 장치를 포함한 전자 기기의 또 다른 예를 나타내는 사시도.
※도면의 주요부분에 대한 부호의 설명※
17 제 1 회로 패턴(제 1 배선층)
18 층간 전도성 포스트(전도성 포스트)
19a, 19b, 19c 절연막 형성 영역
22 제 1 층간 절연막(층간 절연막)
23 제 2 층간 절연막(층간 절연막)
24 층간 절연막
26 제 1 층간 절연막(층간 절연막)
27 제 2 층간 절연막(층간 절연막)
28 층간 절연막
31 제 2 회로 패턴(제 2 배선층)
41 금속 페이스트(배선층)
42 층간 전도성 포스트(전도성 포스트)
43 층간 절연막
44 회로 패턴(배선층)
52 층간 전도성 포스트(전도성 포스트)
53 층간 절연막
54 추가 배선(추가 배선층)
55 패드(배선층)
56 범프(배선층)
60 무선 IC 카드(다층 회로 기판)
62 안테나(배선층)
64 패드부(배선층)
65 층간 전도성 포스트(전도성 포스트)
66 층간 절연막
102 잉크젯 헤드(액체방울 토출 헤드)
122 잉크 재료
1000 휴대 전화(전자 기기)
1l00 손목 시계형 전자 기기(전자 기기)
1200 휴대형 데이터 처리 장치(전자 기기)
본 발명은 다층 회로 기판, 그 제조 방법, 전자 디바이스 및 전자 기기에 관한 것이다.
우선권은 2002년 11월 19일에 출원된 일본특허출원 제 2002-334915호 및 2003년 8월 25일 출원된 일본특허출원 제 2003-300143호로서, 그 내용은 본 명세서에 편입되어 참조된다.
종래, 다층 프린트 회로 기판에서 사용되는 층간 절연막은 일반적으로 스핀 코팅 방식이나 또는 롤 코팅 방식에 의해서 제조된다. 스핀 코팅 방식에서는, 기 판에 액상 재료를 적하(滴下)한 후, 기판을 회전시켜, 기판 전체 면에 액상 재료를 코팅하여 절연막을 형성한다. 롤 코팅 방식에서는, 용제막을 롤에 전사한다. 그러나, 스핀 코팅 방식에서는, 실제의 재료 사용 효율이 10% 정도이고, 또한 이면 세정 등의 추가의 공정이 필요하게 된다. 한편, 롤 코팅 방식에서는 재료 사용 효율은 높지만, 전사 롤로부터의 이물질 오염이 문제가 되었다.
근년, 이러한 다층 프린트 회로 기판의 층간 절연막을 제조하기 위해서 잉크젯 방식이 제안되어 있다. 이 방식은 이른바 잉크젯 프린터 분야에서 잘 알려져 있는 액체방울 토출 기술을 사용하는 방식으로서, 여기서는 층간 절연막을 형성하기 위한 액상 재료인 잉크 재료의 액체방울을 기판 위에 토출햐여 정착시킨다. 이러한 잉크젯 방식에 의하면, 미세한 영역에 잉크 재료의 각 잉크방울을 정확하게 토출시키므로, 소망하는 영역에 직접 잉크 재료를 정착시킬 수 있다. 따라서, 잉크 재료의 낭비가 없어, 제조 비용을 저감시킬 수 있다. 따라서, 이것은 상당히 합리적인 방식이다.
그러나, 종래에 기판에는 재료 토출 노즐로부터 재료가 균등하게 토출되어 코팅되었다. 따라서, 배선층의 회로 패턴의 요철(凹凸) 형상을 따라 층간 절연막이 형성되므로, 층간 절연막의 평탄성이 불충분하다는 문제가 있었다. 이와 같이 층간 절연막이 평탄화되어 있지 않은 경우에는, 층간 절연막보다 상층의 단면도 또한 평탄하지 않고, 따라서 평탄한 배선층을 형성할 수 없다. 또한, 상층의 층간 절연막 및 배선층의 단면 형상에도 영향을 주어, 배선층 사이에 단선을 초래한다. 그리고, 기판을 회전시키면, 재료 사용 효율이 저감하고, 또한 이면 세정 등의 추가이공정이 필요하게 되는 문제가 있었다.
본 발명은 상기한 상황을 감안하여 이루어진 것으로서, 그 목적은, 액체방울 토출 방식을 사용한 비교적 간소한 제조 공정으로 정교한 다층 회로 기판을 제조하고, 특히 회로 기판의 층간 절연막의 평탄화를 용이하게 할 수 있는데 있다. 본 발명은 또한 다층 회로 기판, 전자 디바이스 및 전자 기기를 제공한다.
따라서, 본 발명은, 적어도 2개의 배선층과, 이 배선층의 2개의 인접한 층마다 그 사이에 설치된 층간 절연막, 및 상기 배선층 사이를 전기적으로 전도시키는 전도성 포스트(post)를 형성하는 단계를 포함하는 다층 회로 기판의 제조 방법에 있어서, 상기 단계는 상기 층간 절연막이 상면이 평탄하게 되도록, 상기 층간 절연막이 형성되는 영역의 요철(凹凸) 형상에 따라 상기 층간 절연막의 막 두께를 변화시킴으로써, 상기 층간 절연막을 형성하는 단계를 포함하는 다층 회로 기판의 제조 방법을 제공한다.
상기 방법에서는, 액체방울 토출 방식을 사용하는 것이 바람직하다.
기판, 제 1 배선층, 전도성 포스트, 층간 절연막 및 제 2 배선층이 순차로 적층된 다층 회로 기판을 사용하여 상기한 방법의 통상의 예를 설명한다.
우선, 기판에 소정의 회로 패턴을 갖는 제 1 배선층을 형성한다. 이 회로 패턴을 단면부는 배선이 형성되어 있는 부분과 그 이외의 부분 사이에 단차가 생긴 오목부를 갖는다. 상기 제 1 배선층은 포토리소그래피 등의 방법을 사용하여 형성 되지만, 액체방울 토출 방식에 의해 형성하는 것이 바람직하다.
다음 공정에서는, 상기 제 1 배선층의 위에 전도성 포스트를 형성한다. 제 1 배선층상의 전도성 포스트의 단면은 제 1 배선층에 의해 형성된 볼록부 및 상기 층상에 돌출한 전도성 포스트를 포함한다. 상기 전도성 포스트는 액체방울 토출 방식에 의해 형성되는 것이 바람직하다.
상기 오목부 및 볼록부를 총칭하여 본 발명의 "요철 형상"을 갖는 요철부라 한다. 즉, 이 요철부라 함은 소망하는 평탄면에 대한 단차 또는 돌기를 의미한다.
다음 공정에서는, 층간 절연막의 상면이 평탄하게 되도록 층간 절연막이 형성되는 영역의 요철 형상에 따라 층간 절연막을 형성한다. 여기서, 층간 절연막이 형성되는 영역은 적어도 기판, 제 1 배선층 및 전도성 포스트에 의해 둘러싸이며, "요철 형상에 따른 층간 절연막이 형성"이라 함은 (층간 절연막용의) 잉크 재료를 요철부의 오목부를 향하여 다량 토출하고, 또한 이 잉크 재료를 볼록부를 향하여 소량 토출한다는 것을 의미한다.
다음 공정에서는, 층간 절연막상에 소정의 회로 패턴을 갖는 제 2 배선층을 형성한다. 이것에 의해, 제 1 배선층 및 제 2 배선층이 전도성 포스트를 통해서 접속된다. 층간 절연막의 상면이 평탄화되고, 또한 이 층간 절연막의 표면에 형성된 제 2 배선층의 막 두께가 균일하게 되고, 제 2 배선층의 상면도 평탄화된다. 제 2 배선층은 액체방울 토출 방식에 의해 형성하는 것이 바람직하다.
액체방울 토출 방식에 의해 층간 절연막을 형성하는 경우에는, 잉크 재료에 포함되는 증발 또는 휘발 가능한 액체 성분을 제거하는 건조 공정을 포함한다.
본 발명에 따르면, 층간 절연막의 상면을 평탄화하여, 제 2 배선층의 막 두께를 균일화함으로써, 제 1 배선층과 제 2 배선층 사이에 양호한 절연성을 얻을 수 있고, 배선층 사이의 단선을 방지할 수 있다. 또한, 층간 절연막의 평탄한 상면에 형성되는 제 2 배선층보다 상층의 층(즉, 제 3, 제 4 등의 배선 또는 층간 절연막)이 용이하게 평탄한 상면 및 균일한 막 두께를 가질 수 있다.
층간 절연막이 형성되는 영역의 요철 형상은 배선층 및 전도성 포스트를 형성하기 위한 회로 패턴의 설계 데이터에 기초하여 산출될 수 있다. 이 설계 데이터는, (i) 소정의 회로 패턴에 기초하여 액체방울 토출 방식에 의해 배선층 및 전도성 포스트를 형성하기 위한 전자 데이터, 및 (ii) 액체방울 토출 방식에 의한 각 액체방울의 토출량, 액체방울의 배치 및 토출 공정이 반복되는 횟수 등의 설정치를 포함한다. 이 전자 데이터의 형식으로는 비트-맵-패턴 형식 또는 CAD(computer aided design)에서 사용되는 DXF나 DWG 등이 바람직하다.
배선층 및 전도성 포스트를 포토리소그래피에 의해 형성하는 경우에는, 노광 공정에서 사용되는 전자 마스크 패턴을 포함하는 전자 데이터를 사용해도 좋다.
본 발명에 의하면, 회로 패턴의 설계 데이터에 기초하여 미리 층간 절연막이 형성되는 영역의 형상을 산출하고, 이 산출 결과에 따라서 층간 절연막을 형성한다. 따라서, 층간 절연막을 효율적으로 형성할 수 있다.
층간 절연막이 형성되는 영역의 요철부의 형상은 층간 절연막을 형성하기 전에 측정될 수 있다.
일반적으로, 요철 형상의 측정은 층간 절연막이 형성되는 영역 전체에 걸쳐 서 사전에(즉, 층간 절연막을 형성하기 전에) 행해지며, 비접촉식 단차 측정 장치를 사용하여 요철부의 치수가 3차원 데이터(즉, 측정 데이터)로서 고정밀로 측정된다. 이 3차원 데이터에 기초하여 화상 해석 등을 행함으로써, 절연막 형성 영역을 산출하고, 이것에 의해 절연막 형성 영역에 토출되는 잉크 재료의 최적의 토출량, 액체방울의 배치 및 토출 동작이 행해지는 횟수 등을 설정한다. 설정 조건하에서 액체방울 토출이 행하여 진다. 구체적으로는, 깊은 오목부에는 잉크 재료를 다량 토출하고, 얕은 오목부에는 잉크 재료를 소량 토출한다.
비접촉식 단차 측정 장치로서는 광 간섭을 사용하는 단차 측정 장치(예를 들면, 레이저 단차 측정 장치)나 스캐너를 사용하는 것이 바람직하다.
또한, 요철 형상의 측정은 헤드 선행형 센서를 사용하여 행할 수 있다. 헤드 선행형 센서는 액체방울 토출 장치의 액체방울 토출 헤드 근방에 배치된다. 이 헤드 선행형 센서에 의하면, 요철 형상부의 단차 측정과 액체방울 토출 헤드를 사용한 액체방울 토출이 동시 병행으로 행해지고, 여기서 이 액체방울의 토출은 요철 형상의 측정 데이터에 기초하여 행해진다. 구체적으로, 깊은 오목부에는 잉크 재료가 다량 토출되고, 얕은 오목부에는 잉크 재료가 소량 토출된다.
따라서, 본 발명에 의하면, 비접촉식 단차 측정 장치가 사용되는 경우에, 고정밀도로 측정된 3차원 데이터(즉, 측정 데이터)에 기초하여 산출된 절연막 형성 영역에 층간 절연막을 형성할 수 있다. 또한, 헤드 선행형 센서를 사용한 경우에는, 층간 절연막이 형성되는 영역 전체의 측정이 불필요해서, 오목부의 단차 측정과 액적 토출을 효율적으로 행할 수 있다.
또한, 상술한 어느 (요철 형상을 측정하기 위한) 방법에 의해서도, 요철부의 치수 오차(즉, 설계 데이터와 측정 데이터간의 오차)를 포함한 실제 형상이 측정된다. 따라서, 이 측정 데이터에 기초하여 형성된 층간 절연막과 비교해서, 실제 측정 데이터에 따라서 형성된 층간 절연막은 보다 정밀하게 평탄화될 수 있다.
제조 방법의 일반 예에서, 상기 층간 절연막을 형성하는 단계는 복수의 상기 층간 절연막을 순차로 적층시켜 형성하는 단계를 포함하고, 상기 단계는, 상기 배선층 및 상기 전도성 포스트를 형성하기 위한 회로 패턴의 설계 데이터에 의해 산출되는 층간 절연막이 형성되는 영역의 요철 형상에 따라 소정의 막 두께를 갖는 제 1 층간 절연막을 형성하는 단계, 및 상기 제 1 층간 절연막 상면에서의 단차(段差)를 측정하고, 이 단차의 오목부를 제 2 층간 절연막으로 충전하도록 상기 제 2 층간 절연막을 형성하는 단계를 포함한다.
여기서, 제 1 층간 절연막은 절연막 형성 영역상에 최초로 형성되는 층막이고, 제 2 층간 절연막은 미리 형성된 제 1 층간 절연막상에 형성되는 층막이다. 또한, 제 3, 제 4 등의 층간 절연막을 형성하는 경우에, 이들은 미리 형성된 층간 절연막상에 형성되는 층막이다. 따라서, 상기 막들을 제 2 층간 절연막이라고 총칭하고 있다. 또한, "제 1 층간 절연막의 상면에서의 단차를 측정"이라 함은, 통상 상술한 비접촉식 단차 측정 장치를 사용한 측정 방법을 의미하는 것이다.
본 발명에 의하면, 회로 패턴의 설계 데이터에 기초하여 미리 절연막 형성 영역의 형상을 산출하고, 이 산출 결과에 따라서 층간 절연막을 형성한다. 따라서, 제 1 층간 절연막을 효율적으로 형성할 수 잇다.
또한, 제 1 층간 절연막의 상면에서의 단차를 측정하므로, 제 1 층간 절연막의 막 두께 및 평탄도 등의 오차를 고려한 실제의 단차를 측정할 수 있다.
또한, 이 단차에서의 오목부를 충전하도록 제 2 층간 절연막을 형성하므로, 층간 절연막의 상면을 평탄하게 할 수 있다. 따라서, 제 1 층간 절연막의 상면은 제 2 층간 절연막에 비해서 비교적 거칠게 형성해도 좋다. 따라서, 액체방울 토출 방법에 필요한 시간을 단축시키도록 한 제 1 층간 절연막을 형성할 수 있다.
또한, 소망하는 층간 절연막을 일괄해서 형성하는 것보다도, 제 1 층간 절연막 및 제 2 층간 절연막으로 분할하여 형성함으로써, 층간 절연막의 막 두께의 제어가 용이하게 되어, 층간 절연막의 상면에 고정밀한 평탄한 상면을 형성할 수 있다.
상술한 방법에서, 층간 절연막은 액체방울 토출 방식을 사용하여 형성하는 것이 바람직하고, 제 1 층간 절연막은 액체방울 토출 헤드로부터 비교적 큰 액체방울을 토출시켜서 형성할 수 있고, 제 2 층간 절연막은 상기 비교적 큰 액체방울보다 작은 액체방울을 상기 액체방울 토출 헤드로부터 토출하여 형성할 수 있다.
상기 방법에 의하면, 제 1 층간 절연막이 소정의 토출 정밀도로 형성되고, 제 2 층간 저연막이 보다 높은 토출 정밀도로 형성된다. 따라서, 본 발명의 제조 방법에 의해 상술한 효과를 얻을 수 있는 동시에, 층간 절연막이 보다 고정밀한 평탄면을 갖을 수 있다.
또한, 본 발명의 제조 방법이 액체방울 토출 방법을 사용하는 경우에는, 잉크 재료 1방울당의 토출량을 조정하여 잉크 재료의 단위 면적당의 토출량을 제어하 고, 상기 1방울당의 토출량은 액체방울 토출 헤드의 구동 파형을 제어함으로써 변화된다.
일반적으로, 액체방울 토출 헤드는 노즐 구멍과 연통하는 압력 발생실, 및 이 압력 발생실 내의 액상 재료를 가압함으로써 노즐 구멍을 통해서 잉크 재료를 토출시키는 압력 발생 소자를 구비한다. 또한, 구동 파형은 압력 발생 소자에 인가되는 전압 파형이다. 또한, 단위 면적당의 잉크 재료 토출량이라 함은 층간 절연막 형성 영역의 단위 면적당 토출되는 잉크 재료의 토출량을 의미한다. 또한, 잉크 재료는 층간 절연막의 재료를 증발 또는 휘발 가능한 액체중에 포함시켜서 얻어진 액상 재료에 해당한다. 이 층간 절연막용의 재료를 용매에 용해시켜서 얻어진 용액, 또는 상기 재료를 액체중에 분산시켜서 얻어진 용액일 수 있다. 후자의 경우, 층간 절연막용의 재료는 미립자 또는 분쇄된 입자일 수 있다. 또한, 액체방울 토출 방식에 적용될 수 있는 소정의 다른 방법이 또한 액상 재료를 얻기 위해 사용될 수 있다.
본 발명에 의하면, 구동 파형을 제어함으로써, 압력 발생 소자에 소망하는 전압이 인가되고, 압력 발생 소자가 압력 발생실 내의 잉크 재료를 가압하여, 노즐 구멍을 통해서 적절한 양의 잉크 재료가 토출되고, 따라서 절연막 형성 영역의 단위 면적당의 잉크 재료 토출량을 조정할 수 있다.
여기서, 압력 발생 소자에 인가되는 전압이 높아지도록 구동 파형을 설정한 경우에는, 각 토출 동작시마다의 토출량을 많이 할 수 있고, 또한 압력 발생 소자에 인가되는 전압이 낮게 되도록 구동 파형을 설정한 경우에는, 각 토출 동작시마 다의 토출량을 적게 할 수 있다.
또한, 압력 발생 소자에 인가되는 전압의 단위 시간당의 펄스수를 많게 되도록 구동 파형을 설정한 경우에는, 각 토출 동작시마다의 토출량을 많이 할 수 있고, 상기 전압의 단위 시간당의 펄스수가 적어지도록 구동 파형을 설정한 경우에는, 각 토출 동작시마다의 토출량을 적게 할 수 있다.
또한, 상기 구동 파형의 전압 및 펄스수를 적당히 조정함으로써, 소망하는 조건하에서 액체방울 토출을 행할 수 있다.
또한, 본 발명의 제조 방법이 액체방울 토출 방식을 사용하는 경우에, 잉크 재료가 토출되는 토출 위치 사이의 거리 간격을 조정함으로써, 잉크 재료의 단위 면적당의 토출량을 제어할 수 있다.
여기서, 잉크 재료가 토출되는 토출 위치 사이이 거리 간격이라 함은 잉크 재료가 토출되는 2점 사이의 거리 데이터를 의미하고, 이 거리 간격은 기판과 액체방울 토출 헤드 사이의 상대 이동량을 조정함으로써 설정되거나, 또는 복수의 노즐 각각의 토출/비토출 상태를 제어함으로써 설정될 수 있다. 또한, 실제로는 상대 이동시키면서 액체방울 토출이 행해지고, 이 상대 이동 속도를 크게 함으로써 시간 간격이 크게 되고, 따라서 잉크 재료의 토출점을 거칠게 배열할 수 있다. 이와 반대로, 상기 상대 이동 속도를 작게 함으로써 거리 간격이 작아지게 되고, 따라서 잉크 재료의 토출점을 조밀하게 배열할 수 있다. 예를 들면, 10㎛ 간격으로 잉크 재료를 토출한 첫 번째 경우와, 20㎛ 간격으로 잉크 재료를 토출한 두 번째 경우에는, 첫 번째 경우가 두 번째 경우보다 단위 면적당의 토출량이 배로 된다. 또한, 여기서 상대 이동을 행하지 않고 동일한 지점에서 액체방울의 토출을 행하면, 소위 이중 코팅이 행해질 수 있다.
또한, 특정한 영역에서 각 노즐의 토출/비토출을 제어함으로써, 100회 토출을 행한 두 번째 경우에 비해서 50회 토출을 행한 첫 번째 경우가 거칠은 배열을 갖게 되어, 첫 번째 경우가 두 번째 경우보다 단위 면적당 토출량이 반으로 된다.
본 발명에 의하면, 잉크 재료가 토출되는 토출 위치 사이의 거리 간격을 제어함으로써, 재료 잉크의 조밀/성김 배열 상태를 조정하여, 층간 절연막 형성 영역의 단위 면적당의 토출량을 조정할 수 있다.
본 발명은 또한, 적어도 2개의 배선층과, 이 배선층의 2개의 인접한 층마다 그 사이에 설치된 층간 절연막으로서, 상기 층간 절연막의 상면이 평탄하게 되도록, 상기 층간 절연막이 형성되는 영역의 요철(凹凸) 형상에 따라 상기 층간 절연막의 막 두께를 변화시킴으로써 형성되는 층간 절연막, 및 상기 배선층 사이를 전기적으로 전도시키는 전도성 포스트를 포함하는 다층 회로 기판을 제공한다.
본 발명에 의하면, 상술한 제조 방법에 의해 얻어진 것과 동일한 효과를 얻을 수 있으며, 배선층 사이에서 양호한 절연성을 갖는 다층 회로 기판을 제조할 수 있다.
본 발명은 또한 상술한 바와 같은 다층 회로 기판을 포함한 전자 기기를 제공한다. 이 경우, 상기한 다층 회로 기판에 의해 얻어진 효과와 동일한 효과를 얻을 수 있으며, 유전체 파괴에 대처할 수 있는 전자 기기를 제조할 수 있다.
본 발명은 또한, 적어도 2개의 배선층과, 이 배선층의 2개의 인접한 층마다 그 사이에 설치된 층간 절연막으로서, 상기 층간 절연막의 상면이 평탄하게 되도록, 상기 층간 절연막이 형성되는 영역의 요철(凹凸) 형상에 따라 상기 층간 절연막의 막 두께를 변화시킴으로써 형성되는 층간 절연막, 및 상기 배선층 사이를 전기적으로 전도시키는 전도성 포스트를 포함하는 전자 디바이스를 제공한다.
본 발명에 의하면, 상술한 제조 방법에 의해 얻어진 것과 동일한 효과를 얻을 수 있으며, 배선층 사이에서 양호한 절연성을 갖는 전자 디바이스를 제조할 수 있다.
본 발명은 또한 상술한 바와 같은 전자 디바이스를 포함한 전자 기기를 제공한다. 이 경우, 상기 전자 디바이스에 의해 얻어진 것과 동일한 효과를 얻을 수 있으며, 유전체 파괴에 대처할 수 있는 전자 기기를 제조할 수 있다.
이하, 본 발명에 따른 다층 회로 기판의 제조 방법의 실시예에 대해서 도면을 참조하여 설명한다.
(제 1 실시예)
도 1의 (a) 내지 도 3의 (c)는 본 발명의 제 1 실시예에 따른 다층 회로 기판의 제조 방법을 나타내는 공정도이다. 도 1의 (a) 내지 도 1의 (h)는 잉크배척(ink-repellent) 코팅 공정으로부터 제 1 회로 패턴(즉, 제 1 배선층) 및 층간 전도성 포스트(post) 형성 공정까지를 나타내고 있다. 도 2의 (a) 내지 도 2의 (h)는 제 1 층간 절연막 형성 공정을 나타내고 있다. 도 3의 (a) 내지 도 3의 (c)는 제 2 회로 패턴(즉, 제 2 배선층), 제 ２ 층간 절연막 및 제 3 회로 패턴( 즉, 제 3 배선층)의 형성 공정을 나타내고 있다. 본 실시예에서는, 기판(10)의 한쪽 면측에 다층 프린트 배선을 형성한다.
그리고, 도 4의 (a) 및 도 4의 (b)는 다층 회로 기판의 제조 방법에 사용되는 액체방울 토출 장치를 나타내는 도면이다. 도 4의 (a)는 액체방울 토출 장치의 개략 구성을 나타내는 사시도이고, 도 4의 (b)는 액체방울 토출 장치의 주요부를 나타내는 측단면도이다. 도 5는 액체방울 토출 장치의 압전 소자에 공급되는 구동 신호의 파형을 나타내는 도면이다.
<액체방울 토출 장치>
도 4의 (a)에 나타낸 액체방울 토출 장치(101)는 기판(10)상에 잉크 재료(122)를 토출하기 위한 잉크젯 헤드(즉, 액체방울 토출 헤드)(102), 이 잉크젯 헤드(102)와 기판(10)간의 위치를 상대적으로 이동시키는 이동 기구(104), 및 잉크젯 헤드(102)와 이동 기구(104)를 제어하기 위한 제어기 "CONT"를 구비한다.
잉크젯 헤드(102)는 기판(10)상에 잉크 재료(122)를 토출하기 위해 사용된다. 잉크젯 헤드(102)는 도 4의 (b)에 나타낸 바와 같이, 노즐 구멍(l18)에 연통하는 압력 발생실(115)와, 이 압력 발생실(115) 내의 잉크 재료(122)를 가압함으로써, 노즐 구멍(118)으로부터 잉크 재료(122)를 토출시키는 압전 소자(즉, 압력 발생 소자)(120)를 구비한다.
이동 기구(104)는 기판 스테이지(106)상에 배치된 기판(10)과 마주하도록 하부가 배치된 잉크젯 헤드(102)를 지지하는 헤드 지지부(l07)를 포함한다. 이동 기 구(104)는 또한 잉크젯 헤드(102)(기판(10) 위에 배치됨)에 대해서 기판 스테이지(106)를 X와 Y 방향으로 상대적으로 이동(즉, 기판(10)을 이동)시키기 위한 스테이지 구동부(108)도 포함한다.
잉크젯 헤드(102)에서, 압전 소자(120)는 한 쌍의 전극(121) 사이에 위치한다. 통전(通電)되는 경우에, 압전 소자(120)는 이 소자가 외측으로 돌출하도록 구부러진다. 상기한 압전 소자(120)가 접합되는 진동판(113)은 또한 압전 소자(120)와 일체가 되어 외측으로 구부러지고, 이것에 의해서 압력 발생실(115)의 용적이 증대하게 된다. 따라서, 압력 발생실(115) 내에 증대한 용적분에 상당하는 특정한 양의 잉크 재료(122)가 공급구(미도시)로부터 압력 발생실(115) 내로 유입한다. 이 후, 압전 소자(120)로의 통전을 해제하면, 압전 소자(120)과 진동판(113)은 원래의 형상으로 돌아온다. 따라서, 압력 발생실(115)도 원래의 용적으로 돌아오므로, 압력 발생실(115) 내부의 잉크 재료(122)의 압력이 상승하여, 노즐 구멍(118)으로부터 기판을 향해 잉크 재료(122)가 액체방울로서 토출된다.
또한, 잉크젯 헤드(102)의 잉크젯 방식으로서는, 상기한 압전 소자(120)을 사용한 압전 토출 방식에 한정되지 않는다. 예를 들면, 에너지 발생 소자로서 전기-열 변환 소자를 사용하는 방식을 사용해도 좋다.
제어부 CONT는 장치 전체의 시스템을 제어하기 위한 마이크로프로세서 등의 CPU나 각종 신호의 입출력 기능을 가지는 컴퓨터 등을 포함한다. 도 4의 (a)에 나타낸 바와 같이, 잉크젯 헤드(102) 및 이동 기구(104)에 각각 전기적으로 접속됨으로써, 잉크젯 헤드(102)에 의한 토출 동작 및 이동 기구(1O4)를 사용한 이동 동작 의 적어도 한쪽(본 실시예에서는 양쪽)을 제어한다. 상술한 구성에 따르면, 본 시스템에서는, 토출 조건을 바꾸어서, 형성하는 막의 두께를 제어할 수 있다.
즉, 제어부 CONT는 잉크 재료(122)의 토출량을 제어하는 하기의 제어 기능을 갖는데, 즉, 기판(10)상의 토출 거리 간격을 변경하는 기능과, 한 방울당의 잉크 재료(122)의 토출량을 변경하는 기능과, 노즐 구멍(118)의 배열 방향과 이동 기구(104)를 사용한 이동 방향 사이의 각도 θ를 변경하는 기능과, 기판(10)상의 동일 위치를 향한 반복 토출 동작마다 토출 조건을 결정하는 기능, 및 기판(10)상의 각 분할 영역마다 토출 조건을 결정하는 기능을 갖고 있다. 여기서, 상기 토출 조건은 압전 소자(120)에 인가되는 전압의 구동 파형을 제어함으로써 결정된다.
또한, 제어기 CONT는 기판(10)상의 토출 거리 간격을 변경하는 제어 기능으로서, 기판(10)과 잉크젯 헤드(102)간의 상대적인 이동의 속도를 변경하는 기능과, 상대 이동시에 토출 동작간의 시간 간격을 변경하는 기능, 및 노즐 구멍(118) 중 동시에 잉크 재료(122)를 토출시키는 일부 노즐 구멍(118)을 선택하는 기능을 갖고 있다.
도 5는 압전 소자(120)에 공급되는 구동 신호의 예와 노즐 구멍(118)으로부터 토출되는 잉크 재료(122)의 대응하는 상태를 나타내고 있다(참조부호 B1 내지 E5와 연관된 각각의 작은 도형에서의 음영 부분을 참조). 이하, 도 5를 참조하여 소(小)(또는, 미소) 도트, 중(中) 도트, 대(大) 도트의 3종류의 다른 도트로서 잉크 재료(122)의 토출 원리를 설명한다.
도 5에서, 구동 파형 WA는 구동 신호 발생 회로에 의해 생성되는 기본 파형 이다. 파형 WB는 기본 파형의 구간 "Part1" 중에 형성된 것으로서, "메니스커스(meniscuc)" 액면(즉, 평탄하지 않은 면)을 요동시켜서, 노즐 구멍(l18) 근방의 점착성이 증가한 잉크 재료(122)를 확산하고, 미소한 양의 잉크 재료(122)의 토출 불량을 미연에 방지하기 위해서 사용된다. 참조부호 B1과 연관된 작은 도형은 정적 메니스커스 면의 상태를 나타내고, 참조부호 B2와 연관된 작은 도형은 압전 소자(120)를 완만하게 충전함으로써 압력 발생실(115)의 체적을 확장하여 메니스커스 면을 노즐 구멍(118) 안쪽으로 향하여 약간 끌어들이는 동작을 나타내고 있다.
파형 WC는 기본 파형의 구간 "Part2" 중에 형성된 것으로서, 미소 도트의 잉크 재료(122)를 토출하기 위해 사용된다. 초기 정적 상태(참조부호 C1과 연관된 작은 도형을 참조)로부터 급격하게 압전 소자(120)을 충전해서 메니스커스 면을 신속히 노즐 구멍(118) 내로 끌어들인다(참조부호 C2와 연관된 작은 도형을 참조). 다음에, 일단 끌어 들여진 메니스커스 면이 다시 노즐의 출구를 향하여 이동을 개시하는 타이밍에 동기하여, 압력 발생실(115)을 약간 축소(참조부호 C3와 연관된 작은 도형 참조)시킴으로써, 미소 도트의 잉크 재료(122)를 토출시킨다. 방전을 도중 휴지한 후의 2번째의 방전(참조부호 C4 참조)은 메니스커스 면이나 압전 소자(120)에 공급된 잔류 신호를 진동을 억제하는 동시에 잉크 재료(122)의 토출 형태를 제어하기 위해 행해진다.
파형 WD는 기본 파형의 구간 "Part3"으로 형성된 것으로서, 중 도트를 토출시키기 위해 사용된다. 초기 정적 상태(작은 도형 Dl 참조)로부터 완만하지만 크 게 메니스커스 면을 노즐 내부를 향하여 끌어들인다(참조부호 D2와 연관된 작은 도형 참조). 이 후, 메니스커스 면이 다시 노즐의 출구를 향해서 이동을 개시하는 타이밍에 동기하여, 압력 발생실(115)의 체적을 급격하게 수축(참조부호 D3과 연관된 작은 도형을 참조)시킴으로써, 중 도트의 잉크 재료(122)를 토출시킨다. 이 후, 압전 소자(120)에 적절한 충전/방전 동작을 행함으로써, 메니스커스 면이나 압전 소자(120)의 잔류 진동을 억제시킨다.
파형 WE는 기본 파형의 구간 "Part2"와 "Part3" 중에 형성된 것으로서, 대 도트의 잉크 재료(122)를 토출시키기 위해 사용된다. 참조부호 E1 내지 E3에 나타낸 과정에서, 미소 도트의 잉크 재료(122)를 토출한다. 이 후, 약간 잔류하는 메니스커스 면의 진동에 의해 다시 노즐 구멍(118) 내를 잉크 재료(122)로 충전하는 타이밍에 동기하여, 중 도트를 토출하기 위한 파형을 압전 소자(l20)에 공급한다. 참조부호 E4, E5로 나타낸 과정중에 토출되는 잉크 재료(122)는 중 도트보다도 체적이 큰 도트이므로, 이전의 소 도트와 함께 더 큰 대 도트의 잉크 재료(122)가 형성된다. 이와 같이 구동 신호를 제어함으로써, 소 도트, 중 도트 및 대 도트의 크기(즉, 체적)가 다른 3종류 중 임의의 잉크 재료(122)를 토출시킬 수 있다.
여기서, 본 실시예의 액체방울 토출 장치(101)는 액체방울 토출 방식을 사용하고 있으며, 노즐 구멍(118) 각각에 대해서 상술한 토출 제어를 독립적으로 행할 수 있다. 그 때문에, 그 토출 목표 영역을 용이하게 결정할 수 있다. 즉, 목표 코팅막의 오목부로 한정해서 이 오목부를 향하여 액상 재료를 효과적으로 토출시킬 수 있다.
<잉크 재료>
액체방울 토출 장치(101)에 사용되는 잉크 재료(122)의 형태는 다층 회로 기판을 구성하는 배선층, 층간 전도성 포스트 및 층간 절연막의 특성에 따라서 결정된다. 본 실시예의 배선층을 형성하기 위한 잉크 재료로서는, 전기 도전성을 가진 도전성 잉크가 사용된다. 이 도전성 잉크는 직경 1Onm 정도의 은 미립자를 톨루엔중에 분산시킨 용액(진공 야금사제의 상품명 퍼펙트 실버)을 사용하여 얻어지고, 이 용액은 톨루엔으로 희석되고, 이 희석된 용액의 점도는 3mPa·s가 되도록 조정된다.
<잉크배척 코팅 공정>
다음에, 기판 상면에 실시되는 잉크배척 코팅 처리에 대해서 설명한다. 이러한 처리에 따르면, 기판 위에 토출된 도전성 잉크 등의 위치를 보다 고정밀도로 제어할 수 있다.
먼저, 폴리이미드로 이루어진 기판(10)을 IPA(isopropyl alcohol)을 사용하여 세정한 후, 파장 254nm의 자외선(UV)광을 10mW/cm2의 강도로 10분간 조사하여 추가의 세정(즉, UV 조사 세정)을 수행한다. 이 기판(10)에 잉크배척 코팅 처리를 하기 위해서, 헥사데카플루오르-1,1,2,2-테트라히드로데실트리에톡실란 0.lg과 기판(10)을 밀폐 용기에 넣고, 120℃에서 2시간동안 보관 유지한다. 이것에 의해, 기판(10)상에 잉크배척성의 단분자막이 형성된다. 이 단분자막이 형성된 기판(10)상면과 그 상면에 토출된 상기 도전성 잉크와의 접촉각은, 예를 들면 약 70도로 된다.
상기한 잉크배척 코팅 처리 후의 기판 표면과 도전성 잉크 사이의 접촉각은, 너무 커서 액체방울 토출 방식으로 다층 프린트 배선을 형성할 수 없다. 따라서, 이 기판(10)에 상기 세정 스텝에서 사용할 때와 같은 파장(즉, 254nm)의 자외선을 2분간 더 조사함으로써, 도전성 잉크와 기판 표면 사이에 약 35˚의 접촉각을 얻을 수 있다.
잉크배척 코팅 처리를 수행하는 대신에 수용층을 형성해도 좋다.
<제 1 회로 패턴 형성 공정>
액체방울 토출 장치(101)를 사용하여 잉크젯 헤드(102a)로부터 상술한 잉크배척 코팅 처리가 행해진 기판(10)으로 도전성 잉크(122a)(도 1의 (a) 참조)를 토출하여, 소정의 도트 간격의 비트 맵 패턴을 형성한다. 그 다음에, 가열 처리를 행하여 회로 패턴을 형성한다.
잉크젯 헤드(102)로서는, 예를 들면, 시판용 헤드(예를 들면, 시판용 프린터에서 사용되는 세이코 엡슨제의 상품명 "컬러리오")를 사용할 수 있다. 그러나, 상기한 시판용 헤드에 사용되는 잉크 흡입 유닛은 플라스틱제이기 때문에, 유기 용제에 의해서 용해되지 않도록 상기 흡입 유닛을 플라스틱 유닛 대신에 금속 유닛으로 사용한다. 잉크젯 헤드(102a)의 구동 전압을 20V로 하여 상기 도전성 잉크를 토출하면, 5피코리터의 도전성 잉크(122a)가 토출된다. 이 경우, 토출된 도전성 잉크(122a)의 직경은 약 27㎛이다. 도전성 잉크(122a)가 기판(10)상에 토출(접촉각 35°)된 후, 이 도전성 잉크(122a)는 기판(10)상에서 약 45㎛의 직경을 갖는 스폿(spot)을 형성한다.
기판(10)상에 묘화(描畵)되는 회로 패턴의 특정한 예로서는, 각 변이 50㎛의 길이를 갖는 정방형으로 이루어진 그리드상에 2치(즉, 흑과 백)의 비트 맵이 설계된다. 이 비트 맵에 따라서 도전성 잉크(122a)를 토출한다. 즉, 잉크젯 헤드(102a)로부터 기판(10)상에 은 미립자를 포함한 도전성 잉크를 토출하는데, 여기서 토출 위치들 사이의 단위 간격은 50㎛이다(도 1의 (a) 참조).
상기한 조건하에서, 기판(10)상에 토출된 각 액체방울(13)은 직경 약 45㎛를 갖고, 따라서 인접한 액체방울(13)끼리는 서로 접촉하지 않고, 각 도트(즉, 액체방울(13))가 기판(10)상에서 고립하고 있다. 일단, 목표 패턴에 대응하는 토출을 행한 후, 도전성 잉크의 용제를 건조시키기 위해 기판(10)에 100℃의 열풍 건조를 15초동안 가한다. 그 후, 기판(10)은 이 기판(10)의 온도가 실온으로 되돌아갈 때까지 수분간 자연 냉각된다. 그 결과 도 1의 (b)에 나타낸 상태로 된다.
상기 처리 후에도, 기판(10)의 잉크배척성은 유지된다. 또한, 건조 등에 의해 각 액체방울(13)로부터 용제가 제거되어 두께가 약 2㎛인 잉크방울(14)을 형성한다. 또한, 이 잉크방울(14) 표면의 잉크배척성은 잉크방울(14)이 형성되지 않은 부분과 거의 동일한 정도로 된다.
그 후, 도 1의 (c)에 나타낸 바와 같이, 상기한 2개의 독립적인 인접 도트( 즉, 잉크방울(14))의 중간에 각 액체방울(15)을 토출하는 방식으로 액체방울(13)과 동일한 액체로 이루어진 액체방울(15)을 토출한다. 도 1의 (c)는 단면도만을 나타내고 있지만, 본 도면의 면과 수직인 방향에도 잉크방울과 동일한 독립적인 도트가 존재하는 경우에는, 상기 도트들의 중간 위치에도 액체방울(15)을 토출한다.
상기 액체방울 토출 처리에서는, 기판(10)과 잉크방울(14)의 잉크배척성이 거의 동일하고, 따라서, 잉크방울(14)이 형성되지 않은 기판(10)으로의 토출에 의해 얻어지는 것과 거의 동일한 결과를 얻을 수 있다.
그 후, 액체방울(15)을 갖는 기판(10)에 대해서 열풍 건조(상술한 열풍 건조와 마찬가지임)를 행하여 도전성 잉크의 용제 성분을 휘발시킨다. 이것에 의해, 도 1의 (d)에 나타낸 바와 같이, 인접 그리드점에 생성된 모든 잉크방울이 이어진 패턴(16)이 형성된다.
또한, 막 두께를 증가시키고, 배선층의 회로 패턴에 도트 형상이 남지 않도록 하기 위해서, 도트의 중간(또는, 오목부)을 향한 토출 공정과 열풍 건조 공정을 6회(상술한 제 1 실행 과정을 포함함) 반복하여, 선 폭 50μm, 막 두께 10μm의 제 1 회로 패턴(17)을 형성한다(도 1의 (e) 참조). 이 단계에서는, 도전성 잉크의 용제 성분만을 제거하였으므로, 소성(燒成)이 불충분한 기판이 된다. 따라서, 회로 패턴에는 전기적 도전성이 없다.
<층간 전도성 포스트 형성 공정>
다음 공정에서는, 층간 절연막을 관통하여 제 1 및 제 2 회로 패턴 사이에 전기적 전도를 도모하기 위한 층간 전도성 포스트(18)를 형성한다. 여기에서는, 상술한 제 1 회로 패턴 형성 공정과 동일한 공정을 통해 층간 전도성 포스트(18)를 형성할 수 있다. 즉, 층간 전도가 필요한 장소에만 은 미립자를 함유한 도전성 잉크(122a)를 토출하고, 각 토출 공정 후에 열풍 건조를 행하면서 상기 토출 공정을 반복한다. 그리고, 6회 반복한 토출 공정에서 제 1 회로 패턴으로부터 측정된 높이가 10μm인 층간 전도성 포스트(18)를 형성한다(도 1의 (f) 참조).
그 후, 기판(l0)을 대기중에서 300℃에서 30분간 열처리하여, 은 미립자끼리를 서로 물리적으로 접촉시킨다. 이것에 의해, 제 1 회로 패턴(17)과 각 층간 전도성 포스트(18)가 서로 물리적으로 일체화된다. 그리고, 상술한 열처리에 의해서 제 1 회로 패턴(17) 및 층간 전도성 포스트(18) 전체의 막 두께는 열처리 전의 대략 반이 된다(도 1의 (g) 참조). 제 1 회로 패턴(17)과 기판(10)과의 밀착력을 셀로테이프(등록상표) 시험에 의한 평가를 행하면, 박리가 없이 충분한 밀착력이 있는 것을 알 수 있다.
<절연막 형성 영역 산출 공정>
다음 공정에서, 절연막 형성 영역이 산출된다. 절연막 형성 영역(19a)은 다음 공정에서 층간 절연막이 형성되는 영역이며, 이 영역(19a)(도 1의 (h) 참조)은 (i) 제 1 회로 패턴(17) 및 층간 전도성 포스트(18)의 비트 맵 패턴 등의 전자 데이터와, (ii) 각 액체방울의 토출량, 액체방울의 배치 및 토출 처리가 행해지는 횟수 등의 설정값을 포함한 설계 데이터에 기초하여 산출된다.
이러한 설계 데이터에 기초한 산출에 의하면, (i) 기판(1O)의 상면(1Oa), 제 1 회로 패턴(17)의 상면(17a) 및 측면(17b), 층간 전도성 포스트(18)의 측면(18b)에 의해서 형성된 요철 형상부와, (ii) 소망하는 층간 절연막의 막 두께에 의해서 절연막 형성 영역(19a)이 산출된다.
절연막 형성 영역 산출 공정은 액체방울 토출 장치(101) 전체 시스템의 제어를 하는 마이크로프로세서 등의 CPU나, 각종 신호의 입출력 기능을 갖는 컴퓨터에 의해서 행해진다. 따라서, 층간 절연막을 형성하기 전이면 언제라도 산출 공정을 행할 수 있다.
<친잉크(ink affinity) 처리>
절연막 형성 영역(19a)에서의 층간 절연막을 형성하기 위한 전처리 공정에서, 제 1 회로 패턴(17)이 형성된 기판(10)에 파장 254nm의 자외선을 1O mW/cm2의 강도로 5분간 조사함으로써, 기판(l0)의 상면(10a)과, 제 1 회로 패턴(17)의 상면(17a) 및 측면(17b)과, 층간 전도성 포스트(18)의 측면(18b)에 친잉크(성)을 제공한다.
<제 1 층간 절연막 형성 공정>
다음 공정에서, 절연막 형성 영역(19a)을 절연막으로 덮도록 층간 절연막을 형성한다.
본 실시예의 층간 절연막을 형성하기 위한 잉크 재료는, 예를 들면, 시판의 폴리이미드 바니시(제품명: 아사히 화성공업사제의 파이멜)를 용제로 희석하고, 이 희적 재료의 점도가 8mPa·s가 되도록 조정함으로써 얻어진다.
이 후, 액체방울 토출 장치(101)는 기판(10)의 표면(10a)과 제 1 회로 패턴(17)에 의해 형성된 오목부만을 잉크 재료로 충전하도록 상술한 잉크 재료(122b)를 토출시키도록 작용한다(도 2의 (a) 참조).
잉크 재료(122b)를 토출하는 처리에서는, 잉크젯 헤드(102b)에 인가되는 전압의 구동 파형을 제어함으로써, 잉크 재료(122b)의 단위 면적당 토출량이 조정된다. 예를 들면, 압전 소자(120)에 비교적 높은 전압을 인가하도록 구동 파형을 설정한 경우에는, 1방울당의 토출량을 증가시킬 수 있다. 이와 반대로, 압전 소자(120)에 비교적 낮은 전압을 인가하도록 구동 파형을 설정한 경우에는, 1방울당의 토출량을 감소시킬 수 있다. 한편, 압전 소자(120)에 인가되는 전압의 단위 시간당의 펄스수가 많아지도록 구동 파형을 설정한 경우에는, 단위 면적당의 토출량을 증가시킬 수 있지만, 반대로 단위 시간당의 펄스수가 적어지도록 구동 파형을 설정한 경우에는, 단위 면적당의 토출량을 감소시킬 수 있다.
그리고, 잉크 재료(122b)는 제어기 CONT의 사용에 의해 기판(10)과 잉크젯 헤드(102b) 사이의 상대 이동 속도를 적절하게 변경함으로써, 소망하는 토출 간격으로 토출된다. 여기서, 상대 이동중에 토출하는 시간 간격은 변경될 수 있다. 예를 들면, 상기한 상대 이동 속도를 크게 설정하면, (토출 위치 사이의) 거리 간격이 크게 되어, 잉크 재료(122b)의 토출 지점을 거칠게 배열할 수 있다. 반면, 상기 상대 이동 속도를 작게 설정하면, 거리 간격이 작게 되어, 잉크 재료(122b)의 토출 지점을 조밀하게 배치할 수 있다. 그리고, 상대 이동을 행하지 않고 동일 지점에서 액체방울 토출을 행하면, 이른바 이중 코팅을 수행할 수 있다. 또한, 각 노즐의 토출/비토출 상태를 제어함으로써, 단위 면적당의 토출량을 변화 시킬 수 있다.
상술한 바와 같이, 층간 절연막 형성을 위한 제 1 공정에서는, 절연막 형성 영역(19a) 중 기판(10)의 상면(10a)과, 제 1 회로 패턴(17)의 측면(17b)에 의해서 형성된 오목부를 향해서 잉크 재료(122b)를 토출한다(도 2의 (a) 참조). 상면(10a) 및 측면(17b)는 친잉크성을 갖고, 따라서 토출된 잉크 재료(122b)는 오목부로 퍼져서, 도 2의 (b)에 나타낸 바와 같이 오목부는 모두 잉크 재료(122b)로 덮여진다. 여기서, 잉크 재료(122b)의 상면은 셀프-레벨링(self-leveling) 효과에 의해서 평탄하게 된다.
다음에, 이 기판(10)에 400℃에서 30분간 열처리를 가하여, 잉크 재료(122b)에 포함되는 용제 성분을 제거함으로써, 제 1 층간 절연막(22)을 형성한다. 그 결과, 도 2의 (c)에 나타낸 바와 같이, 제 1 층간 절연막(22)의 막 두께는 열처리 전의 잉크 재료(122b)의 대략 반이 된다. 따라서, 다시 상기한 토출 공정과 같이, 제 1 층간 절연막(22) 위에 잉크 재료(122b)를 토출하고, 상기와 마찬가지의 열처리(즉, 400℃에서 30분간의 열처리)를 하여 잉크 재료를 경화시킴으로써, 도 2의 (d)에 나타낸 바와 같이 기판(10)의 표면(10a)과 제 1 회로 패턴(17)의 측면(17b)에 의해 형성된 오목부를 제 1 층간 절연막(22)으로 충전해서, 제 1 회로 패턴(17)의 상면(17a)의 레벨에 평탄면을 형성한다. 상기한 잉크 재료(122b)의 토출과 열 처리 공정은 적절하게 복수회 반복해서 행해도 좋다.
<제 2 층간 절연막 형성 공정>
다음 공정에서, 제 1 회로 패턴(17)의 평탄한 상면(17a), 제 1 층간 절연막(22)의 상면(22a) 및 층간 전도성 포스트(18)의 측면(18b)에 의해 형성된 오목부를 잉크 재료(122b)로 충전하도록 잉크 재료(122b)를 토출시킴으로써, 제 2 층간 절연막(23)을 형성한다.
표면(17a) 및 측면(18b)은 친잉크성을 갖고 있고, 상면(22a)은 잉크 재료(122b)에 포함되는 폴리이미드 바니시와 같은 조성을 갖고 있다. 따라서, 토출된 잉크 재료(122b)는 상기 오목부에 퍼져서, 도 2의 (f)에 나타낸 바와 같이 상기 오목부는 모두 잉크 재료(122b)로 충전된다. 여기서, 잉크 재료(122b)의 상면은 셀프 레벨링 효과에 의해서 평탄하게 된다.
다음에, 이 기판(10)에 400℃에서 30분간 열처리를 가하여, 잉크 재료(122b)에 포함되는 용제 성분을 제거함으로써, 제 2 층간 절연막(23)을 형성한다. 그 결과, 도 2의 (g)에 나타낸 바와 같이, 제 2 층간 절연막(23)의 막 두께는 열처리 전의 잉크 재료(122b)의 대략 반이 된다. 따라서, 다시 상기한 토출 공정과 같이, 제 2 층간 절연막(23) 위에 잉크 재료(122b)를 토출하고, 상기와 마찬가지의 열처리(즉, 400℃에서 30분간의 열처리)를 하여 잉크 재료를 경화시킴으로써, 도 2의 (h)에 나타낸 바와 같이 제 1 회로 패턴(17)의 상면(17a)과 층간 전도성 포스트(17)의 측면(18b)에 의해 형성된 오목부를 제 2 층간 절연막(23)으로 충전해 서, 제 2 층간 절연막(23)의 상면(23a)을 평탄하게 한다
상술한 바와 같이, 제 1 층간 절연막(22)과 제 2 층간 절연막(23)을 적층해서 형성함으로써, 평탄한 상면을 가지는 층간 절연막(24)을 형성된다.
상기한 잉크 재료(122b)의 토출과 열처리 공정은 적절하게 복수회 반복해서 행해도 좋다.
층간 전도성 포스트(18)의 상면(18a)은 제 2 층간 절연막(23)의 상면(23a)보다 도 약간(O.1μm 정도) 높은 것이 바람직하다.
<제 2 회로 패턴 형성 공정>
층간 절연막(24) 위에 제 2 회로 패턴(즉, 제 2 배선층)(31)을 형성하기 위해서는, 제 1 회로 패턴과 전적으로 동일한 공정을 행한다. 즉, IPA 세정, 자외선 조사 세정, 알킬실란 블로오라이드를 사용한 잉크배척 코팅 공정, 자외선 조사에 의한 접촉각의 조정, 은 미립자 함유 잉크의 토출에 의한 패턴 형성, 열풍 건조 등의 각 공정을 행한다. 여기서, "잉크 토출 → 열풍 건조"를 필요한 횟수만큼 반복한다. 이것에 의해서, 다층 회로 기판을 형성할 수 있다.
보다 다층화된 구조를 갖는 다층 기판을 형성하는 경우에는, 도 3의 (a)에 나타낸 바와 같이, 제 1 회로 패턴(17)과 마찬가지로 층간 전도성 포스트(32)를 형성한 후, 이 층간 전도성 포스트(32)를 또한 제 2 회로 패턴과 동시에 소성하여, 전기적으로 전도시킨다. 층간 절연막(24)을 형성할 때와 동일한 공정으로 도 3의 (b)에 나타낸 바와 같은 층간 절연막(33)을 더 형성한다. 이러한 일련의 공정을 필요한 횟수만큼 반복함으로써, 소망하는 다층 레벨을 갖는 다층 회로 기판을 형성할 수 있다. 도 3의 (c)는 상기한 제 1 및 제 2 배선층 위에 제 3 배선층(즉, 제 3 회로 패턴)까지 형성한 예를 나타낸다.
상술한 바와 같이, 제 1 회로 패턴(17) 및 층간 전도성 포스트(18)의 설계 데이터에 기초하여 층간 절연막(24)의 상면을 평탄하게 형성할 수 있다.
층간 절연막(24)의 상면을 평탄화함으로써, 제 2 회로 패턴(31)의 막 두께는 균일화되어, 제 1 회로 패턴(17)과 제 2 회로 패턴(31) 사이에 양호한 절연성을 얻을 수 있고, 배선층간의 단선을 방지할 수 있다.
또한, 층간 절연막(24) 상면에 제 2 회로 패턴(31)을 형성하고, 따라서 제 2 회로 패턴(31)은 층간 절연막(24)의 평탄면을 따라 형성된다. 따라서, 보다 상층의 막(제 3 또는 그 이상의 회로 패턴층 또는 층간 절연막)을 형성했을 때에는, 각 막의 상면의 평탄화를 용이하게 할 수 있고, 막 두께의 균일화도 용이하게 할 수 있다.
제 1 회로 패턴(17) 및 층간 전도성 포스트(18)의 설계 데이터에 기초하여 미리 절연막 형성 영역(19a)의 형상이 산출되고, 따라서 절연막 형성 영역(19a)을 측정하기 위한 공정이 불필요하게 된다.
또한, 잉크젯 헤드(102)에 인가되는 전압의 구동 파형을 제어함으로써, 잉크 재료(122)가 매우 적합한 양으로 토출될 수 있고, 따라서 절연막 형성 영역(19a)의 단위 면적당의 잉크 토출량도 조정할 수 있다. 또한, 토출 지점간의 거리 간격을 제어할 수 있고, 따라서 잉크 재료(122)의 소밀(疏密)을 조정할 수 있고, 또한 절 연막 형성 영역(19a)의 단위 면적당의 잉크 토출량을 조정할 수 있다.
(제 2 실시예)
도 6은 본 발명의 제 2 실시예의 다층 회로 기판의 제조 방법을 나타내는 공정도이다. 본 실시예에서는, 제 1 실시예의 절연막 형성 영역 산출 공정 대신에 절연막 형성 영역 측정 공정이 행해진다. 그 밖의 공정들은 제 1 실시예와 마찬가지로 행해진다.
이하, 제 1 실시예와 다른 공정에 대해서 상술한다. 그 밖의 공정들에 대해서는 다층 회로 기판을 형성하기 위한 일련의 흐름만을 설명한다. 도 6에서, 도 1의 (a) 내지 도 4의 (b)와 동일한 부분에 대해서는 동일한 참조부호를 붙인다.
본 실시예의 다층 회로 기판의 제조 방법에서는, 우선, (i) 기판(10)에 대한 잉크배척 처리와, (ii) 제 1 회로 패턴 형성 공정, 및 (iii) 층간 전도성 포스트 형성 공정을 순차로 행한 후에(도 1의 (a) 내지 도 1의 (g) 참조), 도 6에 나타낸 바와 같은 절연막 형성 영역 측정 공정을 행한다.
<절연막 형성 영역 측정 공정(1)>
본 공정은 비접촉식 단차 측정 장치의 한 종류인 레이저 단차 측정 장치를 사용하여 행해진다. 레이저 단차 측정 장치는 발광부와 수광부를 구비한 헤드를 갖고 있으며, 이 헤드에 의해 측정 대상 근방을 주사시켜서, 헤드와 측정 대상 사이의 거리를 광 간섭을 이용해서 측정한다.
도 6에 나타낸 바와 같이, 제 1 회로 패턴(17) 및 층간 전도성 포스트(18)가 형성된 기판(10)의 전체 표면을 헤드(210)에 의해 주사하여, 발광부(201a)로부터 레이저빔을 기판(10)에 조사하고, 수광부(20lb)에 의해서 반사된 빔을 검출한다. 따라서, 요철부가 3차원 데이터로서 고정밀도로 측정된다.
다음에, 이 3차원 데이터에 기초하여, 화상 해석 등을 행함으로써 절연막 형성 영역(19b)을 산출하여, 절연막 형성 영역(l9b)을 향하여 토출되는 잉크 재료(122)의 최적의 토출량, 액체방울의 배치 및 토출 동작이 행해지는 횟수 등이 설정된다.
절연막 형성 영역 측정 공정 후의 다음 공정에서, 기판(10)에 대해서 친잉크 제공 처리가 행해진 후에, 절연막 형성 영역(19b)에 기초하여 제 1 층간 절연막 형성 공정 및 제 2 층간 절연막 형성 공정이 더 행해짐으로써, 상면이 평탄한 층간 절연막이 형성된다. 이 후, 제 2 회로 패턴 형성 공정 등이 행해짐으로써, 다층 회로 기판이 형성된다(도 2의 (a) 내지 도 3의 (c) 참조).
상술한 바와 같이, 레이저 단차 측정 장치를 사용하여 얻어진 절연막 형성 영역(19b)의 3차원 데이터(즉, 측정 데이터)에 기초하여, 절연막 형성 영역(19b)에 층간 절연막을 형성할 수 있다.
여기서, 제 1 회로 패턴 및 층간 전도성 포스트를 형성했을 때에 생기는 요철부의 치수 오차(즉, 설계 데이터와 측정 데이터 사이의 오차)를 포함한 실제의 형상이 측정된다. 따라서, 설계 데이터에 기초하여 형성된 층간 절연막에 비해서, 본 실시예에서는 고정밀도로 층간 절연막의 평탄화를 행할 수 있다.
비접촉식 단차 측정 장치로서는 레이저 단차 측정 장치에 한정되지 않고, 스캐너를 사용해도 좋다.
도 7은 본 실시예의 다층 회로 기판의 제조 방법의 변형예를 나타내는 공정도이다. 그 변형예로서, 절연막 형성 영역 측정 공정에서 사용한 레이저 단차 측정 장치 대신에, 헤드 선행형 센서(잉크젯 헤드에 선행함)를 사용한다. 헤드 선행형 센서는 액체방울 토출 헤드 근방에 설치되어, 요철부의 단차 측정을 행하는 것이다. 이하, 상기한 변형예의 절연막 형성 영역 측정 공정 이외의 공정들에 대한 설명은 생략한다.
<절연막 형성 영역 측정 공정(2)>
본 변형예에서, 절연막 형성 영역 측정 공정은 액체방울 토출 헤드의 근방에 설치된 헤드 선행형 센서를 사용하여 행해진다.
도 7에 나타낸 바와 같이, 헤드 선행형 센서(210)는 제어기(220)를 통해서 잉크젯 헤드(230)와 접속된다. 이 헤드 선행형 센서(210)에 의해서 기판(10)을 주사해서, 제 1 회로 패턴(17) 및 층간 전도성 포스트(18)의 요철부에서의 단차를 액체방울 토출 전에 측정한다.
즉, 헤드 선행형 센서(210)는 제 1 회로 패턴(17) 및 층간 전도성 포스트(18)가 형성된 기판(10)을 주사하여, 요철부의 단차를 측정한다. 제어기(220)는 헤드 선행형 센서(210)의 측정 결과에 기초하여 잉크젯 헤드(230)를 구동함으로써, 액체방울 토출을 행한다. 여기서, 요철부의 단차 측정과 액체방울 토출은 동시 병행해서 행해진다.
상술한 바와 같이, 절연막 형성 영역(19b)의 측정 및 액체방울 토출이 동시 병행해서 행해져서, 절연막 형성 영역(19b)에 층간 절연막을 형성할 수 있다. 또한, 본 변형예에서는, 레이저 단차 측정 장치를 사용하여 절연막 형성 영역 전체 면의 측정이 불필요하게 되어, 오목부의 단차 측정과 액체방울 토출 동작을 효율적으로 행할 수 있다.
또한, 제 1 회로 패턴 및 층간 전도성 포스트를 형성했을 때에 생기는 요철부의 치수 오차(즉, 설계 데이터와 측정 데이터 사이의 오차)를 포함한 실제의 형상이 측정된다. 따라서, 설계 데이터에 기초하여 형성된 층간 절연막에 비해서, 본 실시예에서는 고정밀도로 층간 절연막의 평탄화를 행할 수 있다.
(제 3 실시예)
도 8은 본 발명의 제 3 실시예의 다층 회로 기판의 제조 공정을 나타내는 공정도이다. 본 실시예에서는, 층간 절연막을 복수로 형성하는 경우에, 최초로 제 1 층간 절연막을 형성한 후에, 이 제 1 층간 절연막의 상면에서의 단차를 측정하고, 이 측정 데이터에 기초하여 제 1 층간 절연막의 상면이 평탄하게 되도록 제 2 층간 절연막을 형성한다.
이하, 제 1 및 제 2 실시예와 다른 공정에 대해서만 상세하게 설명한다. 그 밖의 공정들에 대해서는 다층 회로 기판을 형성하기 위한 일련의 공정 흐름에 대해서만 설명한다. 도 8의 (a) 내지 도 8의 (e)에서, 도 1 내지 도 7과 동일한 부분 에 대해서는 동일한 참조부호를 붙인다.
본 실시예의 다층 회로 기판의 제조 방법은, 우선, (i) 기판(10)에 대한 잉크배척 처리, (ii) 제 1 회로 패턴 형성 공정 및 (iii) 층간 전도성 포스트 형성 공정을 행하고, 절연막 형성 영역 산출 공정, 친잉크 제공 처리를 순차로 행한 후에, 도 8의 (a)에 나타낸 바와 같은 제 1 층간 절연막 형성 공정을 행한다.
이 제 1 층간 절연막 형성 공정에서는, 액체방울 토출 공정에 필요한 시간을 단축하도록 비교적 큰 액체방울에 의해서, 또한 토출 지점간의 거리 간격을 비교적 크게 함으로써, 제 1 층간 절연막(26)을 형성한다.
이 제 1 층간 절연막(26)의 형성에 있어서는, 액체방울 토출 장치(10l)의 잉크젯 헤드(102b)에 인가되는 전압의 구동 파형을 제어함으로써, 잉크 재료(122b)의 단위 면적당의 토출량이 조정된다. 또한, 제어기(CONT)를 통해서 기판(10)과 잉크젯 헤드(102b) 사이의 상대적인 이동 속도를 변경함으로써, 토출 지점간의 소망하는 거리 간격에서 액체방울의 토출이 행해진다. 다음에, 이 기판(10)을 열처리하여, 잉크 재료(122b)에 포함되는 용제 성분을 제거해서, 제 1 층간 절연막(26)을 경화한다.
따라서, 도 8의 (b)에 나타낸 바와 같이, 제 1 층간 절연막(26)이 형성된다. 상기 공정에서, 잉크 재료(122b)는 거칠게 배열된 비교적 큰 액체방울로서 토출되며, 따라서 제 1 층간 절연막(26)의 상면(26a)은 고정밀의 평탄면이 되지 않는다.
다음에, 절연막 형성 영역 측정 공정이 행해지는데(도 8의 (c) 참조), 여기서는 제 1 층간 절연막(26)의 상면(26a)의 단차가 측정된다.
절연막 형성 영역 측정 공정은 비접촉식 단차 측정 장치인 레이저 단차 측정 장치를 사용하여 행해진다. 보다 상세하게는, 제 1 층간 절연막(26)이 형성된 기판(10)의 전체 표면을 헤드(201)에 의해 주사하여, 발광부(201)로부터 레이저빔을 제 1 층간 절연막(26)의 상면(26a)에 조사하고, 수광부(201b)에 의해서 반사된 빔을 검출한다. 따라서, 상면(26a)에서의 단차가 3차원 데이터로서 고정밀도로 측정된다.
다음에, 이 3차원 데이터에 기초하여, 화상 해석 등을 행함으로써 절연막 형성 영역(19b)을 산출하여, 절연막 형성 영역(l9c)을 향하여 토출되는 잉크 재료(122)의 최적의 토출량, 액체방울의 배치 및 토출 동작이 행해지는 횟수 등이 설정된다.
다음에, 도 8의 (d)에 나타낸 바와 같이, 제 2 층간 절연막 형성 공정이 행해진다.
절연막 형성 영역(19c)에 따르면, 제 1 층간 절연막의 단차의 오목부를 충전하도록, 잉크 재료(122b)가 상술한 비교적 큰 액체방울보다 약간 작은 액체방울로 조밀하게 토출된다. 액체방울 토출시에는, 액체방울 토출 장치(101)의 잉크젯 헤드(102b)에 인가되는 전압의 구동 파형을 제어함으로써, 잉크 재료(122b)의 단위 면적당 토출량이 조정된다. 또한, 제어기 CONT를 통해서 기판(10)과 잉크젯 헤드(102b) 사이의 상대적인 이동 속도를 변경함으로써, 토출 지점간의 소망하는 거리 간격에서 액체방울의 토출이 행해진다. 다음에, 상기 기판(10)을 열처리하여, 잉크 재료(122b)에 포함되는 용제 성분의 제거를 행하고, 제 2 층간 절연막(27)의 경화를 행함으로써, 적층 형성된 층간 절연막(28)(도 8의 (e) 참조)이 형성되고, 상면(28a)이 평탄하게 된다.
다음에, 제 2 층간 절연막 형성 공정이 시행된 기판(10)에 대해서 제 2 회로 패턴 형성 공정(도 3의 (a) 참조)을 행함으로써, 다층 회로 기판이 형성된다.
상술한 바와 같이, 제 1 층간 절연막(26)의 상면(26a)의 단차를 측정하고, 따라서 제 1 층간 절연막(26)의 막 두께 및 평탄도에서의 오차를 고려한 실제의 단차를 측정할 수 있다.
이 단차의 오목부를 충전하도록 제 2 층간 절연막(27)을 형성함으로써, 층간 절연막(28)의 상면(28a)을 평탄하게 형성할 수 있다. 따라서, 제 1 층간 절연막(26)의 상면(26a)은 제 2 층간 절연막(27)에 비해서 비교적 거칠게 형성될 수 있고, 따라서 액체방울 토출 방법에 필요한 시간을 단축시키도록 한 제 1 층간 절연막(26)을 형성할 수 있다.
또한, 소망하는 층간 절연막(28)을 일괄해서 형성하는 것보다도, 제 1 층간 절연막(26) 및 제 2 층간 절연막(27)으로 분할해서 순차로 형성함으로써, 제 2 층간 절연막(27)을 형성하기 위한 액체방울의 토출량을 적게한다. 따라서, 토출량 제어를 중요한 요인으로 한 액체방울 토출을 행하는 것이 가능하여, 상면(28a)을 정밀도가 높은 평탄면으로 형성할 수 있다.
본 실시예에서는, 액체방울 토출 방법에 의해서 제 1 층간 절연막(26)을 형성하고 있지만, 이러한 조건에 한정되는 것은 아니다. 즉, 예를 들면 스핀 코팅법 등의 다른 방법에 의해서 제 1 층간 절연막(26)을 형성할 수 있고, 이 층 막의 단 차를 측정한 후, 단차의 오목부를 충전하도록 제 2 층간 절연막(27)을 형성해도 좋다.
(제 4 실시예)
도 9의 (a) 및 도 9의 (b)는 본 발명의 제 4 실시예의 다층 회로 기판의 제조 방법으로 행해지는 공정도를 나타낸다. 본 실시예에서는, 코어 기판(4O)의 양면(즉, 양면 위쪽)에 다층 프린트 배선을 형성한다.
제 1 내지 제 3 실시예와 마찬가지로 해서 액체방울 토출 방식에 의해 회로 패턴 및 절연막 패턴을 형성하는 경우에는, 한쪽 면의 기판만을 얻을 수 있다. 기판의 양면에 다층 프린트 배선을 형성하기 위해서는, 코어 기판(40)으로서 통상의 양면 배선 기판을 사용하고, 이 기판의 각 면은 제 1 내지 제 3 실시예와 같은 공정을 받는다.
코어 기판(40)은 관통 구멍이 없는 것이 바람직하고, 따라서 이 관통 구멍을 금속 페이스트(배선층일 수 있음)(41)로 충전하는 것이 바람직하다. 한쪽 편에 동박을 갖는 기판을 사용하면, 비관통 구멍을 뚫고, 이 구멍을 금속 페이스트로 충전한다. 이 구멍뚫이는 통상의 포토리소그래피 또는 레이저 조사에 의해서 행해진다. 또한, 은 미립자를 함유하는 도전성 잉크(즉, 제 1 내지 제 3 실시예에서 사용되는 도전성 잉크와 마찬가지임)를 액체방울 토출 방법에 의해 상술한 관통 구멍 또는 비관통 구멍에 충전해도 좋다.
따라서, 우선, 코어 기판(40)의 양면에 회로 패턴이 형성된 상태에서, (i) 층간 전도성 포스트(42)를 형성하는 공정, (ii) 층간 절연막(43)을 형성하는 공정, 및 (iii) 다음 층의 회로 패턴(즉, 다음 배선층)(44)을 형성하는 공정을 각 면에 대해서 필요에 따라 순차로 반복해서 행함으로써, 코어 기판(40)의 양면에 다층 프린트 배선을 형성할 수 있다.
(제 5 실시예)
도 10의 (a) 내지 도 10의 (d)는 본 발명의 제 5 실시예의 다층 회로 기판의 제조 방법의 공정도를 나타낸다. 본 실시예는 CSP(Chip Scale Package) 수법을 사용하여 추가의 배선을 형성하는 것, 즉 칩상에 직접 회로 패턴을 형성하여 다층 프린트 배선을 형성하는 것이다.
우선, 도 10의 (a)에 나타낸 바와 같이, 이미 전극 패드(51)를 형성한 IC칩(50)에, 단분자막을 사용하여 잉크배척 처리를 한다. 이 처리는 단분자막의 재료로서 디실-트리에톡시실란을 사용한 것 이외에는, 제 1 내지 제 3 실시예에서 설명한 것과 거의 동일하다.
다음에, 도 10의 (b)에 나타낸 바와 같이, 제 1 내지 제 3 실시예에서 설명한 바와 같은 공정에 따라 층간 전도성 포스트(52)를 형성하는데, 여기서는 각 전극 패드(51)의 중심에 높이 5μm, 직경 50μm의 층간 전도성 포스트(52)를 배치한다. 또한, 층간 절연막(53)을 층간 전도성 포스트(52) 상면과 거의 같은 높이까지 형성한다. 이것에 의해서, 각 층간 전도성 포스트(52) 상면을 확실히 노출시키면서, 상면이 평탄한 층간 절연막(53)을 형성할 수 있다.
그 후, 상술한 공정과 마찬가지로, 잉크배척 처리, 2 회로 패턴 형성 공정, 층간 전도성 포스트 형성 공정 및 층간 절연막 형성의 공정을 순차로 행함으로써, IC칩(50)의 전극 패드(51)와 접속된 추가의 배선(즉, 추가의 배선층)(54)을 형성한다. 다음에, 기판 표면에 노출된 층간 전도성 포스트(52) 위에 통상의 포토리소그래피 또는 제 1 실시예에서 행해진 배선 형성과 동일한 방법에 의해서 패드(배선층)(55)와 이 패드(55)상에 형성된 범프(배선층)(56)를 형성한다.
(제 6 실시예)
도 11의 (a) 내지 도 11의 (f)는 본 발명의 제 6 실시예의 다층 회로 기판의 제조 방법의 공정도를 나타낸다. 본 실시예에서, 무선 IC 카드(다층 회로 기판임)(60)에서의 안테나 종단부의 코일부를 상술한 제조 방법에 의해 형성한다. 도 11의 (b), 도 11의 (d) 및 도 11의 (F)는 각각 도 11의 (a), 도 11의 (c) 및 도 11의 (e)의 단면도이며, 각 단면도는 2개의 패드(65, 65) 사이의 라인을 따라 제공된다.
이 무선 IC 카드(60)는 폴리이미드 필름(61)에 실장된 IC칩(63)과 코일 형상의 안테나(배선층임)(62)을 갖는다. IC칩(63)은 불휘발성 메모리, 논리 회로 및 고주파 회로로 이루어지며, 외부의 발신기로부터 전송된 무선파를 안테나(62)를 통해서 받아 전력 공급을 받음으로써 동작한다. IC칩(63)은 또한 안테나(62)를 통해 수신한 신호를 해석하고, 그 해석 결과에 대응한 필요한 소정의 신호를 발신한다.
이러한 무선 IC 카드를 작성하기 위해서, 우선, 제 1 실시예의 제 1 회로 패 턴 형성 공정과 같은 공정으로 폴리이미드 필름(61)상에 코일 형상의 안테나(62)를 형성한다(도 11의 (a) 참조). 이 공정에서, 패드(64)(배선층으로 기능함)와 IC칩(63)을 실장하는 단자(63a)도 안테나(62)와 동시에 형성된다. 안테나(62)를 형성한 후, 제 1 실시예와 마찬가지로 패드부(64) 위에 층간 전도성 포스트(65)를 형성한다. 다음에, 제 1 내지 제 3 실시예에 설명한 방법에 따라, 층간 전도성 포스트(65)의 상면이 노출되도록 폴리이미드 재료를 패턴에 코팅함으로써 층간 절연막(66)을 형성한다(도 11의 (c) 참조).
층간 절연막(66)을 형성한 후에, 제 1 실시예와 마찬가지로, 도 11의 (e)에 나타낸 바와 같은 패턴 PA에 은 미립자를 함유한 도전성 잉크를 액체방울 토출 방식에 의해 도포하고, 이 코팅부를 경화함으로써, 코일 형상의 안테나(62)의 양단을 접속하는 배선(67)을 형성한다. 마지막 공정에서, IC칩(63)을 이방성 도전 필름을 사용하여 도 11의 (e)에 나타낸 위치에 실장하고, 보호 필름(미도시)으로 전체 부분을 라미네이트함으로써, 무선 IC 카드(60)를 형성한다.
이 무선 IC 카드(60)는, 예를 들면, IC 카드와 근접해 있는(예를 들면, IC 카드로부터 약 10cm 이하의 거리에 있음) 외부 리더/라이터와 통신할 수 있다.
패드(64)가 비교적 큰(즉, 수 mm×수 mm의 크기임) 경우에는, 층간 전도성 포스트(65)를 형성하지 않아도, 층간 전도에 필요한 영역을 남겨서(즉, 층간 절연막에 의해 덮히지 않음) 층간 절연막(66)을 형성함으로써, 다층 프린트 배선을 형성한다. 이 경우, 층간 절연막층(66)의 각 패드(64)상의 에지는 테이퍼 형상을 갖고, 따라서 층간 절연막(66)상에 단선이 없이 액체방울 토출 방법에 의해 배선(67) 을 형성할 수 있다.
(제 7 실시예)
본 발명의 제 7 실시예로서, 다층 회로 기판에 대응하는 TFT(thin film transistor) 기판 및 상기 TFT를 구비한 액정 표시 장치(LCD)에 대해서 설명한다.
상술한 다층 회로 기판의 제조 방법을 본 실시예에서의 TFT 기판의 제조 방법에 적절하게 적용하였으며, 따라서 그 설명을 생략한다.
도 12의 (a) 및 도 12의(b)는 LCD 장치에서의 TFT 기판을 설명하기 위한 도면이다. 도 12의 (a)는 LCD 장치의 화상 표시 영역에 대응하여 구성한 스위칭 TFT(이하, 간단히 TFT라 함) 등의 각종 소자 및 배선 등의 등가 회로를 나타낸다. 도 12의 (b)는 TFT 기판의 주요부를 나타내는 부분 확대도로서, 이 도면은 각 화소의 TFT와 화소 전극의 구조를 설명하기 위한 도면이다.
도 12의 (a)에 나타낸 바와 같이, TFT 기판(400) 위에는 매트릭스 형상으로 배치된 주사선(401) 및 데이터선(402), 화소 전극(430) 및 이 화소 전극(430)을 제어하기 위한 TFT(410)가 형성되어 있다. 이 구조에서, 주사선(401)에는 펄스 신호인 주사 신호 Q1, Q2,...,Qm이 공급되고, 데이터선(402)에는 화상 신호 P1, P2,...,Pn이 공급된다. 주사선(401) 및 데이터선(402)은 후술하는 바와 같은 TFT(410)의 게이트 전극(410G) 및 소스 전극(411S)에 각각 접속되고, 이 TFT(410)는 주사 신호 Q1, Q2,...,Qm 및 화상 신호 P1, P2,...,Pn를 사용하여 구동된다. 또한, 특정한 신호 레벨의 화상 신호 P1, P2,...,Pn을 특정한 기간동안 유지하기 위해 축적 커패시터(420)가 형성되어 있다. 또한, 상기 각 축적 커패터(420)의 양단에는 용량선(403)과 드레인 전극(411D)(후술함)이 각각 접속되어 있다. 이와 같은 축적 커패시터(420)에 따라, 각 화소 전극(430)의 전위를 유지할 수 있게 된다.
이하, 도 12의 (b)를 참조하여 TFT(410)의 구조에 대해서 설명한다. 도 12의 (b)에 나타낸 바와 같이, TFT(410)는 소위 바텀(bottom) 게이트형(즉, 역 스태거형) 으로 되어 있다. 구체적인 구조로서는, TFT 기판(400)의 베이스로 되는 절연 기판(400a), 이 절연 기판(400a)의 표면에 형성된 접지(ground) 보호막(400I), 게이트 전극(410G), 게이트 절연막(410I), 채널 영역(410C) 및 채널 보호용의 절연막(411I)이 이 순서대로 적층되어 있다. 절연막(411I)의 양단에는 고농도의 n형 비정질 실리콘막의 소소 영역(410S) 및 드레인 영역(410D)이 형성되어 있다. 이들 소스 영역(410S) 및 드레인 영역(410D)의 표면에는 소스 전극(411S) 및 드레인 전극(411D)이 각각 형성되어 있다.
또한, 이들 소스 전극(411S) 및 드레인 전극(411D)의 표면측에는 층간 절연막(412I)과 화소 전극(430)이 더 형성되는데, 여기서 화소 전극(430)은 ITO(indium tin oxide) 등으로 이루어진 투명 전극이다. 화소 전극(430)은 층간 절연막(412I)을 관통하는 콘택트 홀을 통해서 드레인 전극(411D)에 전기적으로 접속되어 있다.
상기 게이트 절연막(410I) 및 층간 절연막(412I)은 본 발명에 따른 층간 절연막에 상당하는 것이다. 즉, 상기 층간 절연막의 상면이 평탄하게 되도록 상기 층간 절연막 형성 영역의 요철부의 형상에 따라서 막 두께를 조정하여 형성한 것이다.
상술한 구조의 TFT 기판에서는, 주사 신호 Q1, Q2,...,Qm에 따라서 주사선(401)으로부터 게이트 전극(410G)으로 전류가 공급되어, 게이트 전극(410G)의 근방에 전계가 생긴다. 이러한 전계 때문에, 채널 영역(410)은 도통 상태로 된다. 상기 전도 상태에서, 화상 신호 P1, P2,...,Pn에 따라 데이터선(402)으로부터 소스 전극(411S)으로 전류가 공급되어, 화소 전극(430)이 전도 상태로 됨으로써, 각 화소 전극(430)과 이 화소 전극에 대향하는 전극에 전압이 인가된다. 즉, 주사 신호 Q1, Q2,...,Qm 및 화상 신호 P1, P2,...,Pn을 제어함으로써 LCD 장치를 적절하게 구동할 수 있다.
상술한 구조를 갖는 LCD 장치에서는, 상술한 다층 회로 기판의 제조 방법에 기초하여 게이트 절연막(401I) 및 층간 절연막(412I)을 평탄화 할 수 있다. 따라서, 본 실시예에서도 상술한 효과를 얻을 수 있다.
또한, 게이트 절연막(410I)의 평탄화에 의해서, TFT(410), 소스 전극(411S) 및 드레인 전극(411D)의 표면은 요철 형상으로 되지 않고 평탄화될 수 있다. 따라서, (i) 요철 형상의 표면에 기인하는 커버리지 영역에서의 불량이 생기지 않고, (ii) 드라이 에칭 후의 원하지 않는 잔류 막 등의 문제가 생기지 않고, (iii) 리크 전류의 발생이나 회로의 단락 등의 문제가 방지되고, 이것에 의해 제품의 수율을 향상시킬 수 있다.
한편, 층간 절연막(412I)의 평탄화에 의해서, 각 화소 전극(430)의 상면을 평탄화 할 수 있고, 따라서 화소 전극(430) 위에 형성되는 배향막에 러빙 처리를 하는 경우에, 균일한 마무리를 함으로써, 액정 재료의 배향을 양호하게 행할 수 있 다. 또한, 화소 전극(430) 위에 배치되는 액정 재료의 막 두께를 균일화 할 수 있다.
또한, 상기한 다층 회로 기판의 제조 방법은 게이트 절연막(410I) 및 층간 절연막(412I)에 한정되지 않고, 다른 절연막의 형성에서도 적용 가능하다. 예를 들면, 주사선(401), 데이터선(402) 및 용량선(403)의 사이에 층간 절연막을 형성하는 경우에, 이들 절연막에 본 방법을 적용할 수 있다.
또한, 본 실시예에서는 바텀 게이트형으로 된 TFT에 대해서 설명하였지만, 톱(top) 게이트형으로 된 TFT에도 상기 제조 방법이 적용될 수 있다.
(제 8 실시예)
본 발명의 제 8 실시예로서, 상기 제 7 실시예에 설명한 바와 같은 TFT 기판을 사용한 유기 일렉트로루미네선스 장치(이하, "OLED"라 약칭함)에 대해서 설명한다. 즉, OLED에 사용되는 TFT 기판은 제 7 실시예의 것과 마찬가지이고, 따라서 그 설명을 생략한다.
도 13은 상술한 다층 회로 기판의 제조 방법에 의해 일부의 구성 요소가 제조된 OLED의 측단면도이다. 우선, 이 OLED의 개략 구성에 대해서 설명한다.
도 13에 나타낸 바와 같이, 유기 EL 장치(301)는 기판(311), 회로 소자부(321), 화소 전극(331), 유기 EL 소자(302) 및 밀봉 기판(371)을 갖는다. 상기 유기 EL 소자(302)는 뱅크부(341), 발광 소자(351) 및 음극(361)(즉, 대향 전극)을 포함한다. 플렉시블 기판(미도시)의 배선 및 구동 IC는 유기 EL 소자(302), 회로 소자부(321) 및 화소 전극(331)과 적절하게 접속된다. 회로 소자부(321)는 기판(311)상에 형성되고, 복수의 화소 전극(331)은 회로 소자부(321)상에 정렬되어 있다. 인접 화소 전극(331) 사이에는 각 뱅크부(341)가 형성되어 있고, 뱅크부(341)는 격자 형상으로 형성되어 있다. 뱅크부(341)에 의해 생긴 각 오목부(344)에는 각 발광 소자(351)가 형성되어 있다. 음극(361)은 뱅크부(341) 및 발광 소자(351)의 상부 전체 면을 도포하고, 음극(361) 위에는 밀봉용 기판(371)이 적층되어 있다.
회로 소자부(321)는 바텀 게이트형으로 된 TFT(321a), 제 1 층간 절연막(321b) 및 제 2 층간 절연막(321c)을 포함한다. TFT(321a)의 주 구성은 도 12의 (b)와 마찬가지이므로, 그 설명을 생략한다. 또한, 제 1 층간 절연막(321b) 및 제 2 층간 절연막(321c)은 본 발명에 따른 제조 방법을 사용하여 형성된다. 즉, 각 층간 절연막의 상면이 평탄하게 되도록, 각 층간 절연막의 막 두께를 대응하는 층간 절연막 형성 영역의 요철 형상에 따라서 조정한다.
발광 소자(351)는 액체방울 토출법에 의해 제 1 층간 절연막(321b) 및 제 2 층간 절연막(321c) 쌍의 상부에 형성된다.
상술한 바와 같은 OLED(301)는 액체방울 토출법에 의해 형성된 발광 소자(351)를 구비한 소위 (고)분자형 EL 장치이다.
유기 EL 소자를 포함한 OLED(301)의 제조 공정은 뱅크부(341)를 형성하는 뱅크부 형성 공정, 발광 소자(351)를 적절하게 형성하기 위한 플라즈마 처리 공정, 발광 소자(351)를 형성하는 발광 소자 형성 공정, 음극(361)을 형성하는 대향 전극 형성 공정, 및 밀봉을 목적으로 밀봉용 기판(371)을 음극(361)상에 적층하는 밀봉 공정을 포함하고 있다.
발광 소자 형성 공정에서는, 각 오목부(344), 즉, 각 화소 전극(331)상에 정공 주입층(352) 및 발광층(353)을 형성함으로써 발광 소자(351)를 형성하고, 따라서 상기 발광 소자 형성 공정은 정공 주입층 형성 공정과 발광층 형성 공정을 포함하고 있다. 그리고, 정공 주입층 형성 공정은 정공 주입층(352)을 형성하기 위한 제 1 조성물(여기서는, 액상 재료)을 각 화소 전극(331)상에 토출하는 제 1 토출 공정, 및 토출된 제 1 조성물을 전조시켜 정공 주입층(352)을 형성하는 제 1 건조 공정을 더 포함한다. 발광층 형성 공정은 발광층(353)을 형성하기 위한 제 2 조성물(여기서는, 액상 재료)을 정공 주입층(352)상에 토출하는 제 2 토출 공정, 및 토출된 제 2 조성물을 건조시켜서 발광층(353)을 형성하는 제 2 건조 공정을 더 포함한다.
이와 같이 구성된 OLED에서는, 상술한 다층 회로 기판의 제조 방법에 따라서 제 1 층간 절연막(321b) 및 제 2 층간 절연막(321c)을 평탄화하므로, 상술한 바와 같은 효과도 얻을 수 있다.
또한, 평탄화된 제 1 층간 절연막(321b) 및 제 2 층간 절연막(321c)의 위에 액체방울 토출법을 사용하여 정공 주입층(352) 및 발광층(353)이 형성된다. 따라서, 요철 형상의 면에 정공 주입층(352) 및 발광층(353)의 액상 재료를 토출하여 정공 주입층(352) 및 발광층(353)을 형성하는 방법과 비교해서, 오목부에 액상 재료가 남지 않고, 화소 전극(331)상에 액상 재료가 균일하게 형성될 수 있다. 따라 서, 각 정공 주입층(352)의 막 두께와 각 발광층(353)의 막 두께가 균일화될 수 있다. 따라서, 막 두께의 불균일화에 의해 생길 수 있는 발광 불량, 발광 수명의 저하나 화소 전극(331)과 이에 대응하는 음극(361) 사이의 회로 단락을 완전히 방지할 수 있다.
상기 유기 EL 장치는 고분자형에 한정되지 않고, 저분자형이어도 좋다.
또한, 본 발명의 제조 방법이 적용되는 디바이스로서는 임의의 배선 패턴을 구비한 다른 디바이스에도 적용될 수 있다. 예를 들면, 전기 영동 장치 내에 형성되는 다층 배선 패턴의 제조에 대해서도 적용될 수 있다.
(제 9 실시예)
이하, 상술한 다층 회로 기판의 제조 방법을 사용하여 제조된 기판 또는 LCD 장치를 구비한 전자 기기의 예에 대해서 설명한다.
도 14는 휴대 전화(즉, 전자 기기)의 일례를 나타내는 사시도이다. 도 14에서, 참조부호 1000은 상술한 제조 방법에 의해 제조된 다층 회로 기판을 포함하는 휴대 전화의 본체를 나타내고, 참조부호 1001은 상술한 바와 같은 LCD 장치를 구비한 LCD부(1001)를 나타내고 있다.
도 15는 손목시계형 전자 기기의 일례를 나타내는 사시도이다. 도 15에서, 참조부호 1100은 상술한 제조 방법에 의해 제조된 다층 회로 기판을 포함하는 시계의 본체를 나타내고, 참조부호 1101은 상술한 바와 같은 LCD 장치를 갖는 LCD부를 나타내고 있다.
도 16은 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 데이터 처리 장치(즉, 전자 기기)의 일례를 나타내는 사시도이다. 도 16에서, 참조부호 1200은 데이터 처리 장치를 나타내고, 참조부호 1202는 키보드 등의 입력부를 나타내고, 참조부호 1204는 상술한 제조 방법에 의해 제조된 다층 회로 기판을 포함하는 데이터 처리 장치의 본체를 나타내고, 참조부호 1206은 상술한 바와 같은 LCD 장치를 구비한 LCD부를 나타내고 있다.
도 14 내지 도 16에 나타낸 전자 기기는 상기 실시예에서 설명한 바와 같은 제조 방법을 사용하여 각각 제조되는 다층 회로 기판 및 LCD 장치를 구비하고 있다. 따라서, 종래의 기기에 비해서 간소한 공정을 통해서 전자 기기를 정밀하게 제조할 수 있고, 제조 기간을 단축할 수 있다.
상술한 전자 기기는 LCD 장치를 구비한 것이지만, 이 LCD 장치 대신에 유기 일렉트로루미네선스 장치 등 다른 전기 광학 장치가 상기 전자 기기에 포함될 수 있다.
본 발명의 기술 범위는 상술한 실시에 한정되는 것이 아니고, 본 발명의 취지를 일탈하지 않는 범위 내에서 각종의 변형 및 응용이 가능하다. 즉, 특정한 재료나 층 구성 및 제조 방법 등은 일례일뿐이며, 적당히 변형될 수 있다.
예를 들면, 본 발명의 제조 방법은 다층 프린트 배선의 제조에 한정되지 않고, 대형 디스플레이 장치 등의 다층 배선에 적용될 수도 있다.
본 발명에 의하면, 액체방울 토출 방식을 사용한 비교적 간소한 제조 공정으 로 정교한 다층 회로 기판을 제조하고, 특히 회로 기판의 층간 절연막의 평탄화를 용이하게 할 수 있다.
Claims (12)
- 적어도 2개의 배선층과, 상기 배선층 사이에 설치된 층간 절연막 및 상기 배선층 사이를 도통(導通)시키는 도통 포스트(post)를 가지는 다층 회로 기판의 제조 방법으로서,액적(液滴) 토출 방식을 사용하여, 상기 층간 절연막의 상면이 평탄하게 되도록, 상기 층간 절연막이 형성되는 절연막 형성 영역의 요철(凹凸)부의 오목부를 채우도록 상기 오목부에 액적을 토출하여, 상기 층간 절연막을 형성함으로써, 막두께가 일정하지 않은 층간 절연막을 형성하는 단계를 포함하는 다층 회로 기판의 제조 방법.
- 삭제
- 제 1 항에 있어서,상기 층간 절연막이 형성되는 영역의 요철부의 형상은 상기 배선층 및 상기 도통 포스트를 형성하기 위한 회로 패턴의 설계 데이터에 기초하여 산출되는 다층 회로 기판의 제조 방법.
- 제 1 항에 있어서,상기 층간 절연막 형성 영역의 요철부의 형상을 상기 층간 절연막 형성 전에 미리 측정하여 상기 오목부를 검출하고, 상기 오목부를 채우도록 상기 층간 절연막을 형성하는 다층 회로 기판의 제조 방법.
- 제 1 항에 있어서,상기 층간 절연막을 형성하는 단계는 복수의 상기 층간 절연막을 순차로 적층시켜 형성하는 단계를 포함하고,상기 단계는,층간 절연막이 형성되는 영역의 요철부의 형상 ─상기 요철부의 형상은 상기 배선층 및 상기 도통 포스트를 형성하기 위한 회로 패턴의 설계 데이터에 의해 산출됨─ 에 따라 소정의 막 두께를 갖는 제 1 층간 절연막을 형성하는 단계, 및상기 제 1 층간 절연막 상면에서의 단차(段差)를 측정하고, 이 단차의 오목부를 제 2 층간 절연막으로 충전하도록 상기 제 2 층간 절연막을 형성하는 단계를 포함하는 다층 회로 기판의 제조 방법.
- 제 5 항에 있어서,상기 층간 절연막은 액적 토출 방식을 사용하여 형성되고,상기 제 1 층간 절연막은 액적 토출 헤드로부터 비교적 큰 액적을 토출시켜서 형성되고, 상기 제 2 층간 절연막은 상기 비교적 큰 액적보다 작은 액적을 상기 잉크젯 토출 헤드로부터 토출시켜서 형성되는 다층 회로 기판의 제조 방법.
- 제 1 항에 있어서,잉크 재료 1방울당의 토출량을 조정하여 잉크 재료의 단위 면적당의 토출량을 제어하는 액적 토출 방식을 사용하고,상기 1방울당의 토출량은 액적 토출 헤드의 구동 파형을 제어함으로써 변화되는 다층 회로 기판의 제조 방법.
- 제 1 항에 있어서,잉크 재료의 단위 면적당의 토출량은 상기 잉크 재료가 토출되는 위치 사이의 거리 간격을 조정함으로써 제어되는 다층 회로 기판의 제조 방법.
- 적어도 2개의 배선층과,이 배선층의 2개의 인접한 층마다 그 사이에 설치된 층간 절연막으로서, 액적 토출 방식을 사용하여, 상기 층간 절연막의 상면이 평탄하게 되도록, 상기 층간 절연막이 형성되는 절연막 형성 영역의 요철부의 오목부를 채우도록 상기 오목부에 액적을 토출하여, 상기 층간 절연막을 형성함으로써 이루어지는 막두께가 일정하지 않은 층간 절연막, 및상기 배선층 사이를 도통시키는 도통 포스트를 포함하는 다층 회로 기판.
- 적어도 2개의 배선층과,이 배선층의 2개의 인접한 층마다 그 사이에 설치된 층간 절연막으로서, 액적 토출 방식을 사용하여, 상기 층간 절연막의 상면이 평탄하게 되도록, 상기 층간 절연막이 형성되는 절연막 형성 영역의 요철부의 오목부를 채우도록 상기 오목부에 액적을 토출하여, 상기 층간 절연막을 형성함으로써 이루어지는 막두께가 일정하지 않은 층간 절연막, 및상기 배선층 사이를 도통시키는 도통 포스트를 포함하는 전자 디바이스.
- 제 9 항에 청구된 바와 같은 다층 회로 기판을 포함하는 전자 기기.
- 제 10 항에 청구된 바와 같은 전자 디바이스를 포함하는 전자 기기.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2002-00334915 | 2002-11-19 | ||
| JP2002334915 | 2002-11-19 | ||
| JP2003300143A JP3801158B2 (ja) | 2002-11-19 | 2003-08-25 | 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器 |
| JPJP-P-2003-00300143 | 2003-08-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040044342A KR20040044342A (ko) | 2004-05-28 |
| KR100572606B1 true KR100572606B1 (ko) | 2006-04-24 |
Family
ID=32737684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030080399A KR100572606B1 (ko) | 2002-11-19 | 2003-11-14 | 다층 회로 기판, 그 제조 방법, 전자 디바이스 및 전자 기기 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040145858A1 (ko) |
| JP (1) | JP3801158B2 (ko) |
| KR (1) | KR100572606B1 (ko) |
| CN (1) | CN1292462C (ko) |
| TW (1) | TWI292585B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100995983B1 (ko) * | 2008-07-04 | 2010-11-23 | 재단법인서울대학교산학협력재단 | 회로기판의 교차인쇄방법 및 장치 |
| KR20190141855A (ko) * | 2018-06-15 | 2019-12-26 | 씨제이첨단소재 주식회사 | 전자부품의 절연코팅장치 및 이를 이용한 전자부품의 절연코팅방법 |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965124B2 (en) * | 2000-12-12 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method of fabricating the same |
| JP3925283B2 (ja) * | 2002-04-16 | 2007-06-06 | セイコーエプソン株式会社 | 電子デバイスの製造方法、電子機器の製造方法 |
| JP2004337701A (ja) * | 2003-05-14 | 2004-12-02 | Seiko Epson Corp | 液滴吐出方法、及び液滴吐出装置 |
| CN1899004A (zh) * | 2003-12-22 | 2007-01-17 | 佳能株式会社 | 布线形成方法、布线形成装置以及布线板 |
| JP2006024768A (ja) | 2004-07-08 | 2006-01-26 | Seiko Epson Corp | 配線基板、配線基板の製造方法および電子機器 |
| JP4207860B2 (ja) * | 2004-07-14 | 2009-01-14 | セイコーエプソン株式会社 | 層形成方法、配線基板、電気光学装置、および電子機器 |
| DE102004039834A1 (de) * | 2004-08-17 | 2006-03-02 | Siemens Ag | Kostengünstige Aufbau- und Verbindungstechnik mittels Druckverfahren |
| JP4052295B2 (ja) * | 2004-08-25 | 2008-02-27 | セイコーエプソン株式会社 | 多層配線基板の製造方法、電子デバイス及び電子機器 |
| TW200618705A (en) * | 2004-09-16 | 2006-06-01 | Tdk Corp | Multilayer substrate and manufacturing method thereof |
| JP4100385B2 (ja) * | 2004-09-22 | 2008-06-11 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
| JP4059260B2 (ja) * | 2004-09-27 | 2008-03-12 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
| JP2006156943A (ja) | 2004-09-28 | 2006-06-15 | Seiko Epson Corp | 配線パターンの形成方法、配線パターンおよび電子機器 |
| JP4552804B2 (ja) * | 2004-11-08 | 2010-09-29 | セイコーエプソン株式会社 | 液滴吐出方法 |
| WO2006076606A2 (en) | 2005-01-14 | 2006-07-20 | Cabot Corporation | Optimized multi-layer printing of electronics and displays |
| US8383014B2 (en) | 2010-06-15 | 2013-02-26 | Cabot Corporation | Metal nanoparticle compositions |
| WO2006076612A2 (en) | 2005-01-14 | 2006-07-20 | Cabot Corporation | A process for manufacturing application specific printable circuits (aspc’s) and other custom electronic devices |
| US20060158478A1 (en) * | 2005-01-14 | 2006-07-20 | Howarth James J | Circuit modeling and selective deposition |
| WO2006076607A1 (en) * | 2005-01-14 | 2006-07-20 | Cabot Corporation | Ink-jet printing of passive electricalcomponents |
| US7824466B2 (en) | 2005-01-14 | 2010-11-02 | Cabot Corporation | Production of metal nanoparticles |
| US8167393B2 (en) | 2005-01-14 | 2012-05-01 | Cabot Corporation | Printable electronic features on non-uniform substrate and processes for making same |
| WO2006076604A2 (en) * | 2005-01-14 | 2006-07-20 | Cabot Corporation | Processes for planarizing substrates and encapsulating printable electronic features |
| JP2006195863A (ja) * | 2005-01-17 | 2006-07-27 | Fujitsu Ten Ltd | エラー検出装置 |
| CN100439986C (zh) * | 2005-02-23 | 2008-12-03 | 精工爱普生株式会社 | 膜图案的形成方法和器件的制法、电光学装置和电子仪器 |
| JP4297106B2 (ja) * | 2005-02-23 | 2009-07-15 | セイコーエプソン株式会社 | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 |
| KR100596602B1 (ko) * | 2005-03-30 | 2006-07-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조 방법 |
| KR100663941B1 (ko) * | 2005-03-30 | 2007-01-02 | 삼성전기주식회사 | 어레이형 적층 세라믹 콘덴서 및 그 제조 방법 |
| JP4207917B2 (ja) * | 2005-04-01 | 2009-01-14 | セイコーエプソン株式会社 | 多層構造基板の製造方法 |
| US7867561B2 (en) * | 2005-06-22 | 2011-01-11 | Canon Kabushiki Kaisha | Circuit pattern forming method and circuit pattern forming device |
| US8147903B2 (en) * | 2005-06-22 | 2012-04-03 | Canon Kabushiki Kaisha | Circuit pattern forming method, circuit pattern forming device and printed circuit board |
| JP4379386B2 (ja) * | 2005-06-23 | 2009-12-09 | セイコーエプソン株式会社 | 多層構造形成方法 |
| JP2007035911A (ja) | 2005-07-27 | 2007-02-08 | Seiko Epson Corp | ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス |
| KR100704918B1 (ko) * | 2005-09-26 | 2007-04-09 | 삼성전기주식회사 | 다층기판의 형성방법 및 다층기판 |
| US8626584B2 (en) * | 2005-09-30 | 2014-01-07 | Sony Computer Entertainment America Llc | Population of an advertisement reference list |
| ATE496384T1 (de) * | 2005-10-31 | 2011-02-15 | Tyco Electronics Austria Gmbh | Schaltgerät mit einer schaltvorrichtung und einem elektronischen bauelement sowie elektrische zusatzschaltung dafür |
| US8129628B2 (en) * | 2005-10-31 | 2012-03-06 | Sharp Kabushiki Kaisha | Multilayer wiring board and method for manufacturing multilayer wiring board |
| JP4640221B2 (ja) * | 2006-03-10 | 2011-03-02 | セイコーエプソン株式会社 | インクカートリッジ及びプリンタ |
| KR100836654B1 (ko) * | 2006-10-17 | 2008-06-10 | 삼성전기주식회사 | 인쇄회로기판 제조장치 및 제조방법 |
| JP4492629B2 (ja) * | 2007-03-22 | 2010-06-30 | セイコーエプソン株式会社 | 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器 |
| US20090159699A1 (en) | 2007-12-24 | 2009-06-25 | Dynamics Inc. | Payment cards and devices operable to receive point-of-sale actions before point-of-sale and forward actions at point-of-sale |
| US20090168391A1 (en) * | 2007-12-27 | 2009-07-02 | Kouichi Saitou | Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same |
| CN101527266B (zh) * | 2008-03-06 | 2012-03-07 | 钰桥半导体股份有限公司 | 增层线路板的制作方法 |
| KR101022912B1 (ko) * | 2008-11-28 | 2011-03-17 | 삼성전기주식회사 | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 |
| KR101358340B1 (ko) | 2008-11-30 | 2014-02-06 | 엑스제트 엘티디. | 기판 상에 물질을 도포하는 방법 및 시스템 |
| CN101752658B (zh) * | 2008-12-05 | 2014-12-03 | 南通奥普机械工程有限公司 | 天线组件、制作该天线组件的方法及集成有该天线组件的壳体 |
| JP2010240503A (ja) * | 2009-04-01 | 2010-10-28 | Seiko Epson Corp | 液滴吐出量測定方法および有機エレクトロルミネッセンス装置の製造方法 |
| DE102009019412A1 (de) | 2009-04-29 | 2010-11-04 | Fa. Austria Technologie & Systemtechnik Ag | Verfahren zur Herstellung einer Leiterplatte mit LEDs und gedruckter Reflektorfläche sowie Leiterplatte, hergestellt nach dem Verfahren |
| EP2432640B1 (en) | 2009-05-18 | 2024-04-03 | Xjet Ltd. | Method and device for printing on heated substrates |
| CN102858547A (zh) | 2010-05-02 | 2013-01-02 | Xjet有限公司 | 带有自清洗、防沉积与除烟气装置的打印系统 |
| JP5933883B2 (ja) | 2010-10-18 | 2016-06-15 | エックスジェット エルティーディー． | インクジェットヘッドの保管及びクリーニング |
| DE102011100554A1 (de) * | 2010-12-21 | 2012-06-21 | Jörg R. Bauer | Verfahren und Vorrichtung zur digitalen Herstellung einer Ummantelung einer Funktionsschicht auf einer Substratoberfläche |
| KR101890876B1 (ko) | 2011-03-23 | 2018-08-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치의 제작 방법 |
| DE102011105596A1 (de) * | 2011-06-27 | 2012-12-27 | Jörg R. Bauer | Verfahren zum Herstellen von elektrischen,-elektronischen Funktionen auf einem Substrat sowie Bauteil |
| JP5912616B2 (ja) * | 2012-02-08 | 2016-04-27 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
| US11673155B2 (en) | 2012-12-27 | 2023-06-13 | Kateeva, Inc. | Techniques for arrayed printing of a permanent layer with improved speed and accuracy |
| KR20220001519A (ko) | 2012-12-27 | 2022-01-05 | 카티바, 인크. | 정밀 공차 내로 유체를 증착하기 위한 인쇄 잉크 부피 제어를 위한 기법 |
| CN105849208A (zh) | 2013-10-17 | 2016-08-10 | Xjet有限公司 | 用于3d喷墨打印的碳化钨/钴油墨组合物 |
| CN103648235B (zh) * | 2013-12-07 | 2016-05-25 | 广东达进电子科技有限公司 | 一种铝基电路板的制作方法 |
| EP3079911B1 (en) | 2013-12-12 | 2020-07-29 | Kateeva, Inc. | Ink-based layer fabrication using halftoning to control thickness |
| CN103715228B (zh) * | 2013-12-26 | 2016-04-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US20150201500A1 (en) * | 2014-01-12 | 2015-07-16 | Zohar SHINAR | System, device, and method of three-dimensional printing |
| US20150197063A1 (en) * | 2014-01-12 | 2015-07-16 | Zohar SHINAR | Device, method, and system of three-dimensional printing |
| US20150197062A1 (en) * | 2014-01-12 | 2015-07-16 | Zohar SHINAR | Method, device, and system of three-dimensional printing |
| JP2015159277A (ja) * | 2014-01-23 | 2015-09-03 | パナソニック株式会社 | 電子デバイスの製造方法 |
| JP2016009745A (ja) * | 2014-06-24 | 2016-01-18 | 富士通株式会社 | 電子部品、電子部品の製造方法及び電子装置 |
| KR101539355B1 (ko) * | 2014-12-30 | 2015-07-27 | 비즈텍코리아 주식회사 | 인쇄회로기판 제작을 위한 3차원 신속조형장치 및 이를 이용한 인쇄회로기판 성형방법 |
| JP6787329B2 (ja) * | 2015-09-18 | 2020-11-18 | コニカミノルタ株式会社 | 配線積層構造体の形成方法 |
| US9692102B2 (en) | 2015-09-25 | 2017-06-27 | Texas Instruments Incorporated | Dielectric waveguide socket for connecting a dielectric waveguide stub to a dielectric waveguide |
| US9490518B1 (en) * | 2015-09-28 | 2016-11-08 | Texas Instruments Incorporated | System for launching a signal into a dielectric waveguide |
| CN106671631A (zh) * | 2015-11-05 | 2017-05-17 | 深圳市华祥电路科技有限公司 | 电路板及其印刷方法 |
| JP2017130298A (ja) * | 2016-01-19 | 2017-07-27 | 株式会社村田製作所 | 電極パターンの形成方法および電子部品の製造方法 |
| US11613070B2 (en) * | 2016-02-23 | 2023-03-28 | Xerox Corporation | System and method for building three-dimensional printed objects with materials having different properties |
| US10257930B2 (en) * | 2016-06-22 | 2019-04-09 | R&D Circuits, Inc. | Trace anywhere interconnect |
| CN109428007B (zh) * | 2017-08-29 | 2020-06-26 | 京东方科技集团股份有限公司 | 一种显示基板的制备方法、显示基板及显示装置 |
| KR102029101B1 (ko) | 2017-12-28 | 2019-10-07 | 삼성전자주식회사 | 반도체 패키지 |
| KR20210091390A (ko) * | 2020-01-13 | 2021-07-22 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| JP2023022422A (ja) * | 2021-08-03 | 2023-02-15 | 日本メクトロン株式会社 | 電子部品付きプリント基板の製造方法、及び、電子部品付きプリント基板 |
| WO2023047770A1 (ja) * | 2021-09-24 | 2023-03-30 | 富士フイルム株式会社 | パターン形成基板製造方法及び液体吐出装置 |
| KR102583277B1 (ko) * | 2021-09-30 | 2023-09-27 | 해성디에스 주식회사 | 다층 회로 기판 제조장치 |
| CN116135539A (zh) * | 2021-11-18 | 2023-05-19 | 深圳弘锐精密数码喷印设备有限公司 | 一种白油块的喷印方法及数码喷印设备 |
| WO2023218856A1 (ja) * | 2022-05-10 | 2023-11-16 | 富士フイルム株式会社 | 印刷制御装置、印刷制御方法、プログラム及び印刷システム |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1354814A (fr) * | 1962-10-01 | 1964-03-13 | Parapluie lumineux | |
| US4425602A (en) * | 1981-08-13 | 1984-01-10 | Lansing Lawrence A | Umbrella lamp assembly |
| US5053931A (en) * | 1990-08-13 | 1991-10-01 | Rushing John A | Diffuse patio lighting arrangement |
| US5273464A (en) * | 1992-09-30 | 1993-12-28 | Rushing John A | Strip connector for multiple leads |
| US5463535A (en) * | 1994-09-22 | 1995-10-31 | Vest; William C. | Umbrella post light |
| JPH0936308A (ja) * | 1995-07-14 | 1997-02-07 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH0955425A (ja) * | 1995-08-10 | 1997-02-25 | Mitsubishi Electric Corp | 多層Ａｌ配線構造を有する半導体装置およびその製造方法 |
| EP1027723B1 (en) * | 1997-10-14 | 2009-06-17 | Patterning Technologies Limited | Method of forming an electric capacitor |
| US6077560A (en) * | 1997-12-29 | 2000-06-20 | 3M Innovative Properties Company | Method for continuous and maskless patterning of structured substrates |
| US6174199B1 (en) * | 1999-07-01 | 2001-01-16 | John A. Rushing | Shaft mounted extension cord set |
| JP3903701B2 (ja) * | 2000-08-17 | 2007-04-11 | 松下電器産業株式会社 | 多層回路基板とその製造方法 |
-
2003
- 2003-08-25 JP JP2003300143A patent/JP3801158B2/ja not_active Expired - Fee Related
- 2003-11-12 US US10/713,572 patent/US20040145858A1/en not_active Abandoned
- 2003-11-13 TW TW092131844A patent/TWI292585B/zh not_active IP Right Cessation
- 2003-11-13 CN CNB2003101181148A patent/CN1292462C/zh not_active Expired - Fee Related
- 2003-11-14 KR KR1020030080399A patent/KR100572606B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100995983B1 (ko) * | 2008-07-04 | 2010-11-23 | 재단법인서울대학교산학협력재단 | 회로기판의 교차인쇄방법 및 장치 |
| KR20190141855A (ko) * | 2018-06-15 | 2019-12-26 | 씨제이첨단소재 주식회사 | 전자부품의 절연코팅장치 및 이를 이용한 전자부품의 절연코팅방법 |
| KR102097744B1 (ko) | 2018-06-15 | 2020-04-06 | 씨제이첨단소재 주식회사 | 전자부품의 절연코팅장치 및 이를 이용한 전자부품의 절연코팅방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040044342A (ko) | 2004-05-28 |
| CN1292462C (zh) | 2006-12-27 |
| TWI292585B (en) | 2008-01-11 |
| TW200416811A (en) | 2004-09-01 |
| US20040145858A1 (en) | 2004-07-29 |
| JP3801158B2 (ja) | 2006-07-26 |
| CN1503338A (zh) | 2004-06-09 |
| JP2004186668A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100572606B1 (ko) | 다층 회로 기판, 그 제조 방법, 전자 디바이스 및 전자 기기 | |
| US7604922B2 (en) | Process of surface treatment, surface treating device, surface treated plate, and electro-optic device, and electronic equipment | |
| KR100619486B1 (ko) | 박막 패턴의 형성 방법 및 디바이스의 제조 방법 | |
| JP3925283B2 (ja) | 電子デバイスの製造方法、電子機器の製造方法 | |
| KR100971921B1 (ko) | 다층 배선 구조 및 그 제조 방법 | |
| KR100620881B1 (ko) | 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법 | |
| KR100907737B1 (ko) | 액상체의 토출 방법, 배선 기판의 제조 방법, 컬러 필터의제조 방법, 유기 ｅｌ 발광 소자의 제조 방법 | |
| KR100670985B1 (ko) | 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기 | |
| KR20130133125A (ko) | 패턴 형성 방법 및 그 형성 장치 | |
| EP2597694A2 (en) | Conductive pattern forming method and conductive pattern forming system | |
| KR100634110B1 (ko) | 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법 | |
| KR100638154B1 (ko) | 액체방울 토출 방법 및 액체방울 토출 장치 | |
| KR100636257B1 (ko) | 디바이스와 그 제조 방법 | |
| KR20060089660A (ko) | 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기 | |
| US7387903B2 (en) | Method for manufacturing layer pattern, method for manufacturing wiring, and method for manufacturing electronic equipment | |
| KR100705097B1 (ko) | 배선 형성 방법 | |
| JP2007116193A (ja) | 多層配線基板の製造方法、電子デバイス、電子機器 | |
| JP4640093B2 (ja) | 膜パターンの形成方法、デバイスの製造方法 | |
| CN100551213C (zh) | 多层电路板及制造方法、电子器件和电子装置 | |
| JP2007103759A (ja) | 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140319 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170322 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |