KR100704918B1 - 다층기판의 형성방법 및 다층기판 - Google Patents

다층기판의 형성방법 및 다층기판 Download PDF

Info

Publication number
KR100704918B1
KR100704918B1 KR1020050089483A KR20050089483A KR100704918B1 KR 100704918 B1 KR100704918 B1 KR 100704918B1 KR 1020050089483 A KR1020050089483 A KR 1020050089483A KR 20050089483 A KR20050089483 A KR 20050089483A KR 100704918 B1 KR100704918 B1 KR 100704918B1
Authority
KR
South Korea
Prior art keywords
layer
forming
conductive
insulating layer
substrate
Prior art date
Application number
KR1020050089483A
Other languages
English (en)
Other versions
KR20070034860A (ko
Inventor
조혜진
오성일
이귀종
정재우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050089483A priority Critical patent/KR100704918B1/ko
Publication of KR20070034860A publication Critical patent/KR20070034860A/ko
Application granted granted Critical
Publication of KR100704918B1 publication Critical patent/KR100704918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

비아홀이나 스루홀과 같은 물리적 방식을 사용하지 않고 층간 통전부를 형성하고 간략화된 공정에 의하여, 저온 소성을 통해 도전층과 절연층을 함께 형성하는 방법을 제공한다. 또한 수포나 다공이 형성되지 않고 고치수안전성, 저유전율, 고내열성의 절연층을 가지는 다층기판을 제공한다. 본 발명의 일 측면에 따르면, (a) 제 1 절연층의 일부에 잉크젯 방식으로 배선 패턴을 따라 도전성 잉크를 인쇄하여 제 1 도전층을 형성하는 단계, (b) 상기 제 1 도전층의 일부에 잉크젯 방식으로 도전성 잉크를 인쇄하여 층간 통전부를 형성하는 단계, (c) 상기 제 1 절연층의 상기 제 1 도전층이 형성되지 않은 부분에 잉크젯 방식으로 절연성 잉크를 인쇄하여 제 2 절연층을 형성하는 단계 및 (d) 상기 단계(a) 내지 상기 단계(c)를 거친 다층기판을 소성하는 단계를 포함하되, 상기 층간 통전부는 상기 제 2 절연층의 표면의 일부에 노출되는 다층기판의 형성방법을 제공할 수 있다.
다층기판, 잉크젯 방식, 절연층, 도전층

Description

다층기판의 형성방법 및 다층기판{Method For Forming Multilayer Substrate and Multilayer Substrate}
도 1 내지 5는 본 발명의 바람직한 일 실시예에 따른 다층기판의 형성방법을 나타내는 도면;
도 6은 본 발명의 바람직한 일 실시예에 따라 형성된 다층기판을 나타내는 도면; 및
도 7은 본 발명의 바람직한 일 실시예에 따른 절연 잉크에 포함되는 비스말레이미드의 경화 전과 후에서의 IR 분석스펙트럼이다.
<도면의 주요 부분에 대한 부호의 설명>
11, 13, 15 : 절연층 21, 25, 27 : 도전층
23 : 층간 통전부
본 발명은 다층기판의 형성방법에 관한 것으로, 특히 잉크젯 방식으로 도전층과 절연층을 형성하는 다층기판의 형성방법에 관한 것이다.
최근의 전자제품의 소형화, 박막화에 따라 이에 포함되는 배선 기판들도 미세배선을 포함하는 고밀도화가 요구되고 있다. 따라서 기판상에 복수의 전자부품을 고밀도로 실장하기 위해서 회로 배선 패턴과 절연층이 반복되어 있는 다층기판이 사용되고 있다. 적층되는 회로 배선 패턴의 수가 많을수록 이들 배선 간의 중간의 절연층을 관통하는 비아홀(via hole)이나 기판 전체를 관통하여 상부 배선과 하부 배선을 연결시키는 스루홀(through hole)을 형성시킨다. 그리고 이 비아홀이나 스루홀을 도전성 금속으로 도금하거나 도전성 페이스트로 충전한 후 소성하여 배선 간의 전기적 결합이 이루어지도록 하고 있다.
이 때 도금층이나 충전되는 도전성 페이스트가 홀 벽면 또는 내부에 치밀하게 충전되고 도포 시 높은 재현성이 요구된다. 또한 내부에 형성되는 배선 패턴은 일괄적으로 형성되는 것이 아니라 각각 층별로 개별적으로 형성되기 때문에 배선 패턴 정렬 시 오차가 발생할 수 있다. 이러한 오차가 허용범위를 넘어서면 비아홀이나 스루홀을 형성시키는데 문제를 일으켜 기판 전체의 통전에 영향을 미칠 수 있다. 또한 각 층의 배선 패턴의 배선 폭이나 간격이 더욱 미세화되고 있어 배선 패턴의 정렬오차의 허용범위도 점차 작아지고 한층 높은 정밀도가 요구되고 있다.
본 발명은 비아홀이나 스루홀과 같은 물리적 방식을 사용하지 않고 층간 통전부를 형성하는 다층기판의 형성방법을 제공한다. 또한 본 발명은 간략화된 공정에 의하여 다층기판의 형성방법을 제공한다. 또한 본 발명은 저온 소성을 통해 도전층과 절연층을 함께 형성하는 방법을 제공한다. 또한 본 발명은 수포나 다공이 형성되지 않고 고치수안전성, 저유전율, 고내열성의 절연층을 가지는 다층기판을 제공한다.
본 발명의 일 측면에 따르면, (a) 제 1 절연층의 일부에 잉크젯 방식으로 배선 패턴을 따라 도전성 잉크를 인쇄하여 제 1 도전층을 형성하는 단계, (b) 상기 제 1 도전층의 일부에 잉크젯 방식으로 도전성 잉크를 인쇄하여 층간 통전부를 형성하는 단계, (c) 상기 제 1 절연층의 상기 제 1 도전층이 형성되지 않은 부분에 잉크젯 방식으로 절연성 잉크를 인쇄하여 제 2 절연층을 형성하는 단계 및 (d) 상기 단계(a) 내지 상기 단계(c)를 거친 다층기판을 소성하는 단계를 포함하되, 상기 층간 통전부는 상기 제 2 절연층의 표면의 일부에 노출되는 다층기판의 형성방법을 제시할 수 있다.
여기서 상기 단계(b)를 수행하기 전에 상기 제 1 도전층이 형성된 기판을 소성하는 단계를 더 포함할 수 있고, 상기 단계(b)와 상기 단계(c)를 동시에 수행할 수 있다.
또 여기서 상기 층간 통전부는 상기 제 2 절연층 또는 상기 층간 통전부의 상부에 형성되는 도전층과 상기 제 1 도전층을 전기적으로 연결시킬 수 있다.
또한 여기서 상기 단계(a) 및 상기 단계(b)의 도전성 잉크는 금, 은, 동, 백금, 크롬, 니켈, 알루미늄, 티탄, 팔라듐, 주석, 바나듐, 아연, 망간, 코발트, 지르코늄 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나이상의 금속을 포 함할 수 있다.
여기서 상기 단계(a) 및 상기 단계(b)의 도전성 잉크는 서로 같을 수 있다.
또 상기 절연성 잉크는 비스말레이미드계 화합물을 포함할 수 있다. 바람직한 실시예에 따르면, 상기 비스말레이미드계 화합물은 방향족 또는 지방족 비스말레이미드이고, 1,1'-(메틸렌디-4,1-페닐렌)비스말레이미드이 바람직하다.
여기서 소성은 200 내지 300℃에서 수행될 수 있다.
본 발명의 다른 측면에 따르면 (a) 제 1 절연층의 일부에 잉크젯 방식으로 배선 패턴을 따라 도전성 잉크를 인쇄하여 제1 도전층을 형성하는 단계, (b) 상기 제 1 절연층의 상기 제 1 도전층이 형성되지 않는 부분에 잉크젯 방식으로 절연성 잉크로 인쇄하여 제 2 절연층을 형성하는 단계, (c) 상기 제 1 도전층의 일부에 잉크젯 방식으로 도전성 잉크를 인쇄하여 층간 통전부를 형성하는 단계, (d) 상기 제 2 절연층 및 상기 제 1 도전층의 상부 중 상기 층간 통전부가 형성되지 않은 부분에 잉크젯 방식으로 상기 절연성 잉크를 인쇄하여 제 3 절연층을 형성하는 단계 및 (e) 상기 단계를 거친 다층기판을 소성하는 단계를 포함하되, 상기 층간 통전부는 상기 제 3 절연층의 표면의 일부에 노출되는 다층기판의 형성방법을 제시할 수 있다.
여기서 상기 단계(b)를 수행하기 전에 상기 제 1 도전층이 형성된 기판을 소성하는 단계를 더 포함할 수 있고, 상기 단계(a)와 상기 단계(b)를 동시에 수행할 수 있으며, 상기 단계(c)를 수행하기 전에 상기 제 1 도전층과 상기 제 2 절연층이 형성된 기판을 소성하는 단계를 더 포함할 수 있다.
여기서 상기 단계(c)와 상기 단계(d)를 동시에 수행할 수 있고, 상기 단계 (a)와 상기 단계(b)를 동시에 수행하고, 상기 단계(c)와 상기 단계(d)를 동시에 수행할 수 있다.
여기서 상기 층간 통전부는 상기 제 3 절연층 또는 상기 층간 통전부의 상부에 형성되는 도전층과 상기 제 1 도전층을 전기적으로 연결시킬 수 있다.
또 여기서 상기 단계(a) 및 상기 단계(c)의 도전성 잉크는 금, 은, 동, 백금, 크롬, 니켈, 알루미늄, 티탄, 팔라듐, 주석, 바나듐, 아연, 망간, 코발트, 지르코늄 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나이상의 금속을 포함할 수 있다.
여기서 상기 단계(a) 및 상기 단계(c)의 도전성 잉크는 서로 같을 수 있다.
또 상기 절연성 잉크는 비스말레이미드를 포함할 수 있다. 바람직한 실시예에 따르면 상기 비스말레이미드계 화합물은 방향족 또는 지방족 비스말레이미드일 수 있고, 상기 비스말레이미드계 화합물은 1,1'-(메틸렌디-4,1-페닐렌)비스말레이미드가 바람직하다.
여기서 상기 소성은 200 내지 300℃에서 수행될 수 있다.
본 발명의 또 다른 측면에 따르면, 상술한 형성방법에 의하여 형성된 다층기판을 제공할 수 있다.
여기서 다층기판은 두께가 5 내지 20㎛일 수 있다.
이하, 본 발명에 따른 다층기판의 형성방법의 바람직한 실시예들을 첨부도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 다층기판의 형성방법을 나타내는 도면이다. 도 1을 참조하면 본 발명의 다층기판은 크게 도전층(21), 층간 통전부(23) 및 절연층(13)으로 나뉘고 이들은 잉크젯 방식으로 다층기판을 형성된다. 여기서 '층간 통전부'는 서로 다른 배선 간을 전기적으로 연결하는 부분을 말하며, 종래의 스루홀이나 비아홀이 형성되는 위치에 형성된다.
본 발명에서 도전층은 절연층 또는 층간 통전부의 일부 또는 전부에 배선 패턴을 따라 도전성 잉크를 인쇄하여 형성된다. 여기서 도전성 잉크는 금속 입자가 유기용매에 균일하게 해리된 것을 말하며, 미세배선을 형성하기 위해서 이 금속 입자가 나노 사이즈인 것이 바람직하다. 이러한 도전성 잉크를 사용하여 배선을 형성하는 방법은 제한 없이 사용 가능하다. 예를 들면 이러한 금속 입자의 종류는 특히 한정되지 않지만, 일반적으로는 금, 은, 동, 백금, 크롬, 니켈, 알루미늄, 티탄, 팔라듐, 주석, 바나듐, 아연, 망간, 코발트, 지르코늄, 철 등의 금속을 적합하게 사용할 수 있다. 이들 금속은 단독으로 사용할 수 있고, 2 종 이상을 적당히 혼합한 합금으로 사용할 수도 있다. 상기 금속 중에서도 바람직하게는 도전성이 우수한 금(Ag), 은(Au), 동(Cu), 니켈(Ni) 등을 들 수 있다. 또한, 이들 바람직한 2 종 이상을 적당히 혼합한 합금으로 사용할 수도 있다. 이 중에서 금과 은은 L/S가 5 내지 50㎛의 미세 회로를 형성하고 소성시켰을 때 체적 고유 저항율이 1ⅹ10-5Ω 이하인 배선 형성이 가능하여 보다 바람직하다. 경제적인 측면에서 더 유리한 은이 특히 바람직하다. 이러한 금속 입자가 수십 마이크로 미터 이하의 미세배선을 형성하 기 위해서는 1 내지 100nm, 바람직하게는 5 내지 50nm 크기의 금속 나노 입자를 사용하는 것이 바람직하다.
또한 이러한 금속 입자가 용매에 균일하고 안정적으로 해리되기 위해서는 금속 입자를 둘러싸기 위한 캐핑분자가 필요하다. 본 발명에서 이러한 캐핑분자는 제한 없이 사용이 가능하다. 예를 들면 금속 입자와 배위결합을 형성할 수 있는 질소, 산소 또는 황 원자쌍의 고립전자쌍의 전자를 가지는 화학그룹을 포함하는 화합물일 수 있다. 보다 구체적으로 질소 원자를 포함하는 아미노기(-NH2), 황원자를 포함하는 술파닐기(-SH), 티올기(-S-), 산소원자를 포함하는 히드록시기(-OH), 에테르형의 옥시기(-O-) 등을 가지는 화합물일 수 있다.
도전성 잉크를 형성하기 위하여 사용되는 용매는 금속 입자의 성질에 따라 수계 또는 비수계 용매를 사용할 수 있으며, 이는 특별히 제한되지 않는다. 예를 들면 비수계 용매로 톨루엔과 테트라데칸 또는 이들의 혼합용액을 사용할 수 있고, 수계 용매로 물 또는 디에틸렌 글리콜 부틸 에테르 아세테이트와 에탄올 수용액 또는 이들의 혼합액을 사용할 수 있다. 위와 같은 용액에 금속 입자를 넣고 소니케이터로 분산시키면 도전성 잉크를 제조할 수 있다.
미세배선을 인쇄하기에 적합한 도전성 잉크의 바람직한 점도는 사용되는 노즐의 조건, 인쇄조건, 나노 입자의 크기 등에 영향을 받을 수 있지만, 1 내지 50cps이고 바람직하게는 5 내지 20cps이다.
본 발명에서 층간 통전부는 도전층의 일부에 도전성 잉크를 인쇄하여 형성 된다. 여기서 사용되는 도전성 잉크는 상술한 바와 같다. 층간 통전부에서 사용되는 도전성 잉크는 도전층에서 사용하는 도전성 잉크와 같거나 다를 수 있다. 후술하는 바와 같이 도전층과 층간 통전부를 형성시킨 후 함께 소성하는 경우 층간 통전부 및 도전층을 형성하는 잉크는 비슷하거나 또는 같은 온도범위에서 금속 입자 간의 결합을 형성할 수 있는 것을 사용하는 것이 바람직하다.
본 발명에서 절연층은 다른 절연층 또는 도전층의 일부 또는 전부에 절연성 잉크를 인쇄하여 형성된다. 여기서 절연성 잉크는 절연성 물질이 용매에 균일하게 해리된 것을 말한다. 여기에 사용되는 절연성 물질은 기판의 절연층을 형성하기 위하여 일반적으로 사용되는 물질을 사용할 수 있으며, 잉크젯 방식으로 인쇄할 수 있고, 도전층의 소성온도에서 경화될 수 있으며 그 종류는 특별히 제한되지 않는다. 다만, 종래에 폴리이미드 기판에 사용되는 폴리아믹산(PAA)을 본 절연성 잉크에 포함하여 절연층을 형성하는 경우 경화 중에 사슬의 탈수 반응으로 H2O가 형성되어 수포나 다공이 형성되는 문제점이 있다. 따라서 LSI 등의 박막 유전 재료에서는 수분의 생성이 덜 중요한 요인으로 작용하나 5 내지 10㎛의 층간 절연층을 형성하는 경우 수분 생성이 문제가 될 수 있다. 또한 PAA는 상대적으로 점도가 높아 잉크젯으로 토출하기 위해서는 과량의 용매로 희석하여 점도를 낮추어야 하는 문제점이 있다. 또한 희석시킨 PAA로 절연층을 형성하여 건조 또는 경화공정을 거칠 경우 과량의 용매가 휘발되어 절연층에 기공이 형성될 수 있고 층의 두께가 현저히 낮아지는 단점이 있다.
따라서 본 발명에서는 이에 한정되는 것은 아니지만, 비스말레이미드계 화합물을 포함하는 절연성 잉크를 사용하는 것이 바람직하다. 이 화합물은 보통 플리이미드화 된 후 열에 의하여 휘발성 물질을 부가 생성시키는 일 없이 바로 3차원 망구조를 형성하기 때문이다. 또한 이 비스말레이미드계 화합물을 이용하면 낮은 분자량의 화합물을 사용할 수 있어 토출에 용이하도록 절연성 잉크의 점도를 쉽게 낮출 수 있다. 따라서 PAA를 사용하는 경우보다 절연성 물질이 더 많이 함유된 도전성 잉크를 제공할 수 있다. 또한 도전층과 접착 시에도 높은 습윤성과 접착성을 기대할 수 있다. 또한 경화 시에서 형태의 변형이 적어 치수안정성이 높은 절연층을 형성할 수 있다.
더욱이 비스말레이미드계 화합물을 사용하여 절연층을 형성시킬 경우, 200 내지 250℃에서 경화 반응이 일어나므로 저온 경화를 필요로 하는 공정에 응용할 수 있다. 아래에 기술하는 바와 같이 도전층과 절연층을 동시 소성하거나, 층간 통전부와 절연층을 동시 소성하는 경우 도전층 또는 층간 통전부를 이루는 도전성 잉크가 소성되어 금속간 결합을 형성시키는 200 내지 300℃ 온도에서 절연층이 경화되는 것이 바람직하다. 본 발명에서 이 비스말레이미드게 화합물이 포함된 절연성 잉크는 이러한 조건을 만족시킬 수 있다.
이러한 비스말레이미드 화합물로는 방향족 또는 지방족의 비스말레이미드가 제한 없이 사용될 수 있다. 본 발명의 바람직한 실시예에 따르면 1,1'-(메틸렌디-4,1-페닐렌)비스말레이미드를 사용할 수 있고, 이 화합물은 약 200℃에서 경화가 일어난다. 도 7은 본 발명의 바람직한 일 실시예에 따른 절연 잉크에 포함되는 비 스말레이미드의 경화 전과 후에서의 IR 분석스펙트럼이다. 도 7을 참조하면 경화 전 비스말레이미드의 C=C 구조 피크가 1450 내지 1550㎝-1의 영역에서 확인되지 않아, 1145㎝- 1 의 C-N-C 구조, 828㎝- 1내외의 평면결합이외의 =C-H 피크의 변화를 경화 전과 경화 후로 분석하였다. 경화 전과 후의 스펙트럼을 비교할 때 비스말레이미드의 1145㎝- 1 의 C-N-C 구조 피크가 5원환의 개환으로 인하여 강도가 약간 감소하고 선형 사슬의 1174㎝- 1 의 C-N-C 구조 피크가 새롭게 생선된 것을 확인하였다. 경화 후에 828㎝- 1내외의 평면결합이외의 =C-H 피크의 강도가 약간 감소한 것으로 나타났다. 이때 경화는 250℃에서 1시간 동안 행하였다. 이 분석 스펙트럼의 비교에 의하여 경화에 의하여 비스말레이미드가 가교가 되었음을 확인할 수 있었다. 이에 따라 저유전율, 고내열성의 절연층을 얻을 수 있다.
이러한 절연물질을 용해시키는 용매는 사용되는 절연물질의 종류에 따라 달라질 수 있으며, 반드시 이에 한정되는 것은 아니나 예를 들면 , 메틸 에틸 케톤(MEK), 디메틸 포름 아마이드(DMF) 또는 메틸셀로솔브(MCS), 또는 이들의 혼합용액을 사용할 수 있다. 절연성 잉크의 점도는 1 내지 50cps이고 바람직하게는 5 내지 20cps이다.
이상에서 다층기판의 형성방법을 일반적으로 도시한 도 1을 참조하여 설명하였으며, 이하에서는 첨부 도면을 참조하여, 본 발명에 따른 다층기판의 형성방법을 구체적인 실시예를 기준으로 설명하기로 한다. 본 발명에 따른 실시예는 크게 2 가지로 구분되는데, 첫째, 층간 통전부를 먼저 형성하는 방법, 둘째, 절연층을 먼저 형성하는 방법으로 나뉜다. 이하에서 차례대로 설명한다.
다시 도 1을 참조하면 절연층보다 층간 통전부를 먼저 형성하여 다층기판을 형성할 수 있다. 보다 구체적으로는 제 1 절연층(11)의 일부에 잉크젯 방식으로 배선 패턴을 따라 도전성 잉크를 인쇄하여 제 1 도전층(21)을 형성한다. 제 1 도전층(21)의 일부에 잉크젯 방식으로 도전성 잉크를 인쇄하여 층간 통전부(23)를 형성한다. 그런 후 상기 제 1 절연층(11)의 상기 제 1 도전층(21)이 형성되지 않은 부분에 잉크젯 방식으로 절연성 잉크를 인쇄하여 제 2 절연층(13)을 형성한다. 이렇게 형성된 다층기판을 소성하여 다층기판을 형성할 수 있다. 또한 이 단계를 반복하여 2층 이상의 다층기판을 형성할 수 있다. 여기서 층간 통전부(23)는 제 2 절연층(13)의 표면의 일부에 노출되어야 하는데, 이는 제 2 절연층(13) 및/또는 층간 통전부(23) 상에 다시 형성되는 다른 도전층 또는 다른 층간 통전부와 제 1 도전층을 전기적으로 연결시키기 위해서 이다.
여기서 제 1 도전층(21)을 형성시키고, 소성시킨 후 다음 단계로 층간 통전부(23)를 형성시킬 수 있다.
또한 제조공정을 간략화하고 기판 형성시간을 단축하기 위하여 복수의 노즐을 사용하여 제 2 절연층(13)을 형성시키면서 층간 통전부(23)를 형성시킬 수 있다. 도 2는 이러한 방법에 의하여 다층기판을 형성하는 방법을 나타낸 도면이다.
둘째 절연층을 먼저 형성하는 방법에 대하여 살펴보기로 한다. 도 3은 본 발명의 바람직한 다른 일 실시예에 따라 다층기판을 형성방법을 나타내는 도면이 다. 도 3을 참조하면, 제 1 절연층(11)의 일부에 잉크젯 방식으로 배선 패턴을 따라 도전성 잉크를 인쇄하여 제1 도전층(21)을 형성한다. 이 제 1 절연층(11)의 상기 제 1 도전층(21)이 형성되지 않는 부분에 잉크젯 방식으로 절연성 잉크로 인쇄하여 제 2 절연층(13)을 형성한다. 또 이 제 1 도전층(21)의 일부에 잉크젯 방식으로 도전성 잉크를 인쇄하여 층간 통전부(23)를 형성한다. 그 후 제 2 절연층(13) 및 상기 제 1 도전층(21)의 상부 중 상기 층간 통전부(23)가 형성되지 않은 부분에 잉크젯 방식으로 상기 절연성 잉크를 인쇄하여 제 3 절연층(15)을 형성한다. 그런 다음 이러한 형성된 기판을 소성시켜 다층기판을 얻을 수 있다. 여기서 상기 층간 통전부(23)는 상기 제 3 절연층(15)의 표면의 일부에 노출되어야 하는데, 이는 제 3 절연층(15) 및/또는 층간 통전부(23) 상에 다시 형성되는 다른 도전층 또는 다른 층간 통전부와 제 1 도전층을 전기적으로 연결시키기 위해서 이다.
여기서 제 1 도전층(21)을 형성시킨 후 소성단계를 거치고 다음 단계를 수행할 수 있다.
제조공정을 간략화하고 기판 형성시간을 단축하기 위하여 복수의 노즐을 사용하여 제 1 도전층(21)을 형성시키면서 제 2 절연층(13)을 형성 및/또는 제 3 절연층(15)을 형성시키면서 층간 통전부(23)를 형성시킬 수 있다. 도 4와 5는 이러한 방법에 의하여 다층기판을 형성하는 방법을 나타낸 도면이다. 전자와 같이, 즉 제 1 도전층(21)을 형성시키면서 제 2 절연층(13)을 형성시킨 경우 이 제 1 도전층(21)과 제 2 절연층(13)이 형성된 기판을 소성시킨 후 다음 단계를 수행할 수 있다.
여기서 각 층을 형성시킨 후 상온 또는 저온에서 건조시키는 단계를 더 거칠 수 있다. 여기서 상온은 10 내지 30℃ 전후를 말하며, 여기서 저온은 소성온도보다 낮은 100℃이하의 온도를 말한다. 이러한 단계를 거치면 층간에 일어날 수 있는 혼입을 사전에 방지할 수 있다. 또한 도전층과 층간 통전부 간의 결합력을 높이기 위하여 이들 층 또는 부분의 상면에 물리적 또는 화학적으로 조도차를 줄 수 있다.
또한 소성은 도전층 내의 금속 입자간에 금속 결합이 일어나 낮은 체적 고유 저항율을 가지는 도전성 배선이 형성될 수 있도록 하고, 절연층을 경화시켜 망상구조가 형성되어 저유전율, 고내열성의 절연층이 형성될 수 있도록 한다. 본 발명의 바람직한 실시예에 따르며 이 소성은 200 내지 300℃에서 이루어 질 수 있다.
본 발명에서 소성 단계는 비가교 절연층이 포함된 경우 가교가 동시에 수행되는 단계를 말한다.
이 때 제 1 도전층과 전기적으로 연결되는 도전층은 반드시 제 2 절연층 상면에 형성될 필요는 없고 복수의 층간 통전부를 거쳐 연결될 수도 있다. 도 6은 본 발명의 바람직한 일 실시예에 따라 형성된 다층기판을 나타내는 도면이다. 이는 도 6에 도시된 바와 같이 제 1 도전층(21)이 층간 통전부를 거쳐 바로 다음에 형성되는 도전층(25)과 연결될 수도 있고, 복수의 절연층을 통하여 형성된 층간 통전부(23)를 거쳐 또 다른 도전층(27)과 연결될 수 있다.
이하 보다 구체적인 실시예에 의하여 본 발명을 설명하기로 한다.
<실시예>
(1) 도전성 잉크의 형성
질산은과 PVP(MW=10,000)를 몰 비 1:8로 혼합하고 환원제로 디메틸포름아미드(DMF)를 정제수와 1:1 부피비로 하여 첨가하여 100℃에서 30분간 반응하여 PVP로 캐핑된 50nm의 은 나노 입자를 얻었다.
(2) 절연성 잉크의 형성
1,1'-(메틸렌디-4,1-페닐렌)비스말레이미드를 메틸 에틸 케톤(MEK)과 디메틸 포름 아마이드(DMF)의 혼합용액에 녹여 15cps가 되도록 하였다.
(3) 다층기판의 형성의 일 실시예
기판상에 잉크젯 장치를 사용하여 단계(1)에서 제조된 은 나노 잉크를 L/S 100㎛로 패턴을 형성시킨 후 200℃에서 30분간 소성하여 배선을 형성시켰다. 이 패턴 위에 층간 통전부를 단계(1)에서 제조된 은 나노 잉크로 인쇄하고, 이 이외 부분을 단계(2)에서 제조된 절연성 잉크로 동시 인쇄한다. 100℃ 이하에서 건조시킨 후 200℃에서 1시간 동안 소성 및 가교시킨다. 가교된 후 형성된 절연층의 두게는 5㎛이다. 다층기판의 형성방법은 이에 한하지 않고 상술한 다양한 다층기판 형성방법에 의하여 형성될 수 있음은 물론이다.
단계(3)에서 형성된 도전성 배선은 10μΩ·㎝ 비저항을 가졌다. 또 상기 절연층의 유전율은 3.9이고 530℃에서 견딜 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명은 비아홀이나 스루홀과 같은 물리적 방식을 사용하지 않고 층간 통전부를 형성하는 다층기판의 형성방법을 제공한다. 또한 본 발명은 간략화된 공정에 의하여 다층기판의 형성방법을 제공한다. 또한 본 발명은 저온 소성을 통해 도전층과 절연층을 함께 형성하는 방법을 제공한다. 또한 본 발명은 수포나 다공이 형성되지 않고 고치수안전성, 저유전율, 고내열성의 절연층을 가지는 다층기판을 제공한다.

Claims (25)

  1. (a) 제 1 절연층의 일부에 잉크젯 방식으로 배선 패턴을 따라 도전성 잉크를 인쇄하여 제 1 도전층을 형성하는 단계;
    (b) 상기 제 1 도전층의 일부에 잉크젯 방식으로 도전성 잉크를 인쇄하여 층간 통전부를 형성하는 단계;
    (c) 상기 제 1 절연층의 상기 제 1 도전층이 형성되지 않은 부분에 잉크젯 방식으로 절연성 잉크를 인쇄하여 제 2 절연층을 형성하는 단계; 및
    (d) 상기 단계(a) 내지 상기 단계(c)를 거친 다층기판을 소성하는 단계를 포함하되, 상기 층간 통전부는 상기 제 2 절연층의 표면의 일부에 노출되고, 상기 절연성 잉크는 비스말레이미드계 화합물을 포함하는 다층기판의 형성방법.
  2. 청구항 1에 있어서,
    상기 단계(b)를 수행하기 전에 상기 제 1 도전층이 형성된 기판을 소성하는 단계를 더 포함하는 다층기판의 형성방법.
  3. 청구항 1에 있어서,
    상기 단계(b)와 상기 단계(c)를 동시에 수행하는 다층기판의 형성방법.
  4. 청구항 1에 있어서,
    상기 층간 통전부는 상기 제 2 절연층 또는 상기 층간 통전부의 상부에 형성되는 도전층과 상기 제 1 도전층을 전기적으로 연결시키는 다층기판의 형성방법.
  5. 청구항 1에 있어서,
    상기 단계(a) 및 상기 단계(b)의 도전성 잉크는 금, 은, 동, 백금, 크롬, 니켈, 알루미늄, 티탄, 팔라듐, 주석, 바나듐, 아연, 망간, 코발트, 지르코늄 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나이상의 금속을 포함하는 다층기판의 형성방법.
  6. 청구항 1에 있어서,
    상기 단계(a) 및 상기 단계(b)의 도전성 잉크는 서로 같은 다층기판의 형성방법.
  7. 청구항 1에 있어서,
    상기 절연성 잉크의 점도는 1 내지 50cps인 다층기판의 형성방법.
  8. 청구항 1에 있어서,
    상기 비스말레이미드계 화합물은 방향족 또는 지방족 비스말레이미드인 다층기판의 형성방법.
  9. 청구항 8에 있어서,
    상기 비스말레이미드계 화합물은 1,1'-(메틸렌디-4,1-페닐렌)비스말레이미드인 다층기판의 형성방법.
  10. 청구항 1 또는 2에 있어서,
    상기 소성은 200 내지 300℃에서 수행되는 다층기판의 형성방법.
  11. (a) 제 1 절연층의 일부에 잉크젯 방식으로 배선 패턴을 따라 도전성 잉크를 인쇄하여 제1 도전층을 형성하는 단계;
    (b) 상기 제 1 절연층의 상기 제 1 도전층이 형성되지 않는 부분에 잉크젯 방식으로 절연성 잉크로 인쇄하여 제 2 절연층을 형성하는 단계;
    (c) 상기 제 1 도전층의 일부에 잉크젯 방식으로 도전성 잉크를 인쇄하여 층간 통전부를 형성하는 단계;
    (d) 상기 제 2 절연층 및 상기 제 1 도전층의 상부 중 상기 층간 통전부가 형성되지 않은 부분에 잉크젯 방식으로 상기 절연성 잉크를 인쇄하여 제 3 절연층을 형성하는 단계; 및
    (e) 상기 단계(a) 내지 상기 단계(d)를 거친 다층기판을 소성하는 단계를 포함하되, 상기 층간 통전부는 상기 제 3 절연층의 표면의 일부에 노출되고, 상기 절연성 잉크는 비스말레이미드계 화합물을 포함하는 다층기판의 형성방법.
  12. 청구항 11에 있어서,
    상기 단계(b)를 수행하기 전에 상기 제 1 도전층이 형성된 기판을 소성하는 단계를 더 포함하는 다층기판의 형성방법.
  13. 청구항 11에 있어서,
    상기 단계(a)와 상기 단계(b)를 동시에 수행하는 다층기판의 형성방법.
  14. 청구항 11 또는 13에 있어서,
    상기 단계(c)를 수행하기 전에 상기 제 1 도전층과 상기 제 2 절연층이 형성된 기판을 소성하는 단계를 더 포함하는 다층기판의 형성방법.
  15. 청구항 11에 있어서,
    상기 단계(c)와 상기 단계(d)를 동시에 수행하는 다층기판의 형성방법.
  16. 청구항 11에 있어서,
    상기 단계(a)와 상기 단계(b)를 동시에 수행하고, 상기 단계(c)와 상기 단계(d)를 동시에 수행하는 다층기판의 형성방법.
  17. 청구항 11에 있어서,
    상기 층간 통전부는 상기 제 3 절연층 또는 상기 층간 통전부의 상부에 형성되는 도전층과 상기 제 1 도전층을 전기적으로 연결시키는 다층기판의 형성방법.
  18. 청구항 11에 있어서,
    상기 단계(a) 및 상기 단계(c)의 도전성 잉크는 금, 은, 동, 백금, 크롬, 니켈, 알루미늄, 티탄, 팔라듐, 주석, 바나듐, 아연, 망간, 코발트, 지르코늄 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나이상의 금속을 포함하는 다층기판의 형성방법.
  19. 청구항 11에 있어서,
    상기 단계(a) 및 상기 단계(c)의 도전성 잉크는 서로 같은 다층기판의 형성방법.
  20. 청구항 11에 있어서,
    상기 절연성 잉크의 점도는 1 내지 50cps인 다층기판의 형성방법.
  21. 청구항 11에 있어서,
    상기 비스말레이미드계 화합물은 방향족 또는 지방족 비스말레이미드인 다층기판의 형성방법.
  22. 청구항 21에 있어서,
    상기 비스말레이미드계 화합물은 1,1'-(메틸렌디-4,1-페닐렌)비스말레이미드인 다층기판의 형성방법.
  23. 청구항 11 또는 12에 있어서,
    상기 소성은 200 내지 300℃에서 수행되는 다층기판의 형성방법.
  24. 청구항 1 내지 9, 11 내지 13, 및 15 내지 22 중 어느 한 항 형성방법에 의하여 형성된 다층기판.
  25. 청구항 24에 있어서,
    두께가 5 내지 20㎛인 다층기판.
KR1020050089483A 2005-09-26 2005-09-26 다층기판의 형성방법 및 다층기판 KR100704918B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050089483A KR100704918B1 (ko) 2005-09-26 2005-09-26 다층기판의 형성방법 및 다층기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089483A KR100704918B1 (ko) 2005-09-26 2005-09-26 다층기판의 형성방법 및 다층기판

Publications (2)

Publication Number Publication Date
KR20070034860A KR20070034860A (ko) 2007-03-29
KR100704918B1 true KR100704918B1 (ko) 2007-04-09

Family

ID=41624669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089483A KR100704918B1 (ko) 2005-09-26 2005-09-26 다층기판의 형성방법 및 다층기판

Country Status (1)

Country Link
KR (1) KR100704918B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101608745B1 (ko) 2009-12-30 2016-04-05 삼성전자 주식회사 인쇄회로기판조립체의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772440B1 (ko) * 2006-10-11 2007-11-01 삼성전기주식회사 미세배선 형성방법
KR100836654B1 (ko) * 2006-10-17 2008-06-10 삼성전기주식회사 인쇄회로기판 제조장치 및 제조방법
JP2009021552A (ja) * 2007-06-14 2009-01-29 Seiko Epson Corp コンタクトホール形成方法、導電ポスト形成方法、配線パターン形成方法、多層配線基板の製造方法、及び電子機器製造方法
CN108235557A (zh) * 2016-12-12 2018-06-29 碁鼎科技秦皇岛有限公司 柔性载板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030213614A1 (en) * 2002-04-15 2003-11-20 Masahiro Furusawa Conductive layer pattern and method for forming the same, wiring board, electronic device, electronic appliances and noncontact card medium
KR20040044342A (ko) * 2002-11-19 2004-05-28 세이코 엡슨 가부시키가이샤 다층 회로 기판, 그 제조 방법, 전자 디바이스 및 전자 기기
JP2004247437A (ja) * 2003-02-13 2004-09-02 Matsushita Electric Ind Co Ltd ペースト充填方法および多層回路基板の製造方法
KR20060051170A (ko) * 2004-09-28 2006-05-19 세이코 엡슨 가부시키가이샤 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030213614A1 (en) * 2002-04-15 2003-11-20 Masahiro Furusawa Conductive layer pattern and method for forming the same, wiring board, electronic device, electronic appliances and noncontact card medium
KR20040044342A (ko) * 2002-11-19 2004-05-28 세이코 엡슨 가부시키가이샤 다층 회로 기판, 그 제조 방법, 전자 디바이스 및 전자 기기
JP2004247437A (ja) * 2003-02-13 2004-09-02 Matsushita Electric Ind Co Ltd ペースト充填方法および多層回路基板の製造方法
KR20060051170A (ko) * 2004-09-28 2006-05-19 세이코 엡슨 가부시키가이샤 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101608745B1 (ko) 2009-12-30 2016-04-05 삼성전자 주식회사 인쇄회로기판조립체의 제조방법

Also Published As

Publication number Publication date
KR20070034860A (ko) 2007-03-29

Similar Documents

Publication Publication Date Title
KR100735411B1 (ko) 배선기판의 제조방법 및 배선기판
US9756724B2 (en) Method of making a circuitized substrate
US9420689B2 (en) Method of making a circuitized substrate
US6068782A (en) Individual embedded capacitors for laminated printed circuit boards
US6139777A (en) Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
US7442879B2 (en) Circuitized substrate with solder-coated microparticle paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same and method of making said substrate
CN1194588C (zh) 毫微叠层薄膜电路材料
EP0660651B1 (en) Multilayer ceramic circuit substrate, process for producing the same, and electrically conductive material for use in multilayer ceramic circuit substrate
US20090241332A1 (en) Circuitized substrate and method of making same
JPH11126978A (ja) 多層配線基板
US4735676A (en) Method for forming electric circuits on a base board
US7211470B2 (en) Method and apparatus for depositing conductive paste in circuitized substrate openings
US20070006452A1 (en) Method of making a circuitized substrate with sintered paste connections and multilayered substrate assembly having said substrate as part thereof
KR100704918B1 (ko) 다층기판의 형성방법 및 다층기판
US20080022520A1 (en) Method of making multilayered circuitized substrate assembly
EP2333787B1 (en) Conductive paste and method for manufacturing multilayer printed wiring board using the same
EP0965997A1 (en) Via-filling conductive paste composition
KR101055468B1 (ko) 다층 인쇄회로기판의 제조방법
US7189598B2 (en) Wiring board, method of manufacturing the same, semiconductor device, and electronic instrument
JP2008300846A (ja) 内部レジスタを有する回路基板、およびこの回路基板を利用する電気アセンブリ
JP2008181914A (ja) 多層プリント配線板及びその製造方法
JPH0237117B2 (ja) Kibannidodenkairookeiseisuruhoho
JP2690744B2 (ja) 多層プリント回路基板
JP2003046244A (ja) 多層配線基板及びその製造方法
Kabe et al. Polymeric Copper Pastes for Additive Multilayer Circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee