CN1503338A - 多层电路板及制造方法、电子器件和电子装置 - Google Patents
多层电路板及制造方法、电子器件和电子装置 Download PDFInfo
- Publication number
- CN1503338A CN1503338A CNA2003101181148A CN200310118114A CN1503338A CN 1503338 A CN1503338 A CN 1503338A CN A2003101181148 A CNA2003101181148 A CN A2003101181148A CN 200310118114 A CN200310118114 A CN 200310118114A CN 1503338 A CN1503338 A CN 1503338A
- Authority
- CN
- China
- Prior art keywords
- insulating film
- inner layer
- layer insulating
- droplet
- prepared chinese
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 216
- 238000004519 manufacturing process Methods 0.000 claims abstract description 61
- 238000013461 design Methods 0.000 claims abstract description 16
- 239000000976 ink Substances 0.000 claims description 196
- 239000000463 material Substances 0.000 claims description 123
- 239000007921 spray Substances 0.000 claims description 57
- 238000002347 injection Methods 0.000 claims description 30
- 239000007924 injection Substances 0.000 claims description 30
- 238000005507 spraying Methods 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 23
- 238000009434 installation Methods 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 7
- 230000001105 regulatory effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 313
- 239000011229 interlayer Substances 0.000 abstract 7
- 239000010408 film Substances 0.000 description 276
- 239000000758 substrate Substances 0.000 description 105
- 230000008569 process Effects 0.000 description 103
- 230000014509 gene expression Effects 0.000 description 41
- 238000005259 measurement Methods 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 22
- 238000000576 coating method Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 239000002904 solvent Substances 0.000 description 10
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 9
- 230000005499 meniscus Effects 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 238000001035 drying Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- JEIPFZHSYJVQDO-UHFFFAOYSA-N ferric oxide Chemical compound O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 5
- 238000007602 hot air drying Methods 0.000 description 5
- 239000011344 liquid material Substances 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 238000007634 remodeling Methods 0.000 description 4
- 235000014676 Phragmites communis Nutrition 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- BAAAEEDPKUHLID-UHFFFAOYSA-N decyl(triethoxy)silane Chemical compound CCCCCCCCCC[Si](OCC)(OCC)OCC BAAAEEDPKUHLID-UHFFFAOYSA-N 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- -1 alkyl silane fluoride Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000005305 interferometry Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 1
- 238000013316 zoning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
- H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Ink Jet (AREA)
Abstract
一种多层电路板和采用微滴喷射法通过简单制作过程制造所述电路板的制造方法，可以容易地使内层绝缘膜平坦。所述多层电路板包括至少两个布线层；设在每相邻两布线层之间的内层绝缘膜，用以在布线层之间提供导电性的导电柱。所述制造方法包括通过按照形成内层绝缘膜区域的凹凸形状改变内层绝缘膜的厚度形成所述内层绝缘膜的步骤，以使该内层绝缘膜的上表面平坦。根据电路图案的设计数据计算所述凹凸形状，用以形成各布线层和导电柱，或者在内层绝缘膜形成之前，可以测量所述凹凸形状。
Description
本申请要求2002.11.19提交的No.2002-334915和2003.8.25提交的No.2003-300143日本专利申请的优先权，本文将它们的内容引为参考。
技术领域
本发明涉及多层电路板及制造方法、电子器件和电子装置。
背景技术
通常，多层印刷电路板中所用的内层绝缘膜一般是经过旋转涂敷法或辊压涂敷法制得的。按照旋转涂敷法，是在将液体材料滴落在基板上之后，使基板旋转，从而以所述液体材料涂敷基板的整个表面，形成一层绝缘膜。在辊压涂敷法中，则将溶剂膜转移到压辊上。但在旋转涂敷法中，实际材料的使用效率接近10％，而且需要诸如清洁背面等附加过程。辊压涂敷法在材料利用方面效率较高，但问题在于来自转移辊的外部材料的沾污。
近来开发出一种喷墨法，用来制作这种多层印刷电路板用的内层绝缘膜。这种方法采用喷墨印刷领域周知的微滴喷射技术，其中将墨汁材料的微滴，也即用来形成所述内层绝缘膜的液体材料喷射到基板上，再使之固定。按照这种喷墨方法，将墨汁材料的每个墨汁微滴准确地喷射在一个微小的区域上，使墨汁材料能够直接固定到所需的区域。因此，不使墨汁材料被浪费，同时还能降低制作成本。所以，这种方法是非常合理的。
然而，在现有技术中，用从材料喷嘴平均喷射的材料涂敷基板。于是，在布线层中，就随不平坦的电路图案相一致地形成所述内层绝缘膜，内层绝缘膜的平坦程度就不够。采用这种不平坦的内层绝缘膜，内层绝缘膜上层部分也就不平坦，因而不能形成平整的布线层。另外，更为上部的内层绝缘膜或布线层的断面形状也会受到影响，从而导致各布线层之间的断路。如果使基板旋转，材料的使用效率将会降低，而且也需要诸如清洁背面的附加过程。
发明内容
鉴于上述情况，本发明的目的在于提供一种通过较为简单的制作过程，采用微滴喷射法生产薄型多层电路板的制造方法，其中能够很容易地把电路板的内层绝缘膜制成平坦的。本发明还提供一种多层电路板、电子器件及电子装置。
于是本发明提供一种多层电路板的制造方法，它包括形成至少两个布线层、设在每相邻两布线层之间的内层绝缘膜、以及在各布线层之间提供导电性的多个导电柱的步骤，其中：
所述步骤包括通过按照形成内层绝缘膜区域的凹凸形状改变内层绝缘膜的厚度形成所述内层绝缘膜，以使该内层绝缘膜的上表面平坦。
在这种方法中，优选采用微滴喷射法。
将采用依序叠置基板、第一布线层。多个导电柱、内层绝缘膜及第二布线层的多层电路板说明上述方法的典型举例。
首先，在基板上形成具有特定电路图案的第一布线层。基板上的电路图案部分包含多个凹入部分，这是由各个形成布线的部分与剩余部分之间的高差(step)所产生的。可以通过诸如光刻法，最好通过微滴喷射法形成这个第一布线层。
在接下去的步骤中，在第一布线层上形成多个导电柱。在第一布线层上各导电柱的部分包含多个凸起部分，它们是由第一布线层和在该层上突出的各导电柱形成的。最好通过微滴喷射法形成各导电柱。
上述各凹入部分和凸起部分共同被称作具有本发明“凹凸形状”的凹凸部分，也就是说，凹凸部分意味着相对于所需平坦表面而言的高差部分或突出部分。
再接下去的步骤是，按照形成内层绝缘膜区域的凹凸形状形成所述内层绝缘膜，使该绝缘膜的上部表面平坦。这里，形成内层绝缘膜的区域至少由基板、第一布线层和各导电柱所围绕，而且“按照凹凸形状形成内层绝缘膜”特别意味着向着所述凹凸部分的各个凹入部分喷射多量(内层绝缘膜的)墨汁材料，而向着各个凸出部分喷射少量的墨汁材料。
再接下去的步骤是，在所述内层绝缘膜上形成具有特定电路图案的第二布线层。相应地，第一布线层通过导电柱与第二布线层连接。由于内层绝缘膜的上表面是平坦的，所以在该内层绝缘膜表面上形成的第二布线层的膜厚是均匀的，而且第二布线层的上表面也是平坦的。最好第二布线层也通过微滴喷射法制得。
当由微滴喷射法制成内层绝缘膜时，多层电路板的制造方法包括干燥步骤，以驱离墨汁材料中所含的液体成分，使这些成分能够被蒸发或者得以挥发。
按照本发明，可使内层绝缘膜的上表面被制成平坦的，从而使第二布线层的膜厚均匀，以致在第一和第二布线层之间能够提供优良的绝缘性能，可避免各布线层之间的断路。另外，即使从在平坦的内层绝缘膜上表面上的第二布线层起的上层(即第三、第四等布线层或各内层绝缘膜)也能很容易地具有平坦的上表面和均匀的膜厚。
根据用以形成各布线层和导电柱所需电路图案的数据，计算形成内层绝缘膜区域的凹凸形状。所需的数据包括：(i)通过微滴喷射法根据特定的电路图案形成布线层和导电柱所用的电子数据；(ii)在微滴喷射法中的各种设定值，比如每个微滴的喷射量、各微滴的排布、实施喷射步骤的次数等。所述电子数据的格式最好是位映象图案格式，或者CAD(计算机辅助设计)中所用的DXF格式或DWG格式。
在由光刻法形成所述布线层及导电柱时，可以采用包括曝光步骤中所用电子掩膜图样的电子数据。
按照本发明，可以事先根据电路图案的设计数据计算内层绝缘膜形成区的形状，并按计算的结果形成所述内层绝缘膜，从而能够有效地形成所述内层绝缘膜。
可在内层绝缘膜形成之前，测量内层绝缘膜形成区的凹凸形状。
通常，事先(即形成内层绝缘膜之前)对形成内层绝缘膜的整个区域(即绝缘膜形成区)进行所述凹凸形成的测量，而且使用非接触高差测量装置，作为三维数据(即测量数据)来准确地测量凹凸形状的尺寸。根据这种三维数据进行图像分析等，以便计算所述绝缘膜形成区域，从而确定向着所述绝缘膜形成区喷射的墨汁材料的最佳喷射量、微滴排布、实施喷射操作的次数等。在各种确定的条件下实行微滴喷射。具体地说，对较深的凹入部分喷射较为多量的墨汁材料，而对较浅的凹入部分喷射较为少量的墨汁材料。
作为非接触高差测量装置，最好使用利用光学干涉的高差测量装置(如激光高差测量装置)或扫描仪。
可以使用测头先行(head-preceding)传感器实行所述凹凸形状测量。使所述测头先行传感器位于微滴喷射装置的微滴喷射头附近。按照测头先行传感器，并行地实行所述凹凸形状的高差测量和用微滴喷射头喷射微滴，其中根据所述凹凸形状的测量数据实行所述微滴喷射。具体地说，对较深的凹入部分喷射较为多量的墨汁材料，而对较浅的凹入部分喷射较为少量的墨汁材料。
按照本发明，在采用非接触高差测量装置的情况下，可在已经根据实际测得的三维数据(即测量数据)算出的绝缘膜形成区域内形成所述内层绝缘膜。在采用测头先行传感器时，所述形成内层绝缘膜整个区域的测量是不必要的，而可以有效地实行对各凹入部分的高差测量以及微滴喷射。
按照上述任何一种(测量凹凸形状的)方法，测量包含所述凹凸部分尺寸误差(即设计数据与测量数据之间的误差)的实际形状。因而，与根据设计数据所形成的内层绝缘膜相比，能以更精确的水平制得按照实际数据形成的内层绝缘膜。
在所述制造方法的典型实例中，形成内层绝缘膜的步骤包括形成多个被依序叠置的内层绝缘膜，这些步骤包括：
形成具有根据第一内层绝缘膜形成区域之凹凸形状预定之第一厚度的第一内层绝缘膜，其中由形成各布线层及导电柱的电路图案的设计数据计算所述凹凸形状；以及
第一内层绝缘膜的上表面中的各测量步骤，并且形成第二内层绝缘膜，使以第二内层绝缘膜填充各步骤中的凹入部分。
所述第一内层绝缘膜是一层首先形成在绝缘膜形成区上的膜，所述第二内层绝缘膜是一层形成于事先制成之第一内层绝缘膜上的薄膜。如果要形成第三、第四等内层绝缘膜，则这些也都是形成在事先制成的内层绝缘膜上的膜，因此，将这些膜共同称为第二内层绝缘膜。另外，“在第一内层绝缘膜之上表面中的测量步骤”通常的意思是使用上述非接触高差测量装置的测量。
按照本发明，事先根据电路图案的设计数据计算绝缘膜形成区的形状，并根据计算的结果形成所述内层绝缘膜。因此，能够有效地制得所述第一内层绝缘膜。
另外，测量第一内层绝缘膜上表面中的各个高差，使得能够测量考虑第一内层绝缘膜的膜厚及平坦度误差的实际高差。
形成第二内层绝缘膜，用以填充所述各个高差的凹入部分，从而可以使内层绝缘膜的上表面平整。因此，与第二内层绝缘膜相比，可以相对较为粗糙不平地形成第一内层绝缘膜的上表面；因而，通过形成这样的第一内层绝缘膜，可以减少微滴喷射法所需的时间。
另外，第一内层绝缘膜和第二内层绝缘膜是分开形成的，于是，与一次形成所需内层绝缘膜的方法相比，能够更易于控制内层绝缘膜的厚度，从而形成内层绝缘膜的精确平坦的上表面。
按照上述方法，最好使用微滴喷射法形成内层绝缘膜，通过从微滴喷射头喷射较为多量的微滴形成第一内层绝缘膜，并可通过从微滴喷射头喷射较所述多量微滴为少些的微滴形成第二内层绝缘膜。
按照这种方法，按一定的喷射精度形成第一绝缘膜，而按较高的喷射精度形成第二内层绝缘膜。因此，除由本发明制造方法所得到的上述效果之外，所述内层绝缘膜可以具有非常精确的平坦表面。
当本发明的制造方法使用微滴喷射法时，通过调节每个墨汁材料微滴的喷射量，可以控制每单位面积喷射的墨汁材料量，其中通过控制微滴喷射头的驱动波形，改变每个微滴的喷射量。
一般地说，微滴喷射头具有与多个喷嘴孔连通的压力产生室，还有压力产生元件，用以加压所述压力产生室内的液体材料，以便通过各喷嘴孔喷射墨汁材料。驱动波形是加给压力产生元件的电压波形。每单位面积喷射墨汁材料的量意思是绝缘膜形成区的每单位面积喷射墨汁材料的量。墨汁材料对应于通过把内层绝缘膜所用的材料结合到可以蒸发的或者可以挥发的液体中所得到的液体材料。所述液体材料可以是通过把内层绝缘膜所用的材料溶解到溶剂中所得的溶液，或者是通过使所述材料扩散到液体中所得的溶液。在后一种情况下，所述内层绝缘膜所用的材料可以是微细的颗粒或经过磨细的颗粒。也可以采用任何其它能够应用于微滴喷射法的方法，以便得到液体材料。
按照本发明，通过控制驱动波形，将所需的电压加给压力产生元件，并由该压力产生元件给压力产生室内的墨汁材料加压，以便通过各喷嘴孔喷射适当量的墨汁材料，因而能够调节绝缘膜形成区的每单位面积墨汁材料喷射量。
如果将驱动波形设定得使加给压力产生元件的电压较高，就能使每次喷射操作中喷射的量较大，而如果将驱动波形设定得使加给压力产生元件的电压较低，就能使每次喷射操作中喷射的量较小。
如果将驱动波形设定得使加给压力产生元件的电压的单位时间脉冲数较大，就能使每次喷射操作中喷射的量较大，而如果将驱动波形设定得使这种电压的单位时间脉冲数较小，就能使每次喷射操作中喷射的量较小。
可以适当地确定关于驱动波形的电压和脉冲数，从而实行在多种条件下的微滴喷射。
另外，当本发明的制造方法采用微滴喷射法时，通过调节墨汁材料喷射位置之间的距离间隔，可以控制每单位面积喷射墨汁材料的量。
喷射墨汁材料的各位置之间的距离间隔意思是至少两个墨汁材料喷射点之间的距离数据，可以通过控制基板与微滴喷射头之间相对移动的量，或者通过控制多个喷嘴之间每一个的喷射/不喷射状态，而确定这些距离间隔。实际上，在所述相对移动的过程中实行这种微滴喷射，而且移动速度越高，这种距离间隔越大，从而墨汁材料喷射点的排列稀疏。相反，移动速度越低，这种距离间隔越小，从而墨汁材料喷射点的排列密集。例如，关于按10μm间隔喷射墨汁材料的第一种情况和按20μm间隔喷射墨汁材料的第二种情况，第一种情况每单位面积的喷射量是第二种情况每单位面积喷射量的2倍。如果在同一点进行微滴喷射而无相对移动，就可以进行所谓双重涂敷。
当在一定区域内控制每个喷嘴的喷射/不喷射状态时，与进行100次喷射的第二种情况相比，第一种情况进行50次喷射，具有较为稀疏的排列，而第一种情况的每单位面积喷射量是第二种情况的一半。
按照本发明，控制墨汁材料喷射位置之间的距离间隔，以便能够调节墨汁材料的密/疏排列的情况，从而条件绝缘膜形成区域每单位面积的喷射量。
本发明还提供一种多层电路板，它包括：
至少两个布线层；
设在每相邻两布线层之间的内层绝缘膜，通过按照内层绝缘膜形成区域的凹凸形状改变内层绝缘膜的膜厚形成所述内层绝缘膜，以使所述内层绝缘膜的上表面平坦；以及
多个导电柱，用以在布线层之间提供导电性。
按照本发明，可以得到与由上述制造方法获得的那些效果类似的效果，并可制得各布线层之间具有优良绝缘性能的多层电路板。
本发明还提供一种包含上述多层电路板的电子装置。在这种情况下，可以得到与由所述多层电路板获得的那些效果类似的效果，并可制得防止介质击穿的电子装置。
本发明还提供一种电子器件，它包括：
至少两个布线层；
设在每相邻两布线层之间的内层绝缘膜，通过按照内层绝缘膜形成区域的凹凸形状改变内层绝缘膜的膜厚形成所述内层绝缘膜，以使所述内层绝缘膜的上表面平坦；以及
多个导电柱，用以在布线层之间提供导电性。
按照本发明，可以得到与上述制造方法所获得的那些结果类似的结果，并可制得各布线层之间具有优良绝缘性能的电子器件。
本发明还提供一种包含上述电子器件的电子装置。在这种情况下，可以得到与所述电子器件所获得的那些效果类似的结果，并可制得防止介质击穿的电子装置。
附图说明
图1A-1H是表示本发明第一实施例多层电路板制造方法各过程的示意图；
图2A-2H也是表示第一实施例多层电路板制造方法各过程的示意图；
图3A-3C还是表示第一实施例多层电路板制造方法各过程的示意图；
图4A和4B是表示第一实施例中所用微滴喷射装置的示意图，其中图4A是表示微滴喷射装置一般结构的透视图，而图4B是表示该微滴喷射装置主要部分的侧视图；
图5是表示第一实施例中加给微滴喷射装置之压电元件的驱动信号波形示意图；
图6是表示本发明第二实施例多层电路板制造方法各过程的示意图；
图7是表示按照第二实施例一种改型的多层电路板制造方法各过程的示意图；
图8A-8E是表示本发明第三实施例多层电路板制造方法各过程的示意图；
图9A和9B是表示本发明第四实施例多层电路板制造方法各过程的示意图；
图10A-10D是表示本发明第五实施例多层电路板制造方法各过程的示意图；
图11A-11F是表示本发明第六实施例多层电路板制造方法各过程的示意图；
图12A和12B是说明本发明第七实施例中的LCD器件中的TFT基板的示意图，其中，图12A表示等效电路，而图12B是表示所述TFT基板主要部分的局部放大视图；
图13是表示OLED的侧视剖面图，其中的一部分是由本发明第八实施例多层电路板制造方法制得的；
图14是表示本发明第九实施例中包括多层电路板和LCD器件的电子装置举例的透视图；
图15是表示第九实施例中包括多层电路板和LCD器件的电子装置另一举例的透视图；
图16是表示第九实施例中包括多层电路板和LCD器件的电子装置再一举例的透视图。
具体实施方式
以下将参照附图说明本发明多层电路板制造方法的各个具体实施例。
第一实施例
图1A-3C是表示本发明第一实施例多层电路板制造方法各个过程的示意图。图1A-1H表示从疏墨涂敷过程到形成第一电路图案(即第一布线层)和内层导电柱过程的各个过程。图2A-2H表示形成第一内层绝缘膜的过程。图3A-3C表示形成第二电路图案(即第二布线层)。第二内层绝缘膜和第三电路图案(即第三布线层)的各个过程。在本实施例中，在基板10的一个表面上形成多层印刷布线。
图4A和4B是表示制作多层电路板方法中所用的微滴喷射装置的示意图。图4A是表示所述微滴喷射装置一般结构的透视图，而图4B是表示该微滴喷射装置主要部分的侧视剖面图。图5是表示加给微滴喷射装置之压电元件的驱动信号波形的示意图。
微滴喷射装置
图4A所示的微滴喷射装置101具有喷墨头102(即微滴喷射头)，用于将墨汁材料122喷射到基板10上，还具有移位机构104，用以移动喷墨头102与基板10之间的相对位置，以及具有控制器“CONT”，用以控制喷墨头102和移位机构104。
利用喷墨头102把墨汁材料122喷射到基板10上。如图4B所示，这种喷墨头102具有压力产生室115，它与多个喷嘴孔118连通(图4B中仅示出一个喷嘴孔118)，还具有压电元件120(即压力产生元件)，用以给压力产生室115中的墨汁材料122加压，以使墨汁材料122通过各喷嘴孔118喷出。
移位机构104包括喷墨头支承部分107，用以支承向下定位的喷墨头102，使其面向被置于基板台106上的基板10。移位机构104还包括基板台驱动部分108，用以沿X和Y方向关于(位于基板10上方的)喷墨头102相对移动基板台106(即移动基板10)。
在喷墨头102中，压电元件120位于一对电极121之间。在加给电能时，所述压电元件120受到弯曲，使得该元件向外突起。振动片113上装附有上述压电元件120，该振动片也随压电元件120一起向外弯曲，从而增大了所述压力产生室115的容积。于是，就从供送的入口(未示出)将与被增大的压力产生室115容积相应的一定量的墨汁材料122抽吸到压力产生室115中。这之后在释放压电元件120的电能时，就恢复压电元件120和振动片113原有的图样。相应地，压力产生室115也恢复其原有的容积，压力产生室115内墨汁材料122的压力增大，就使墨汁材料122的微滴从每个喷嘴孔118喷向基板。
喷墨头102的喷墨方法并不限于这种使用压电元件120的压电喷射法。例如，也可采用使用电热转换元件的方法，其中电热转换元件起能量产生元件的作用。
控制器CONT包括CPU，比如微处理器，用以控制本装置的整个系统，还包括一个具有输入/输出各种信号功能的计算器。如图4A所示，控制器CONT与喷墨头102和移位机构104当中的每一个电连接，从而至少控制喷墨头102的喷射动作和移位机构104的移位动作之一(本实施例中两者都控制)。按照上述结构，本系统中的喷射条件并不固定，而所要形成的膜厚可以受到控制。
这就是说，控制器CONT具有如下控制功能，以控制墨汁材料122喷射量：改变关于基板10喷射距离间隔的功能、改变每个微滴喷射墨汁材料122的量的功能、改变各喷嘴孔118排列方向与利用移位机构104移位方向之间角度θ的功能、确定向着基板10上同一位置重复喷射动作中每一次的喷射条件的功能，以及对基板10上每个分区确定喷射条件的功能。这里通过控制加给压电元件120电压的驱动波形，来驱动所述喷射条件。
作为改变在基板10上喷射距离间隔的控制功能，控制器CONT具有改变基板10与喷墨头102之间相对移动速度的功能、在相对移动过程中改变各喷射操作之间的时间间隔的功能，以及选择某些同时喷射墨汁材料122的喷嘴孔118的功能。
图5表示加给压电元件120之驱动信号和从喷嘴孔118喷射的墨汁材料122的相应状态(见与参考符号B1至E5相关的每个小图中的阴影部分)的实例。以下将参照图5作为三种不同的小点，即较小(或微细)的小点、中等的小点和较大的小点说明喷射墨汁材料122的原理。
图5中的驱动波形WA是驱动信号产生电路产生的基本波形。在基本波形的“Part1”部分期间形成的波形WB被用于振荡“弯月形”液面(即不是平面)，以便在喷嘴孔118附近扩散墨汁材料122，它的粘滞性已增大，同时也是为了防止不足的墨汁材料122的微量喷射。与参考符号B1相关的小图表示静止弯月面的情况，与参考符号B2相关的小图说明通过对压电元件120一般性地充电并增大压力产生室115的容积，弯月面略为拉向喷嘴孔118内部的操作。
在基本波形的“Part2”部分期间形成的波形WC被用于喷射微细的墨汁材料122的小点。从最初的静止状态(见与参考符号C1相关的小图)起，对压电元件120突然充电，以便把弯月面快速地拉入喷嘴孔118内(见与参考符号C2相关的小图)。这之后，与受到拉引的弯月面再次开始向着喷嘴的出口移动的时间同步，压力产生室115的容积略有减小(见与参考符号C3相关的小图)，以致喷射较小的墨汁材料122的小滴。在实施中断放电之后的二次放电(见参考符号C4)，为的是抑制弯月面的振动和加给压电元件120的余留信号，并用以控制喷射墨汁材料122。
在基本波形的“Part3”部分期间形成的波形WD被用于喷射中等的小滴。从最初的静止状态(见小图D1)，弯月面被逐步并且是较大地拉向喷嘴内部(见与参考符号D2相关的小图)。这之后，与弯月面再次开始向着喷嘴的出口移动的时间同步，压力产生室115的容积突然减小(见与参考符号D3相关的小图)，以致喷射中等的墨汁材料122的小滴。这之后，对压电元件120实行稳定的充电与放电操作(见参考符号D4)，以便抑制弯月面和压电元件120的剩余振动。
在基本波形的“Part2”和“Part3”部分期间形成的波形WE被用于喷射较大的墨汁材料122的小滴。在参考符号E1至E3所指的步骤中，喷射墨汁材料122的微细小滴。这之后，与由弯月面微小的剩余振动使喷嘴孔118再次被充满墨汁材料122的时间同步，将喷射微细小滴的波形加给压电元件120。在参考符号E4和E5所示各步骤期间喷射的墨汁材料122的小滴体积比中等小滴的大，从而形成更加大的墨汁材料122的小滴，它包含这种较大的小滴和先前的较小的小滴。按照上述对驱动信号的控制，可以小、中、大三种不同大小(即体积)中的任何一种喷射墨汁材料122。
本实施例的微滴喷射装置101采用的微滴喷射方法可以单独对每个喷嘴孔118实行上述喷射控制。因此，可以很容易地确定要喷射的目标区域。这就是说，能够有效地向着目标涂敷膜上被限定的凹入部分喷射液体材料。
墨汁材料
根据构成多层电路板的布线层、内层导电柱和内层绝缘膜的特点，确定微滴喷射装置101中所用墨汁材料122的类型。作为形成本实施例布线层的墨汁材料，采用具有导电性的导电墨汁。使用一种将直径约为10nm的银微粒分散于甲苯中的溶液(产品名：Perfect Silver，由VacuumMetallurgical公司制造)得到这种导电墨汁，并以甲苯稀释这种溶液，并将被稀释放的溶液粘滞性调节成3mPa·s，从而得到所述导电墨汁。
疏墨涂敷过程
以下将描述基板上表面经历的疏墨涂敷过程。按照这一过程，可以进一步准确地控制导电墨汁或墨汁喷射在基板上的位置。
在用IPA(异丙基醇)清洗聚酰亚胺制成的基板10之后，用波长为254nm的紫外光(UV)在10mW/cm2的强度下使基板10被照射10分钟，进行附加的清洁步骤(即紫外辐照清洁)。为使这种基板10经受疏墨涂敷过程，把0.1g十六氟代-1，1，2，2-四氢化癸基三乙氧基硅烷和基板10放入密闭的容器中，并于120℃下在容器中保持2小时。于是，在基板10上形成疏墨单分子层。其上形成有疏墨单分子层的基板10的上表面与向着该上表面喷射的导电墨汁之间的接触角譬如接近70°。
对于通过微滴喷射法形成多层印刷布线而言，上述经过疏墨涂敷处理之后的基板表面与导电墨汁之间的接触角太大。因此，还须以上述清洗步骤中所用同样波长(即254nm)的紫外光使这种基板10受照射2分钟，从而得到导电墨汁与基板表面之间的接触角近似为35°。
代替实行疏墨涂敷处理，可以形成接受层。
第一电路图案形成过程
微滴喷射装置101被用于从喷墨头102a向已经过上述疏墨涂敷处理的基板10喷射导电墨汁122a(见图1A)，从而形成具有特定小滴的位映象图案。这之后，实行加热步骤，以制得电路图案。
作为喷墨头102，可以使用商用喷墨头(如Seiko Epson公司生产的商用打印机“Colorio”中使用的喷墨头)。不过，这种商用喷墨头所用的吸墨单元是由塑料制成的，因而使用金属性的单元代替这种塑料单元，以便不致受到有机溶剂的溶解。当喷墨头102a的驱动电压为20V条件下喷射导电墨汁时，喷射5皮升(picoliter)导电墨汁122a。在这种情况下，所喷射的导电墨汁122a的直径接近27μm。在35°接触角下向基板10喷射导电墨汁122a之后，导电墨汁122a在基板10上形成直径约为45μm的斑点。
作为在基板10上绘制的电路图案特例，设计一种在每边长50μm的正方形结构栅网上制得的二元(即黑白)位映象(bit map)。按照这种位映象喷射导电墨汁122a。也就是说，从喷墨头102a向基板10喷射含有银微粒的导电墨汁，其中各喷射位置之间的单位间隔是50μm(见图1A)。
在上述情况下，喷射在基板10上的每个微滴的直径约为45μm，因而，相邻的微滴13彼此并不接触，每个小滴(即微滴13)在基板10上是分开的。在喷射一个相应的目标图案之后，使基板10在100℃下经受热空气的干燥15秒钟，以便驱离导电墨汁中的溶剂。这之后，使基板10能够被自然冷却几分钟，直到基板10的温度回到室内空气的温度，以便得到有如图1B所示的状态。
上述步骤之后，保持基板10的疏墨特性。另外，在干燥等的同时，从每个微滴13除去溶剂组分，从而形成厚度接近2μm的墨汁微滴14。墨汁微滴14的表面具有几乎与那些未形成墨汁微滴14的部分相同的疏墨特性。
这之后有如图1C所示，喷射与微滴13同样液体的微滴15，使每个微滴15被喷射到两个独立的相邻小滴(即墨汁微滴14)之间。图1C只示出截面图，但当沿垂直于该图喷墨方向也存在小于所示墨汁微滴14的小滴时，也将微滴15喷射到这些小滴之间的中间位置上。
在这一微滴喷射步骤中，基板10和墨汁微滴14的疏墨特性几乎是相同的；因而，能够得到与向着其上没有墨汁微滴14形成的基板10喷射所得结果的几乎相同的结果。
这之后，使具有微滴15的基板10受到热空气的干燥(类似于上述热空气干燥)，以便蒸发掉导电墨汁的溶剂组分。相应地有如图1D所示，形成图案16，该图案中被喷射有在各相邻的栅网点处所得的所有墨汁微滴。
为了增大膜的厚度并防止小滴的形状保持在所述布线层的电路图案中，重复6次向各小滴之间的目标中间(或凹入)位置的喷射步骤及热空气干燥步骤(包括上述第一次)，从而形成第一电路图案17，其线宽50μm、膜厚10μm(参加图1E)。在这一阶段，只有导电墨汁的溶剂组分被除去，基板未受充分地烘烤。因此，所述电路图案并不有效地导电。
内层导电柱形成过程
接下去的过程中形成内层导电柱18，它们穿过一层内层绝缘膜，用以在第一和第二电路图案之间提供导电性。这里，可以借助与上述形成第一电路图案同样的过程形成所述内层导电住18。这就是说，只向需要内层导电的区域喷射含有银微粒的导电墨汁122a，并重复这一喷射步骤，同时在每次喷射步骤之后实行热空气干燥。重复6次这样的喷射步骤，得到内层得到柱18，从第一电路图案起测量它们高度为10μm(见图1F)。
这之后，在300℃条件下使基板10在空气中经受30分钟的热处理，以使各银微粒彼此物理接触。相应地，第一电路图案17与每个内层导电柱18互相物理地结合。另外，按照上述热处理，第一电路图案17和内层导电柱18的总膜厚几乎是热处理之前的一半(见图1G)。按照用来评估第一电路图案17与基板10之间附着强度的Sellotape(注册商标)测试，被评估有足够的附着强度，因为没有发生分离。
绝缘膜形成区计算过程
在接下去的过程中，计算绝缘膜的形成区域。绝缘膜形成区19a(见图1H)是在随后的过程中形成内层绝缘膜的区域，根据设计数据计算区域19a，所述数据包括(i)诸如第一电路图案17和内层导电柱18的位映象图案等电子数据，以及(ii)诸如每个微滴的喷射量、各微滴的排列、实行喷射步骤的次数等设定值等。
按照根据所述设计数据的计算，计算绝缘膜形成区19a，这由(i)基板10的上表面10a、第一电路图案17的上表面17a和侧面17b、及内层导电柱18的侧面18b形成的凹凸形状，以及(ii)内层绝缘膜的设计膜厚来确定。
由CPU执行所述绝缘膜形成区的计算过程，所述CPU比如是用于控制微滴喷射装置101整个系统的微型计算机，或者具有对各种信号输入/输出功能的计算机。因此，可以在内层绝缘膜形成之前的任何时间实行这种计算过程。
亲墨处理
在用以于绝缘膜形成区19a内形成所述内层绝缘膜预处理过程中，以波长为254nm的紫外光按10mW/cm2的强度对其上形成有第一电路图案17的基板10辐照5分钟，从而提供墨汁对基板10的上表面10a、第一电路图案17的上表面17a和侧面17b、及内层导电柱18的侧面18b的亲墨性(特性)。
第一内层绝缘膜形成过程
在接下去的过程中形成内层绝缘膜，以便用绝缘膜覆盖所述绝缘膜形成区19a。
通过比如稀释商用聚酰亚胺调墨油(产品名：Pimel，由Asahi Kasei公司制造)，并通过将被稀释材料的粘度控制在8mPa·s，得到本实施例形成内层绝缘膜所用的墨汁材料。
然后使微滴喷射装置101工作，以喷射上述墨汁材料122b，使得只有由基板10的上表面10a和第一电路图案17所形成的凹入部分被填充所述墨汁材料(图2A)。
在喷射墨汁材料122b的步骤中，控制加给喷墨头102b的电压驱动波形，以便调节每单位面积喷射墨汁材料122b的量。例如，当把驱动波形确定为将一较高的电压加给压电元件120时，可以增加每个微滴的喷射量。相反，当把驱动波形确定为将一较低的电压加给压电元件120时，可以减少每个微滴的喷射量。另一方面，当把驱动波形确定为增加加给压电元件120电压的单位时间脉冲数时，可以增加每单位面积的喷射量；相反，当把驱动波形确定为减少单位时间的这个脉冲数时，可以减少每单位面积的喷射量。
通过使用控制器CONT适当设定基板10与喷墨头102b之间的相对移动速度，按所需的喷射间隔喷射墨汁材料122b。这里，可以改变所述相对移动期间喷射的时间间隔。例如，当把所述相对移动速度设定得较高时，得到(各喷射位置间)较大的距离间隔，从而使墨汁材料122b的各喷射点得以被稀疏地排布。相反，当把所述相对移动速度设定得较低时，得到较小的距离间隔，从而使墨汁材料122b的各喷射点得以被紧密地排布。如果在同一点进行微滴喷射，而不做相对移动，则可进行所谓双涂敷。此外，通过控制每个喷嘴的喷射/不喷射状态，可以改变每单位面积的喷射量。
如上所述，在形成内层绝缘膜的第一步，向由绝缘膜形成区19b中基板10的上表面10a和第一电路图案17的侧面17b形成的凹入部分喷射墨汁材料122b(见图2A)。所述上表面10a和侧面17b具有亲墨性；于是，如图2B所示，喷射的墨汁材料122b覆盖在上述凹入部分上，并且所有凹入部分都被填以墨汁材料122b。这里，由于自动校平效应，使墨汁材料122b的上表面平坦。
然后使基板10在400℃下经过30分钟热处理，以便除去墨汁材料122b中所含的溶剂组分，从而形成第一内层绝缘膜22。于是，有如图2C所示，所述第一内层绝缘膜22的膜厚几乎是热处理之前墨汁材料122b厚度的一半。因此，类似于上述喷射步骤，再在第一内层绝缘膜22上喷射墨汁材料122b，并进行同样的热处理(即在400℃下，30分钟)，以便固化墨汁材料，从而如图2D所示那样，以该第一内层绝缘膜22填充由基板10的上表面10a和第一电路图案17的侧面17b所形成的凹入部分，并在第一电路图案17的上表面17a的水平面(即高度面)处形成平坦的表面。可将上述喷射墨汁材料122b和热处理的步骤重复任何适当的次数。第二内层绝缘膜形成过程
在接下去的过程中，喷射墨汁材料122b，使由第一电路图案17的平坦上表面17a、第一绝缘膜22的上表面22a及内层导电柱18的侧面18b形成的凹入部分被填以墨汁材料122b，从而形成第二内层绝缘膜23。
所述上表面17a和侧面18b具有亲墨性，上表面22a具有如同墨汁材料122b中所含聚酰亚胺调墨油同样的成分。因此，有如图2F所示那样，所喷射的墨汁材料122b覆盖在上述凹入部分的上面，并且所有凹入部分都被填充以墨汁材料122b。这里，由于自动校平效应，使墨汁材料122b的上表面平坦。
然后使基板10在400℃下经过30分钟热处理，以便除去墨汁材料122b中的溶剂组分，从而形成第二内层绝缘膜23。于是，有如图2G所示，所述第二内层绝缘膜23的膜厚几乎是热处理之前墨汁材料122b厚度的一半。因此，类似于上述喷射步骤，再在第二内层绝缘膜23上喷射墨汁材料122b，并进行同样的热处理(即在400℃下，30分钟)，以便固化墨汁材料，从而如图2H所示那样，以该第二内层绝缘膜23填充由第一电路图案17的的上表面17a和内层导电柱18的侧面18b所形成的凹入部分，并且第二内层绝缘膜23的上表面23a是平坦的。
如上所述，以使第一内层绝缘膜22和第二绝缘膜23叠置的方式形成这些膜，从而形成具有平坦上表面的内层绝缘膜24。
可将上述喷射墨汁材料122b和热处理的步骤重复任何适当的次数。
最好使内层导电柱18的上表面18a略高于第二内层绝缘膜23的上表面23a(约0.1μm)。
第二电路图案形成过程
为了在内层绝缘膜24上形成第二电路图案31(即第二布线层)，实行与形成第一电路图案同样的过程。也就是，IPA清洗、UV辐照清洁、使用烷基硅烷氟化物的疏墨涂敷过程、通过实行UV辐照控制接触角、通过喷射含有银微粒的墨汁形成图案，以及实行热空气干燥。这里，按照需要，多次重复“墨汁喷射→热空气干燥”过程。于是，可以制得多层电路板。
为了制作包括更多层结构的多层板，如图3A所示，在第一电路图案17上类似地形成内层导电柱32，并使内层导电柱32还与第二电路图案一起被烘烤，以提供导电性。如图3B所示，还在同一过程中形成内层绝缘膜33，就像形成所示内层绝缘膜24那样。按照需要，多次重复这一系列过程，从而制得具有所需多层等级的多层电路板。图3C示出的举例中，在第一和第二布线层上面形成第三布线层(即第三电路图案)。
如上所述，根据对第一电路图案17和内层导电柱18所设计的数据，可以形成平坦的内层绝缘膜24的上表面。
按照内层绝缘膜24的平坦上表面，可使第二电路图案31的膜厚均匀，以致能够在第一电路图案17与第二电路图案31之间提供优良的绝缘性能，并可避免各布线层之间的断路。
另外，第二电路图案31形成于内层绝缘膜24的上表面上；于是，沿着内层绝缘膜24的平坦上表面形成第二电路图案31。因此，如果进一步形成多层上层膜(即第三或更多的电路图案或内层绝缘膜)，则也可以很容易地使每个膜的上表面平整，并可以很容易地使膜的厚度均匀。
事先根据所设计的第一电路图案17和内层导电柱18的数据计算绝缘膜形成区19a的形状；因此，无需测量绝缘膜形成区19a的过程。
此外，通过控制加给喷墨头102的电压驱动波形，可以喷射适量的墨汁材料122；于是，也可以使绝缘膜形成区19a的每单位面积喷射墨汁的量得到控制。还能控制各喷射点之间的距离间隔；因而，能够控制墨汁材料122堆积得是如何的紧密或者远离，也用于控制绝缘膜形成区19a的每单位面积喷射墨汁的量。
第二实施例
图6是表示本发明第二实施例多层电路板制造方法中一个步骤的示意图。本实施例中，代替第一实施例中的绝缘膜形成区计算过程，实行绝缘膜形成区的测量过程。其它过程都与第一实施例的相同。
以下将详细说明与第一实施例不同的过程。关于其它过程，将只说明形成多层电路板各个过程的系列流程。图6中，与图1A至图4B中同样的部分给出同样的参考标号。
在本实施例的多层电路板制造方法中，在依序实行(i)对基板10的疏墨过程，(ii)第一电路图案形成过程，以及(iii)内层导电柱形成过程(见图1A至1G)之后，实行图6所示的绝缘膜形成区测量过程。
绝缘膜形成区测量过程(1)
利用激光高差测量装置实行这一过程，所述激光高差测量装置是一种非接触型高差测量装置。所述激光高差测量装置具有一个测头，它包括光发射部分和光接收部分，用这个测头扫描要被测量的目标物体附近，以便利用光学干涉测量该测头与目标物体之间的距离。
如图6所示，用测头201扫描其上形成有第一电路图案17和内层导电柱18的基板10的整个表面，从而以来自光发射部分201a的激光束辐照该基板10，并检测由光接收部分201b接收的光束。相应地，使各凹凸部分作为三维数据受到精确的测量。
根据这种三维数据，进行图象分析等，以便计算绝缘膜形成区19b，从而确定向绝缘膜形成区19b喷射的墨汁材料122的最佳喷射量、微滴的排布、实行喷射操作的次数等
在绝缘膜形成区测量过程之后接下去的步骤中，基板10经过亲墨性处理过程，进而还经过第一内层绝缘膜形成过程和第二内层绝缘膜形成过程，这些过程是在所述绝缘膜形成区19b基础上进行的，从而形成具有平坦上表面的内层绝缘膜。然后再进行第二电路图案形成过程，从而制得多层电路板(参见图2A至图3C)。
如上所述，根据对于绝缘膜形成区19b的三维数据(即测量数据)，可在绝缘膜形成区19b中形成内层绝缘膜，所述三维数据是由激光高差测量装置得到的。
这里，测量包含各凹凸部分内尺寸误差(即设计数据与测量数据之间的误差)的实际形状，所述实际形状是在形成第一电路图案和内层导电柱的时候得到的。因此，与根据设计数据形成的内层绝缘膜相比，本实施例中可使内层绝缘膜更为精确地平整。
非接触高差测量装置不限于激光高差测量装置，可以利用扫描仪。
图7表示本实施例多层电路板测量方法的改型。本发明中，代替激光高差测量装置，采用测头先行传感器(在所述喷墨头前面)实行所述绝缘膜形成区测量过程。使所述测头先行传感器位于微滴喷墨头附近，并测量凹凸部分的各个高差。以下，将省略对除本发明绝缘膜形成区测量过程之外的各个过程的说明。
绝缘膜形成区测量过程(2)
在本发明中，利用位于靠近微滴喷墨头的测头先行传感器实行绝缘膜形成区测量过程。
如图7所示，测头先行传感器210经控制器220与喷墨头230相连。由测头先行传感器210扫描基板210，并在微滴喷射之前测量第一电路图案17和内层导电柱18的各凹凸部分中的高差。
这就是说，在喷墨头230前面的测头先行传感器210扫描其上形成有第一电路图案17和内层导电柱18的基板10，从而测量所述各凹凸部分中的高差。根据测头先行传感器210的测量结果，控制器220驱动喷墨头230，以实行微滴喷射。这里，以并行的方式实行对各凹凸部分的高差测量和微滴喷射。
如上所述，以并行的方式实行绝缘膜形成区19b的测量和微滴喷射，并可在绝缘膜形成区19b内形成内层绝缘膜。另外，按照这种改型，对于绝缘膜形成区的整个表面的测量，无需使用激光高差测量装置，并且能够有效地实行各凹入部分的高差测量和微滴喷射操作。
此外，测量包含各凹凸部分尺寸误差(即设计数据与测量数据之间的误差)的实际形状，所述实际形状是在形成第一电路图案和内层导电柱的时候得到的。因此，与根据设计数据形成的内层绝缘膜相比，本实施例中可使内层绝缘膜更为精确地平整。
第三实施例
图8A至8E是表示本发明第三实施例多层电路板制造方法中各步骤的示意图。本实施例中形成多个内层绝缘膜，在制成第一内层绝缘膜之后，测量该第一内层绝缘膜上表面中的各个高差，并根据测量的数据，形成第二内层绝缘膜，以使第一内层绝缘膜的上表面平整。
以下将只详细说明与第一和第二实施例不同的过程。关于其它过程，将只说明形成多层电路板各个过程的系列流程。图8A至8E中，与图1至图7中同样的部分给出同样的参考标号。
在本实施例的多层电路板制造方法中，在实行(i)对基板10的疏墨过程，(ii)第一电路图案形成过程，以及(iii)内层导电柱形成过程之后，依次实行绝缘膜形成区计算过程和亲墨性处理过程(见图1A至1H)，并实行图8A所示的第一内层绝缘膜形成过程。
在这个第一内层绝缘膜形成过程中，由较大的微滴形成第一内层绝缘膜26，以减少微滴喷射过程所需的时间，并且各喷射点之间具有较大的距离间隔。
在这个形成第一内层绝缘膜26的过程中，控制加给微滴喷射装置101之喷墨头102b的电压驱动波形，以调节每单位面积喷射墨汁材料122b的量。另外，可以借助控制器CONT改变基板10与喷墨头102b之间的相对移动速度，以致可以按所需的喷射点之间的距离间隔实行微滴喷射。然后，使这个基板10受到热处理，以除去墨汁材料122b中所含的溶剂组分，并使第一内层绝缘膜26被固化。
相应地，形成有如图8B所示的第一内层绝缘膜26。在上面的过程中，以稀疏排布的较大微滴喷射墨汁材料122b；从而，所述第一内层绝缘膜26的上表面26a并不是精确平坦的。
接下去，实行绝缘膜形成区测量过程(见图8C)，其中测量第一内层绝缘膜26的上表面上的高差。
利用激光高差测量装置实行这个绝缘膜形成区测量过程，这是一种非接触的高差测量装置。具体地说，由测头201扫描其上形成有第一内层绝缘膜26之基板10的整个表面，以便由来自光发射部分201a的激光束辐照第一内层绝缘膜26的上表面26a，并检测由光接收部分201b接收的光束。相应地，使所述上表面26a上的各个高差作为三维数据受到精确的测量。
根据所述三维数据，进行图象分析等，以计算绝缘膜形成区19c，从而确定向绝缘膜形成区19c喷射之墨汁材料122b的最佳喷射量、微滴排布、实行喷射操作的次数等。
接下去如图8D所示，实行第二内层绝缘膜的形成过程。
按照绝缘膜形成区19c，将墨汁材料122b喷射成为比上述较大微滴小些的微滴，而且紧密地喷射它们，以便填充第一内层绝缘膜的高差中的凹入部分。在微滴喷射过程中，控制加给微滴喷射装置101之喷墨头102b的电压驱动波形，以调节每单位面积喷射的墨汁材料122b的量。另外，可以借助控制器CONT改变基板10与喷墨头102b之间的相对移动速度，以致可以按所需的喷射点之间的距离间隔实行微滴喷射。然后，使这个基板10受到热处理，以驱离墨汁材料122b中所含的溶剂组分，并使第二内层绝缘膜27被固化，从而制得由叠置多层所形成的内层绝缘膜28(见图8E)，并且它的上表面28a是平坦的。
然后使已经经过第二绝缘膜形成过程的基板10再经过第二电路图案形成过程(见图3A)，从而制得多层电路板。
如上所述，测量第一内层绝缘膜26之上表面26a上的各个高差；于是，可以测量考虑了膜厚及第一内层绝缘膜26平坦度误差的实际高差。
形成第二内层绝缘膜27，以便填充各个高差中的凹入部分，从而可使内层绝缘膜28的上表面28a平坦。因此，与第二内层绝缘膜27相比，可以较为粗糙地形成第一内层绝缘膜26的上表面26a；于是能够形成第一内层绝缘膜26，可以减少微滴喷射法所需的时间。
另外，依序分开形成第一内层绝缘膜26和第二内层绝缘膜27；从而，用来形成第二内层绝缘膜27喷射微滴的量比一次形成所需的内层绝缘膜28所需的喷射量少。所以，能够进行微滴喷射，控制它的重要因素喷射量，从而形成精确平坦的上表面28a。
本实施例中，第一内层绝缘膜26是由微滴喷射法形成的，但这并非是限定条件。也就是说，可以通过其它方法形成第一内层绝缘膜26，比如，旋转涂敷法等，而且测量这层膜上的高差，然后形成第二内层绝缘膜27，以填充高差中的凹入部分。
第四实施例
图9A和9B是表示本发明第四实施例多层电路板制造方法中各步骤的示意图。本实施例中是在中心基板40的两侧(即两个表面上)形成多层印刷布线的。
当类似于第一至第三实施例那样以微滴喷射方法形成电路图案和绝缘膜图案时，只能得到单面基板。为了在基板的两侧形成多层印刷布线，采用普通两侧布线基板作为中心基板40，并使基板的每一侧经历类似于第一至第三实施例中所实行的那些过程。
所述中心基板40最好没有通孔；因而，最好给通孔充满金属糊41(这种糊可以是布线层)。如果使用一侧有薄铜箔的基板，可能有非贯通的孔，而且可给这些孔充满金属糊。通过公知的光刻或激光照射可以提供这样的孔。另外，可以提供微滴喷射方法，给上述通孔或非贯通的孔填充含有银微粒的导电墨汁(即与第一至第三实施例中所用同样的导电墨汁)。
因此，首先在中心基板40的两侧都形成电路图案，并且依序实行一系列步骤：(i)形成内层导电柱42的过程，(ii)形成内层绝缘膜43的过程，以及(iii)形成下一层电路图案44(即下一布线层)，并根据需要，在每一侧重复这些过程，从而在中心基板40的两侧制得多层印刷布线。
第五实施例
图10A至10D是表示本发明第五实施例多层电路板制造方法各过程的示意图。本实施例采用CSP(chip scale package-芯片级封装)法，以形成附加布线，也即通过在芯片上直接形成电路案。
如图10A所示，首先使用单分子膜使其上已经形成有多个电极焊盘51的IC芯片50经过疏墨处理过程。除了使用癸基-三乙氧基硅烷作为单分子膜所用的材料之外，这个过程几乎与第一至第三实施例中所述是相同的。
继而，如图10B所示，按照第一至第三实施例中所述的过程，形成内层导电柱52，每个内层导电柱52位于每个电极焊盘51的中心，高度为5μm，直径为50μm。另外，形成内层绝缘膜53，使得该内层绝缘膜53的高度几乎与内层导电柱52的上表面相同。相应地，在可靠地露出每个内层导电柱52的同时，可以形成具有平坦上表面的所述内层绝缘膜53。
这之后，与上述各过程相同，依序实行疏墨过程、第二电路图案形成过程、内层导电柱形成过程和内层绝缘膜形成过程，从而制得与所述IC芯片50上的电极焊盘51相连的附加布线54(即附加布线层)。接下去，通过同样的公知蚀刻法或第一实施例中实行的布线形成方法，在内层导电柱52上形成多个焊盘55(也起布线层的作用)和在各焊盘55上形成的凸缘56(也起布线层的作用)，所述各内层导电柱52被露出于基板的表面中。
第六实施例
图11A至11F是表示本发明第六实施例多层电路板制造方法各过程的示意图。本实施例中，用上述制造方法形成盘线部分，用作无引线IC卡60(它是多层电路板)中的天线接线端。图11B、11D和11F分别是图11A、11C和11E的剖面图，沿着两个焊盘65、65之间的连线提供每个剖面图。
无引线IC卡60具有安装在聚酰亚胺膜61上的IC芯片63，还具有呈盘线形状的天线62(它是布线层)。IC芯片63包括非易失性存储器、逻辑电路、高频电路等，并通过经天线62接收从外部发射器传送来的无线电波及接收所供给的电能而工作。IC芯片63还分析经天线62收到的信号，并传送与分析结果相应的特定频率的信号.
为了制得这种IC卡，按类似于第一实施例的第一电路图案形成过程，在聚酰亚胺膜61上形成盘线形天线62(见图11A)。在这一过程中，同时形成各焊盘64(用作布线层)和接线端63a，其间安装有所述的IC芯片63。在形成天线62之后，类似于第一实施例，在各焊盘64上形成第一导电柱65。继而，按照第一至第三实施例中所述的方法，通过以聚酰亚胺材料涂敷所述图案形成内层绝缘膜66，使得内层导电柱65的上表面被露出(见图11C)。
在形成内层绝缘膜66之后，与第一实施例类似地。通过微滴喷射方法，以含有银微粒的导电墨汁涂敷有如图11E所示的图案PA，并使被涂敷部分固化，从而形成布线67，由此将盘线天线62的两个端头连在一起。在最后的步骤，利用各向异性导电膜将IC芯片63安装在图11E所示的位置上，并使整个部分叠置一层保护膜(未示出)，从而制得无引线IC卡60。
这种无引线IC卡60比如可与紧靠IC卡(比如离IC卡约10μm或更小)的外部输入器/记录器联系。
如果各焊盘64较大(比如尺寸为几个毫米×几个毫米)，则可以形成内层绝缘膜66而不提供内层导电柱65，使得能够保持内层导电所需的面积(即不覆盖内层绝缘膜)，从而形成多层印刷布线。在这种情况下，内层绝缘膜层66的每个焊盘64的边缘呈锥形的形状，于是，通过微滴喷射方法，在内层绝缘膜66上形成没有断路的布线67。
第七实施例
在第七实施例中，将说明具有TFT基板的液晶显示(LCD)器件，TFT(薄膜晶体管)基板对应于多层电路板。
上述多层电路板的制造方法适用于本实施例中TFT基板的制造方法，因此，将省略对它的说明。
图12A和12B是用以说明LCD器件中的TFT基板的示意图。图12A表示等效电路，用以表示诸如开关TFT(以下简称TFT)等元件和布线，提供这个电路图，对应于LCD器件的图象显示区。图12B是表示TFT基板主要部分的局部放大视图，参照这个视图，以便说明TFT的结构和每个象素的象素电极。
如图12A所示，在TFT基板400上，形成排成矩阵形式的扫描线401和数据线402、象素电极430，以及用以控制各象素电极430的TFT410。在这种结构中，将作为脉冲信号的扫描信号Q1、Q2、...和Qm加给扫描线401，并将图象信号P1、P2、...和Pn提供给数据线402。引入下面所述的那样，所述扫描线401和数据线402分别与TFT410的栅极410G和源极411S相连，并用扫描信号Q1、Q2、...和Qm以及图象信号P1、P2、...和Pn驱动TFT410。另外，设置存储电容器420，用以将具有特定信号电平的图象信号P1、P2、...和Pn存储一个特定的周期。电容线403和漏极411D(下面有述)分别与每个存储电容器420的两端相连。按照这种存储电容器420，可以保持每个象素电极430的电位。
以下将参照图12B说明TFT410的结构。如图所示，TFT410是所谓底栅型(bottom gate type)(即倒相型-inverted-stagger type)的。具体地说，依序叠置作为TFT基板400的绝缘基板400a、形成于所述绝缘基板400a表面上的接地保护膜4001、栅极410G、栅绝缘膜410I、沟道区410C，以及沟道保护用的绝缘膜411I。在所述绝缘膜411I两侧形成源区410S和漏区410D，它们是高密度的n-型非晶硅膜。在源区410S和漏区410D的表面上，分别形成源极411S和漏极411D。
进而，内层绝缘膜412I和象素电极430被置于源极411S和漏极411D表面的一侧，其中象素电极430是ITO(铟锡氧化物)等制成的透明电极。象素电极430经穿通内层绝缘膜412I的接触孔与漏极411D电连接。
上述栅绝缘膜410I和内层绝缘膜412I对应于本发明的内层绝缘膜。也就是说，按照由绝缘膜形成区形成的凹凸(其中形成有相关的内层绝缘膜)调节膜厚，以便制得所述内层绝缘膜的平坦上表面。
在具有上述结构的TFT基板中，按照扫描信号Q1、Q2、...和Qm，从扫描线401给栅极410G提供电流，从而在栅极410G附近产生电场。依靠这个电场，沟道区410C变成导电的。在这样的导电状态下，按照图象信号P1、P2、...和Pn，也使电流从数据线402加到源极411S，使象素电极430变为导电的，从而在每个象素电极430与面对该象素电极430的电极之间加给电压。也就是说，通过控制扫描信号Q1、Q2、...和Qm以及图象信号P1、P2、...和Pn，可以合适地驱动LCD器件。
在具有上述结构的LCD器件中，根据上述多层电路板的制造方法，可使栅绝缘膜410I和内层绝缘膜412I平整。因此，按照本实施例，也能得到上述各个效果。
另外，随着栅绝缘膜410I的平整，TFT410、源极411S以及漏极411D的表面都不会不平坦，而可为平坦的。因此，(i)没有因在涂敷区内产生不平坦的表面所致的问题，(ii)没有诸如在干法蚀刻之后不希望有的剩余膜问题，(iii)可以防止诸如产生漏电流、短路等问题，因而提高了产品的生产率。
另一方面，随着内层绝缘膜412I的平整，可使每个象素电极430的上表面平坦，于是，在使每个象素电极430上形成的定向膜(alignment film)受到研磨处理时，可以得到均匀的成品，从而在液晶材料中得到最佳定向。另外，可使布置在各象素电极430上的液晶材料的膜厚均匀。
上述多层电路板的制造方法并不限于用于栅绝缘膜410I和内层绝缘膜412I，而可将它用于其它绝缘膜。例如，如果在扫描线401、数据线402以及电容线403之间设置内层绝缘膜，则可将本方法用于那些绝缘膜。
另外，本实施例中的TFT是底部栅极型的，但也可将这种制造方法用于顶部栅极型的TFT。
第八实施例
在本发明的第八实施例中，将说明有如第七实施例中所述那样使用TFT基板的有机场致发光器件(以下简称“OLED”)。这就是说，OLED中所用的TFT基板与第七实施例中的相同，因而将省略对它的说明。
图13是表示OLED的侧视剖面图，其中的一部分是由上述多层印刷电路板制造方法制得的。首先说明OLED的一般结构。
如图13所示，这种有机场致发光(EL)器件301具有基板311、电路元件部分321、象素电极331、有机场致发光元件302，以及密封基板371。有机EL元件302包括堤墙(bank)部分341。光发射元件351和阴极361(即对向电极)。挠性基板(未示出)的布线和驱动IC适宜地与有机EL器件301、电路元件部分321及象素电极331相连。所述电路元件部分321形成在基板311上，而象素电极331被布置在电路元件部分321上。每个堤墙部分设在相邻的象素电极331之间，并将各堤墙部分布置成格子形式。每个光发射元件351设在每个因各堤墙部分所得的凹入部分中。阴极361覆盖各堤墙部分341及光发射元件351的上表面，而密封基板371设在阴极361的上面。
电路元件部分321包括底部栅极型的TFT 321a、第一内层绝缘膜321b以及第二内层绝缘膜321c。所述TFT 321a的一般结构与图12B中所示相同，这里省略对它的说明。利用本发明的制造方法形成第一内层绝缘膜321b和第二内层绝缘膜321c。这就是说，根据相应内层绝缘膜形成区中形成的凹凸调节每个内层绝缘膜的膜厚，以使每个内层绝缘膜的上表面平整。
通过微滴喷射方法，在一对第一内层绝缘膜321b和第二内层绝缘膜321c上形成所述光发射元件351。
上面说明的OLED301被称为具有由微滴喷射法制成之光发射元件351的(高)聚合物EL器件。
具有有机EL器件的OLED301的制造方法包括：形成各堤墙部分341的堤墙部分形成步骤，适于形成光发射元件351的等离子体处理步骤，形成光发射元件351的光发射元件形成步骤，形成阴极361的相反电极形成步骤，以及在阴极361上面叠置密封基板371的密封步骤，目的在于密封。
在光发射元件形成步骤中，通过在每个凹入部分344中，也即在每个象素电极331上形成孔注射层352和光发射层353而制得所述光发射部分351。于是，所述光发射元件形成步骤包括孔注射层形成步骤和光发射层形成步骤。进而，所述孔注射层形成步骤包括：喷射第一组分(这里是液态材料)的第一喷射步骤，用以在每个象素电极331上形成孔注射层352；以及干燥所喷射的第一组分的第一干燥步骤，以便制得孔注射层352。而且，所述光发射层形成步骤包括：喷射第二组分(这里是液态材料)的第一喷射步骤，用以在所述孔注射层352上形成光发射层353；以及干燥所喷射的第二组分的第二干燥步骤，以便制得光发射层353。
在如上制得的OLED中，按照上述多层电路板的制造方法，所述第一内层绝缘膜321b和第二内层绝缘膜321c是平整的，从而可以得到上述各种效果。
另外，采用微滴喷射法在平坦的第一内层绝缘膜321b和第二内层绝缘膜321c上形成所述孔注射层352和光发射层353。因此，与通过向着凹凸表面对所述层352和353喷射液态材料形成所述孔注射层352和光发射层353的方法相比，所述液态材料并不集中在凹入部分内，而能在各象素电极331上均等地透过液态材料。因此，可使孔注射层352的膜厚以及光发射层353的膜厚都是均匀的。相应地，能够完全防止发射的不足、发射寿命减少以及各象素电极331与相应的负极361之间的短路，而这是可由膜厚不均匀所引起的。
上述有机EL器件不限于高聚物型，而可为低分子量型的。
还可将本发明的制造方法应用于具有任何布线的其它器件，比如可用于制作电泳器件中的多层布线图案。
第九实施例
以下将说明具有所述采用上述多层电路板制造方法制造的电路板或LCD器件的电子装置的几个例子。
图14是表示便携式电话(即电子装置)举例的透视图。图14中的参考标号1000表示便携式电话的主体，它包括由上述制造方法制得的多层电路板，而参考标号1001表示具有上述LCD器件的LCD部分。
图15是表示手表类电子装置举例的透视图。图15中的参考标号1100表示手表的主体，它包括由上述制造方法制得的多层电路板，而参考标号1101表示具有上述LCD器件的LCD部分。
图16是表示手提式数据处理装置(即电子装置)，如文字处理器、个人计算机等举例的透视图。图16中的参考标号1200表示一个数据处理装置，参考标号1202表示诸如键盘等输入部分，参考标号1204表示数据处理装置的主体，它包括由上述制造方法制得的多层电路板，而参考标号1206表示具有上述LCD器件的LCD部分。
图14至16所示各电子装置都具有多层电路板和LCD器件，它们当中的每一个都是用上述各实施例所述制造方法制得的，因而，与现有的各种装置相比，可以通过简单的过程精确地制成这些电子装置，而且缩短制造的时间。
上述电子装置具有LCD器件，然而，代替所述LCD器件，所述电子装置中可以包括其它电光器件，如有机场致发光器件。
本发明的技术领域并不限于上述各实施例，各种变化或改型都能在本发明的范围和精髓之内。这就是说，特定的材料、层状结构、制造方法等都只是举例，可以适当地改变。
例如，本发明的方法并不限于用来制作多层印刷布线，也可以用于较大的显示装置等的多层布线。
Claims (12)
1.一种多层电路板的制造方法，它包括形成至少两个布线层、设在每相邻两布线层之间的内层绝缘膜、以及在各布线层之间用以提供导电性的多个导电柱的步骤，其中：
所述步骤包括通过按照形成内层绝缘膜区域的凹凸形状改变内层绝缘膜的厚度，形成所述内层绝缘膜，以使该内层绝缘膜的上表面平坦。
2.如权利要求1所述的制造方法，其中，采用微滴喷射方法形成所述内层绝缘膜。
3.如权利要求2所述的制造方法，其中，根据电路图案的设计数据计算内层绝缘膜形成区域的凹凸形状，以形成各布线层和导电柱。
4.如权利要求2所述的制造方法，其中，在形成内层绝缘膜之前，测量内层绝缘膜形成区域的凹凸形状。
5.如权利要求1所述的制造方法，其中，形成所述内层绝缘膜的步骤包括形成依序叠置的多个内层绝缘膜，而且这个步骤包括以下各步：
形成第一内层绝缘膜，它具有根据内层绝缘膜形成区的凹凸形状预先确定膜厚，其中由电路图案的设计数据计算所述凹凸形状，用以形成各布线层和导电柱；
测量第一内层绝缘膜上表面中的高差，并形成第二内层绝缘膜，使得由第二内层绝缘膜填充所述高差中的凹入部分。
6.如权利要求5所述的制造方法，其中，采用微滴喷射方法形成所述内层绝缘膜；
通过从微滴喷墨头喷射较大的微滴，形成第一内层绝缘膜，并通过从微滴喷墨头喷射比所述较大微滴小的微滴，形成第二内层绝缘膜。
7.如权利要求1所述的制造方法，其中，采用微滴喷射方法，按照该方法，通过调节每个墨汁材料微滴的喷射量，控制每单位面积喷射的墨汁材料量，通过控制微滴喷墨头的驱动波形，改变每个微滴的喷射量。
8.如权利要求1所述的制造方法，其中，采用微滴喷射方法，按照该方法，通过调节墨汁材料喷射的位置之间的距离间隔，控制每单位面积喷射的墨汁材料量。
9.一种多层电路板，它包括：
至少两个布线层；
设在每相邻两布线层之间的内层绝缘膜，通过按照内层绝缘膜形成区域的凹凸形状改变内层绝缘膜的膜厚，形成该内层绝缘膜，以使所述内层绝缘膜的上表面平整；
导电柱，用以在布线层之间提供导电性。
10.一种电子器件，它包括：
至少两个布线层；
设在每相邻两布线层之间的内层绝缘膜，通过按照内层绝缘膜形成区域的凹凸形状改变内层绝缘膜的膜厚，形成该内层绝缘膜，以使所述内层绝缘膜的上表面平整；
导电柱，用以在布线层之间提供导电性。
11.一种电子装置，它包括权利要求9所述的多层电路板。
12.一种电子装置，它包括权利要求10所述的电子器件。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002334915 | 2002-11-19 | ||
| JP2002334915 | 2002-11-19 | ||
| JP2003300143 | 2003-08-25 | ||
| JP2003300143A JP3801158B2 (ja) | 2002-11-19 | 2003-08-25 | 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101432559A Division CN100551213C (zh) | 2002-11-19 | 2003-11-13 | 多层电路板及制造方法、电子器件和电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1503338A true CN1503338A (zh) | 2004-06-09 |
| CN1292462C CN1292462C (zh) | 2006-12-27 |
Family
ID=32737684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101181148A Expired - Fee Related CN1292462C (zh) | 2002-11-19 | 2003-11-13 | 多层电路板及制造方法、电子器件和电子装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040145858A1 (zh) |
| JP (1) | JP3801158B2 (zh) |
| KR (1) | KR100572606B1 (zh) |
| CN (1) | CN1292462C (zh) |
| TW (1) | TWI292585B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100439986C (zh) * | 2005-02-23 | 2008-12-03 | 精工爱普生株式会社 | 膜图案的形成方法和器件的制法、电光学装置和电子仪器 |
| US7868464B2 (en) | 2004-09-16 | 2011-01-11 | Tdk Corporation | Multilayer substrate and manufacturing method thereof |
| CN1886032B (zh) * | 2005-06-23 | 2011-07-27 | 精工爱普生株式会社 | 多层结构形成方法 |
| CN107901558A (zh) * | 2013-12-12 | 2018-04-13 | 科迪华公司 | 制造电子设备的方法 |
| US10784472B2 (en) | 2012-12-27 | 2020-09-22 | Kateeva, Inc. | Nozzle-droplet combination techniques to deposit fluids in substrate locations within precise tolerances |
| US11673155B2 (en) | 2012-12-27 | 2023-06-13 | Kateeva, Inc. | Techniques for arrayed printing of a permanent layer with improved speed and accuracy |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965124B2 (en) * | 2000-12-12 | 2005-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method of fabricating the same |
| JP3925283B2 (ja) * | 2002-04-16 | 2007-06-06 | セイコーエプソン株式会社 | 電子デバイスの製造方法、電子機器の製造方法 |
| JP2004337701A (ja) * | 2003-05-14 | 2004-12-02 | Seiko Epson Corp | 液滴吐出方法、及び液滴吐出装置 |
| CN1899004A (zh) * | 2003-12-22 | 2007-01-17 | 佳能株式会社 | 布线形成方法、布线形成装置以及布线板 |
| JP2006024768A (ja) | 2004-07-08 | 2006-01-26 | Seiko Epson Corp | 配線基板、配線基板の製造方法および電子機器 |
| JP4207860B2 (ja) * | 2004-07-14 | 2009-01-14 | セイコーエプソン株式会社 | 層形成方法、配線基板、電気光学装置、および電子機器 |
| DE102004039834A1 (de) * | 2004-08-17 | 2006-03-02 | Siemens Ag | Kostengünstige Aufbau- und Verbindungstechnik mittels Druckverfahren |
| JP4052295B2 (ja) * | 2004-08-25 | 2008-02-27 | セイコーエプソン株式会社 | 多層配線基板の製造方法、電子デバイス及び電子機器 |
| JP4100385B2 (ja) * | 2004-09-22 | 2008-06-11 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
| JP4059260B2 (ja) * | 2004-09-27 | 2008-03-12 | セイコーエプソン株式会社 | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 |
| JP2006156943A (ja) | 2004-09-28 | 2006-06-15 | Seiko Epson Corp | 配線パターンの形成方法、配線パターンおよび電子機器 |
| JP4552804B2 (ja) * | 2004-11-08 | 2010-09-29 | セイコーエプソン株式会社 | 液滴吐出方法 |
| WO2006076604A2 (en) * | 2005-01-14 | 2006-07-20 | Cabot Corporation | Processes for planarizing substrates and encapsulating printable electronic features |
| US8334464B2 (en) | 2005-01-14 | 2012-12-18 | Cabot Corporation | Optimized multi-layer printing of electronics and displays |
| US7824466B2 (en) | 2005-01-14 | 2010-11-02 | Cabot Corporation | Production of metal nanoparticles |
| US8383014B2 (en) | 2010-06-15 | 2013-02-26 | Cabot Corporation | Metal nanoparticle compositions |
| US20060176350A1 (en) * | 2005-01-14 | 2006-08-10 | Howarth James J | Replacement of passive electrical components |
| WO2006076605A2 (en) * | 2005-01-14 | 2006-07-20 | Cabot Corporation | Circuit modeling and selective deposition |
| TW200642785A (en) | 2005-01-14 | 2006-12-16 | Cabot Corp | Metal nanoparticle compositions |
| WO2006076609A2 (en) | 2005-01-14 | 2006-07-20 | Cabot Corporation | Printable electronic features on non-uniform substrate and processes for making same |
| JP2006195863A (ja) * | 2005-01-17 | 2006-07-27 | Fujitsu Ten Ltd | エラー検出装置 |
| JP4297106B2 (ja) * | 2005-02-23 | 2009-07-15 | セイコーエプソン株式会社 | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 |
| KR100663941B1 (ko) * | 2005-03-30 | 2007-01-02 | 삼성전기주식회사 | 어레이형 적층 세라믹 콘덴서 및 그 제조 방법 |
| KR100596602B1 (ko) * | 2005-03-30 | 2006-07-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조 방법 |
| JP4207917B2 (ja) * | 2005-04-01 | 2009-01-14 | セイコーエプソン株式会社 | 多層構造基板の製造方法 |
| US8147903B2 (en) * | 2005-06-22 | 2012-04-03 | Canon Kabushiki Kaisha | Circuit pattern forming method, circuit pattern forming device and printed circuit board |
| US7867561B2 (en) * | 2005-06-22 | 2011-01-11 | Canon Kabushiki Kaisha | Circuit pattern forming method and circuit pattern forming device |
| JP2007035911A (ja) | 2005-07-27 | 2007-02-08 | Seiko Epson Corp | ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス |
| KR100704918B1 (ko) * | 2005-09-26 | 2007-04-09 | 삼성전기주식회사 | 다층기판의 형성방법 및 다층기판 |
| US8626584B2 (en) * | 2005-09-30 | 2014-01-07 | Sony Computer Entertainment America Llc | Population of an advertisement reference list |
| ES2358516T3 (es) * | 2005-10-31 | 2011-05-11 | Tyco Electronics Austria Gmbh | Aparato de conmutación con un dispositivo de conmutación y un componente electrónico así como un circuito eléctrico adicional correspondiente. |
| WO2007052396A1 (ja) * | 2005-10-31 | 2007-05-10 | Sharp Kabushiki Kaisha | 多層配線基板及び多層配線基板の製造方法 |
| JP4640221B2 (ja) * | 2006-03-10 | 2011-03-02 | セイコーエプソン株式会社 | インクカートリッジ及びプリンタ |
| KR100836654B1 (ko) * | 2006-10-17 | 2008-06-10 | 삼성전기주식회사 | 인쇄회로기판 제조장치 및 제조방법 |
| JP4492629B2 (ja) * | 2007-03-22 | 2010-06-30 | セイコーエプソン株式会社 | 電子素子の実装方法、電子装置の製造方法、回路基板、電子機器 |
| US20090159703A1 (en) | 2007-12-24 | 2009-06-25 | Dynamics Inc. | Credit, security, debit cards and the like with buttons |
| US20090168391A1 (en) * | 2007-12-27 | 2009-07-02 | Kouichi Saitou | Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same |
| CN101527266B (zh) * | 2008-03-06 | 2012-03-07 | 钰桥半导体股份有限公司 | 增层线路板的制作方法 |
| KR100995983B1 (ko) * | 2008-07-04 | 2010-11-23 | 재단법인서울대학교산학협력재단 | 회로기판의 교차인쇄방법 및 장치 |
| KR101022912B1 (ko) * | 2008-11-28 | 2011-03-17 | 삼성전기주식회사 | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 |
| CN104842673B (zh) | 2008-11-30 | 2018-01-05 | XJet有限责任公司 | 将材料施加至衬底上的方法及系统 |
| CN101752658B (zh) * | 2008-12-05 | 2014-12-03 | 南通奥普机械工程有限公司 | 天线组件、制作该天线组件的方法及集成有该天线组件的壳体 |
| JP2010240503A (ja) * | 2009-04-01 | 2010-10-28 | Seiko Epson Corp | 液滴吐出量測定方法および有機エレクトロルミネッセンス装置の製造方法 |
| DE102009019412A1 (de) * | 2009-04-29 | 2010-11-04 | Fa. Austria Technologie & Systemtechnik Ag | Verfahren zur Herstellung einer Leiterplatte mit LEDs und gedruckter Reflektorfläche sowie Leiterplatte, hergestellt nach dem Verfahren |
| CN104827774B (zh) | 2009-05-18 | 2017-08-08 | Xjet有限公司 | 在经加热的基材上打印的方法及装置 |
| CN102858547A (zh) | 2010-05-02 | 2013-01-02 | Xjet有限公司 | 带有自清洗、防沉积与除烟气装置的打印系统 |
| JP5933883B2 (ja) | 2010-10-18 | 2016-06-15 | エックスジェット エルティーディー． | インクジェットヘッドの保管及びクリーニング |
| DE102011100554A1 (de) * | 2010-12-21 | 2012-06-21 | Jörg R. Bauer | Verfahren und Vorrichtung zur digitalen Herstellung einer Ummantelung einer Funktionsschicht auf einer Substratoberfläche |
| KR101890876B1 (ko) * | 2011-03-23 | 2018-08-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치의 제작 방법 |
| DE102011105596A1 (de) * | 2011-06-27 | 2012-12-27 | Jörg R. Bauer | Verfahren zum Herstellen von elektrischen,-elektronischen Funktionen auf einem Substrat sowie Bauteil |
| JP5912616B2 (ja) * | 2012-02-08 | 2016-04-27 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
| CN106457673A (zh) | 2013-10-17 | 2017-02-22 | Xjet有限公司 | 用于三维(3d)打印的支撑物油墨 |
| CN103648235B (zh) * | 2013-12-07 | 2016-05-25 | 广东达进电子科技有限公司 | 一种铝基电路板的制作方法 |
| CN103715228B (zh) * | 2013-12-26 | 2016-04-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US20150197063A1 (en) * | 2014-01-12 | 2015-07-16 | Zohar SHINAR | Device, method, and system of three-dimensional printing |
| US20150201500A1 (en) * | 2014-01-12 | 2015-07-16 | Zohar SHINAR | System, device, and method of three-dimensional printing |
| US20150197062A1 (en) * | 2014-01-12 | 2015-07-16 | Zohar SHINAR | Method, device, and system of three-dimensional printing |
| JP2015159277A (ja) * | 2014-01-23 | 2015-09-03 | パナソニック株式会社 | 電子デバイスの製造方法 |
| JP2016009745A (ja) * | 2014-06-24 | 2016-01-18 | 富士通株式会社 | 電子部品、電子部品の製造方法及び電子装置 |
| KR101539355B1 (ko) * | 2014-12-30 | 2015-07-27 | 비즈텍코리아 주식회사 | 인쇄회로기판 제작을 위한 3차원 신속조형장치 및 이를 이용한 인쇄회로기판 성형방법 |
| JP6787329B2 (ja) * | 2015-09-18 | 2020-11-18 | コニカミノルタ株式会社 | 配線積層構造体の形成方法 |
| US9692102B2 (en) | 2015-09-25 | 2017-06-27 | Texas Instruments Incorporated | Dielectric waveguide socket for connecting a dielectric waveguide stub to a dielectric waveguide |
| US9490518B1 (en) * | 2015-09-28 | 2016-11-08 | Texas Instruments Incorporated | System for launching a signal into a dielectric waveguide |
| CN106671631A (zh) * | 2015-11-05 | 2017-05-17 | 深圳市华祥电路科技有限公司 | 电路板及其印刷方法 |
| JP2017130298A (ja) * | 2016-01-19 | 2017-07-27 | 株式会社村田製作所 | 電極パターンの形成方法および電子部品の製造方法 |
| US11613070B2 (en) * | 2016-02-23 | 2023-03-28 | Xerox Corporation | System and method for building three-dimensional printed objects with materials having different properties |
| US10257930B2 (en) * | 2016-06-22 | 2019-04-09 | R&D Circuits, Inc. | Trace anywhere interconnect |
| CN109428007B (zh) * | 2017-08-29 | 2020-06-26 | 京东方科技集团股份有限公司 | 一种显示基板的制备方法、显示基板及显示装置 |
| KR102029101B1 (ko) * | 2017-12-28 | 2019-10-07 | 삼성전자주식회사 | 반도체 패키지 |
| KR102097744B1 (ko) * | 2018-06-15 | 2020-04-06 | 씨제이첨단소재 주식회사 | 전자부품의 절연코팅장치 및 이를 이용한 전자부품의 절연코팅방법 |
| KR20210091390A (ko) * | 2020-01-13 | 2021-07-22 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| JP2023022422A (ja) * | 2021-08-03 | 2023-02-15 | 日本メクトロン株式会社 | 電子部品付きプリント基板の製造方法、及び、電子部品付きプリント基板 |
| WO2023047770A1 (ja) * | 2021-09-24 | 2023-03-30 | 富士フイルム株式会社 | パターン形成基板製造方法及び液体吐出装置 |
| WO2023218856A1 (ja) * | 2022-05-10 | 2023-11-16 | 富士フイルム株式会社 | 印刷制御装置、印刷制御方法、プログラム及び印刷システム |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1354814A (fr) * | 1962-10-01 | 1964-03-13 | Parapluie lumineux | |
| US4425602A (en) * | 1981-08-13 | 1984-01-10 | Lansing Lawrence A | Umbrella lamp assembly |
| US5053931A (en) * | 1990-08-13 | 1991-10-01 | Rushing John A | Diffuse patio lighting arrangement |
| US5273464A (en) * | 1992-09-30 | 1993-12-28 | Rushing John A | Strip connector for multiple leads |
| US5463535A (en) * | 1994-09-22 | 1995-10-31 | Vest; William C. | Umbrella post light |
| JPH0936308A (ja) * | 1995-07-14 | 1997-02-07 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH0955425A (ja) * | 1995-08-10 | 1997-02-25 | Mitsubishi Electric Corp | 多層Ａｌ配線構造を有する半導体装置およびその製造方法 |
| DE69840914D1 (de) * | 1997-10-14 | 2009-07-30 | Patterning Technologies Ltd | Methode zur Herstellung eines elektrischen Kondensators |
| US6077560A (en) * | 1997-12-29 | 2000-06-20 | 3M Innovative Properties Company | Method for continuous and maskless patterning of structured substrates |
| US6174199B1 (en) * | 1999-07-01 | 2001-01-16 | John A. Rushing | Shaft mounted extension cord set |
| JP3903701B2 (ja) * | 2000-08-17 | 2007-04-11 | 松下電器産業株式会社 | 多層回路基板とその製造方法 |
-
2003
- 2003-08-25 JP JP2003300143A patent/JP3801158B2/ja not_active Expired - Fee Related
- 2003-11-12 US US10/713,572 patent/US20040145858A1/en not_active Abandoned
- 2003-11-13 TW TW092131844A patent/TWI292585B/zh not_active IP Right Cessation
- 2003-11-13 CN CNB2003101181148A patent/CN1292462C/zh not_active Expired - Fee Related
- 2003-11-14 KR KR1020030080399A patent/KR100572606B1/ko not_active IP Right Cessation
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868464B2 (en) | 2004-09-16 | 2011-01-11 | Tdk Corporation | Multilayer substrate and manufacturing method thereof |
| CN101896036B (zh) * | 2004-09-16 | 2012-08-29 | Tdk株式会社 | 多层基板及其制造方法 |
| CN100439986C (zh) * | 2005-02-23 | 2008-12-03 | 精工爱普生株式会社 | 膜图案的形成方法和器件的制法、电光学装置和电子仪器 |
| CN1886032B (zh) * | 2005-06-23 | 2011-07-27 | 精工爱普生株式会社 | 多层结构形成方法 |
| US10950826B2 (en) | 2012-12-27 | 2021-03-16 | Kateeva, Inc. | Techniques for print ink droplet measurement and control to deposit fluids within precise tolerances |
| US11673155B2 (en) | 2012-12-27 | 2023-06-13 | Kateeva, Inc. | Techniques for arrayed printing of a permanent layer with improved speed and accuracy |
| US11678561B2 (en) | 2012-12-27 | 2023-06-13 | Kateeva, Inc. | Nozzle-droplet combination techniques to deposit fluids in substrate locations within precise tolerances |
| US11489146B2 (en) | 2012-12-27 | 2022-11-01 | Kateeva, Inc. | Techniques for print ink droplet measurement and control to deposit fluids within precise tolerances |
| US10784472B2 (en) | 2012-12-27 | 2020-09-22 | Kateeva, Inc. | Nozzle-droplet combination techniques to deposit fluids in substrate locations within precise tolerances |
| US10784470B2 (en) | 2012-12-27 | 2020-09-22 | Kateeva, Inc. | Techniques for print ink droplet measurement and control to deposit fluids within precise tolerances |
| US10797270B2 (en) | 2012-12-27 | 2020-10-06 | Kateeva, Inc. | Nozzle-droplet combination techniques to deposit fluids in substrate locations within precise tolerances |
| US11233226B2 (en) | 2012-12-27 | 2022-01-25 | Kateeva, Inc. | Nozzle-droplet combination techniques to deposit fluids in substrate locations within precise tolerances |
| CN107933089A (zh) * | 2013-12-12 | 2018-04-20 | 科迪华公司 | 制造电子设备的方法 |
| US11088035B2 (en) | 2013-12-12 | 2021-08-10 | Kateeva, Inc. | Fabrication of thin-film encapsulation layer for light emitting device |
| US10811324B2 (en) | 2013-12-12 | 2020-10-20 | Kateeva, Inc. | Fabrication of thin-film encapsulation layer for light emitting device |
| US11456220B2 (en) | 2013-12-12 | 2022-09-27 | Kateeva, Inc. | Techniques for layer fencing to improve edge linearity |
| CN107901558B (zh) * | 2013-12-12 | 2020-04-21 | 科迪华公司 | 制造电子设备的方法 |
| US11551982B2 (en) | 2013-12-12 | 2023-01-10 | Kateeva, Inc. | Fabrication of thin-film encapsulation layer for light-emitting device |
| US10522425B2 (en) | 2013-12-12 | 2019-12-31 | Kateeva, Inc. | Fabrication of thin-film encapsulation layer for light emitting device |
| CN107901558A (zh) * | 2013-12-12 | 2018-04-13 | 科迪华公司 | 制造电子设备的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1292462C (zh) | 2006-12-27 |
| JP2004186668A (ja) | 2004-07-02 |
| JP3801158B2 (ja) | 2006-07-26 |
| KR20040044342A (ko) | 2004-05-28 |
| TWI292585B (en) | 2008-01-11 |
| TW200416811A (en) | 2004-09-01 |
| US20040145858A1 (en) | 2004-07-29 |
| KR100572606B1 (ko) | 2006-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1292462C (zh) | 多层电路板及制造方法、电子器件和电子装置 | |
| CN1309567C (zh) | 基板、器件及制法、有源矩阵基板的制法及电光学装置 | |
| CN1298019C (zh) | 薄膜图形形成方法、器件及有源矩阵基板的制造方法 | |
| CN1217794C (zh) | 液滴喷出装置、电光装置的制造方法、电光装置及电子仪器 | |
| CN100343055C (zh) | 液滴喷射装置、电光学装置、电光学装置的制造方法 | |
| CN1215939C (zh) | 喷出图案数据生成方法和装置及应用其的诸装置和诸方法 | |
| CN1607378A (zh) | 体积测定方法及装置、具有该装置的液滴喷出装置 | |
| CN1366205A (zh) | 彩色滤光器、液晶装置、el装置的制造方法和制造装置 | |
| CN1756456A (zh) | 图案形成结构及形成方法、器件及电光学装置、电子仪器 | |
| CN1741694A (zh) | 光电装置及其制造方法、喷出方法 | |
| CN1574201A (zh) | 图案的形成方法及其装置、器件的制造方法、电光学装置 | |
| CN1789874A (zh) | 被加热体的干燥方法、加热炉及设备的制造方法 | |
| CN1574207A (zh) | 图案形成方法、器件及制造方法、电光学装置和电子仪器 | |
| CN1575105A (zh) | 薄膜图案形成方法、器件及其制造方法、电光装置 | |
| CN1365891A (zh) | 材料的喷出装置和方法及滤色器等的制造装置和方法 | |
| CN1310759C (zh) | 液滴喷出装置、印刷装置和电光学装置 | |
| CN1501436A (zh) | 膜图案的形成方法、薄膜制造装置、导电膜布线 | |
| CN1573493A (zh) | 器件及制法、有源矩阵基板的制法及电光学装置和电子仪器 | |
| CN1498685A (zh) | 液状体喷出方法和液状体喷出装置、电子仪器 | |
| CN1689811A (zh) | 液滴喷头的液体填充方法和喷出装置、光电器件制造方法 | |
| CN1551297A (zh) | 薄膜图案形成法、器件及其制法、电光学装置和电子仪器 | |
| CN1302928C (zh) | 液滴喷出方法和液滴喷出装置 | |
| CN1700959A (zh) | 小滴喷射装置和电光学装置及其制造方法和电子器件 | |
| CN1571117A (zh) | 表面处理方法、表面处理装置、表面处理基板及光电装置 | |
| CN1532053A (zh) | 器件及其制造方法、光电装置及电子机器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061227 Termination date: 20191113 |