CN1574207A - 图案形成方法、器件及制造方法、电光学装置和电子仪器 - Google Patents

图案形成方法、器件及制造方法、电光学装置和电子仪器 Download PDF

Info

Publication number
CN1574207A
CN1574207A CNA2004100476870A CN200410047687A CN1574207A CN 1574207 A CN1574207 A CN 1574207A CN A2004100476870 A CNA2004100476870 A CN A2004100476870A CN 200410047687 A CN200410047687 A CN 200410047687A CN 1574207 A CN1574207 A CN 1574207A
Authority
CN
China
Prior art keywords
substrate
zone
pattern
functional liquid
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100476870A
Other languages
English (en)
Other versions
CN100416752C (zh
Inventor
平井利充
御子柴俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1574207A publication Critical patent/CN1574207A/zh
Application granted granted Critical
Publication of CN100416752C publication Critical patent/CN100416752C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/441—Thermal treatment, e.g. annealing in the presence of a solvent vapour in the presence of solvent vapors, e.g. solvent vapour annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

这种图案形成方法是在基板上配置功能液形成所定图案的方法，具有在所述基板上形成贮存格的工序；和在被所述贮存格区分的区域内配置所述功能液的工序；所述区域形成得宽度被部分加宽。

Description

图案形成方法、器件及制造方法、电光学装置和电子仪器
技术领域
本发明涉及图案形成方法、器件及器件制造方法、电光学装置和电子仪器。
本申请对2003年5月28日提出的日本专利申请第2003-151284号、以及2004年4月20日提出的日本专利申请第2004-124211号主张优先权，将其内容引用在这里。
背景技术
作为电子电路和集成电路等所用配线图案等的形成方法，例如可以采用光刻法。这种光刻法需要真空装置等大型设备和复杂工艺，而且材料的使用效率也仅为百分之几，不得不几乎将其废弃，制造成本高。
针对此问题，例如，如特开平11-274671号公报和特开2000-216330号公报上公开的那样，提出了采用由液滴喷头以液滴状喷出液体材料的液滴喷出法，即采用所谓喷墨法在基板上形成图案的方法。这种方法是将图案用液体材料(功能液)在基板上直接配置成图案，然后进行热处理或激光照射使之转变成图案。根据这种方法，具有无需光刻，工序被大幅度简化，同时原材料用量也减少的优点。
近年来，构成器件的电路逐渐推进高密度化，例如要求配线图案进一步微细化和细线化。但是采用上述液滴喷出法的图案形成方法，由于当喷出液滴弹着后在基板上扩展，所以难以稳定地形成微细的图案。
特别是将图案制成导电膜的情况下，由于上述的液滴扩展将会产生存液(凸起)，这是断线和断路等不良情况产生的原因。
而且还有人提出一种形成比液滴喷出法喷出的功能液的飞翔直径具有更窄宽度的配线的形成技术。这种技术中，通过在使区分配线形成区域的贮存格(bank)表面疏液化的状态下，向配线形成区域喷出功能液，即使一部分功能液被喷出到贮存格的上面，也能使全部功能液流入配线的形成区域中。
然而，据近年来确认，一种形成一部分功能液一旦与贮存格的上面接触，就会在贮存格的上面残留细微残渣。例如，当功能液具有导电性的情况下残渣也会成为具有导电性，一旦残留上述残渣，就担心配线本身的特性和使用这种配线的器件特性会发生变化。
发明内容
本发明正是考虑到上述问题而提出的，其目的在于提供一种可以以高精度稳定地形成微细配线图案的图案形成方法、器件及其制造方法、电光学装置、以及电子仪器。
本发明的第一种方式是在基板上配置功能液而形成所定图案的方法，其中具有在所述基板上形成贮存格的工序；和在被所述贮存格区分的区域内配置所述功能液的工序；而所述区域是宽度部分地加宽而形成的。
本方式中，通过在被贮存格区分的区域内配置功能液，例如通过将此功能液干燥，可以在基板上形成所定图案。这种情况下，由于图案形状由贮存格的形状所决定，所以通过将相邻的贮存格间宽度变窄等，适宜地形成贮存格，可以使图案细微化或细线化。
而且本方式中，由被贮存格区分的区域被形成为宽度部分地加宽，所以通过在这种宽度加宽而形成的部分上回避一部分功能液，以此可以防止功能液配置时从贮存格溢出功能液。因此能以所需的形状准确形成图案。
因此本发明的图案形成方法，可以以高精度稳定地形成细线状图案。
在上述图案形成方法中，所述区域优选使一部分宽度为另一部分宽度的110～500％。
在被贮存格区分的区域中，通过使一部分宽度为另一部分宽度的110～500％，可以确实防止配置功能液时的功能液从贮存格溢出。
而且在上述的图案形成方法中，被贮存格区分的区域也可以在与其他图案交叉的部分中形成有宽度部分地加宽。
根据这种图案形成方法，容易有效地利用基板的空间。
而且在上述图案形成方法中，被贮存格区分的区域也可以在与其他图案交叉的部分中形成宽度部分地变窄。
根据这种图案形成方法，在图案交叉的部分不会积蓄电容，容易提高器件的特性。
此外，在上述的图案形成方法中，也可以采用液滴喷出法将所述功能液配置在所述区域内。
根据这种图案形成方法，采用液滴喷出法与采用旋涂法等其他涂布方法相比，液体材料消耗少，容易对基板上配置的功能液的量和位置进行控制。
另外，也可以使相邻贮存格间的宽度比液滴直径窄小。这种情况下，液滴状的功能液将因毛细现象等而进入贮存格中。这样可以形成比喷出的液滴直径更窄小的细线图案。
而且，通过使所述功能液含有导电性微粒，可以形成导电性图案。因此这种图案可以作为配线而适用于各种器件中。
本发明的第二种方式是利用液滴喷出法在基板上喷出配置功能液形成所定图案的方法，其中包括：在所述基板上形成贮存格，以使具有比所述功能液的飞翔直径大的宽度的幅宽区域与具有比该幅宽区域窄的宽度的幅窄区域被连接而配置的工序；通过在所述幅宽区域喷出配置所述功能液使所述功能液流入所述幅窄区域，以在所述幅宽区域和所述幅窄区域配置所述功能液的工序。
根据本方式，在被贮存格区分的幅宽区域和幅窄区域中，通过向所述幅宽区域喷出配置功能液，使这种功能液湿润扩展而流入幅窄区域中。因此，通过仅向幅宽区域喷出功能液，可以将功能液配置在幅宽区域和幅窄区域上。
而且在本方式中，由于幅宽区域具有比功能液的飞翔直径大的宽度，所以一部分功能液不会与贮存格的上面接触。因此可以防止功能液的残渣残留在贮存格的上面。
因而在本方式中，可以稳定地形成发挥所需特性的图案。
而且在上述的图案形成方法中，可以将所述功能液喷出配置在所述幅宽区域与所述幅窄区域的交叉区域上。
根据这种图案形成方法，被喷出配置在交叉区域上的功能液湿润扩展时由于容易流入幅窄区域，所以能够更加顺利地将功能液配置在幅窄区域上。
而且在上述的图案形成方法中，可以以包围所述幅宽区域与所述幅窄区域的交叉区域那样喷出配置所述功能液后，向所述交叉区域喷出配置所述功能液。
根据这种图案形成方法，通过以包围交叉区域那样在先被喷出配置的功能液，使喷出配置在交叉区域上的功能液的湿润扩展被堰所阻止，可以增加流向幅窄区域功能液的流量。因此能够更顺利地将功能液配置在幅窄区域上。
本发明的第三种方式是在基板上形成图案而构成的器件的制造方法，其中，通过上述的图案形成方法形成所述图案。
根据本方式，可以实现在器件上所形成的图案的细微化或细线化。因此可以稳定地制造高精度的器件。
特别是当所述图案构成在所述基板设置的TFT(薄膜晶体管)等开关元件中一部分的情况下可以稳定地得到一种高集成化的开关元件。
本发明的第四种方式是一种器件，通过使用上述的器件制造方法制造，具有高精度。
本发明的第五种方式是电光学装置，其中备有上述器件。
作为电光学装置，例如可以举出液晶显示装置、有机电致发光显示装置、等离子体型显示装置等。
而且本发明的第六种方式是电子仪器，其中备有上述的电光学装置。
根据这些发明，由于具有高精度的器件，所以可以提高品质和性能。
另外，本发明的第七种方式是有源矩阵型基板的制造方法，其中具有：在基板形成栅极配线的第一工序；在所述栅极配线上形成栅极绝缘膜的第二工序；介有所述栅极绝缘膜层叠半导体层的第三工序；在所述栅极绝缘层上形成源电极和漏电极的第四工序；在所述源电极和所述漏电极上配置绝缘材料的第五工序；和形成与所述源电极电连接的像素电极的第六工序；其中至少在所述第一工序、所述第四工序和所述第六工序的至少一个工序中采用本发明的图案形成方法。
根据本方式，能以高精度稳定地形成备有细线状图案的有源矩阵基板。
附图说明
图1是表示本发明图案形成方法的示意说明图。
图2A和图2B是表示线状区域其他方式之例的图。
图3是表示形成线状区域中幅宽区域位置实例的图。
图4是表示形成线状区域中幅宽区域位置其他实例的图。
图5是液滴喷出装置的示意立体图。
图6是为说明以压电方式液体喷出原理的图。
图7A～7E是表示配线图案形成顺序的图。
图8是表示另一种配线图案形成方法的图。
图9A和9B是表示其他配线图案形成方法的图。
图10是表示又一种方式配线图案形成方法的图。
图11是表示另一种方式配线图案形成方法的图。
图12是表示另一种方式配线图案形成方法的图。
图13A和13B是表示其他方式配线图案形成方法的图。
图14是表示又一种方式配线图案形成方法的图。
图15是表示另一种方式配线图案形成方法的图。
图16是表示又一种方式配线图案形成方法的图。
图17是表示一种具有薄膜晶体管的基板之一例的图。
图18A～18D是表示为说明薄膜晶体管制造工序的图。
图19是从对向基板侧看的液晶显示装置的平面视图。
图20是图19中沿着H-H’线的剖面图。
图21是液晶显示装置的等效电路图。
图22是液晶显示装置的部分放大剖面图。
图23是有机EL装置的部分放大剖面图。
图24是表示另一种液晶显示装置的图。
图25A～25C是表示本发明电子仪器具体实例的图。
图26是非接触型卡式介质的分解立体图。
图中，
B-贮存格，P-基板(玻璃基板)，A-线状区域，As-幅宽部分，W、Wp-宽度，F-图案(导电性膜)，30-TFT(开关元件)，100-液晶显示装置(电光学装置)，400-非接触型卡式介质(电子仪器)
具体实施方式
以下参照附图说明本发明。
(第一种实施方式)
图1是表示本发明图案形成方法的示意图。
本发明的图案形成方法具有：在基板P上形成贮存格B的贮存格形成工序；和在被贮存格B区分的线状区域A上配置功能液L的材料配置工序。
本发明的图案形成方法中，通过在被贮存格B区分的线状区域A上配置功能液L，并通过例如将此功能液L干燥，可以在基板P上形成线状图案F。这种情况下，由于线状图案F被贮存格B所规定，所以例如通过使相邻的贮存格B间的宽度变窄等，适当形成贮存格B，可以实现图案F的细微化或细线化。其中当图案F形成后，可以从基板P上除去贮存格B，或者直接使其残存在基板P上。
而且，本发明的图案形成方法中，在基板P上形成贮存格B时，有关被贮存格B区分的线状区域A，将其一部分宽度加宽。也就是说，在线状区域A的轴向设置单个或多个由比其他区域的宽度W宽的宽度Wp(Wp＞W)构成的部分(以下必要时称为幅宽部分As)。
其中，作为贮存格B的形成方法，可以采用平版印刷法或印刷法等任意方法。例如当采用平版印刷法的情况下，可以利用旋涂法、喷涂法、辊涂法、模涂法、浸涂法等所定方法，在基板P上形成由贮存格形成材料构成的层后，通过蚀刻或灰化等图案化，得到具有所定形状的贮存格B。其中既可以在基板P不同的另外物体上形成贮存格B，也可以将其配置在基板P上。
而且作为贮存格B的形成材料，例如除丙烯树脂、聚酰亚胺树脂、聚烯烃树脂、蜜胺树脂等高分子材料以外，还可以举出含有氧化硅等无机物的材料。
本发明的图案形成方法中，通过使被贮存格B区分的线状区域A的宽度形成得部分地较宽(幅宽部分As)，在配置功能液L时可以使一部分功能液L避开此幅宽部分As，防止功能液L从贮存格B溢出。
一般而言，在线状区域配置液体时，在液体表面张力等的作用下，往往产生液体流入该区域，或者液体在该区域内扩展。与此相比，本发明的图案形成方法中，在线宽设置有差别的部分内变成液体的移动成为诱因，所以可以促进功能液L向线状区域A内流入或者在线状区域A内的功能液L扩展，防止功能液L从贮存格B溢出。而且，在配置功能液L时，不言而喻应当适当设定功能液相对于线状区域A的配置量。
由此，在本发明的图案形成方法中，由于可以防止功能液L配置时功能液L从贮存格B溢出，所以可以使图案F根据所需的形状准确形成。从而，可以精度好而稳定地形成细的线状图案F。
其中，在被贮存格B区分的线状区域A中，幅宽部分As的宽度Wp优选为其他部分宽度W的110～500％。这样可以确实防止功能液配置时从贮存格溢出功能液。另外，上述比例一旦小于110％，由于功能液不能充分避开幅宽部分而不好。反之若超过500％，则不能有效利用基板上的空间而不好。
另外，线状区域A的形状并不限于图1所示的形状。线状区域A中幅宽部分As的个数或大小、配置位置、配置间距等，可以根据图案的材料或宽度，或所要求的精度适当设定。
图2A和图2B表示线状区域其他形状的实例。
在图1所示的线状区域A中，幅宽部分As与其他部分相比向线状区域A中心轴线的两侧加宽，而在图2A所示的线状区域A2内，幅宽部分As1、As2是向线状区域A2中心轴线的一侧加宽。而且沿着线状区域A2的轴向交替形成着向线状区域A2中心轴线一侧加宽的幅宽部分As1与向另一侧加宽的幅宽部分As2。
在图1所示的线状区域A中，幅宽部分As的边缘部分形成为矩形形状，与之相比在图2B所示的线状区域A3内，幅宽部分As的边缘部分形成为三角形形状。其中幅宽部分As的边缘部分也可以形成为圆弧状。
而且图3是表示可以形成幅宽部分As位置的实例的视图。
图3中，幅宽部分As被设置在图案之间(F和F2)交叉部分。也就是说，线状区域A在与形成其他图案F2的区域互相交叉的部分内形成着部分幅宽部分。这样可以有效利用基板上的空间。另外，在图3中，可以利用图案F例如作为TFT结构中的栅极线，可以利用图案F2例如作为TFT结构中的源线(数据线)。
而且图4是表示可以形成幅宽部分As位置的其他实例的图。
图4中，幅宽部分As被设置在膜图案之间(F和F2)交叉部分以外。也就是说，线状区域A在与其他膜图案F2形成的区域互相交叉的部分内部分地宽度变窄而形成的。这样可以在使膜图案交叉部分不储蓄电容的情况下提高器件的特性。而在图4中，可以利用膜图案F例如作为TFT结构中的栅极线，可以利用膜图案F2例如作为TFT结构中的源线(数据线)。
作为本发明中的基板P，可以举出玻璃、石英玻璃、硅晶片、塑料薄膜、金属板等各种材料。而且也包括可以在这些各种材料基板表面上形成了半导体膜、金属膜、电介质膜、有机膜等基底膜的。
而且作为本发明的功能液L可以采用各种，例如可以采用含有导电性微粒的配线用油墨。
作为将功能液L配置在贮存格B所区分区域内的方法，优选采用液滴喷出法，即所谓喷墨法。采用液滴喷出法与采用旋涂法等其他涂布法相比的优点是，在液体材料的消耗上没有浪费，容易对在基板上配置功能液的数量和位置进行控制。
配线图案用油墨，是由将导电性微粒分散在分散剂中的分散液或将有机银化合物和氧化银纳米粒子分散在溶剂(分散剂)中的溶液组成的。
作为导电性微粒，例如除了含有金、银、铜、钯、以及镍中任何金属的金属微粒以外，还可以使用其氧化物以及导电性聚合物和超导体微粒等。
这些导电性微粒，为了提高分散性还可以在其表面上涂布有机物等之后使用。在导电性微粒表面涂布用的涂料，例如可以举出二甲苯、甲苯等有机溶剂和柠檬酸等。
导电性微粒的粒径优选为1纳米或其以上和0.1微米或其以下。若大于0.1微米，则有堵塞后述的液滴喷头中喷嘴之虞。而且一旦小于1纳米，涂料与导电性微粒的体积比就会增大，使得到的膜中有机物比例过高。
作为分散剂，只要是可以分散上述导电性微粒的就无特别限制。除水之外，例如还可以举出甲醇、乙醇、丙醇、丁醇等醇类，正庚烷、正辛烷、癸烷、十二碳烷、十四碳烷、甲苯、二甲苯、对异丙基甲苯、杜烯、茚、二戊烯、四氢萘、十氢萘、环己基苯等烃类化合物，和乙二醇二甲醚、乙二醇二乙醚、乙二醇甲基乙基醚、二甘醇二甲醚、二甘醇二乙醚、二甘醇甲基乙基醚、1，2-二甲氧基乙烷、双(2-甲氧基乙基)醚、对二噁烷等醚类化合物，以及亚丙基碳酸酯、γ-丁内酯、N-甲基-2-吡咯烷酮、二甲基甲酰胺、二甲基亚砜、环己酮等极性化合物。其中从微粒的分散性和分散液稳定性或者从采用液滴喷出法(喷墨法)的容易性观点来看，优选水、醇类、碳氢化合物类和醚类化合物，更优选的分散剂可以举出水和烃类化合物。
上述导电性微粒分散液的表面张力，优选为0.02N/m或其以上和0.07N/m或其以下范围内。采用喷墨法喷出液体时，表面张力一旦低于0.02N/m，由于油墨组合物对喷嘴面的湿润性增大而容易使飞行路线产生弯曲，反之若超过0.07N/m则因喷嘴端部的弯月面形状不稳定而使喷出量和喷出计时的控制变得困难。为了调整表面张力，可以在使与基板的接触角不产生显著降低的范围内，向上述分散液中添加微量含氟类、硅酮类、非离子类等表面张力调节剂。非离子类表面张力调节剂能提高液体对基板的湿润性，改善膜的流平性，具有防止膜产生微小凹凸的作用。上述表面张力调节剂，必要时还可以含有醇类、醚类、酯类、酮类等有机化合物。
上述分散液的粘度优选为1mPa·s或其以上和50mPa·s或其以下。采用喷墨法以液滴形式喷出液体材料时，在粘度小于1mPa·s的情况下，在喷嘴周边部分容易因油墨的流出污染，而且在粘度大于50mPa·s的情况下，喷嘴孔被堵塞的频度增高，很难顺利地喷出液滴。
作为液滴喷出法的喷出技术，可以举出带电控制方式、加压振动方式、电机转换方式、电热转换方式、静电吸引方式等。带电控制方式是指用带电电极赋予材料以电荷，用偏转电极控制材料的飞翔方向使之从喷嘴中喷出的方式。加压振动方式是指对材料施加30千克/平方厘米左右的超高压，使材料向喷嘴尖端侧喷出的方式，在不加控制电压的情况下，材料可以直接进入而从喷嘴喷出，若施加控制电压，在材料之间就会产生静电排斥作用，使材料飞散而不能从喷嘴喷出。此外，电机转换方式是指利用压电元件(压电元件)接受脉冲电信号后变形的性质，由压电元件变形通过柔性物质向储存材料的空间内施压，挤压材料使之从这种空间中喷嘴喷出的方式。
而且电热转换方式是指利用设置在储存材料空间内的加热器使材料急剧气化产生气泡，借助于气泡的压力使空间内的材料喷出的方式。静电吸引方式是指对储存材料的空间内施加微小压力，在喷嘴中形成材料弯月面，在这种状态下施加静电引力后将材料吸引出来的方式。此外还可以采用通过电场使流体粘性变化的方式，以及应用放电火花飞翔的方式等技术。液滴喷出法具有材料使用上浪费少，而且能在所需位置准确配置所需量材料的优点。而且利用液滴喷出法喷出一滴液体材料(流体)的量，例如为1～300纳克。
本发明的图案形成方法中，用上述的配线图案用油墨可以形成具有导电性的图案。这种导电性图案可以作为配线而适用在各种器件中。
图5是表示作为用于本发明图案形成方法的装置之一例的、通过液滴喷出法在基板上配置液体材料的液滴喷出装置(喷墨装置)IJ示意构成的立体图。
液滴喷出装置IJ，备有液滴喷头1、X轴方向驱动轴4、Y轴方向导向轴5、控制装置CONT、台架7、清洗机构8、基座9和加热器15。
台架7是支持由此液滴喷出装置IJ配置油墨(液体材料)的基板P用的部件，其中备有将基板P固定在基准位置用的图中未示出的固定机构。
液滴喷头1是备有多个喷嘴的多喷嘴型液滴喷头部分，纵向与X轴方向一致。多个喷嘴沿着Y轴方向并列以一定间隔被设置在液滴喷头1的下面。从液滴喷头1的喷嘴，向被支持在台架7上的基板P喷出含有上述导电性微粒的油墨。
X轴向驱动马达2被连接在X轴向驱动轴4上。X轴方向驱动马达2是步进马达等，一旦从控制装置CONT发出X轴向驱动信号，就能使X轴向驱动轴4旋转。X轴向驱动轴4一旦旋转就能使液滴喷头1沿着X轴方向移动。
Y轴方向导向轴5被固定得相对于基座9不能移动。台架7备有Y轴方向驱动马达3。Y轴方向驱动马达3是步进马达等，一旦从控制装置CONT发出Y轴方向的驱动信号，就能使台架7沿着Y轴方向移动。
控制装置CONT向液滴喷头1供给液滴喷出控制用电压。而且向X轴方向驱动马达2供给控制液滴喷头1的沿着X轴方向移动用的驱动信号，向Y轴方向驱动马达3供给控制台架7沿着Y轴方向移动用的驱动信号。
清洗机构8是清洗液滴喷头1用的机构。清洗机构8备有图中未示出的Y轴方向驱动马达。通过驱动此Y轴方向驱动马达使清洗机构沿着Y轴方向导向轴5移动。清洗机构8的移动也由控制装置CONT加以控制。
加热器15在这里是以灯退火方式对基板P进行热处理的一种机构，对被涂布在基板P上液体材料中所含的溶剂进行蒸发和干燥。此加热器15电源的导通和切断也由控制装置CONT加以控制。
液滴喷出装置IJ，一边相对于支持液滴喷头1和基板P的台架7进行扫描，一边向基板P喷出液滴。在以下的说明中，将以X轴方向作为扫描方向，将与X轴方向正交的Y轴方向作为非扫描方向。因此，将液滴喷头1的喷嘴在以作为非扫描方向的Y轴方向上以一定间隔并列设置。而且在图5中，虽然将液滴喷头1配置得相对于基板P的进行方向成直角，但也可以调整液滴喷头1的角度，使之相对于基板P的进行方向交叉。这样一来，通过调整液滴喷头1的角度可以调节喷嘴之间的间距。而且也可以任意调节基板P与喷嘴面之间的距离。
图6是为说明以压电方式喷出液体材料原理的图。
图6中，压电元件22被设置得与容纳液体材料(配线图案用油墨，功能液)的液体室21相邻。通过包括容纳液体材料的材料罐的液体材料供给系统23向液体室21供给液体材料。
压电元件22与驱动电路24连接，通过此驱动电路24向压电元件22施加电压，液体室21通过使压电元件22的变形而变形，可以从喷嘴25喷出液体材料。这种情况下，通过使施加的电压值发生变化来控制压电元件22的变形量。而且通过使施加电压的频率发生变化来可控制压电元件22的变形速度。
压电方式的液滴喷出由于对材料不加热，所以优点是对材料的组成不易产生影响。
以下作为本发明配线图案形成方法实施方式的一个实例，参照附图7A～7E  详细说明在基板上形成导电膜配线的方法。
本实施方式涉及的图案形成方法，是在基板上配置上述的配线图案用油墨(配线图案形成材料)，在该基板上形成配线用导电膜图案的方法，大体由贮存格形成工序、残渣处理工序、疏液化处理工序、材料配置工序、中间干燥工序和烧成工序构成。
以下对各工序的每个工序进行详细说明。
(贮存格形成工序)
贮存格是起隔离部件作用的部件，贮存格的形成可以采用平板印刷法和印刷法等任意方法进行。例如采用平板印刷法的情况下，以旋涂法、喷涂法、辊涂法、模涂法、浸涂法等所定方法，如图7A所示，根据基板P上贮存格的高度，涂布贮存格材料31，在其上涂布抗蚀剂层。然后根据贮存格形状(配线图案)施加掩膜使抗蚀剂曝光和显影，残留下与贮存格形状一致的抗蚀剂。最后蚀刻除去掩膜以外部分的贮存格材料。而且还可以形成下层是由无机物或有机物形成得对功能液显示亲液性的材料，而上层是由有机物形成并显示疏液性的材料构成的两层以上的贮存格(凸部)。
通过这种方法，如图7B所示，突出设置例如宽度15微米的贮存格B，以便将应当形成配线图案的区域的周边包围。
而且本例中正如前面图1所示，可以在由贮存格形成线状区域、与此线状区域的轴向有关的所定位置上形成由宽度比其他区域宽的宽幅构成的宽幅部分。
而且在有机材料涂布前，作为对基板P进行表面的改质处理，虽然实施了HMDS处理(以蒸气状涂布(CH3)3SiNHSi(CH3)3的方法)，但是在图7A～7E中却省略了有关图示。
(残渣处理工序(亲液化处理工序))
进而对基板P实施残渣处理工序，以便除去贮存格间34中贮存格形成时的抗蚀剂(有机物)残渣。
作为残渣处理工序，虽然可以选择通过照射紫外线进行残渣处理的紫外线(UV)照射处理和在大气气氛中以氧作处理气体的O2等离子体处理等，但是这里实施的是O2等离子体处理。
具体讲，采用从等离子体放电电极向基板P照射等离子体状态氧的方式进行。作为O2等离子体处理条件例如为：等离子体功率为50～1000W、氧气流量为50～100毫升/分钟、基板与等离子体放电电极的相对移动速度为0.5～10毫米/秒钟、基板温度为70～90℃。
另外，当基板P是玻璃基板的情况下，其表面对配线图案形成材料虽然具有亲液性，但如本实施方式那样，为残渣处理而实施O2等离子体处理和紫外线照射处理的情况下，可以提高基板表面的亲液性。
(疏液化处理工序)
接着对贮存格B进行疏液化处理，赋予该表面疏液性。
作为疏液化处理，例如可以采用在大气气氛中以四氟甲烷作处理气体的等离子体处理法(CF4等离子体处理法)。CF4等离子体处理条件例如为：等离子体功率为50～1000W、四氟甲烷气体流量为50～100毫升/分钟、基板与等离子体放电电极的相对移动速度为0.5～1020毫米/秒钟、基板温度为70～90℃。
另外，处理气体并不限于四氟甲烷(四氟化碳)，也可以采用其他氟代烃类气体。
通过这种疏液化处理，可以对贮存格B对构成其的树脂中导入氟基，赋予高的疏液性。而且，作为上述亲液化处理的O2等离子体处理，虽然也可以在贮存格B形成之前进行，但是由于一旦在O2等离子体处理之前进行，贮存格B就有容易被氟化(疏液化)的性质，所以优选在形成贮存格B形成后进行O2等离子体处理。
还有，通过对贮存格B进行疏液化处理，对在先经亲液化处理的基板P表面多少有些影响，特别是当基板P由玻璃等组成的情况下，由于很难因疏液化处理而导入氟原子，所以对基板P的亲液性，即湿润性没有实质上的损害。
而且采用原来具有疏液性的材料(例如含有氟原子的树脂材料)形成贮存格B的情况下，也可以省略该疏液化处理。
(材料配置工序和中间干燥工序)
以下采用前面图5所示的液滴喷出装置IJ的液滴喷出法，在被基板P上的贮存格所区分的区域上，即贮存格B之间配置配线图案形成材料。而且在本例中，作为配线图案用油墨(功能液L)，喷出将导电性微粒分散在溶剂(分散剂)中的分散液。这里使用的导电性微粒，例如除了含有金、银、铜、钯和镍中任何金属的金属微粒以外，还可以使用导电性聚合物或超导体微粒等。
也就是说，在材料配置工序中，如图7C所示，由液滴喷头1以液滴形式喷出功能液L，将该液滴配置在基板P上的贮存格B间。作为液滴喷出条件，例如可以在油墨重量4纳克/滴、油墨速度(喷出速度)5～7米/秒钟的条件下进行。
此时，由于功能液的配置区域被贮存格B所隔开，所以可以阻止该功能液在基板P上扩散。
而且如图7C所示，当相邻的贮存格B间宽度比液滴直径D小的情况下(即液滴直径D大于贮存格B间宽度W的情况下)，如图7D中二点划线所示，虽然有一部分液滴处于贮存格B上，但是在毛细现象等作用下而能使功能液L进入贮存格B间。本例中，贮存格B由于已被赋予疏液性，所以功能液将会离开贮存格B而更加确实地流入贮存格B间。
另外，由于基板P的表面已被赋予亲液性，所以流入贮存格B间的功能液L可以在该被区分的区域内均匀扩展。这样可以形成一种比喷出液滴直径D更窄的线宽W的涂膜。
进而，在本例中，正如前面图1所示，由于线状区域的宽度被部分加宽而形成，所以在配置功能液时，在这种幅宽部分上可以避开一部分功能液，因而可以确实防止功能液从贮存格溢出，同时还可以促进在该区域内扩展。
(中间干燥工序)
在基板P上配置功能液后，为了除去分散剂和确保膜厚，必要时应当进行干燥处理。干燥处理，例如除加热基板P用的通常的电热板、电炉等处理之外，还可以采用灯退火的方式进行。
作为灯退火使用光的光源并无特别限制，可以使用红外灯、氙灯、YAG激光器、氩激光器、二氧化碳激光器、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等激元激光器等作为光源。这些光源一般可以使用功率为10W或其以上和5000W或其以下范围内的，但是在本实施方式中使用功率处于100W或其以上和1000W或其以下范围内的就足够了。
(烧成工序)
为了使微粒间实现充分电接触，对于喷出工序后的干燥膜需要完全除去分散剂。而且为了提高导电性微粒表面的分散性而涂布了有机物等涂敷材料的情况下，还需要除去这种涂敷材料。为此对喷出工序后的基板实施热处理和/或光处理。
热处理和/或光处理通常在大气中进行，但是根据需要也可以在氮气、氩气、氦气等惰性气体气氛中进行。热处理和/或光处理的处理温度，可以根据分散剂的沸点(蒸气压)、气氛气体的种类和压力、微粒的分散性或氧化性等热行为、涂敷材料的有无或数量、以及基体材料的耐热温度等适当确定。
例如，为了除去由有机物组成的涂敷材料，需要在大约300℃下烧成。这种情况下，例如也可以事先在贮存格B和功能液的干燥膜上涂布低熔点玻璃。
而且在使用塑料等基板的情况下，优选在室温或其以上至100℃或其以下温度下进行。
通过以上工序喷出工序后的干燥膜可以确保微粒之间的电接触，如图7E所示，将其转变成电导性膜(图案F)。
正如上述说明的那样，本例的图案形成方法，通过使被贮存格区分的线状区域形成得部分加宽，可以确实防止功能液从贮存格溢出，同时还可以促进在该线状区域内的扩展。因此可以以高精度稳定地形成细线状图案。
(第二种实施方式)
以下参照图8说明本发明图案形成方法的第二种实施方式。
图8是为说明本实施方式涉及的图案形成方法用的示意图。其中在以下说明中，与上述实施方式相同或相等的构成部分将赋予相同符号，有关其说明从简或省略。
在图8中，在基板P上形成有因贮存格而具有第一宽度H1的第一沟槽部分34A(幅宽区域)，和与该第一沟槽部分34A连接的具有第二宽度H2的第二沟槽部分34B(幅窄区域)。第一宽度H1形成得比功能液液滴飞翔直径大。第二宽度H2形成得比第一宽度H1窄。换句话说，第二宽度H2等于或小于第一宽度H1。而且第一沟槽部分34A形成得沿着图8中X轴方向延伸，而第二沟槽部分34B形成得沿着图8中Y轴方向延伸。
为了在上述沟槽部分34A、34B上形成图案F，首先如图9所示，利用液滴喷头1在第一沟槽34A的所定位置上配置含有形成图案F用的配线图案油墨的功能液L的液滴。在第一沟槽部分34A配置功能液L的液滴时，从第一沟槽部分34A的上方使用喷头1向第一沟槽部分34A喷出液滴。在本实施方式中，如图9A所示，将功能液L的液滴沿着第一沟槽部分34A的纵向(X轴方向)以所定间隔配置。此时也可以将功能液L的液滴配置在第一沟槽部分34A中第一沟槽部分34A与第二沟槽部分34B连接的连接部分37附近(交叉区域)。
如图9B所示，被配置在第一沟槽部分34A的功能液L因自流而在第一沟槽部分34A内湿润扩展。此外被配置在第一沟槽部分34A的功能液L，因自流而向第二沟槽部分34B内湿润扩展。这样就能无需从第二沟槽部分34B之上对第二沟槽部分34B直接喷出液滴，将功能液L也配置在第二沟槽部分34B上。
由此，将在第一沟槽部分34A配置功能液L时，可以借助于被配置在该第一沟槽部分34A的功能液L的自流(毛细现象)，将功能液L配置在第二沟槽部分34B上。从而即使不从贮存格B之上向窄幅H2的第二沟槽部分34B喷出功能液L的液滴，也能顺利地将功能液L配置在第二沟槽部分34B上。特别是当第二沟槽部分34B的宽度H2窄，而且从液滴喷头1喷出的液滴直径(飞翔中的液滴直径)比H2还窄的情况下，也借助于功能液L的自流流动可以将功能液L顺利地配置在第二沟槽部分34B上。因而可以形成具有所需形状的图案。而且由于可以将功能液L顺利地配置在幅窄的第二沟槽部分34B上，所以可以实现图案的细线化(微细化)。另一方面，由于第一沟槽部分34A的宽度H1宽，即使从贮存格B上向第一沟槽部分34A喷出功能液L的液滴，一部分功能液L落在贮存格B的上面38，因而可以回避残渣残留的不利情况出现。因此可以稳定地形成发挥所需特性的图案。
此外若采用本实施方式，则由于可以将功能液L配置在第一沟槽部分34A中第一沟槽部分34A与第二沟槽部分34B连接的连接部分37附近，所以可以在功能液L湿润扩展时流入第二沟槽部分34B内，因而可以更顺利地将功能液L配置在第二沟槽部分34B内。
将功能液L配置在第一沟槽部分34A和第二沟槽部分34B内之后，与上述第一种实施方式同样，通过中间干燥工序和烧成工序可以形成图案F。
另外，如图10所示，还可以在向第二沟槽部分34B喷出配置仅由功能液溶剂组成的功能液La之后，再配置上述功能液L。通过以这样方式向第二沟槽部分34B内喷出配置功能液L，功能液L容易流入第二沟槽部分34B中，因而可以更加顺利地将功能液L配置在第二沟槽部分34B内。而且因功能液La不含导电性微粒而没有导电性。因此即使在贮存格B上残存功能液L的情况下，也不会使图案F的所需特性发生变化。
而且也可以在功能液L配置后进行真空干燥工序。由于进行真空干燥工序使功能液L被真空抽吸，所以这种情况下也能够较顺利地将功能液L配置在第二沟槽部分34B内。
还可以在功能液L配置后针对功能液L向第二沟槽部分34B喷吹气体。这样通过对功能液L向第二沟槽部分34B喷吹气体，使功能液L容易流入第二沟槽部分34B中，所以这种情况下也可以顺利地将功能液L配置在第二沟槽部分34B内。
另外，如图11所示，还可以将连接第一沟槽部分34A与第二沟槽部分34B的连接部分37，设置成从第一沟槽部分34A向第二沟槽部分34B逐渐变窄的喇叭状。这样可以使被配置在第一沟槽部分34A的功能液L顺利地流入第二沟槽部分34B内。
此外如图12所示，在使第一沟槽部分34A的延伸方向与第二沟槽部分34B的延伸方向互相交叉的方式中，也可以将第一沟槽部分34A中第二沟槽部分34B附近区域的宽度H1’设置得比其他区域的宽度H1局部狭窄。即使这样也能使被配置在第一沟槽部分34A的功能液L顺利地流入第二沟槽部分34B内。这种情况下，通过使形成第一沟槽部分34A的贮存格B的内壁面Bh朝着第二沟槽部分34B方向倾斜，可以使被配置在第一沟槽部分34A的功能液L顺利地流入第二沟槽部分34B内。
再有，在上述的各种实施方式中，虽然使具有宽幅H1的第一沟槽部分34A的延伸方向与具有窄幅H2的第二沟槽部分34B的延伸方向互相不同，但是也可以如图13A和13B所示，将具有宽幅H1的第一沟槽部分34A的延伸方向与具有窄幅H2的第二沟槽部分34B的延伸方向相同。如图13A所示，通过将功能液L配置在第一沟槽部分34A内，依靠该功能液L的自身流动，如图13B所示，可以将功能液L配置在第二沟槽部分34B内。而且这种情况下，通过使第一沟槽部分34A与第二沟槽部分34B的连接部分37，形成为从第一沟槽34A朝着第二沟槽部分34B方向逐渐变窄的喇叭状，可以使被配置在第一沟槽部分34A内的功能液L顺利地流入第二沟槽部分34B内。
而且当L配置在第一沟槽部分34A内的功能液依靠该功能液L的自身流动被配置在第二沟槽部分34B内时，如图14所示，还可以在第一沟槽部分34A中第一沟槽部分34A与第二沟槽部分34B的连接部分37以外区域设置堤防部分39。图14中的堤防部分39是在第一沟槽部分34A上配置的功能液L的液滴。也就是说，作为堤防部分39用的功能液L的液滴，是不会流到第二沟槽部分34B内，最初配置的将第一沟槽部分34A中第一沟槽部分34A与第二沟槽部分34B的连接部分37附近包围的液滴。图14中，起着堤防部分39作用的最初被配置的液滴赋予符号“1”。而且依靠自身流动被配置在第二沟槽部分34B内用的功能液L，被配置在连接部分37与堤防部分39之间。对此液滴赋予符号“2”。这样一来，被配置在第一沟槽部分34A中连接部分37与堤防部分39(液滴“1”)之间的功能液L的液滴“2”，可以阻止向连接部分37以外处流动，而朝着连接部分37流动。因此，可以使流向第二沟槽部分34B内的功能液L流量增加，液滴“2”通过连接部分37顺利地流入第二沟槽部分34B内。
而且如图15所示，也可以利用贮存格B的内壁面Bh作为堤防部分39。
此外如图16所示，在第一沟槽部分34A中，具有比第一沟槽部分34A的宽度H1和第二沟槽部分34B的宽度H2更窄宽度的第三沟槽部分34C的连接方式中，由于贮存格B的内壁面Bh具有堤防部分39的功能，所以被配置在第一沟槽部分34A中的功能液L可以顺利地流入第二沟槽部分34B和第三沟槽部分34C中。
(薄膜晶体管)
本发明的配线图案形成方法，能够适用于形成如图17所示的开关元件用薄膜晶体管(TFT)和与其连接的配线时。图17中，在具有TFT的TFT基板P上，备有栅极配线40、与此栅极配线40电连接的栅极电极41、源配线42、与此源配线42电连接的源电极43、漏电极44、与漏电极44电连接的像素电极45。栅极配线40形成得沿着X轴方向延伸，栅极电极41形成得沿着Y轴方向延伸。而且栅极电极41的宽度H2也比栅极配线40的宽度H1窄。这些栅极配线40和栅极电极41可以采用本发明涉及的图案形成方法形成。
而且在上述的实施方式中，虽然是使用本发明涉及的图案形成方法形成TFT(薄膜晶体管)的栅极配线的，但是也可以用于制造源电极、漏电极、像素电极等其他构成要素。以下参照图18A～18D说明TFT的制造方法。
如图18A所示，首先采用光刻法在洗净的玻璃基板610的上面形成设置一个像素间距为1/20～1/10沟槽611a用的第一层贮存格611。这种贮存格611形成后需要备有透光性和疏液性，作为其材料可以使用丙烯酸树脂、聚酰亚胺树脂、烯烃树脂、蜜胺树脂等高分子材料。
为了使这样形成后的贮存格611具有疏液性，需要实施CF4等离子体处理等(采用含氟气体的等离子体处理)，或者代之以事先在贮存格611材料本身中充填疏液成分(氟代基等)。这种情况下可以省略CF4等离子体处理。
经过这样疏液化的贮存格611相对于喷出油墨的接触角优选为40°或其以上，而作为玻璃面的接触角优选确保为10°或其以下。也就是说，经过本发明人等的试验结果确认，例如对导电性微粒(十四碳烷溶剂)处理后的接触角，在采用丙烯酸树脂系作为贮存格611原始材料的情况下可以确保大约为54.0°(未处理情况下为10°或其以下)。而且这些接触角是在等离子体功率为550瓦，以0.1升/分钟速度供给四氟甲烷气体的处理条件下得到的。
继上述第一层贮存格形成工序后的栅极扫描电极形成工序中，利用喷墨头喷出含有导电性材料的液滴，使之填满被贮存格611区分的作为扫描区域的上述沟槽611a，这样能形成栅极扫描电极612。而且在形成栅极扫描电极612时，可以采用本发明涉及的图案形成方法。
作为此时的导电性材料，可以适当采用Ag、Al、Au、Cu、Pd、Ni、W-Si和导电性聚合物等。这样形成的栅极扫描电极612，由于事先赋予贮存格611以充分的疏液性，因而能在不从沟槽611a渗出的情况下形成微细的配线图案。
通过以上工序可以在基板610上形成由贮存格611和栅极扫描电极612组成的备有平坦的上表面的第一导电层A1。
为了在沟槽611a内获得良好的喷出效果，如图18A所示，此沟槽611a的形状优选采用准锥形状(朝着喷出方向张口的倾斜状)。这样能够使被喷出的液滴充分进入深处。
进而如图18B所示，通过等离子体CVD法使栅极绝缘膜613、活性层621和接触层609连续成膜。通过使原料气体或等离子体条件发生变化，可以形成氮化硅膜作为栅极绝缘膜613，无定形硅膜作为活性层621，以及n+型硅膜作为接触层609。用CVD法形成的情况下，需要经历300～350℃的热历史，贮存格采用无机系材料的情况下，可以回避透明性和耐热性的问题。
继上述半导体层形成工序后的第二层贮存格形成工序中，如图18C所示，根据光刻法在栅极绝缘膜613的上面，形成设置一个像素间距为1/20～1/10而且与上述沟槽611a交叉的沟槽614a用的第二层贮存格614。这种贮存格614形成后需要具备透光性和疏液性，作为其材料可以采用丙烯酸树脂、聚酰亚胺树脂、烯烃树脂、蜜胺树脂等高分子材料。
为了使这样形成后的贮存格614具有疏液性，需要实施CF4等离子体处理等(采用含氟气体的等离子体处理)，或者代之以事先在贮存格614材料本身中充填疏液成分(氟代基等)。这种情况下可以省略CF4等离子体处理。
以此方式被疏液化的贮存格614相对于喷出油墨的接触角，优选确保在40°或其以上。
继上述第二层贮存格形成工序后的源、漏电极形成工序中，利用喷墨头喷出含有导电性材料的液滴，如图18D所示，使之填满被贮存格614区分的本身是扫描区域的上述沟槽614a内，形成与上述栅极扫描电极612交叉的源电极615和漏电极616。而且在形成源电极615和漏电极616时，可以采用本发明涉及的图案形成方法。
此时用的导电性材料，可以适当采用Ag、Al、Au、Cu、Pd、Ni、W-Si和导电性聚合物等。这样形成的源电极615和漏电极616，由于事先赋予贮存格614以充分的疏液性，所以能够在不从沟槽614a渗出的情况下形成微细的配线图案。
而且可以将绝缘材料17配置得使配置了源电极615和漏电极616的沟槽614a填埋。通过以上的工序可以在基板610上形成由贮存格614和绝缘材料617组成的平坦的上表面620。
进而在绝缘材料617上形成接触孔619，同时在上面620上形成被图案化的像素电极(ITO)618，通过接触孔619将漏电极616与像素电极618连接起来制成TFT。
(电光学装置)
下面说明作为本发明的电光学装置之一例的液晶显示装置。
图19是关于本发明涉及的液晶显示装置中，从各构成要素共同显示的相对向的基板侧观察的平面图，图20是沿着图19中H-H’直线的剖面图。图21是液晶显示装置的图像显示区域中以矩阵状形成的多个像素的各种元件、配线的等效电路图，图22是液晶显示装置的局部剖面放大图。其中在以下的说明中，为了能在图中识别各层和各部件，对各层和各部件的尺寸在比例上做了不同的处理。
在图19和图20中，本实施方式的液晶显示装置(电光学装置)100构成为，成对的TFT阵列基板10和对向基板20被作光固化性密封材料用的密封材料52粘合起来，在由此密封材料52区分的区域内封入并保持有液晶50。密封材料52在基板面内的区域中形成被关闭的框架状，没有液晶注入口，所以没有被密封材料密封的痕迹。
在密封材料52的形成区域的内侧区域上，形成有由遮光材料组成的边框53。在密封材料52的外侧区域，沿着TFT阵列基板10的一边形成有数据线驱动电路201和安装接线柱202，沿着与此一边相邻的两边形成有扫描线驱动电路204。在TFT阵列基板10的其余一边设有连接被设在像素显示区域两侧的扫描线驱动电路204之间用的多个配线205。而且在对向基板20的角部的至少一处，设有对TFT阵列基板10与对向基板20之间电导通用的基板间导通材料206。
另外，也可以借助于各向异性的导电膜，例如将安装了驱动用LSI的TAB(Tape Automated Bonding)基板和在TFT阵列基板10周边部分形成的接线柱组进行机械和电学上的连接，以此来代替在TFT阵列基板10上形成数据线驱动电路201和扫描线驱动电路204。而且，在液晶显示装置100中，根据使用的液晶50的种类，即根据TN(扭转向列)模式、C-TN法、VA方式、IPS方式等动作模式，以及正常白模式/正常黑模式的区别，在所定方向上设置相位差板、偏光板等按所定方向被配置，但是这里省略对其图示。
而且使用液晶显示装置100作彩色显示用的情况下，在对向基板20中于TFT阵列基板10与后述的各像素电极相对向的区域内，与其保护膜同时形成例如与红(R)、绿(G)、蓝(B)的彩色滤光片。
这种结构的液晶显示装置100的像素显示区域内，如图21所示，以矩阵状形成有多个像素100a的同时，在这些像素100a的每个像素上形成像素开关用TFT(开关元件)30，将供给像素信号S1、S2…Sn的数据线6a电连接在TFT30的源极上。写入数据线6a的像素信号S1、S2…Sn，既可以按此顺序依次供给各线，也可以在相邻的多条数据线6a之间逐组供给。而且其构成为事先将扫描线3a电连接在TFT30的栅极上，根据所定时序将脉冲扫描线信号G1、G2…Gm依此顺序依次逐线施加在扫描线3a上。
像素电极19事先与TFT30的漏极电连接，通过使作为开关元件用的TFT30仅在一定时间处于开启(ON)状态，以所定时序向各像素写入从数据线6a供给的像素信号S1、S2、…、Sn。以此方式通过像素电极19写入液晶的所定水平的像素信号S1、S2、…、Sn，可以在图20所示的对向基板20的对向电极121之间保持一定时间。而且为了防止被保持像素信号S1、S2、…、Sn的泄漏，可以附加在像素电极19与对向电极121形成的液晶电容并列的储蓄电容60。例如，像素电极19的电压仅在比施加比源电压时间长三位数的长时间内由储蓄电容60所保持。这样可以改善电荷的保持特性，制成对比度高的液晶显示装置100。
图22是具有底栅极型TFT30的液晶显示装置100的局部剖面放大图，在构成TFT阵列基板10的玻璃基板P上，形成有用上述图案形成方法形成的作为导电性膜用的栅极配线61。
在栅极配线61上，隔着由SiNx组成的栅极绝缘膜62层叠有由无定形硅(a-Si)层组成的半导体层63。将与此栅极配线部分相对向的部分半导体层63作为通道区域。在半导体层63上层叠有为获得欧姆连接所需的例如由n+型a-Si层组成的结合层64a和64b，在通道区域中央部分中的半导体层63上，形成有保护通道用的由SiNx组成的绝缘性抗蚀膜65。另外，在蒸镀(CVD)后，经过涂布抗蚀剂、感光、显影和光刻，可以图案化成图中所示的形状。
此外，将由结合层64a、64b和ITO组成的像素电极19也同样成膜，同时进行光刻，可以图案化成图示的形状。于是在像素电极19、栅极绝缘膜62和抗蚀膜65上分别吐出设置贮存格66…，在这些贮存格66…之间用上述的液滴喷出装置IJ喷出银化合物的液滴形成源线和漏线。
本实施方式的液晶显示装置，通过上述的图案形成方法，由于能以高精度稳定地形成微细化或细线化的导电膜，所以可以获得高的品质和性能。
再有，在上述实施方式中，虽然是采用以TFT30作为液晶显示装置100驱动用开关元件的构成，但是也可以用于液晶显示装置以外，例如用于有机EL(电致发光)显示器件之中。有机EL显示器件，具有将含荧光性无机和有机化合物的薄膜被阴极和阳极夹在其间的构成，通过向上述薄膜注入电子或空穴使之激发而生成激发子，利用这种激发子再结合时放出光线(荧光、磷光)的性质使之发光的元件。于是在具有上述的TFT30的基板上，将在有机EL显示元件上使用的荧光材料中呈现红、绿和蓝色各色发光的材料，即发光层形成材料以及空穴注入/电子输送层形成材料作为油墨，分别将其图案化的情况下，可以制造自发光滤光片-EL器件。本发明中的器件(电光学装置)范围内也包括这种有机EL器件，可以得到备有多种功能的配线的有机EL器件。
图23是利用上述液滴喷出装置IJ制造的一部分构成要素的有机EL元件装置的侧视图。以下参照图23说明有机EL装置的构成。
图23中，有机EL装置401，是在由基板411、电路元件部分421、像素电极431、贮存格441、发光元件451、阴极461(对电极)和密封基板471构成的有机EL元件402上，连接了柔性基板(图示略)的配线和驱动IC(图示略)的装置。电路元件部分421，是一种在基板411上形成作为有源元件的TFT60，由多个像素电极431在电路元件部分421上整列排列而构成的。而且构成TFT60的栅极配线61可以用上述实施方式的配线图案形成方法形成。
事先在各像素电极431之间格状地形成有贮存格441，在由贮存格441形成的凹部开口444上形成有发光元件451。其中发光元件451事先由红色发光元件、绿色发光元件和蓝色发光元件构成，这样有机EL装置401将能实现全色显示。阴极461在贮存格441和发光元件451的上部全面形成，在阴极461上层叠了密封用基板471。
包含有机EL元件的有机EL装置401的制造工艺过程，备有形成贮存格441的贮存格形成工序、适当形成发光元件451用等离子体处理工序、形成发光元件451的发光元件形成工序、形成阴极461的对向电极形成工序和在阴极461上层叠密封用基板471密封的密封工序。
发光元件形成工序是通过在凹部开口444，即像素电极431上形成空穴注入层452和发光层453而形成发光元件451的，所以备有空穴注入层形成工序和发光层形成工序。而且空穴注入层形成工序具有向各像素电极431上喷出形成空穴注入层452用液体材料的第一喷出工序；和将被喷出的液体材料干燥形成空穴注入层452的第一干燥工序。此外发光层形成工序具有，向空穴注入层452上喷出形成发光层453用液体材料的第二喷出工序；和将被喷出的液体材料干燥形成发光层453的第二干燥工序。其中发光层453，如上所述事先由与红、绿、蓝三色对应的材料形成的三层，所以所述第二喷出工序由分别喷出三种材料的三个工序组成。
这种发光元件形成工序中，在空穴注入层形成工序中的第一喷出工序与发光层形成工序中的第二喷出工序中，都可以采用上述的液滴喷出装置IJ。
而且作为本发明涉及的器件(电光学装置)，除上述的以外还可以用于PDP(等离子体显示板)、或通过使电流以与膜面平行地流过在基板上形成的小面积薄膜，以利用产生电子放出现象的表面传导型电子放出元件等之中。
图24是表示液晶显示装置的另一种实施方式的图。
图24所示的液晶显示装置(电光学装置)901，大体上讲备有彩色液晶板(电光学板)902和与液晶板902连接的电路基板903。而且必要时在液晶板902上还设有背光灯等照明装置和其他附属设备。
液晶板902带有用密封材料904粘接的一对基板905a和基板905b，将液晶封入在这些基板905a和基板905b之间形成的间隙中，即晶胞间隙之中。这些基板905a和基板905b一般由透光性材料，例如玻璃、合成树脂等形成。在基板905a和基板905b的外侧表面上粘贴有偏光板906a和另一块偏光板。另外，在图24中，另一块偏光板的图示被省略。
而且在基板905a的内侧表面上形成有电极907a，在基板905b的内侧表面上形成有电极907b。这些电极907a、907b形成有带状或者文字、数字或其他适当图案形状。而且这些电极907a、907b，例如可以由ITO(IndiumTinOxide：铟锡氧化物)等透光性材料所形成。基板905a具有相对于基板905b伸出的伸出部分，在这种伸出部分上形成有多个接线柱908。这些接线柱908是在基板905a上形成电极907a时与电极907a同时形成的。因此，这些接线柱908，例如可以用ITO形成。在这些接线柱908上含有自电极907a一体延伸的部分，和通过导电性材料(图中未示出)连接到电极907b上的部分。
在电路基板903上，于配线基板909上所定位置处安装有作为液晶驱动IC用的半导体元件900。其中虽然省略了图示，但是也可以在安装半导体元件900部位以外的部位上所定位置处安装电阻、电容器和其他芯片零件。配线基板909，可以采用将例如聚酰亚胺等具有柔性的基础基板911上形成的Cu等金属膜图案化，形成配线图案912的方式而制造。
本实施方式中，液晶板902中的电极907a、907b以及电路基板903中的配线图案912都可以采用上述器件的制造方法所形成。
根据本实施方式的液晶显示装置，可以得到可以消除了电特性不均匀的高品质液晶显示装置。
另外，上述实例虽然是无源型液晶板，但是也可以制成有源矩阵型液晶板。也就是说，在一块基板上形成薄膜晶体管(TFT)，并就各TFT形成像素电极。而且像上述那样利用喷墨技术形成与各TFT电连接配线(栅极配线和源配线)。另一方面在对基板上形成对向电极等。本发明也能适用于这种有源矩阵型液晶板上。
而且作为本发明涉及的器件(电光学装置)，除上述的以外还可以适用于PDP(等离子体显示板)、以及通过使电流以与膜面平行地流过在基板上形成的小面积薄膜，以利用产生电子放出现象的表面传导型电子放出元件等之中。
(电子仪器)
以下说明本发明的电子仪器的具体实例。
图25A是表示一种移动电话机实例的立体图。在图25A中，符号600表示移动电话机主体，符号601表示备有上述实施方式液晶显示装置的液晶显示部。
图25B是表示一种文字处理机和个人计算机等便携式信息处理装置之一例的立体图。在图25B中，符号700表示信息处理装置，符号701表示键盘等输入部，符号703表示信息处理机的主体，符号702表示备有上述实施方式液晶显示装置的液晶显示部。
图25C是表示一种手表型电子仪器之一例的立体图。在图25C中，符号800表示仪器主体，符号801表示备有上述实施方式液晶显示装置的液晶显示部。
图25A～图25C所示的电子仪器，由于备有上述实施方式的液晶显示装置，所以可以获得高的品质和性能。
另外，本实施方式的电子仪器虽然是备有液晶装置的，但是也可以制成备有有机电致发光显示装置、等离子体显示装置等其他电光学装置的电子仪器。
以下说明将采用本发明的图案形成方法形成的图案适用于天线电路上的实例。
图26是表示本实施方式涉及的非接触型卡式介质，非接触型卡式介质400，其结构为在由卡式基体402和卡式盖片418构成的筐体内，内藏有半导体集成电路芯片408和天线电路412，可以从图中未示出的外部信号接收机与电磁波或静电电容结合的至少一种结合方式供给电力或者进行数据接收之一方。
本实施方式中，上述天线电路412，可以用本发明的图案形成方法而形成的。因此，可以实现上述天线电路412的微细化或细线化，获得高的品质和性能。
以上虽然是参照附图说明了本发明涉及的优选实施方式，但是本发明当然并不限于这些实例。上述实例中所示的各种构成部件的各种形状和组合等仅仅是一种例示，在不超出本发明要点的范围内能够根据设计要求做出各种变更。

Claims (22)

1、一种图案形成方法，是在基板上配置功能液而形成所定图案，其
特征在于，具有：
在所述基板上形成贮存格的工序；和
在被所述贮存格区分的区域内配置所述功能液的工序；
而所述区域是宽度部分地加宽而形成。
2、根据权利要求1所述的图案形成方法，其特征在于，所述区域一部分宽度为另一部分宽度的110～500％。
3、根据权利要求1所述的图案形成方法，其特征在于，所述区域在与其他图案交叉的部分中宽度部分地加宽而形成。
4、根据权利要求1所述的图案形成方法，其特征在于，所述区域在与其他图案交叉的部分中宽度部分地变窄而形成。
5、根据权利要求1所述的图案形成方法，其特征在于，采用液滴喷出法将所述功能液配置在所述区域内。
6、根据权利要求1所述的图案形成方法，其特征在于，所述功能液含有导电性微粒。
7、一种在基板上形成图案而构成的器件的制造方法，其特征在于，采用权利要求1所述的图案形成方法形成所述图案。
8、根据权利要求7所述的器件形成方法，其特征在于，所述图案构成被设置在所述基板上的开关元件的一部分。
9、一种器件，其特征在于，采用权利要求8所述器件制造方法制造。
10、一种电光学装置，其特征在于，备有权利要求9所述器件。
11、一种电子仪器，其特征在于，备有权利要求10所述的电光学装置。
12、一种有源矩阵型基板的制造方法，其特征在于，具有：
在基板形成栅极配线的第一工序；
在所述栅极配线上形成栅极绝缘膜的第二工序；
借助于所述栅极绝缘膜层叠半导体层的第三工序；
在所述栅极绝缘层上形成源电极和漏电极的第四工序；
在所述源电极和所述漏电极上配置绝缘材料的第五工序；和
形成与所述源电极电连接的像素电极的第六工序；
其中，至少在所述第一工序、所述第四工序和所述第六工序的至少一个工序中采用权利要求1所述的图案形成方法。
13、一种图案形成方法，是采用液滴喷出法在基板上喷出配置功能液而形成所定图案，其特征在于，包括：
在所述基板上形成贮存格，以使具有比所述功能液飞翔直径大的宽度的幅宽区域与具有比该幅宽区域窄的幅窄区域连接而配置的工序；和
通过在所述幅宽区域喷出配置所述功能液，使所述功能液流入所述幅窄区域，在所述幅宽区域和所述幅窄区域配置所述功能液的工序。
14、根据权利要求13所述的图案形成方法，其特征在于，将所述功能液喷出配置在所述幅宽区域与所述幅窄区域的交叉区域上。
15、根据权利要求13所述的图案形成方法，其特征在于，在喷出所述功能液将所述幅宽区域与所述幅窄区域的交叉区域包围后，向所述交叉区域喷出配置所述功能液。
16、根据权利要求13所述的图案形成方法，其特征在于，所述功能液含有导电性微粒。
17、一种在基板上形成图案而构成的器件的制造方法，其特征在于，采用权利要求13所述的图案形成方法形成所述图案。
18、根据权利要求17所述的器件制造方法，其特征在于，所述图案构成被设置在所述基板上的开关元件的一部分。
19、一种器件，其特征在于，是采用权利要求17所述的器件制造方法被制造。
20、一种电光学装置，其特征在于，备有权利要求19所述器件。
21、一种电子仪器，其特征在于，备有权利要求20所述的电光学装置。
22、一种有源矩阵基板的制造方法，其特征在于，具有：
在基板上形成栅极配线的第一工序；
在所述栅极配线上形成栅极绝缘膜的第二工序；
借助于所述栅极绝缘膜层叠半导体层的第三工序；
在所述栅极绝缘层上形成源电极和漏电极的第四工序；
在所述源电极和所述漏电极上配置绝缘材料的第五工序；和
形成与所述漏电极电连接的像素电极的第六工序；
其中，至少在所述第一工序、所述第四工序和所述第六工序的至少一个工序中采用权利要求13所述的图案形成方法。
CNB2004100476870A 2003-05-28 2004-05-26 图案形成方法、器件及制造方法、电光学装置和电子仪器 Expired - Fee Related CN100416752C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003151284 2003-05-28
JP2003151284 2003-05-28
JP2004124211A JP3788467B2 (ja) 2003-05-28 2004-04-20 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2004124211 2004-04-20

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CNB2006101156510A Division CN100416760C (zh) 2003-05-28 2004-05-26 图案形成方法
CNB2006101624135A Division CN100514566C (zh) 2003-05-28 2004-05-26 图案形成方法、器件和有源矩阵型基板的制造方法

Publications (2)

Publication Number Publication Date
CN1574207A true CN1574207A (zh) 2005-02-02
CN100416752C CN100416752C (zh) 2008-09-03

Family

ID=34106740

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100476870A Expired - Fee Related CN100416752C (zh) 2003-05-28 2004-05-26 图案形成方法、器件及制造方法、电光学装置和电子仪器

Country Status (5)

Country Link
US (2) US7199033B2 (zh)
JP (1) JP3788467B2 (zh)
KR (1) KR100620881B1 (zh)
CN (1) CN100416752C (zh)
TW (1) TWI240596B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100543538C (zh) * 2004-09-13 2009-09-23 株式会社未来视野 具有平面图形的基板及利用该基板的显示装置
US7691654B2 (en) 2005-02-04 2010-04-06 Seiko Epson Corporation Method for manufacturing active matrix substrate, active matrix substrate, electro-optical device and electronic apparatus
US7799407B2 (en) 2005-05-16 2010-09-21 Seiko Epson Corporation Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus
CN1959954B (zh) * 2005-11-04 2011-09-14 精工爱普生株式会社 膜图案形成方法、器件、电光学装置以及电子机器
CN105500942A (zh) * 2014-10-08 2016-04-20 株式会社东芝 图案形成方法及图案
CN110752248A (zh) * 2019-11-20 2020-02-04 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN111261667A (zh) * 2018-12-03 2020-06-09 乐金显示有限公司 电致发光显示装置

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE519904C2 (sv) * 2000-12-29 2003-04-22 Amc Centurion Ab Tillverkning av antennanordningar
JP4539032B2 (ja) * 2003-05-28 2010-09-08 セイコーエプソン株式会社 膜パターン形成方法及びデバイスの製造方法
WO2005055309A1 (en) 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
DE102004035075A1 (de) * 2004-07-20 2006-02-16 Basf Ag Verfahren zur Herstellung wässriger Styrol-Butadien-Polymerdispersionen
US7648861B2 (en) * 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP3807425B2 (ja) * 2004-08-27 2006-08-09 セイコーエプソン株式会社 配線パターン形成方法およびｔｆｔ用ゲート電極の形成方法
JP4643956B2 (ja) * 2004-09-15 2011-03-02 株式会社フューチャービジョン 表示装置の製造方法
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
JP4096933B2 (ja) * 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
JP4311342B2 (ja) * 2004-11-24 2009-08-12 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
JP4792228B2 (ja) * 2005-01-28 2011-10-12 シャープ株式会社 表示装置
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP2006221059A (ja) * 2005-02-14 2006-08-24 Future Vision:Kk 表示装置用基板およびこの表示装置用基板を用いた画像表示装置
JP4598663B2 (ja) * 2005-03-18 2010-12-15 株式会社フューチャービジョン 表示装置とその製造方法
JP4689322B2 (ja) * 2005-03-31 2011-05-25 シャープ株式会社 線パターン形成方法
EP1720389B1 (en) 2005-04-25 2019-07-03 Brother Kogyo Kabushiki Kaisha Method for forming pattern and a wired board
JP2006332615A (ja) * 2005-04-25 2006-12-07 Brother Ind Ltd パターン形成方法
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
KR101219045B1 (ko) 2005-06-29 2013-01-07 삼성디스플레이 주식회사 디스플레이장치 및 그 제조방법
JP2007053333A (ja) * 2005-07-20 2007-03-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007027588A (ja) * 2005-07-20 2007-02-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4677937B2 (ja) 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2007027589A (ja) * 2005-07-20 2007-02-01 Seiko Epson Corp 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007095729A (ja) * 2005-09-27 2007-04-12 Seiko Epson Corp パターン配線、およびパターン配線の形成方法、並びに電気光学装置、電子機器
US7414262B2 (en) 2005-09-30 2008-08-19 Lexmark International, Inc. Electronic devices and methods for forming the same
JP4640093B2 (ja) * 2005-10-06 2011-03-02 セイコーエプソン株式会社 膜パターンの形成方法、デバイスの製造方法
WO2007052396A1 (ja) * 2005-10-31 2007-05-10 Sharp Kabushiki Kaisha 多層配線基板及び多層配線基板の製造方法
KR100756461B1 (ko) * 2005-11-03 2007-09-07 엘지전자 주식회사 재료분사에 의한 패턴 형성방법 및 장치
JP4572814B2 (ja) * 2005-11-16 2010-11-04 セイコーエプソン株式会社 アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP4816209B2 (ja) * 2006-04-05 2011-11-16 セイコーエプソン株式会社 膜パターン形成方法及びデバイスの製造方法
JP2007286469A (ja) 2006-04-19 2007-11-01 Seiko Epson Corp 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器
JP4524680B2 (ja) 2006-05-11 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4297505B2 (ja) * 2006-07-28 2009-07-15 株式会社フューチャービジョン 液晶表示装置
JP5167707B2 (ja) 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
TWI477332B (zh) * 2007-02-27 2015-03-21 Mitsubishi Materials Corp 金屬奈米粒子分散液及其製造方法及金屬奈米粒子之合成方法
US7681301B2 (en) * 2007-03-07 2010-03-23 James Neil Rodgers RFID silicon antenna
JP5151242B2 (ja) * 2007-05-11 2013-02-27 凸版印刷株式会社 光透過性電磁波シールド部材の製造方法
JP4555320B2 (ja) * 2007-06-15 2010-09-29 東京エレクトロン株式会社 低誘電率絶縁膜のダメージ回復方法及び半導体装置の製造方法
CN101730938B (zh) * 2007-07-04 2012-10-10 皇家飞利浦电子股份有限公司 在衬底上形成图案化层的方法
JP5251068B2 (ja) * 2007-10-17 2013-07-31 株式会社リコー アクティブマトリクス基板及び電子表示装置
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
US20120058306A1 (en) * 2009-05-07 2012-03-08 Shinkichi Miwa Glass substrate and method for producing same
JP5212277B2 (ja) * 2009-07-02 2013-06-19 コニカミノルタホールディングス株式会社 配線パターンの形成方法
JP2011151172A (ja) * 2010-01-21 2011-08-04 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP2012191084A (ja) * 2011-03-11 2012-10-04 Ngk Spark Plug Co Ltd 部品実装基板
JP6115008B2 (ja) 2011-06-09 2017-04-19 株式会社リコー 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
JP2015029031A (ja) 2013-07-02 2015-02-12 株式会社リコー 配線基板、及び配線基板の製造方法
KR101782501B1 (ko) 2014-12-10 2017-09-27 주식회사 엘지화학 고흡수성 수지의 제조 방법
KR102430819B1 (ko) * 2015-08-19 2022-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN108780946B (zh) * 2016-03-11 2021-01-15 夏普株式会社 扫描天线及扫描天线的检查方法
US9972271B2 (en) 2016-05-12 2018-05-15 Novatek Microelectronics Corp. Display panel
US20230276685A9 (en) * 2016-08-26 2023-08-31 Najing Technology Corporation Limited Manufacturing method for light emitting device, light emitting device, and hybrid light emitting device
KR102577043B1 (ko) * 2017-12-11 2023-09-08 엘지디스플레이 주식회사 전계발광 표시장치
WO2020141445A1 (en) * 2018-12-31 2020-07-09 3M Innovative Properties Company Forming electrical interconnections using capillary microfluidics

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561069A (ja) 1991-09-04 1993-03-12 Mitsubishi Electric Corp マトリクス形液晶表示装置
JPH05259300A (ja) 1992-03-13 1993-10-08 Sony Corp 半導体装置
JP3178894B2 (ja) 1992-05-21 2001-06-25 沖電気工業株式会社 半導体装置
JPH06938A (ja) * 1992-06-19 1994-01-11 Shinwa:Kk メタルマスク及びその製造方法
JP3124718B2 (ja) 1995-03-31 2001-01-15 キヤノン株式会社 カラーフィルタの製造方法及び製造装置及びカラーフィルタのフィルタエレメント列内の着色ムラを低減する方法
KR100479000B1 (ko) * 1996-05-15 2005-08-01 세이코 엡슨 가부시키가이샤 박막디바이스,액정패널및전자기기및박막디바이스의제조방법
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
CN1293784C (zh) * 1998-03-17 2007-01-03 精工爱普生株式会社 薄膜构图衬底、薄膜形成方法和薄膜元件
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
KR100623977B1 (ko) 1999-07-08 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6524876B1 (en) 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
TW490997B (en) * 2000-03-31 2002-06-11 Seiko Epson Corp Method of manufacturing organic EL element, and organic EL element
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP3625196B2 (ja) 2000-12-28 2005-03-02 セイコーエプソン株式会社 Ｒｆｉｄタグの形成方法、ｒｆｉｄタグの形成装置、スピーカの形成方法、およびスピーカの形成装置
JP2002343953A (ja) 2001-05-11 2002-11-29 Canon Inc 半導体装置および光電変換装置
JP2003317945A (ja) * 2002-04-19 2003-11-07 Seiko Epson Corp デバイスの製造方法、デバイス、及び電子機器
JP4323257B2 (ja) * 2002-09-24 2009-09-02 コニカミノルタホールディングス株式会社 回路基板の製造方法、回路基板及び回路基板の製造装置
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP4103830B2 (ja) * 2003-05-16 2008-06-18 セイコーエプソン株式会社 パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100543538C (zh) * 2004-09-13 2009-09-23 株式会社未来视野 具有平面图形的基板及利用该基板的显示装置
US7691654B2 (en) 2005-02-04 2010-04-06 Seiko Epson Corporation Method for manufacturing active matrix substrate, active matrix substrate, electro-optical device and electronic apparatus
US7799407B2 (en) 2005-05-16 2010-09-21 Seiko Epson Corporation Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus
CN1959954B (zh) * 2005-11-04 2011-09-14 精工爱普生株式会社 膜图案形成方法、器件、电光学装置以及电子机器
CN105500942A (zh) * 2014-10-08 2016-04-20 株式会社东芝 图案形成方法及图案
CN105500942B (zh) * 2014-10-08 2018-04-20 株式会社东芝 图案形成方法及图案
CN111261667A (zh) * 2018-12-03 2020-06-09 乐金显示有限公司 电致发光显示装置
CN110752248A (zh) * 2019-11-20 2020-02-04 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置

Also Published As

Publication number Publication date
JP3788467B2 (ja) 2006-06-21
TW200427367A (en) 2004-12-01
US20050022374A1 (en) 2005-02-03
US7365008B2 (en) 2008-04-29
US20060286704A1 (en) 2006-12-21
JP2005012181A (ja) 2005-01-13
CN100416752C (zh) 2008-09-03
KR20040103316A (ko) 2004-12-08
TWI240596B (en) 2005-09-21
KR100620881B1 (ko) 2006-09-14
US7199033B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
CN1574207A (zh) 图案形成方法、器件及制造方法、电光学装置和电子仪器
CN1551331A (zh) 图案及其形成法、器件及其制法、电光学装置、电子仪器
CN1309567C (zh) 基板、器件及制法、有源矩阵基板的制法及电光学装置
CN1298019C (zh) 薄膜图形形成方法、器件及有源矩阵基板的制造方法
CN1575104A (zh) 薄膜图案形成方法及器件的制造方法、电光学装置和电子仪器
CN1575105A (zh) 薄膜图案形成方法、器件及其制造方法、电光装置
CN1573449A (zh) 薄膜图案形成法、器件及其制法、液晶显示装置及其制法
CN1681375A (zh) 膜图形形成方法、器件制造方法、光电装置和电子设备
CN1756456A (zh) 图案形成结构及形成方法、器件及电光学装置、电子仪器
CN1770958A (zh) 图案形成结构及形成方法、器件及电光学装置、电子仪器
CN1573493A (zh) 器件及制法、有源矩阵基板的制法及电光学装置和电子仪器
CN1574201A (zh) 图案的形成方法及其装置、器件的制造方法、电光学装置
CN1866519A (zh) 围堰构造、布线图案形成方法、设备、电光学装置及电子机器
CN1862768A (zh) 膜图案及形成方法、电子设备和有源矩阵基板的制造方法
CN1551297A (zh) 薄膜图案形成法、器件及其制法、电光学装置和电子仪器
CN1700417A (zh) 半导体器件及其制造方法、液晶电视、和el电视
CN1862767A (zh) 膜图案的形成法、膜图案、器件、电光学装置和电子仪器
CN101060071A (zh) 膜图案的形成方法、有源矩阵基板的制造方法
CN1870250A (zh) 膜图案的形成法、有源矩阵基板、电光装置、电子仪器
CN1832173A (zh) 像素构造、有源矩阵基板、有源矩阵基板的制造方法、电光学装置以及电子设备
CN1764352A (zh) 薄膜图案形成方法、半导体器件、电光学装置、电子仪器
CN1770959A (zh) 布线图案及膜图案形成方法、半导体装置、电光学装置及电子机器
CN1866469A (zh) 围堰构造、布线图案形成方法、设备、电光学装置及电子机器
CN101068014A (zh) 金属配线形成方法、有源矩阵衬底的制造方法、及设备
CN1819146A (zh) 有源矩阵基板及其制造方法、电光学装置及电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903

Termination date: 20160526