JP5262966B2 - 表示装置および表示装置の製造方法 - Google Patents

表示装置および表示装置の製造方法 Download PDF

Info

Publication number
JP5262966B2
JP5262966B2 JP2009110474A JP2009110474A JP5262966B2 JP 5262966 B2 JP5262966 B2 JP 5262966B2 JP 2009110474 A JP2009110474 A JP 2009110474A JP 2009110474 A JP2009110474 A JP 2009110474A JP 5262966 B2 JP5262966 B2 JP 5262966B2
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
thin film
display device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009110474A
Other languages
English (en)
Other versions
JP2010262007A (ja
Inventor
真央 勝原
秀樹 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009110474A priority Critical patent/JP5262966B2/ja
Publication of JP2010262007A publication Critical patent/JP2010262007A/ja
Application granted granted Critical
Publication of JP5262966B2 publication Critical patent/JP5262966B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は表示装置および表示装置の製造方法に関し、特には有機半導体層を有する薄膜トランジスタを用いたアクティブマトリックス駆動に好適な表示装置およびその製造方法に関する。
薄膜トランジスタを用いた画素駆動回路を有するアクティブマトリックス駆動の表示装置においては、画素電極を画素駆動回路とは異なる層に設けることにより、開口率の向上が達成される。
このためアクティブマトリックス駆動の表示装置における駆動用基板は、基板上に薄膜トランジスタを用いた画素駆動回路を配列形成し、これを層間絶縁膜で覆い、この層間絶縁膜上に画素電極を配列形成する構成となっている。そして例えば電気泳動型の表示装置の場合であれば、このような構成の駆動用基板と、対向電極が設けられた対向基板との間に、電気泳動性粒子を含む電気泳動媒体層と挟持させている(下記特許文献1参照)。
特開2006−295116号公報(特に図10参照)
ところで、上述した電気泳動型の表示装置に代表される平面型の表示装置においては、基板や層間絶縁膜、さらには薄膜トランジスタの半導体層やゲート絶縁膜として、材質的に柔軟で製造コストの低い有機材料を用いることが検討されている。一方、画素電極や薄膜トランジスタにおけるゲート電極およびソース・ドレイン電極を構成する電極材料には、電気伝導率の高い金属や他の無機材料が用いられる。
しかしながら、有機材料と金属材料や他の無機材料とでは、熱膨張係数および吸湿膨張係数が大きく異なる。このため、上述した材料構成を採用した表示装置においては、加熱・冷却といった温度変化や大気中に含まれる水分やプロセス溶媒の吸湿時に、上記熱膨張係数および吸湿膨張係数の違いに起因して、各層間に応力が発生する。この応力発生により、薄膜トランジスタの内部においては、有機材料を用いた半導体層とソース電極・ドレイン電極との界面状態が劣化し、トランジスタ特性の著しい低下が引き起こされる。
そこで本発明は、画素電極の下層の応力を緩和でき、これにより有機半導体層を有するトランジスタの特性劣化を防止して表示特性および信頼性の向上が図られた表示装置を提供すること、およびこのような表示装置の製造方法を提供することを目的とする。
発明の表示装置は、有機半導体層を用いた薄膜トランジスタが配列形成された基板と、基板上に、薄膜トランジスタを覆って設けられると共に、凹凸表面を有する層間絶縁膜と、層間絶縁膜上において薄膜トランジスタに積層されると共に、層間絶縁膜の凹凸表面の形状に倣って形成された凹凸表面を有する画素電極と、基板の画素電極側に配置された対向基板と、基板と対向基板との間に挟持され、電気泳動性粒子を含む電気泳動媒体層とを備え、層間絶縁膜の凹凸表面の凹凸パターンにおける頂点間の間隔は、薄膜トランジスタのソース電極およびドレイン電極間の間隔よりも小さくなっている。
発明の表示装置の製造方法は、基板上に有機半導体層を用いた薄膜トランジスタを配列形成する工程と、薄膜トランジスタが形成された基板上に、凹凸表面を有する層間絶縁膜を形成する工程と、層間絶縁膜上に、薄膜トランジスタに積層されると共に、層間絶縁膜の凹凸表面の形状に倣って形成された凹凸表面を有する画素電極を形成する工程と、基板と対向基板との間に、電気泳動性粒子を含む電気泳動媒体層を挟持させる工程とを含み、層間絶縁膜の凹凸表面の凹凸パターンにおける頂点間の間隔は、薄膜トランジスタのソース電極およびドレイン電極間の間隔よりも小さくなっている。
以上のような構成では、有機半導体層を用いた薄膜トランジスタと画素電極とを含む層間に発生する応力が、層間絶縁膜と画素電極との間の凹凸表面で吸収されて緩和される。このため、有機半導体層とその上下層との界面状態が応力によって劣化することが防止されて界面状態を維持することができ、この有機半導体層を有する薄膜トランジスタのトランジスタ特性の劣化を防止できる。
以上説明したように本発明によれば、有機半導体層を用いた薄膜トランジスタと画素電極とを有する表示装置において、層間に発生する応力を緩和することが可能で、これによりトランジスタ特性の劣化を防止して、表示特性および信頼性の向上を図ることが可能になる。
実施形態の表示装置を説明する断面構成図である。 実施形態の表示装置の回路構成図である。 実施形態の表示装置の製造方法における第1例の特徴部を説明する断面工程図である。 第1例の方法を適用して形成した画素電極の表面状態を示す図である。 表面平坦な層間絶縁膜上に形成した画素電極の平面状態を示す図である。 第1例の方法を適用して得られた薄膜トランジスタのゲート電圧−ドレイン電流特性の図である。 表面平坦な層間絶縁膜を用いた薄膜トランジスタのゲート電圧−ドレイン電流特性の図である。 実施形態の表示装置の製造方法における第2例の特徴部を説明する断面工程図である。 実施形態の表示装置の製造方法における第3例の特徴部を説明する断面工程図である。
以下、本発明の各実施の形態を以下の順序で説明する。
1.表示装置の構成例
2.表示装置の製造方法の第1例(表面モフォロジーに凹凸のある層間絶縁膜を用いる例)
3.表示装置の製造方法の第2例(感光性の層間絶縁膜をハーフトーンマスクで露光して凹凸表面を形成する例)
4.表示装置の製造方法の第3例(層間絶縁膜をレジストマスク上からエッチングして凹凸表面を形成する例)
≪1.表示装置の構成例≫
[表示装置の層構成]
図1は、本発明を適用した表示装置の特徴的な層構成を説明する3画素分の概略断面図である。ここでは本発明を、アクティブマトリックス駆動の電気泳動表示装置に適用した実施の形態を説明する。
この図に示す実施形態の表示装置1は、駆動側基板10と対向基板30との間に、電気泳動性粒子を含む電気泳動媒体層40を挟持してなる電気泳動型の表示装置1である。
このうち、駆動側基板10側の構成は次のようである。
駆動側基板10は、表面側の絶縁性が保たれていれば特に材質が限定されることはなく、プラスチック基板、ガラス基板、さらには金属箔基板の表面に絶縁膜を設けて絶縁性とした基板が用いられる。また表示装置1にフレキシブルな屈曲性が求められる場合には、プラスチック基板や絶縁で覆った膜金属箔基板が好適に用いられる。またこの駆動側基板10は、光透過性を有している必要はない。
駆動側基板10において対向基板30に向かう絶縁性の表面上には、薄膜トランジスタTrと容量素子Csとを備えた画素駆動回路が配列形成されている。このうち薄膜トランジスタTrは、例えばボトムゲートボトムコンタクト型の有機薄膜トランジスタである。
この場合、駆動側基板10上には、薄膜トランジスタTrのゲート電極11gと、容量素子Csの下部電極11cとがパターン形成され、これらを覆う状態で駆動側基板10上の全面にゲート絶縁膜13が設けられている。そして、ゲート絶縁膜13の上部に、ソース電極15sおよびドレイン電極15d、さらにはソース電極15sを延設してなる容量素子Csの上部電極15cが設けられている。
さらにゲート絶縁膜13上には、ソース電極15sおよびドレイン電極15d上に端部を重ねた状態で、ゲート電極11gと対向する位置に、薄膜トランジスタTrのチャネル部を構成する有機半導体層17がパターン形成されている。この有機半導体層17は、無機絶縁材料からなる保護膜パターン19で完全に覆われた状態であることが好ましい。
以上のように構成された薄膜トランジスタTrのゲート電極11g、ソース電極15s、ドレイン電極15d、および容量素子Csの下部電極11c、上部電極15cは、導電性の高い材料を用いて構成されることが好ましい。また特にソース電極15sおよびドレイン電極15dは、有機半導体層17と良好なオーミックコンタクトが可能な材料を用いて構成されることが好ましい。またゲート絶縁膜13は、有機材料または無機材料からなり、表示装置1にフレキシブルな屈曲性が求められる場合には、層間絶縁膜21が有機材料で構成されていることが好ましい。
以上のような薄膜トランジスタTrと容量素子Csとが設けられた駆動側基板10上には、これらの素子を覆う状態で層間絶縁膜21が設けられている。この層間絶縁膜21は、有機材料または無機材料からなるものであって、対向基板30に向かう表面側が凹凸表面として構成されているところが特徴的である。
この凹凸表面を構成する凹凸パターンは、薄膜トランジスタTrよりも平面視的なサイズが小さく構成されていることが好ましい。この場合、凹凸パターンにおける頂点間の間隔が、薄膜トランジスタTrよりも小さく、ソース電極15s−ドレイン電極15d間の間隔(すなわちチャネル長)よりも小さいことが好ましい。具体的には、層間絶縁膜21の表面は、例えば、表面粗さがRMS値で50nm以上のものであることとする。
また表示装置1にフレキシブルな屈曲性が求められる場合には、層間絶縁膜21が有機材料で構成されていることが好ましい。
またこのような層間絶縁膜21は、薄膜トランジスタTrのソース電極15sに達する接続孔21aを備えている。
層間絶縁膜21上には、画素電極23が配列形成されている。各画素電極23は、層間絶縁膜21に設けられた接続孔21aを介して薄膜トランジスタTrのソース電極15sおよび容量素子Csの上部電極15cに接続されている。このような各画素電極23は、画素の開口率の向上を図るため、それぞれが出来るだけ大きな面積でパターン形成されていることが好ましい。したがって、互いに絶縁性が確保できる間隔を保ちつつ、各画素電極23は、薄膜トランジスタTrおよび容量素子Cs上に積層される状態で、層間絶縁膜21の凹凸表面上に配列形成されることが好ましい。
これらの画素電極23は、導電性の高い材料を用いて構成されることが好ましい。また特に本実施形態の電気泳動型の表示装置1の表示特性として、反射表示でありながらも、画素電極23に対して光反射性が求められることはない。したがって、この画素電極23は、光透過性の材料で構成されていても良く、また光反射性の材料で構成されていても良い。
また特に各画素電極23は、層間絶縁膜21における凹凸表面の形状に倣って成膜配置されており、下地となる層間絶縁膜21の凹凸表面に倣った凹凸表面に形成されていることが好ましい。
一方、対向基板30側の構成は次のようである。
対向基板30は、光透過性を有する材料で構成され、かつ表面側の絶縁性が保たれていれば特に材質が限定されることはなく、プラスチック基板またはガラス基板、さらには光透過性を有する程度に薄い金属箔基板の表面に絶縁膜を設けて絶縁性とした基板が用いられる。また表示装置1にフレキシブルな屈曲性が求められる場合には、プラスチック基板や絶縁で覆った膜金属箔基板が好適に用いられる。
対向基板30において駆動側基板10に向かう面上には、対向電極31が設けられている。この対向電極31は、各画素に共通の共通電極であって、ITOのような光透過性を有する透明電極材料を用いて構成されている。このような対向電極31は、対向基板30上にベタ膜状に設けられていて良い。
また電気泳動媒体層40の構成は次のようである。
電気泳動媒体層40は、例えばマイクロカプセル型のものであり、マイクロカプセル膜41内に、分散媒43とこれに分散された電気泳動性体の黒色微粒子45および白色微粒子47が封止されたマイクロカプセル49を用いている。マイクロカプセル膜41および分散媒43は、透明材料からなる。このうちマイクロカプセル膜41は例えばアラビアゴムおよびゼラチンを用いて構成され、分散媒43は例えばシリコーンオイルからなる。また黒色微粒子45は、例えば負に帯電したグラファイトからなる。一方、白色微粒子47は、例えば正に帯電した酸化チタン(TiO2)からなる。
以上のような構成のマイクロカプセル49は、駆動側基板10−対向基板30間に単層で充填配置されている。尚、各マイクロカプセル49間は、例えば透明なバインダーポリマーが充填されている。
[表示装置の回路構成]
図2には以上のような構成を有する表示装置1における駆動側基板10の回路構成を示す。
この図に示すように、表示装置1の駆動側基板10上には、表示領域10aとその周辺領域10bとが設定されている。表示領域10aには、複数の走査線11と複数の信号線15とが縦横に配線されており、それぞれの交差部に対応して1つの画素aが設けられた画素アレイ部として構成されている。また周辺領域10bには、走査線11を走査駆動する走査線駆動回路51と、輝度情報に応じた映像信号(すなわち入力信号)を信号線15に供給する信号線駆動回路53とが配置されている。
走査線11と信号線15との各交差部には、図1に示した構成の薄膜トランジスタTrと容量素子Csとで構成された画素回路が設けられている。薄膜トランジスタTrは、ゲート電極(11g)が走査線11に、ドレイン電極(15d)が信号線15に接続されている。また薄膜トランジスタTrのソース電極(15s)が、容量素子Csの上部電極(15c)と画素電極23とに接続されていることは図1に示した通りである。
そして、走査線駆動回路51による駆動により、薄膜トランジスタTrを介して信号線15から書き込まれた映像信号が保持容量Csに保持され、保持された信号量に応じた電圧が画素電極23に供給される構成となっている。
これにより、上述した構成の表示装置1では、対向基板30側の対向電極31に対して、画素電極23に印加した電圧が正となる場合には、画素電極23側に負に帯電した黒色粒子45が移動する。また対向電極31側には、正に帯電した白色粒子47が移動する。これにより白色粒子47での光反射による白色表示が行われる。
一方、対向基板30側の対向電極31に対して、画素電極23に印加した電圧が負となる場合には、画素電極23側に正に帯電した白色粒子47が移動する。また対向電極31側には、負に帯電した黒色粒子45が移動する。これにより黒色粒子45での光吸収による黒色表示が行われる構成となる。
以上説明した実施形態の表示装置1によれば、薄膜トランジスタTrを覆う層間絶縁膜21が凹凸表面を有しており、この凹凸表面上に画素電極23が設けられている。このため、駆動側基板10の層間に発生する応力が、層間絶縁膜21と画素電極23との間の凹凸表面で吸収されて緩和される。特に、表示装置1の屈曲性を得るために層間絶縁膜21を有機材料で構成した場合、金属材料などの無機材料を用いて画素電極23を形成するプロセスにおいて、層間絶縁膜21との間には大きな応力が発生する。本発明構成によれば、このような応力をも効果的に緩和することが可能である。
特に各画素電極23の表面も、層間絶縁膜21における凹凸表面の形状に倣って、凹凸表面となるように成膜配置されている構成であれば、さらに効果的に応力を緩和することが可能である。
これにより、層間絶縁膜21で覆われた有機半導体層17への応力印加による界面状態の劣化が防止され、薄膜トランジスタTrのトランジスタ特性を維持することが可能になる。
特に、層間絶縁膜21の凹凸表面を構成する凹凸パターンの平面視的なサイズを、薄膜トランジスタTrよりも小さい構成とすることにより、薄膜トランジスタTrに対する応力の影響をより効果的に抑えることが可能である。
この結果、薄膜トランジスタTrによって画素電極23の駆動が行われるアクティブマトリックス駆動の表示装置1において、表示特性の向上および表示信頼性の向上を図ることが可能になる。
尚、上述した実施形態においては、層間絶縁膜21の全面が凹凸表面である構成を示した。しかしながら、本発明の表示装置1においては、有機半導体層17を有する薄膜トランジスタTrと画素電極23との間の層間絶縁膜21の表面のみが、凹凸表面として構成されていても良い。このような構成であっても、薄膜トランジスタTrへの応力印加による有機半導体層17の界面状態の劣化を抑える効果を得ることができる。
また上述した実施形態においては、薄膜トランジスタTrとしてボトムゲート・ボトムコンタクト型の有機薄膜トランジスタを用いた構成を説明した。しかしながら、本発明の表示装置1に用いられる薄膜トランジスタTrは、有機半導体層17を用いた有機薄膜トランジスタであれば、トップゲート型であってもトップコンタクト型であっても良く、同様の効果を得ることができる。
さらに上述した実施形態においては、電気泳動媒体層40としてマイクロカプセル型の電気泳動媒体層40を例示した。しかしながら、電気泳動媒体層40は、マイクロカプセル型の限定されることはなく、電気泳動微粒子を分散媒中に分散させた電気泳動分散液で構成された構成などであっても良い。
≪2.表示装置の製造方法の第1例≫
図3は実施形態の表示装置の製造方法の第1例を示す1画素分の断面工程図であり、表面モフォロジーに凹凸のある層間絶縁膜を用いる例である。以下、これらの図に基づいて製造方法の第1例を説明する。
先ず、図3(1)に示すように、駆動側基板10上の薄膜トランジスタTrと容量素子Csとを、次のように形成する。
プラスチック等からなる駆動側基板10上に、金属材料膜を100nm程度の膜厚で成膜する。用いる金属材料は、金(Au)、白金(Pt)、パラジウム(Pd)、銀(Ag)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、チタン(Ti)、銅(Cu)、ニッケル(Ni),インジウム(In),錫(Sn),マンガン(Mn),ルテニウム(Rh),ルビジウム(Rb),およびこれらの化合物、または(3,4−エチレンジオキシチオフェン)/ポリ(4−スチレンスルホナート[PEDOT/PSS]、テトラチアフルバレン/テトラシアノキノジメタン[TTF/TCNQ]等の有機金属材料が用いられる。
この金属材料膜の成膜は、例えばスパッタリング法、蒸着法、あるいはめっき法によって成膜する。その後、フォトリソグラフィーにより金属材料膜上にレジストパターン(図示省略)を形成し、これをマスクにして金属材料膜をエッチングし、ゲート電極11gおよび下部電極11cをパターン形成する。
尚、ゲート電極11gおよび下部電極11cは、リフトオフ法や、インクジェット、オフセット印刷等の印刷法を適用して形成しても良い。
次に、ゲート電極11gおよび下部電極11cを覆う状態で、ポリビニルフェノール、PMMA、ポリイミド、フッ素樹脂等の有機高分子材料からなるゲート絶縁膜13を、塗布法や印刷法によって成膜する。尚、ゲート絶縁膜13は、例えば酸化シリコンや窒化シリコン等の無機材料で構成しても良く、この場合にはCVD法やスパッタリング法による成膜を行う。
次いで、ゲート絶縁膜13上に、ソース電極15s、ドレイン電極15d、および上部電極15cを形成する。これらの電極15s,15d,15cの形成は、ゲート電極11gおよび下部電極11cと同様に行うことができる。
その後、例えばマスクパターンを介しての蒸着成膜により、ペンタセンからなる有機半導体層17を膜厚50nmでパターン形成する。
尚、有機半導体層17は、ペンタセンを用いて構成されることに限定されることはなく、例えば以下に例示する半導体材料を用いることができる。
ポリピロールおよびポリピロール置換体、
ポリチオフェンおよびポリチオフェン置換体、
ポリイソチアナフテンなどのイソチアナフテン類、
ポリチェニレンビニレンなどのチェニレンビニレン類、
ポリ(p−フェニレンビニレン)などのポリ(p−フェニレンビニレン)類、
ポリアニリンおよびポリアニリン置換体、
ポリアセチレン類、
ポリジアセチレン類、
ポリアズレン類、
ポリピレン類、
ポリカルバゾール類、
ポリセレノフェン類、
ポリフラン類、
ポリ(p−フェニレン)類、
ポリインドール類、
ポリピリダジン類、
ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーおよび多環縮合体、
上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、
ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのアセン類およびアセン類の炭素の一部をN、S、Oなどの原子、カルボニル基などの官能基に置換した誘導体(トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−6,15−キノンなど)
金属フタロシアニン類、
テトラチアフルバレンおよびテトラチアフルバレン誘導体、
テトラチアペンタレンおよびテトラチアペンタレン誘導体、
ナフタレン1,4,5,8−テトラカルボン酸ジイミド、N,N'−ビス(4−トリフルオロメチルベンジル)ナフタレン1,4,5,8−テトラカルボン酸ジイミドとともに、N,N'−ビス(1H,1H−ペルフルオロオクチル)、N,N'−ビス(1H,1H−ペルフルオロブチル)及びN,N'−ジオクチルナフタレン1,4,5,8−テトラカルボン酸ジイミド誘導体、
ナフタレン2,3,6,7テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、
アントラセン2,3,6,7−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、
C60、C70、C76、C78、C84等フラーレン類、
SWNTなどのカーボンナノチューブ、
メロシアニン色素類、ヘミシアニン色素類などの色素
また有機半導体層17のパターン形成は、マスクパターンを介しての蒸着成膜に限定されることはなく、基板上に隔壁パターンを形成し、この隔壁パターン上からの成膜によって形成しても良い。またこの際の成膜方法としては、真空蒸着法のほか、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等の塗布法を採用することができる。
次に、この有機半導体層17を覆う状態で絶縁性の保護膜パターン19を形成する。保護膜パターン19は、窒化シリコンや酸化シリコン等の無機絶縁膜を成膜した後、この無機材料膜をパターニングして形成される。
次に図3(2)に示すように、薄膜トランジスタTrと容量素子Csとが形成された駆動側基板10上に、表面モフォロジーに凹凸のある絶縁性材料膜を層間絶縁膜21として成膜する。このような層間絶縁膜21の成膜は、例えば塗布成膜によってなされる。この場合、層間絶縁膜21を構成する樹脂材料を用いた塗布液の調整、および塗布条件の設定により、表面モフォロジーに凹凸のある層間絶縁膜21が成膜される。
一例として、ポリビニルフェノール(PVP)、オクタデシルトリクロロシラン(OTS)、メラミン架橋剤を主成分とした塗布溶液を調整して層間絶縁膜21を塗布成膜する場合であれば、溶媒種・塗布条件を適当に調整することにより、層間絶縁膜21の表面に凹凸表面が作成される。
尚、このような層間絶縁膜21を構成する樹脂としては、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、フェノール樹脂、ユリア・メラミン樹脂、ポリイミド樹脂、ビニル樹脂、ニトリル樹脂およびこれらの複合樹脂が挙げられる。これらの樹脂を用いて層間絶縁膜21を塗布成膜した場合には、塗布の後に層間絶縁膜21の硬化処理を行う。硬化の方法としては光ラジカル重合、光アニオン重合、光カチオン重合、光エン・チオール重合、光ラジカル架橋等の紫外線照射による硬化、または熱ラジカル重合、熱カチオン重合、熱アニオン重合、熱架橋等の熱による硬化が行われる。また、電気的な絶縁性を確保するためにイオン不純物等の不純物が少なく、絶縁特性のよい材料を用いることが必要である。
また凹凸表面を有する層間絶縁膜21は塗布成膜によるものに限定されることはなく、例えば配向膜を形成する際の斜方蒸着を適用して凹凸表面を有する層間絶縁膜21を形成することもできる。この場合には、無機材料を用いた層間絶縁膜21の成膜も可能である。
次いで、図3(3)に示すように、凹凸表面を有する層間絶縁膜21に、接続孔21aを形成する。ここでは、層間絶縁膜21上にレジストパターンを形成し、このレジストパターンをマスクに用いて層間絶縁膜21をエッチングすることにより、ソース電極15sおよび上部電極15cに達する接続孔21aを形成する。
その後、図3(4)に示すように、凹凸表面を有する層間絶縁膜21上に、接続孔21aを介してソース電極15sおよび上部電極15cに接続された画素電極23をパターン形成する。ここでは、層間絶縁膜21の凹凸表面に倣って、凹凸表面を有する画素電極23を形成する。このような画素電極23の形成は、ゲート電極11および下部電極11cのパターン形成と同様に行われる。例えば、電極膜を形成した後、この上部にレジストパターンを形成し、これをマスクにして電極膜をパターンエッチングし、最後にレジストパターを除去することによって行われる。
以上により、駆動側基板10側の上部が形成される。
その後は、図1に示したように、駆動側基板10の画素電極23の形成面上に、電気泳動媒体層40を形成する。ここでは、例えば透明フィルム(図示省略)間に電気泳動媒体層40を挟持した電気泳動型表示素子シートを用いる。駆動側基板10の画素電極23の形成面と、対向基板30の対向電極31の形成面との間に、この電気泳動型表示素子シートを挟持させる状態で、これらを貼り合わせる。
以上により、表示装置1を完成させる。
上述した製造方法では、層間絶縁膜21上に画素電極23をパターン形成する際、画素電極23の下層には、画素電極23の形成プロセスに起因する応力が加わる。すなわち、画素電極23の形成において、金属材料などからなる電極膜を成膜する際の湿度変化や温度変化、マスク用のレジストパターン形成やこれを用いたエッチングにおいての溶剤や水分の吸湿などに起因する応力が加わる。
しかしながら、層間絶縁膜21が凹凸表面を有するため、上記応力を凹凸表面で吸収して緩和することが可能になるのである。これにより、層間絶縁膜21で覆われた薄膜トランジスタTrの有機半導体層17に応力を加えることなく画素電極23を形成して表示装置1を作製することが可能になる。この結果、有機半導体層17への応力印加による界面状態の劣化が防止され、薄膜トランジスタTrのトランジスタ特性が維持された表示装置1を得ることができる。
ここで図4には、第1例の方法を適用して形成した画素電極の表面状態を示す。図4(a)は平面視的に見た光学顕微鏡像であり、(b)薄膜干渉顕微鏡によって測定した表面凹凸形状の斜視図である。
ここでは、ポリビニルフェノール(PVP)、オクタデシルトリクロロシラン(OTS)、メラミン架橋剤を主成分とした塗布溶液を塗布成膜し、溶媒を除去して凹凸表面を有する層間絶縁膜21を形成し、この上部に金属材料からなる画素電極23を形成した。
これらの図に示すように示すように、画素電極23の表面にも、層間絶縁膜21の凹凸表面に倣った(追従した)凹凸表面が形成されることが確認された。
尚、図5には比較として、表面平坦な層間絶縁膜上に形成した表面平坦な画素電極を平面視的に見た光学顕微鏡像を示す。
また、図6には、図4の画素電極を形成する前後において測定した薄膜トランジスタTrのゲート電極−ドレイン電流特性を示す。比較として図7には、図5の画素電極を形成する前後において測定した薄膜トランジスタTrのゲート電極−ドレイン電流特性を示す。
図6に示すように、本発明を適用した構成では、凹凸表面を有する層間絶縁膜上に画素電極を形成する前後において、層間絶縁膜下の薄膜トランジスタの特性が殆ど変化せず、トランジスタ特性が保たれていることが分かる。これにより、層間絶縁膜の凹凸表面において、画素電極の形成プロセスに起因して発生する応力が緩和される効果が確認された。
一方、図7に示すように、本発明を適用せずに、表面平坦な層化絶縁膜上に画素電極を形成した場合、画素電極の形成プロセスに起因して発生する応力により、層間絶縁膜下の薄膜トランジスタの特性が著しく劣化することが分かる。
≪3.表示装置の製造方法の第2例≫
図8は実施形態の表示装置の製造方法の第2例を示す1画素分の断面工程図であり、感光性の層間絶縁膜をハーフトーンマスクで露光して凹凸表面を形成する例である。以下、これらの図に基づいて製造方法の第2例を説明する。尚、図3を用いて説明した第1例と同様の手順についての重複する説明は省略する。
先ず、図8(1)に示すように、第1例と同様の手順で、駆動側基板10上の薄膜トランジスタTrと容量素子Csとを形成する。
次に、図8(2)に示すように、薄膜トランジスタTrと容量素子Csとが形成された駆動側基板10上に感光性樹脂膜61を成膜する。そしてこの感光性樹脂膜61に対してハーフトーンマスク63を用いた露光を行う。この場合、例えばポジ型の感光性樹脂膜61を用いる。そして、接続孔形成部61aに対して露光光が照射される開口を有し、少なくとも薄膜トランジスタTr上を含む他の部分においては露光光を半減させてパターン照射するハーフトーン部分を有するハーフトーンマスク63を用いる。
その後、図8(3)に示すように感光性樹脂膜61を現像処理することにより、露光光が照射された接続孔形成部61aに接続孔21aが形成され、半減された露光光がパターン照射された他の部分に凹凸表面が形成された層間絶縁膜21を形成する。
次に、図8(4)に示すように、第1例と同様に、層間絶縁膜21上に接続孔21aを介してソース電極15sおよび上部電極15cに接続された画素電極23をパターン形成する。
以上により駆動側基板10側の上部を形成した後、さらに第1例で説明したと同様に、駆動側基板10と対向基板30との間に、電気泳動媒体層40を有する電気泳動型表示素子シートを挟持させて貼り合わせて表示装置1を完成させる。
以上のような製造方法であっても、第1例と同様の効果を得ることができる。特にこの第2例の方法によれば、ハーフトーンマスク63の設計により、層間絶縁膜21における凹凸表面の形成位置を限定した部分(例えば薄膜トランジスタTr上のみ)とすることが可能である。また、凹凸表面における凹凸パターンの平面視的なサイズや深さの制御が容易である。しかも、マスク工程は、接続孔21を形成するための工程と合わせて1回で良い。
≪4.表示装置の製造方法の第3例≫
図9は実施形態の表示装置の製造方法の第3例を示す1画素分の断面工程図であり、層間絶縁膜をレジストマスク上からエッチングして凹凸表面を形成する例である。以下、これらの図に基づいて製造方法の第3例を説明する。尚、図3を用いて説明した第1例と同様の手順についての重複する説明は省略する。
先ず、図9(1)に示すように、第1例と同様の手順で、駆動側基板10上の薄膜トランジスタTrと容量素子Csとを形成する。
次に、図9(2)に示すように、薄膜トランジスタTrと容量素子Csとが形成された駆動側基板10上に層間絶縁膜21を成膜する。この時点において、層間絶縁膜21の表面は平坦であって良い。このような層間絶縁膜21は、第1例で示した樹脂材料の他に、無機材料を用いて形成しても良い。そしてこの層間絶縁膜21をパターニングすることにより、ソース電極15および上部電極15cに達する接続孔21aを形成する。ここでの層間絶縁膜21のパターンニングは、例えばレジストパターンをマスクに用いたエッチングによって行う。尚、層間絶縁膜21を感光性樹脂で構成した場合には、フォトリソグラフィーによってこの感光性樹脂からなる層間絶縁膜21に対して接続孔21aを形成しても良い。
次いで、図9(3)に示すように、層間絶縁膜21上に、新たにレジストパターン65を形成する。このレジストパターン65は、接続孔21内を覆うと共に層間絶縁膜21上においては微細な島パターンまたは微細な孔パターンとして形成する。
次に、図9(4)に示すように、レジストパターン65をマスクにして層間絶縁膜21の表面層をエッチングする。これにより、層間絶縁膜21の表面を凹凸表面として形成する。このエッチング後にはレジストパターン65を除去する。
以上の後には、次に、図9(5)に示すように、第1例と同様に、層間絶縁膜21上に接続孔21aを介してソース電極15sおよび上部電極15cに接続された画素電極23をパターン形成する。
以上により駆動側基板10側の上部を形成した後、さらに第1例で説明したと同様に、駆動側基板10と対向基板30との間に、電気泳動媒体層40を有する電気泳動型表示素子シートを挟持させて貼り合わせて表示装置1を完成させる。
以上のような製造方法であっても、第1例と同様の効果を得ることができる。またこの第3例の方法によれば、レジストパターン65の設計により、層間絶縁膜21における凹凸表面の形成位置を限定した部分(例えば薄膜トランジスタTr上のみ)とすることが可能である。
尚、以上説明した実施形態においては、電気泳動型の表示装置1に本発明を適用した構成を説明した。しかしながら、本発明は電気泳動型の表示装置への適用に限定されることなく、有機半導体層を用いた薄膜トランジスタを有するアクティブマトリックス駆動の表示装置に広く適用可能であり、同様の効果を得ることが可能である。このような表示装置としては、例えば反射型液晶表示装置、有機電界発光素子を用いた表示装置、エレクトロクロミック型表示装置,エレクトロウェッティング型表示装置,粉体移動型表示装置,磁気泳動型表示装置,サーマル/ケミカルリライタブル表示装置,さらには二色に塗り分けた両端を正負に帯電させた固体粒子を用いた表示装置などが例示される。また、特に反射型の表示装置だけではなく、透過型の液晶表示装置であっても、同様の効果を得ることができる。
また、このような表示装置は、様々な電子機器の表示部に搭載することが可能である。例えば、電子ペーパー、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの電子機器に適用することができる。つまり、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の表示装置を搭載した電子機器に適用することが可能である。
1…表示装置、10…駆動側基板(基板)、17…有機半導体層、21…層間絶縁膜、23…画素電極、30…対向基板、40…電気泳動媒体層、45…黒色粒子(電気泳動性粒子)、47…白色粒子(電気泳動性粒子)、Tr…薄膜トランジスタ

Claims (5)

  1. 有機半導体層を用いた薄膜トランジスタが配列形成された基板と、
    前記基板上に、前記薄膜トランジスタを覆って設けられると共に、凹凸表面を有する層間絶縁膜と、
    前記層間絶縁膜上において前記薄膜トランジスタに積層されると共に、前記層間絶縁膜の前記凹凸表面の形状に倣って形成された凹凸表面を有する画素電極と
    前記基板の前記画素電極側に配置された対向基板と、
    前記基板と前記対向基板との間に挟持され、電気泳動性粒子を含む電気泳動媒体層と
    を備え
    前記層間絶縁膜の前記凹凸表面の凹凸パターンにおける頂点間の間隔は、前記薄膜トランジスタのソース電極およびドレイン電極間の間隔よりも小さい
    表示装置。
  2. 前記層間絶縁膜の表面のうち、前記薄膜トランジスタと前記画素電極との間の部分のみが前記凹凸表面として構成されている
    請求項に記載の表示装置。
  3. 基板上に有機半導体層を用いた薄膜トランジスタを配列形成する工程と、
    前記薄膜トランジスタが形成された前記基板上に、凹凸表面を有する層間絶縁膜を形成する工程と、
    前記層間絶縁膜上に、前記薄膜トランジスタに積層されると共に、前記層間絶縁膜の前記凹凸表面の形状に倣って形成された凹凸表面を有する画素電極を形成する工程と
    前記基板と対向基板との間に、電気泳動性粒子を含む電気泳動媒体層を挟持させる工程とを含み、
    前記層間絶縁膜の前記凹凸表面の凹凸パターンにおける頂点間の間隔は、前記薄膜トランジスタのソース電極およびドレイン電極間の間隔よりも小さい
    表示装置の製造方法。
  4. 前記凹凸表面を有する層間絶縁膜を形成する工程では、
    絶縁膜材料を成膜後、成膜した絶縁膜材料の表面のうち、前記薄膜トランジスタと前記画素電極との間の部分のみに前記凹凸表面をパターン形成することにより、前記層間絶縁膜を形成する
    請求項3に記載の表示装置の製造方法。
  5. 前記凹凸表面を有する層間絶縁膜を形成する工程では、塗布成膜により前記層間絶縁膜を形成する
    請求項に記載の表示装置の製造方法。
JP2009110474A 2009-04-30 2009-04-30 表示装置および表示装置の製造方法 Expired - Fee Related JP5262966B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009110474A JP5262966B2 (ja) 2009-04-30 2009-04-30 表示装置および表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009110474A JP5262966B2 (ja) 2009-04-30 2009-04-30 表示装置および表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010262007A JP2010262007A (ja) 2010-11-18
JP5262966B2 true JP5262966B2 (ja) 2013-08-14

Family

ID=43360144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009110474A Expired - Fee Related JP5262966B2 (ja) 2009-04-30 2009-04-30 表示装置および表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP5262966B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102025585B1 (ko) * 2012-12-12 2019-09-26 엘지디스플레이 주식회사 광 제어 장치 및 제조 방법
KR20140076459A (ko) 2012-12-12 2014-06-20 엘지디스플레이 주식회사 광 제어 장치 및 제조 방법
JP2016009087A (ja) * 2014-06-24 2016-01-18 セイコーエプソン株式会社 表示装置および表示装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4409779B2 (ja) * 2001-01-25 2010-02-03 シャープ株式会社 反射型液晶表示装置の形成方法
JP3895952B2 (ja) * 2001-08-06 2007-03-22 日本電気株式会社 半透過型液晶表示装置及びその製造方法
JP3612529B2 (ja) * 2001-10-30 2005-01-19 Nec液晶テクノロジー株式会社 半透過型液晶表示装置およびその製造方法
JP4166554B2 (ja) * 2002-11-29 2008-10-15 シャープ株式会社 液晶表示装置及びその製造方法
JP2005258410A (ja) * 2004-03-08 2005-09-22 Samsung Electronics Co Ltd 液晶表示装置及びその製造方法
JP2007199708A (ja) * 2005-12-28 2007-08-09 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP5277675B2 (ja) * 2007-07-11 2013-08-28 株式会社リコー 有機薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP2010262007A (ja) 2010-11-18

Similar Documents

Publication Publication Date Title
JP4385812B2 (ja) 薄膜トランジスタおよびその製造方法
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
US8350255B2 (en) Thin film transistor and method for manufacturing thin film transistor
KR100839684B1 (ko) 액정 표시 장치
US8242501B2 (en) Thin film transistor and electronic apparatus
JP2010267752A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
US8059329B2 (en) Display substrate and method of manufacturing the same
JP2006086502A (ja) 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法
KR20070013132A (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
US20090261332A1 (en) Thin film transistor array panel, fabricating method thereof and flat panel display having the same
JP5055849B2 (ja) 表示装置、有機薄膜トランジスタの製造方法
JP5262966B2 (ja) 表示装置および表示装置の製造方法
JP5655421B2 (ja) 半導体装置、表示装置、および電子機器
US8013327B2 (en) Electronic device
JP2009176828A (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP2009231325A (ja) 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP4224203B2 (ja) 薄膜二端子素子及び液晶表示装置
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP5685932B2 (ja) 薄膜トランジスタ
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
WO2017018203A1 (ja) 表示装置および撮像装置
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP5359032B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

LAPS Cancellation because of no payment of annual fees