JP5268182B2 - 玩具用ブロックセット及びその管理方法 - Google Patents

玩具用ブロックセット及びその管理方法 Download PDF

Info

Publication number
JP5268182B2
JP5268182B2 JP2006345121A JP2006345121A JP5268182B2 JP 5268182 B2 JP5268182 B2 JP 5268182B2 JP 2006345121 A JP2006345121 A JP 2006345121A JP 2006345121 A JP2006345121 A JP 2006345121A JP 5268182 B2 JP5268182 B2 JP 5268182B2
Authority
JP
Japan
Prior art keywords
block
wireless chip
storage box
circuit
assembly procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006345121A
Other languages
English (en)
Other versions
JP2007190374A5 (ja
JP2007190374A (ja
Inventor
将人 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006345121A priority Critical patent/JP5268182B2/ja
Publication of JP2007190374A publication Critical patent/JP2007190374A/ja
Publication of JP2007190374A5 publication Critical patent/JP2007190374A5/ja
Application granted granted Critical
Publication of JP5268182B2 publication Critical patent/JP5268182B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrically Operated Instructional Devices (AREA)
  • Toys (AREA)

Description

本発明は、無線通信可能なブロックを有する玩具用ブロックセット及びその管理方法に関する。
近年、幼児の知育に高い関心が寄せられており、幼児の脳の発達を促すと考えられる様々な知育玩具が開発され発売されている。特に玩具用ブロック(以下、ブロックと記す。)や積み木は、空間の認識能力やものを創り出す能力を養うのに役立つと考えられ、また手を動かすことにより脳の発達を促すと考えられる。
このような幼児の知育を目的としたブロックは多数存在する(例えば、特許文献1、2参照)。
また学習支援システムとして、漢字の構成要素を表示したブロック部材に表示した漢字構成要素を特定するための識別コードを記憶したRFIDタグを装着したものが提案されている(特許文献3参照)。
特開2000−288260号公報 実公平6−49350号公報 特開2002−215012号公報
幼児は、何かの形を模倣することで空間認識力や創造力を養うと考えられており、実際に作られたもの(例えば、自動車、電車、飛行機など)を見ることや、複数個のブロックが一組になったブロックセットを購入した際に付属されている組み立て手順書を見ることで、ブロックを組み立てる。
既存のブロックセットに付属されている手順書は、紙に印刷されており、ブロックの開発元で新たな組み立て手順書を作成したとしても容易に更新されることはない。
また、幼児の発育に合わせてブロックセットを追加購入した場合、追加購入したブロックセットの組み立て手順書では、以前に購入したブロックセットのブロックを用いて組み立てることができない。
そこで本発明は、組み立て手順書の変更を容易にし、幼児の発達をより促すことが期待できるブロックとその管理方法を提供することを目的とする。
上記課題を鑑み、ブロックに無線チップを内蔵させ、前記無線チップを内蔵したブロックを多数収納できる機能と、収納した無線チップ内の情報を取得できる機能と、取得した情報を、インターネットを介して送ることのできる機能と、インターネットを介して受け取った情報を表示できる機能とを有した収納箱を設けることにより、ブロックを効率的に管理し、組み立て手順書を容易に更新することができる。
本発明の一形態は、無線チップを有するブロック及び該ブロックの収納箱を有し、前記収納箱は前記ブロックを収納する機能を有し、前記収納箱は前記無線チップの情報を取得する機能を有し、前記収納箱はインターネットを介して、前記取得した情報を通信する機能を有し、前記収納箱は、前記インターネットを介して受信した情報を表示する表示部を有することを特徴とする玩具用ブロックセットである。
上記構成の本発明において、前記ブロックには、前記無線チップが貼り付けられていることが好ましい。
上記構成の本発明において、前記無線チップは、絶縁基板上に形成された薄膜トランジスタを有することが好ましい。
上記構成の本発明において、前記絶縁基板はフィルム基板であることが好ましい。
本発明の別形態は、ブロックに内蔵された無線チップと、収納箱により構成される玩具用ブロックセットの管理方法であって、前記無線チップは、共振回路と、電力生成回路と、クロック生成回路と、復調回路と、読み出し回路と、認証レジスタと、符号化回路と、変調回路と、を有し、前記共振回路は、前記収納箱から受信した電波にて交流信号を発生し、前記電力生成回路は、前記交流信号から電力を生成し、前記クロック生成回路は、前記交流信号からクロック信号を生成し、前記復調回路は、前記交流信号を復調して前記読み出し回路へ復調データを送信し、前記読み出し回路は、前記復調データが有する認証番号読み出し命令を前記認証レジスタへ送信し、前記認証レジスタは、前記認証番号読み出し命令により前記符号化回路に前記無線チップに固有の認証番号を送信し、前記符号化回路は、前記認証番号を符号化した認証信号を前記変調回路に送信し、前記変調回路は、前記認証信号を変調した変調データを前記共振回路に送信することでブロックを管理することを特徴とする玩具用ブロックセットの管理方法である。
上記構成の本発明において、前記収納箱はブロックの収納部と、前記ブロックの組み立て手順を表示する表示部と、前記収納箱を制御する制御装置と、を有し、前記制御装置は前記無線チップと前記認証信号を送受信することができるリーダ部を有することが好ましい。
上記構成の本発明において、前記制御装置は、インターネット経由で組み立て手順を受信して更新することが好ましい。
なお、本発明において、半導体装置とは、半導体素子を有する装置をいう。
なお、本発明において、無線チップとは、無線通信可能な半導体装置をいう。
本発明のブロックセット(玩具用ブロックセットともよぶ)は、少なくとも2つのブロックと、収納箱を有する。2つのブロックは、それぞれ、無線チップを有する。無線チップは、認証番号が記憶された記憶部(認証レジスタともよぶ)を有する。収納箱は、無線チップの認証番号を取得するリーダ部と、インターネットを介して、サーバーから無線チップの認証番号を送信し、サーバーから手順書(組み立て手順ともよぶ)を受信するインターフェース部と、手順書を記憶する記憶部と、手順書を表示する表示部と、を有することを特徴とする。
本発明のブロックセット(玩具用ブロックセットともよぶ)の管理方法は、収納箱が含むリーダ部により、ブロックが含む無線チップの認証番号を取得する工程と、収納箱が含むインターフェース部により、インターネットを介して、サーバーから無線チップの認証番号を送信し、サーバーから手順書を受信する工程と、収納箱が含む表示部により手順書を表示する工程を含むことを特徴とする。
本発明のブロックセット(玩具用ブロックセットともよぶ)の管理方法は、収納箱が含むリーダ部により、前記ブロックが含む無線チップの認証番号を取得する工程と、収納箱が含むインターフェース部により、インターネットを介して、サーバーから無線チップの認証番号を送信し、サーバーから第1の手順書を受信する工程と、収納箱が含む記憶部に、第1の手順書が記憶される工程と、収納箱が含む表示部により第1の手順書を表示する工程と、インターフェース部により、インターネットを介して、サーバーに無線チップの認証番号を送信し、サーバーから第2の手順書を受信する工程と、記憶部に第2の手順書が記憶される工程と、表示部により第2の手順書を表示する工程とを含むことを特徴とする。
本発明によれば、ブロックに無線チップを内蔵させることにより、ブロックを効率的に管理し、幼児の発育に合わせ、より高度な組み立て手順書に容易に更新することができ、幼児の脳の発達を促すことが期待できる。
である。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。尚、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、本発明の無線チップを内蔵したブロックの構成例と、内蔵されている無線チップの構成例について説明する。また本実施の形態では、ブロックを管理し組み立て手順を取り込む収納箱の構成例、及び、組み立て手順の取り込み方法例について説明する。
本実施の形態の無線チップを内蔵したブロックの構成について、図1を用いて説明する。ブロック100は、無線チップ200を有する。無線チップ200は、ブロック100の完成後にブロック100の一部を除去して貼り付け、又は埋め込む等して作り込めばよい。また無線チップ200をブロック100に内蔵するように、ブロック100の製造過程で作り込んでもよい。図1には、無線チップ200を埋め込んだブロック100を示す。
尚、図1には無線チップ200を内蔵した直方体状の白色のブロック100を記載している。しかし、無線チップを内蔵したブロックは様々な形状、色が考えられる。本発明のブロックは特定の形状や色に限定されない。
次に、本実施の形態の無線チップの構成について、図2を用いて説明する。無線チップ200は、アンテナと共振容量を有する共振回路201と、電力生成回路202と、クロック生成回路203と、復調回路204と、変調回路205と、読み出し回路206と、符号化回路207と、認証レジスタ208と、を有する。認証レジスタはIDレジスタとも呼ばれる。
共振回路201は収納箱300からの電波を受信し、アンテナ両端に交流信号を発生することができる回路である。発生した交流信号は、収納箱300からの情報を含んでいる。更には、該交流信号は無線チップ200の電力源にもなりうる。また、共振回路201は、アンテナを介し電波にて、変調データを収納箱300に送信することができる回路である。
電力生成回路202は、共振回路201に発生した交流信号を整流回路(ダイオードを含む。)で整流し、容量を用いて平滑化することで、電力を生成し、各回路へ供給することができる回路である。つまり、電力生成回路202は、整流回路を有する。
クロック生成回路203は、共振回路201に発生した交流信号を基に、クロック信号を生成し、各回路へ供給することができる回路である。
復調回路204は、共振回路201に発生した交流信号を復調し、読み出し回路206へ復調データを送ることができる回路である。
読み出し回路206は、送られてきた復調データから読み出し命令情報を抽出し、認証レジスタ208へ認証番号読み出し命令を出すことができる回路である。
認証レジスタ208は、無線チップ製造時に各無線チップ固有の認証番号が作り込まれるメモリを有しており、読み出し回路206から認証番号読み出し命令が届くと、符号化回路207へ認証番号を送ることができる回路である。メモリには、SRAM、フラッシュメモリ、不揮発性メモリ、ROMまたはFeRAM等や、有機材料が一対の電極間に挟持された有機メモリ等を適用することができる。つまり、本発明は、無線チップの認証番号が記憶されるメモリとして、情報が作り込まれるメモリに限定されない。
尚、本実施の形態の全ての認証情報は、ブロック開発元で管理されており、ブロック開発元は、固有の認証番号を持った無線チップとその無線チップを作り込んだブロックの形状と色を対応できるようにしている。ここで管理方法の例について、図3を用いて説明する。図3は認証情報を管理する表を示しており、認証番号700とブロックの形状1及び色1、認証番号701とブロックの形状2及び色2、等を対応させて管理することができる。
認証情報とは、無線チップの認証番号700と、ブロックの形状の情報と、ブロックの色の情報等を含むものである。上記の形態では、無線チップに認証番号が記憶される形態を示したが、本発明はこれに限定されない。無線チップには、認証情報が記憶されていてもよい。
符号化回路207は、認証レジスタ208から認証番号が送られると、認証番号を符号化した信号を生成し、符号化した信号を変調回路205に出力することができる回路である。
変調回路205は、符号化信号を変調し、変調データを共振回路201に出力することができる回路である。
次に、本実施の形態の収納箱の構成について、図4を用いて説明する。収納箱300は、数多くのブロックを収納するための十分大きな容積を持つ収納部301と、本収納箱に収納されるブロックを用いて構成される構造物の組み立て手順を表示する表示部302と、収納箱300を制御する制御装置303と、ID取得ボタン306と、送信ボタン307と、を有する。
次に、本実施の形態の制御装置303の構成について、図5を用いて説明する。制御装置303は、リーダ部304と、入出力インタフェース部305と、ネットワークインタフェース部308と、メモリ部309と、本体制御部310と、を有する。
以下に、制御装置303の有している各部の機能を示す。
メモリ部309は、本体制御部310によって実行されるプログラムを格納するプログラム格納領域311と、各ブロックの無線チップの認証番号を格納する認証番号格納領域312と、組み立て手順データを格納する組み立て手順格納領域313と、を有している。メモリ部309には、SRAM、フラッシュメモリ、不揮発性メモリ、ROMまたはFeRAM等や、有機材料が一対の電極間に挟持された有機メモリ等を適用することができる。特に、電源を供給しなくとも、格納されているデータが消失しない、不揮発性メモリを適用することが好ましい。
なお、認証番号格納領域312には、認証番号、形状及び色などの情報を含む認証情報が記憶されてもよい。
リーダ部304は、本体制御部310からの命令により、収納箱300に収納された各ブロックの無線チップの認証番号を取得するために、電波を送信する機能を有している。またリーダ部304は、各ブロックから送信された無線チップの認証番号を受信しメモリ部309の認証番号格納領域312に格納する機能を有している。
リーダ部304は、共振回路を有する。共振回路は、アンテナと共振容量を有する。共振回路は、ブロックの無線チップからの電波を受信する。
入出力インタフェース部305は、ID取得ボタン及び送信ボタンが押下されたことを信号として受け付け、本体制御部310に知らせる機能を有している。また入出力インタフェース部305は、本体制御部310からの命令により、メモリ部309の組み立て手順格納領域313に格納された組み立て手順データを表示部302に表示する機能を有している。
ネットワークインタフェース部308は、本体制御部310からの命令により、メモリ部309の認証番号格納領域312に格納された各ブロックの無線チップの認証番号をインターネット経由でブロックの開発元サーバに送信する機能を有している。またネットワークインタフェース部308は、開発元サーバから送信されてきた新しい組み立て手順データをメモリ部309の組み立て手順格納領域313に格納する機能を有している。
本体制御部310は、メモリ部309のプログラム格納領域311からプログラムを読み出し、各部に命令を出す機能を有している。
次に、組み立て手順の取り込み方法について示す。尚、以下の組み立て手順の取り込みは、メモリ部309のプログラム格納領域311に格納されているプログラムが本体制御部310によって実行されることにより行われる。
先ず、本実施の形態において、ブロックの管理に必要となる無線チップの認証番号を収納箱300が取得するまでの無線チップの一連の動作について、図6を用いて説明する。
S100の「待機」状態は、無線チップ200が収納箱300のリーダ部304からの電波を待っており、何の動作もしていないことを示す。リーダ部304からの電波を受信しなければ、「待機」状態を保つ。リーダ部304から電波を受信したならば、S101の「電波受信」状態に遷移する。
S101の「電波受信」状態は、無線チップ200がリーダ部304から電波を受信し、共振回路201が、受信した電波を基に交流信号を発生し、電力生成回路202が、発生した交流信号を基に各回路で消費する電力を生成し、各回路に生成した電力を供給し、クロック生成回路203が、発生した交流信号を基に各回路が同期動作するためのクロック信号を生成し、各回路に生成したクロック信号を供給し、復調回路204が、共振回路201で発生した交流信号を復調し、復調データを生成し、読み出し回路206が、復調データから読み出し命令情報を抽出し、認証レジスタ208に抽出した認証情報読み出し命令を送っていることを示す。この後、S102の「電波送信」状態に遷移する。
S102の「電波送信」状態は、無線チップ200の認証レジスタ208が認証情報読み出し命令を受けた後、無線チップ200の認証番号を符号化回路207へ送り、符号化回路207が、認証番号を符号化した信号を生成し、変調回路205が、符号化された信号を変調し、共振回路201がアンテナを介して電波にて変調されたデータをリーダに送信することを示す。この後、S100の「待機」状態に戻り、次の電波を待つ。
以上により、収納箱300のリーダ部304が、各ブロックの無線チップ200の認証番号を受信し、収納箱300が各ブロックの無線チップ200の認証番号を取得することができる。
以下に、本実施の形態において、収納箱300に組み立て手順が格納されていない場合に、最初に収納箱300に組み立て手順を取り込む方法について、図7を用いて説明する。
S200の「立ち上げ」状態は、収納箱300に電源が供給され、メモリ部309のプログラム格納領域311に格納されているプログラムが本体制御部310によって実行され始めたことを示す。「立ち上げ」状態は、その後、S201の「表示」状態に遷移する。
S201の「表示」状態は、収納箱300に組み立て手順が格納されていない場合、最初の「表示」状態に至ると、表示部302に組み立て手順がない旨の文が表示される。「表示」状態は、その後、S202の「待機」状態に遷移する。
S202の「待機」状態は、ID取得ボタンが押下されることを、収納箱300が待っていることを示す。尚、表示部302は、S201で表示されているものから変化しない。ID取得ボタンが押下されなければ、「待機」状態を保つ。ID取得ボタンが押下されたならば、S203の「ID取得」状態に遷移する。
S203の「ID取得」状態は、リーダ部304により収納箱に収納されている各ブロックの無線チップ200の認証番号が取得され、メモリ部309の認証番号格納領域314に格納されることを示す。格納が終了したならば、S204の「送信待ち」状態に遷移する。
S204の「送信待ち」状態は、表示部302に各ブロックの無線チップ200の認証番号を開発元サーバに送る旨の文が表示され、送信ボタンが押下されることを待っていることを示す。送信ボタンが押下されなければ、「送信待ち」状態を保つ。送信ボタンが押下されたならば、S205の「送信」状態に遷移する。
S205の「送信」状態は、ネットワークインタフェース部308を介して、インターネット経由で無線チップ200の認証番号を開発元サーバに送信していることを示す。送信が終了したならば、S206の「受信」状態に遷移する。
S206の「受信」状態は、制御装置303がインターネット経由で開発元サーバから組み立て手順のデータの受信を行っていることを示し、受信したデータをメモリ部309の組み立て手順格納領域313に格納していることを示す。格納が終了したならば、S201の「表示」状態に遷移し、取り込まれた組み立て手順が表示される。
尚、最初に組み立て手順を取り込んだ後、収納箱に電源を供給し、S201の「表示」状態に至ったとき、表示部302にはメモリ部309の組み立て手順格納領域313に格納されている最初に取り込んだ組み立て手順データに基づいて、組み立て手順が表示される。
また、新たに組み立て手順データを取り込む場合は、新しく取り込んだ組み立て手順データが、メモリ部309の組み立て手順格納領域313に上書き格納される。そのため、収納箱に電源を供給する場合は、常に新しく更新された手順が表示部に表示される。
なお、新しく取り込んだ組み立て手順データは、メモリ部309の組み立て手順格納領域313に、上書き格納されなくてもよい。メモリ部309の組み立て手順格納領域313には、以前に取り込んだ組み立て手順データと、新しく取り込んだ組み立て手順データが記憶されていてもよい。
本実施の形態においては、以上のように組み立て手順の更新がなされる。
無線チップを内蔵したブロックを追加した場合、現存のブロックと共に追加したブロックを収納箱に収納し、前記組み立て手順を取り込む方法で新たな組み立て手順を取り込むことにより、現存のブロックと追加したブロックとを使用する組み立て手順に更新することができる。
本実施の形態では、最初に組み立て手順を取り込む形態を説明したが、工場集荷時に初めから組み立て手順データが格納されていてもよい。
以上により、本実施の形態によれば、ブロックに無線チップを内蔵させることにより、ブロックを効率的に管理し、組み立て手順を容易に更新することができる。
(実施の形態2)
本実施の形態では、ブロックに貼り付ける無線チップの作製方法について説明する。
図8(A)には、絶縁表面を有する基板(絶縁基板600)上に、剥離層601、絶縁層602、半導体膜603を順に形成する。絶縁基板600には、ガラス基板、石英基板、珪素からなる基板、金属基板、プラスチック基板等を用いることができる。また絶縁基板600は研磨することによって薄型化してもよい。薄型化された絶縁基板を用いることによって、完成品を軽量化、薄型化することができる。
剥離層601には、W、Ti、Ta、Mo、Nb、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Siから選ばれた元素または前記元素を主成分とする合金材料もしくは化合物材料から形成することができる。剥離層は、上記元素等の単層構造、又は上記元素等の積層構造を用いることができる。このような剥離層はCVD法、スパッタリング法または電子ビーム等によって形成することができる。本実施の形態では、WをCVD法により形成する。このとき、O、N又はNOを用いてプラズマで処理を行うとよい。すると、後の工程である剥離工程を簡便に行うことができる。剥離層601は、単層構造又は積層構造を用いることができる。また剥離層601は、絶縁基板全体に形成する必要はなく、選択的に形成しても良い。すなわち、剥離層601は、後に絶縁基板600を剥離することができればよく、剥離層を形成する領域は限定されない。
絶縁層602には、酸化珪素、窒化珪素等の無機材料を用いることができる。絶縁層602は、単層構造又は積層構造を用いることができる。窒化珪素を用いることにより、絶縁基板からの不純物元素の侵入を防止することができる。このような窒化珪素は、積層構造を有する場合、いずれか一にあることによって、効果を発揮する。
半導体膜603には、シリコンを有する材料を用いることができる。半導体膜はCVD法、又はスパッタリング法を用いて形成することができる。半導体膜603の結晶構造は、非晶質、結晶質、微結晶のいずれであってもよい。結晶性が高いほど、薄膜トランジスタの移動度を高くすることができ、好ましい。また微結晶や非晶質では、隣接する半導体膜間での結晶状態のばらつきがなく、好ましい。
結晶質の半導体膜を形成するためには、絶縁層602に直接形成する場合もあるが、絶縁層602上に形成された非晶質半導体膜を加熱することにより作製される。例えば、非晶質半導体膜に対して加熱炉、レーザ照射を用いて加熱する。その結果、結晶質の高い半導体膜を形成することができる。このとき、加熱温度を低くするため、結晶化を促進する金属元素を用いてもよい。例えば、ニッケル(Ni)を非晶質半導体膜表面上に添加し、加熱処理を行うことによって、温度を低下させることができる。その結果、耐熱性の低い絶縁基板上に結晶質半導体膜を形成することができる。なおレーザ照射を用いる場合、選択的に半導体膜を加熱することができるため、加熱温度は使用する絶縁基板の耐熱性に制約されない。
図8(B)に示すように、半導体膜603を所定の形状を有するように加工する。加工には、フォトリソグラフィー法によって形成されたマスクを用いたエッチングを用いることができる。エッチングには、ドライエッチング法又はウエットエッチング法を用いることができる。
加工された半導体膜を覆うように、ゲート絶縁膜604として機能する絶縁層を形成する。ゲート絶縁膜604は、無機材料を用いて形成することができ、例えば、窒化珪素、酸化珪素を用いて形成することができる。ゲート絶縁膜604の形成前、または形成後にプラズマ処理を行ってもよい。プラズマ処理には、酸素プラズマ、又は水素プラズマを用いることができる。このようなプラズマ処理により、ゲート絶縁膜被形成面、又はゲート絶縁膜表面の不純物を除去することができる。
その後、ゲート絶縁膜604を介して、半導体膜上にゲート電極605として機能する導電層を形成する。ゲート電極605は、単層構造、又は積層構造を有することができる。ゲート電極605には、チタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、インジウム(In)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料を用いることができる。
図8(C)に示すように、ゲート電極605側面にサイドウォール607として機能する絶縁物を形成する。サイドウォール607は、無機材料又は有機材料を用いて形成することができる。無機材料として、酸化珪素、窒化珪素が挙げられる。例えば、酸化珪素をゲート電極605を覆うように形成し、等方性のエッチングを行うと、ゲート電極605の側面にのみ残存し、これをサイドウォールとして用いることができる。等方性のエッチングには、ドライエッチング法又はウエットエッチング法を用いることができる。サイドウォール607を加工するとき、ゲート絶縁膜604もエッチング除去される。その結果、半導体膜の一部が露出される。
サイドウォール607及びゲート電極605を用いて、自己整合的に不純物元素を半導体膜へ添加する。その結果、異なる濃度を有する不純物領域が半導体膜に形成される。すなわち、サイドウォール607の下方に設けられた低濃度不純物領域609と、露出された半導体膜に形成された高濃度不純物領域608が形成される。このように不純物濃度の異なる領域を有することによって、短チャネル効果を防止することができる。
図8(D)に示すように、半導体膜、ゲート電極等を覆って絶縁層611、612を形成する。半導体膜、ゲート電極等を覆う絶縁層は、単層構造を用いてもよいが、本実施の形態のように積層構造とすると好ましい。なぜなら、絶縁層611を無機材料を用いて形成することにより不純物の侵入を防止でき、またCVD法を用いた無機材料を適用することによって、絶縁層611中の水素を用いて半導体膜中のダングリングボンドを終端させることができるからである。その後、絶縁層612を有機材料によって形成することにより、平坦性を高めることができる。有機材料はポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。その他、シロキサン、又はポリシラザンを用いることができる。なお、シロキサンとは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。ポリシラザンは、珪素(Si)と窒素(N)の結合を有するポリマー材料を出発原料として形成される。
その後、絶縁層611、612、ゲート絶縁膜604を貫通し、不純物領域608と接続する配線613を形成する。配線613は、単層構造、又は積層構造を用いることができ、チタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)、インジウム(In)から選ばれた元素、または前記元素を主成分とする合金材料を用いて形成することができる。配線613と同時に、絶縁層612上にその他の配線を形成することができる。その他の配線とは、引き回し配線等に相当する。
このようにしてTFT615(Thin Film Transistor。薄膜トランジスタ。以下、TFTという。)、及びTFT群616を形成することができる。TFT群とは、一定の機能を奏する回路を構成するTFTの集まりを指す。
図9(A)に示すように、絶縁層612上に絶縁層620を形成する。絶縁層620は絶縁層611、612と同様に無機材料、又は有機材料等を用いて形成することができる。絶縁層620に開口部を形成し、配線621を形成する。配線621は、配線613と同様に形成することができる。配線621は、絶縁層620に設けられた開口部を介して、領域622で配線613と電気的に接続している。領域622では、後に形成されるメモリ素子の共通電極を接地することができる。また配線621と同一層から、パッド623が形成される。パッド623は、絶縁層620に設けられた開口部を介して、領域624で配線613と電気的に接続している。
図9(B)に示すように、絶縁層620上に絶縁層630を形成する。絶縁層630は、絶縁層611、612と同様に無機材料、又は有機材料を用いて形成することができる。そして、絶縁層630に開口部を設ける。開口部の側面は、傾斜を有するように絶縁層630を加工する。
TFT615上に設けられた開口部に、有機化合物層631を形成する。有機化合物層631は、蒸着法、スパッタリング法により形成することができる。このような有機化合物層は、公知のエレクトロルミネッセンス材料から形成することができる。その後、有機化合物層631、絶縁層630の一部を覆って、配線632が形成される。配線632は、配線621と同様に形成することができる。配線632が形成される領域は、メモリ領域及びコンタクト領域となる。配線632は、メモリ素子の共通電極となる。
図9(C)に示すように、アンテナ640を形成する。このとき、パッド623に対して熱圧着して、アンテナ640を電気的に接続する。このようにして、引き回し配線等が形成される配線領域644、メモリ素子が形成されるメモリ領域642、TFT群を有し、特定の機能を有する回路が形成される集積回路領域643、パッド領域645、コンタクト領域646を有する無線チップが形成される。そして、パッド領域とメモリ領域とは、ある程度に離れて設けられているとよい。その結果、パッド領域におけるアンテナ圧着時に、メモリ領域が応力の影響を受けることなく、データの書き込みを行うことができる。尚、ここで示した集積回路領域643の集積回路は、実施の形態1で示した無線チップ200の有する回路のうち、共振回路201のアンテナと認証レジスタ208のメモリを除いた部分を指す。
またアンテナ圧着は、絶縁基板の柔軟性が低い状態で行うとよい。そのため、本実施の形態では、アンテナ圧着後、薄膜トランジスタをフィルム基板に転置する形態を示す。
図10(A)に示すように、剥離層601を除去することにより、絶縁基板600を剥離する。剥離層601は、物理的又は化学的に除去することができる。例えば、半導体膜への加熱処理等により、剥離層601の結晶構造も変化させることができる。その後、剥離層601の一部が露出するよう開口部を設け、露出した剥離層601にレーザ光を照射する。剥離層601にレーザ光を照射することによって、剥離のきっかけを与えることができる。すると、物理的に絶縁基板と、薄膜トランジスタ等を剥離させることもできる。更には、膜の応力により特段力を加えることなく、絶縁基板から薄膜トランジスタ等が自然に剥がれることもある。または、剥離層601へ到達する開口部を形成し、開口部を介してエッチング剤を導入し、化学反応を利用して剥離層601を除去することができる。
その後図10(B)に示すように、フィルム基板650を貼り合わせる。フィルム基板650の表面に接着性を有する場合、そのまま貼り合わせることができる。また接着性がない場合、接着剤を介してフィルム基板650を貼り合わせることができる。
そして、フィルム基板に薄膜トランジスタ等が転置された無線チップを形成することができる。このような無線チップは、メモリ領域が一体形成された上、軽量化、薄型化が図られており、ブロックに貼り付けることが容易となる。
また、剥離層601を除去した後、接着剤を介してブロックに貼り付けても良い。こうすることにより、無線チップを内蔵したブロックの製造工程短縮、コスト削減を図ることができる。
(実施の形態3)
本実施の形態では、上記実施の形態と異なり、ガラス基板上に形成された無線チップの作製方法について説明する。
上記実施の形態では剥離層601を形成し、これを剥離することによってフィルム基板に薄膜トランジスタを転置する無線チップの作製方法を説明した。しかしながら、本発明の無線チップは、ガラス基板上に直接形成することができる。
ガラス基板上に形成された無線チップは、最上面に保護膜として窒化珪素膜を形成するとよい。
また薄型化を望む場合、ガラス基板を研磨してもよい。例えば、ガラス基板の薄膜トランジスタが形成されない面を、CMP法等によって研磨する。その結果、無線チップにおいて、一般に最も厚みを有するガラス基板の薄型化を達成でき、無線チップ全体の薄型化を図ることができる。
このようにガラス基板上に無線チップを作製できるのは、薄膜トランジスタが有する結晶質半導体膜の作製工程において、結晶化を助長する金属元素や、レーザ照射を用いたことによって低温での結晶化が可能となったこと、又はガラスへの加熱を防止できたことによる。
(実施の形態4)
本実施の形態では、コイル状のアンテナを有する無線チップの構成について説明する。
図11(A)には、コイル状のアンテナを有する無線チップの上面図を示す。無線チップ200は、フィルム基板650の中心部にメモリ領域642、集積回路領域643を有し、これらを囲むようにコイル状のアンテナ648が設けられている。コイル状のアンテナとは、矩形状に設けられたアンテナであり、4つ以上の角を有する。またこのようなアンテナは、中心から外側へ向かって、直径が増すようにコイル状に巻かれた状態を有する。
そして、アンテナ648の先端には、共振回路201の共振容量と接続するためのパッド623が設けられているとよい。コイル状のアンテナ圧着時における応力の影響を受けることなく、データの書き込みを行うことができるからである。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。例えば絶縁基板からフィルム基板650へ薄膜トランジスタを転置することによって無線チップを形成することができる。
図11(B)には、このような無線チップのA−Bにおける断面図を示す。A−Bの断面図において、無線チップは、アンテナ648を両側に有し、一方のアンテナ648から順にコンタクト領域646、メモリ領域642、集積回路領域643、パッド領域645が設けられている。
フィルム基板650上には、上記実施の形態と同様に絶縁層602を介してTFT615、TFT群616等が設けられている。TFT615上には、メモリ素子633が形成されており、メモリ素子633を区分けするための絶縁層630がメモリ領域642、集積回路領域643に渡って設けられている。
絶縁層に開口部を設け、パッド623が形成され、パッドに圧着するようにアンテナ640が設けられている。
本発明のブロックを示した図である。 本発明のブロックが含む無線チップの構成を示した図である。 認証情報の管理表を示した図である。 本発明の収納箱を示した図である。 本発明の収納箱が含む制御装置を示した図である。 本発明のフローチャートを示した図である。 本発明のフローチャートを示した図である。 本発明のブロックが含む無線チップの作成方法を示した図である。 本発明のブロックが含む無線チップの作成方法を示した図である。 本発明のブロックが含む無線チップの作成方法を示した図である。 本発明のブロックが含む無線チップの上面図と断面図を示した図
符号の説明
100 ブロック
200 無線チップ
201 共振回路
202 電力生成回路
203 クロック生成回路
204 復調回路
205 変調回路
206 読み出し回路
207 符号化回路
208 認証レジスタ
300 収納箱
301 収納部
302 表示部
303 制御装置
304 リーダ部
305 入出力インタフェース部
306 ID取得ボタン
307 送信ボタン
308 ネットワークインタフェース部
309 メモリ部
310 本体制御部
311 プログラム格納領域
312 認証番号格納領域
313 手順格納領域
314 認証番号格納領域
600 絶縁基板
601 剥離層
602 絶縁層
603 半導体膜
604 ゲート絶縁膜
605 ゲート電極
607 サイドウォール
608 不純物領域
609 不純物領域
611 絶縁層
612 絶縁層
613 配線
615 TFT
616 TFT群
620 絶縁層
621 配線
622 領域
623 パッド
624 領域
630 絶縁層
631 有機化合物層
632 配線
633 メモリ素子
640 アンテナ
642 メモリ領域
643 集積回路領域
644 配線領域
645 パッド領域
646 コンタクト領域
648 アンテナ
650 フィルム基板
700 認証番号
701 認証番号

Claims (5)

  1. 無線チップを有するブロック及び該ブロックの収納箱を有し、
    前記収納箱は前記無線チップと送受信して、前記ブロックの認証情報を取得する機能を有し、
    前記収納箱は、インターネットを介して、前記認証情報を送信し、前記ブロックの組立手順を受信する機能を有することを特徴とする玩具用ブロックセット。
  2. 無線チップを有するブロック及び該ブロックの収納箱を有し、
    前記収納箱は前記無線チップと送受信して、前記ブロックの認証情報を取得する機能を有し、
    前記収納箱は、インターネットを介して、前記認証情報を送信し、前記ブロックの組立手順を受信する機能を有し、
    前記収納箱はインターネットを介して受信した情報を表示する表示部を有することを特徴とする玩具用ブロックセット。
  3. 請求項1または請求項において、前記無線チップは、絶縁基板上に形成された薄膜トランジスタを有することを特徴とする玩具用ブロックセット。
  4. 請求項において、前記絶縁基板はフィルム基板であることを特徴とする玩具用ブロックセット。
  5. 無線チップを有するブロックと、該ブロックを収納する収納箱を有する玩具用ブロックセットの管理方法であって
    前記収納箱は、前記無線チップと送受信することにより、前記ブロックの認証番号を取得し、取得した前記認証番号をインターネットを介してサーバーに送信し、インターネットを介して前記サーバーから前記ブロックの組み立て手順を受信することを特徴とする玩具用ブロックセットの管理方法。
JP2006345121A 2005-12-22 2006-12-22 玩具用ブロックセット及びその管理方法 Expired - Fee Related JP5268182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006345121A JP5268182B2 (ja) 2005-12-22 2006-12-22 玩具用ブロックセット及びその管理方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005370271 2005-12-22
JP2005370271 2005-12-22
JP2006345121A JP5268182B2 (ja) 2005-12-22 2006-12-22 玩具用ブロックセット及びその管理方法

Publications (3)

Publication Number Publication Date
JP2007190374A JP2007190374A (ja) 2007-08-02
JP2007190374A5 JP2007190374A5 (ja) 2010-01-28
JP5268182B2 true JP5268182B2 (ja) 2013-08-21

Family

ID=38446491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345121A Expired - Fee Related JP5268182B2 (ja) 2005-12-22 2006-12-22 玩具用ブロックセット及びその管理方法

Country Status (1)

Country Link
JP (1) JP5268182B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6933213B2 (ja) * 2016-06-30 2021-09-08 ソニーグループ株式会社 情報処理装置、情報処理方法、およびプログラム
JP6881823B2 (ja) * 2016-09-09 2021-06-02 株式会社Where 電子装置
JP6156894B1 (ja) * 2016-10-25 2017-07-05 雅隆 中川 作業台兼用整理箱

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3058491U (ja) * 1998-10-15 1999-06-18 達彦 平田 音声通知機能付きブロック玩具
JP3673449B2 (ja) * 2000-06-02 2005-07-20 株式会社トミー 表示玩具
JP2002063092A (ja) * 2000-06-09 2002-02-28 Tomy Co Ltd 情報提供システム、情報提供装置、サーバ、玩具、情報提供方法および記録媒体
JP2002215012A (ja) * 2001-01-17 2002-07-31 Fuji Xerox Co Ltd 学習支援システム
JP2003288573A (ja) * 2002-03-27 2003-10-10 Seiko Epson Corp Icカード及びその製造方法
JP2004271960A (ja) * 2003-03-10 2004-09-30 Matsushita Electric Ind Co Ltd 情報取得装置、情報解析装置およびそのプログラム
JP2005137531A (ja) * 2003-11-06 2005-06-02 Junki:Kk Icブロックによる電子ゲーム・教育システム
JP4497950B2 (ja) * 2004-02-13 2010-07-07 公平 西野 データ送信方法及びデータ送信システム
JP4766894B2 (ja) * 2004-03-26 2011-09-07 株式会社半導体エネルギー研究所 物品管理システム
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
JP4626798B2 (ja) * 2004-04-27 2011-02-09 ソニー株式会社 通信装置および方法、並びにプログラム

Also Published As

Publication number Publication date
JP2007190374A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
US8047889B2 (en) Block set and managing method thereof
US7465647B2 (en) Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
CN102831460B (zh) 无线芯片
CN101192704B (zh) 天线及具有该天线的半导体装置
JP4942998B2 (ja) 半導体装置及び半導体装置の作製方法
JP5523593B2 (ja) 半導体装置
US8716834B2 (en) Semiconductor device including antenna
US7561052B2 (en) ID label, ID tag, and ID card
CN102646681B (zh) 半导体器件
US7368318B2 (en) Semiconductor device and method for manufacturing the same, and electric appliance
JP5347052B2 (ja) Idタグ
TWI481195B (zh) 振盪器電路及包含該振盪器電路的半導體裝置
JP5386074B2 (ja) 受電装置
CN101097613B (zh) 半导体装置
JP2007109216A (ja) 半導体装置
JP2006121060A (ja) 半導体装置及びその作製方法、並びに電子機器
JP2007012042A (ja) 半導体装置およびその作製方法、並びにアンテナの作製方法
JP2009076884A (ja) 半導体装置
JP5268182B2 (ja) 玩具用ブロックセット及びその管理方法
JP5222628B2 (ja) 半導体装置
JP4912586B2 (ja) 薄膜集積回路装置の作製方法
JP5346459B2 (ja) 発振回路およびそれを備えた半導体装置
US8205801B2 (en) Semiconductor device having wireless communication function
JP5159178B2 (ja) 半導体装置
JP5004562B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5268182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees