JP2009076884A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009076884A
JP2009076884A JP2008212587A JP2008212587A JP2009076884A JP 2009076884 A JP2009076884 A JP 2009076884A JP 2008212587 A JP2008212587 A JP 2008212587A JP 2008212587 A JP2008212587 A JP 2008212587A JP 2009076884 A JP2009076884 A JP 2009076884A
Authority
JP
Japan
Prior art keywords
circuit
film
charge pump
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008212587A
Other languages
English (en)
Other versions
JP2009076884A5 (ja
JP5324161B2 (ja
Inventor
Munehiro Kamitsuma
宗広 上妻
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008212587A priority Critical patent/JP5324161B2/ja
Publication of JP2009076884A publication Critical patent/JP2009076884A/ja
Publication of JP2009076884A5 publication Critical patent/JP2009076884A5/ja
Application granted granted Critical
Publication of JP5324161B2 publication Critical patent/JP5324161B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0713—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a power charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】供給される電力を効率的に用いるためのチャージポンプ方式の昇圧回路を具備し、通信装置との通信距離が大きくなっても動作することのできる半導体装置を提供することを課題とする。
【解決手段】アンテナと、ダイオード及び容量素子より構成される複数のチャージポンプと、当該チャージポンプ間に設けられたスイッチとを具備する昇圧回路と、基準電圧を生成する参照電圧源回路と、コンパレータを有する電圧比較回路と、を有し、昇圧回路が具備するチャージポンプの各段の出力電圧を、コンパレータを用いて基準電圧と比較する。基準電圧と昇圧回路が具備するチャージポンプの各段の出力電圧の大小関係により、コンパレータの出力信号に基づいて昇圧回路のスイッチのオン又はオフを切り替えて出力を制御する。
【選択図】図１

Description

本発明は半導体装置に関する。特に無線通信によりデータの交信が可能な半導体装置、所謂ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）用ＩＣチップ（ＩＤチップ、トランスポンダともいう）に関する。
なお、ここでいう半導体装置とは、半導体特性を利用することで機能しうる装置全般を指すものとする。
近年、ユビキタス情報社会と言われるように、いつ、どのような状態でも情報ネットワークにアクセスできる環境整備がなされている。このような環境の中、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴を明確にし、生産、管理に役立てるといった個体認識技術が実用化に向けて研究が行われている。その中でも、無線通信により、外部通信装置（以下、通信装置という。またリーダライタ、コントローラ、インテロゲータ、質問器ともいわれる）とデータの交信をおこなう、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術を利用した半導体装置（以下、半導体装置という。またＩＤチップ、ＩＣチップ、トランスポンダともいわれる）が普及し始めている。
半導体装置は、アンテナより、通信装置より送信された無線信号を受信する。アンテナは、無線信号を受信することで、交流電圧の信号（以下、交流信号という）を生成する。交流信号は、整流化が行われる整流回路により直流電圧の信号（以下、直流信号という）に変換される。直流信号は、定電圧回路（レギュレータ、または電源回路ともいう）に入力され、電源電圧Ｖｄｄが生成される。定電圧回路で生成された電源電圧Ｖｄｄは、半導体装置を構成する複数の回路に供給される。
特許文献１には、アンテナで受信する無線信号のエネルギー効率を高めるため、チャージポンプ方式の昇圧回路によって直流信号を昇圧し、充放電回路において電力が蓄積させた後に、ＲＦ送信回路に供給する構成について開示されている。
特開２００７−４３５６８号公報
半導体装置はアンテナで無線信号を受信することで生成される電荷を保持するのに容量素子を設ける構成をとる。半導体装置において容量素子を設ける構成とすることは電源安定化、電力蓄積に有効な手段である。電源安定化のために容量素子を用いる場合、保持する電荷量を多くするには容量素子の面積を大きくするか、容量素子における保持電圧を高くする必要がある。実際に半導体装置に組み込む時には、できる限り小面積で作製することがコスト、用途、消費電力の面で優位になる。電荷保持量の増加を行うためにチャージポンプによる昇圧を行い、高電圧下で電荷を容量素子に蓄える方法が考えられる。
特許文献１に記載のチャージポンプ方式による昇圧回路は、昇圧回路の最終段の電圧が出力される。そのため昇圧回路に入力する電力が定まると、出力電圧は一意に決まる。しかしながら、入力される電圧により出力電圧が一意に決まる関係は、入力電力が変化する半導体装置では扱いが困難である。半導体装置はリーダ／ライタとの距離ｒが変化することで、通信装置から供給される電力は凡そＰ∝１／ｒ４で変化する。無線通信によりデータの交信が可能な半導体装置は一般的な電子機器とは異なり、一定の電力を供給される環境下で使用されるものではなく、通信距離に応じて供給電力の変化する環境下での使用が主である。
半導体装置は、供給電力に依存して回路内で生成される電源電圧を決定する。通信装置と半導体装置の距離が近い場合、生成される電源回路への供給電圧は高くなる。一方で、通信装置と半導体装置の距離が離れるにつれて生成される電源回路への供給電圧は低くなる。このように半導体装置の生成電圧は、半導体装置と通信装置の距離に依存したばらつきがある。通常、昇圧回路の出力は最終段のみにしか設けられていないため、任意の入力電力に対して一意の出力電圧に定まる。本発明は、供給される電力を効率的に用いるためのチャージポンプ方式の昇圧回路を具備し、通信装置との通信距離が大きくなっても動作することのできる半導体装置を提供することを課題とする。
本発明は、供給される電力を効率的に用いるために複数のチャージポンプより構成される昇圧回路を具備する半導体装置において、当該昇圧回路の出力段を調整する機構を具備することを特徴とする。具体的には、本発明の半導体装置は、アンテナと、ダイオード及び容量素子より構成される複数のチャージポンプと、当該チャージポンプ間に設けられたスイッチとを具備する昇圧回路と、参照電圧を生成する参照電圧源回路と、コンパレータを有する電圧比較回路と、を有し、昇圧回路が具備する複数のチャージポンプの各々の出力電圧を、コンパレータを用いて参照電圧と比較する。参照電圧と昇圧回路が具備する複数のチャージポンプの各々の出力電圧の大小関係により、コンパレータの出力信号に基づいて昇圧回路のスイッチのオン又はオフを切り替えて出力を制御することを特徴とする。
本発明の半導体装置は、供給される電力を効率的に用いるためのチャージポンプ方式の昇圧回路を具備することにより、通信装置との通信距離が大きくなっても動作することができる。昇圧回路が、少ないチャージポンプの段数で昇圧を完了する場合、所望の昇圧を行ったチャージポンプの段数より後段を使用しない。昇圧回路は必要とされる出力電圧以上の昇圧を行わないため、昇圧回路は昇圧動作時に電力の損失を最小限に止めることができ、昇圧回路の最適化、消費電力の削減が可能となる。
本発明の実施の形態について詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本発明の半導体装置の構成について、図１に示すブロック図を用いて説明する。なお本実施の形態においては、無線通信によりデータの交信が可能な半導体装置、所謂ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）用ＩＣチップ（ＩＤチップ、ＩＣチップ、トランスポンダともいう）として利用する場合について説明する。
図１の半導体装置１００は、アンテナ１１０、昇圧回路１０１、参照電圧源回路１０２、電圧比較回路１０３、スイッチコントローラ１０４、出力切替スイッチ１０５、及び論理回路１０６によって構成される。
図１の半導体装置はアンテナ１１０で信号の送受信と電力源である電波の受信を行う。昇圧回路１０１は受信された電波から電圧を生成し、半導体装置の電源電圧となる電圧よりも高い電圧を生成する機能を有する。参照電圧源回路１０２は入力電圧を降圧することにより、一定の出力電圧を得るための回路であり、電圧比較回路１０３に入力する参照電圧を生成する機能を有する。電圧比較回路１０３は参照電圧源回路１０２で生成された参照電圧と昇圧回路１０１が含む複数のチャージポンプの各出力電圧に基づく電圧を比較し、電圧比較結果である論理信号（出力信号ともいう）を生成する機能、及び昇圧回路１０１内に設けられたスイッチのオンまたはオフの制御を行う機能を有する。スイッチコントローラ１０４は電圧比較回路１０３の比較結果である論理信号を基に出力切替スイッチ１０５のオンまたはオフの制御を行うための制御信号を出力する機能を有する。出力切替スイッチ１０５は複数のスイッチを有し、スイッチコントローラ１０４から与えられる制御信号により、どのスイッチを開閉されるか制御される。出力切替スイッチ１０５のスイッチの数は、昇圧回路１０１が含む複数のチャージポンプと同じ個数が必要となる。論理回路１０６は、出力切替スイッチ１０５で選択された昇圧回路１０１の出力電圧が供給される。論理回路１０６は半導体装置として機能するものであればよく、一例としては、復調回路、変調回路、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を有する構成とすればよい。また論理回路１０６の動作としては、アンテナ１１０で受信した信号は、昇圧回路１０１で昇圧される。そして、昇圧された信号が論理回路における復調回路で復調され、命令に応じたデータによってＣＰＵ、ＲＯＭ、ＲＡＭにおいて演算または読み出しが行われる。ＣＰＵ、ＲＯＭ、ＲＡＭにおいて演算または読み出されたデータは、変調回路で変調され、アンテナ１１０より通信装置に送信される構成とすればよい。
なお、図１において、アンテナ１１０の形状は、特に限定されない。つまり、半導体装置１００におけるアンテナ１１０に適用する信号の伝送方式は、電磁結合方式、電磁誘導方式又はマイクロ波方式等を用いることができる。伝送方式は、実施者が適宜使用用途を考慮して選択すればよく、伝送方式に伴って最適な長さや形状のアンテナを設ければよい。
例えば、伝送方式として、電磁結合方式又は電磁誘導方式（例えば、１３．５６ＭＨｚ帯）を適用する場合には、電界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。
また、伝送方式としてマイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電波の波長を考慮してアンテナとして機能する導電膜の長さや形状を適宜設定すればよく、アンテナとして機能する導電膜を、線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
なお、半導体装置と通信装置との通信方式は、単方向通信または双方向通信であって、空間分割多重化方式、偏波面分割多重化方式、周波数分割多重化方式、時分割多重化方式、符号分割多重化方式、直交周波数分割多重化方式のいずれも用いることができる。
なお、半導体装置と通信装置との搬送波の周波数は、サブミリ波である３００ＧＨｚ以上３ＴＨｚ未満、ミリ波である３０ＧＨｚ以上３００ＧＨｚ未満、マイクロ波である３ＧＨｚ以上３０ＧＨｚ未満、極超短波である３００ＭＨｚ以上３ＧＨｚ未満、超短波である３０ＭＨｚ以上３００ＭＨｚ未満、短波である３ＭＨｚ以上３０ＭＨｚ未満、中波である３００ｋＨｚ以上３ＭＨｚ未満、長波である３０ｋＨｚ以上３００ｋＨｚ未満、及び超長波である３ｋＨｚ以上３０ｋＨｚ未満のいずれの周波数も用いることができる。また、半導体装置と通信装置との搬送波の変調方式は、アナログ変調であってもデジタル変調であってよく、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。望ましくは、振幅変調、または、周波数変調にするとよい。
次に、図１に示した昇圧回路１０１の構成例について図２に示す。なお図２においては、一例として、４段構成であり、４つのチャージポンプを具備する昇圧回路の構成について示す。本発明は、４段構成であり、４つのチャージポンプを具備する昇圧回路に限定されるものではなく、ｎ段（ｎは２以上の自然数）構成であり、ｎ個のチャージポンプを具備する構成としてもよい。
図２に示す昇圧回路１０１は、入力配線２００、第１のチャージポンプ２０１、第２のチャージポンプ２０２、第３のチャージポンプ２０３、第４のチャージポンプ２０４、第１のｎチャネル型トランジスタ２０５、及び第２のｎチャネル型トランジスタ２０６を有する。アンテナ１１０からの出力が入力される入力配線２００は、第１のチャージポンプ２０１乃至第４のチャージポンプ２０４の入力端子に電気的に接続される。第１のチャージポンプ２０１の出力端子は第２のチャージポンプ２０２の入力端子に電気的に接続される。また第２のチャージポンプ２０２の出力端子は、第１のｎチャネル型トランジスタ２０５の第１端子に電気的に接続される。また第１のｎチャネル型トランジスタ２０５の第２端子は、第３のチャージポンプ２０３の入力端子に電気的に接続される。第３のチャージポンプ２０３の出力端子は、第２のｎチャネル型トランジスタ２０６の第１端子に電気的に接続される。第２のｎチャネル型トランジスタ２０６の第２端子は、第４のチャージポンプ２０４の入力端子に電気的に接続される。また、第４のチャージポンプ２０４の出力端子は、出力切替スイッチ１０５に電気的に接続される。また、第１のチャージポンプ２０１乃至第４のチャージポンプ２０４の出力電圧を出力する第１の出力配線２２３、第２の出力配線２２４、第３の出力配線２２５、第４の出力配線２２６は出力切替スイッチ１０５に電気的に接続される。また、第１のｎチャネル型トランジスタ２０５、及び第２のｎチャネル型トランジスタ２０６のゲートには、トランジスタのオン又はオフを制御するために電圧比較回路１０３の出力配線４１８、出力配線４１９が電気的に接続されている。
第１のｎチャネル型トランジスタ２０５及び第２のｎチャネル型トランジスタ２０６は、昇圧回路１０１におけるチャージポンプの段数を切り換えるスイッチとして機能するものである。言い換えると、第１のｎチャネル型トランジスタ２０５及び第２のｎチャネル型トランジスタ２０６は、昇圧回路１０１における複数のチャージポンプのうち実際に昇圧するために用いるチャージポンプの個数を切り換えるスイッチであり、また、昇圧回路１０１における出力段を切り換えるスイッチとして機能するものである。第１のｎチャネル型トランジスタ２０５及び第２のｎチャネル型トランジスタ２０６のゲートは、電圧比較回路１０３の出力配線４１８及び出力配線４１９が電気的に接続され、電圧比較回路１０３の出力配線４１８及び出力配線４１９からの信号によって第１のｎチャネル型トランジスタ２０５及び第２のｎチャネル型トランジスタ２０６の第１端子と第２端子間のチャネルの開閉を行う。また、複数のチャージポンプの各々の間に設けられるスイッチは、複数のチャージポンプ毎に設ける構成でも良いし、１つのチャージポンプごとに設ける構成としてもよい。スイッチを複数のチャージポンプ毎に設ける構成とすることで、スイッチの個数を削減でき、半導体装置の小型化が図れる。またスイッチを１つのチャージポンプごとに設ける構成とすることにより、所望の出力電圧を得ることを容易にすることができる。
なお、トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレインとソースの間にチャネルを有しており、ドレインとチャネルとソースとを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本明細書においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
図２に示す昇圧回路１０１を構成する第１のチャージポンプ２０１乃至第４のチャージポンプ２０４は、一例として、第１の容量素子２０７、第２の容量素子２０８、第１のダイオード２１５、第２のダイオード２１６を有する構成を示している。第１のチャージポンプ２０１において、第１の容量素子２０７の第１の電極は、入力配線２００と電気的に接続される。また、第１の容量素子２０７の第２の電極は、第１のダイオード２１５の第２の電極と、第２のダイオード２１６の第１の電極に電気的に接続される。第１のダイオード２１５の第１の電極はグラウンド電位に電気的に接続されている。また、第２のダイオード２１６は、第２のチャージポンプの第１のダイオード２１５の第１の電極に電気的に接続される。なお、第２のチャージポンプ２０２においては、第２のダイオード２１６の第２の電極が、第３のチャージポンプの第１のダイオード２１５の第１の電極に、第１のｎチャネル型トランジスタ２０５を介して電気的に接続されている。第３のチャージポンプ２０３においては、第２のダイオード２１６の第２の電極が、第４のチャージポンプの第１のダイオード２１５の第１の電極に、第２のｎチャネル型トランジスタ２０６を介して電気的に接続されている。第２の容量素子２０８の第１の電極は、第１のチャージポンプの出力である第２のダイオード２１６の第２の電極に電気的に接続される。また第２の容量素子２０８の第２の電極は、グラウンド電位に電気的に接続される。
なお、図２に示す容量素子は２つの端子を用いて電気的な接続が行われている。その場合、容量素子の一方の電極を第１の電極と呼び、他方の電極を第２の電極と呼ぶ。また、図２に示すダイオードは２つの端子を用いて電気的な接続が行われている。その場合、ダイオードの陽極を第１の電極と呼び、ダイオードの陰極を第２の電極と呼ぶ。
チャージポンプは、入力される電圧よりも高い電圧を出力する機能を有する回路である。また、昇圧回路が含むチャージポンプの個数を増加させるほど高い電圧に昇圧することが可能である。
次に図１に示した参照電圧源回路１０２の構成例について図３に示す。
第１のチャージポンプ２０１のみを使用した場合、チャージポンプは整流回路として動作する。半導体装置には通信装置より高周波数の電磁波により電力が供給されるため、アンテナ１１０で得られる起電力は交流電圧である。参照電圧源回路１０２は整流された直流電圧が必要となるため、第１のチャージポンプ２０１の出力が電圧供給源として参照電圧源回路１０２に入力される。
図３に示すように参照電圧源回路１０２は、入力配線３００、第１のｐチャネル型トランジスタ３０１、第２のｐチャネル型トランジスタ３０２、第３のｐチャネル型トランジスタ３０３、第１のｎチャネル型トランジスタ３０４、第２のｎチャネル型トランジスタ３０５、第１の抵抗素子３０６、第２の抵抗素子３０７、第１のダイオード３０８、第２のダイオード３０９、第３のダイオード３１０、で構成される。昇圧回路１０１からの出力電圧が入力される入力配線３００は第１のチャージポンプの出力配線２２３と電気的に接続される。また入力配線３００はそれぞれ、第１のｐチャネル型トランジスタ３０１乃至第３のｐチャネル型トランジスタ３０３の第１端子に電気的に接続される。また第１のｐチャネル型トランジスタ３０１、第２のｐチャネル型トランジスタ３０２、のゲート電極は、第２のｐチャネル型トランジスタ３０２の第２端子に電気的に接続される。第１のｐチャネル型トランジスタ３０１の第２端子は、第１のｎチャネル型トランジスタ３０４の第１端子、ゲート電極、第２のｎチャネル型トランジスタ３０５のゲート電極に電気的に接続される。第２のｎチャネル型トランジスタ３０５の第１端子は、第２のｐチャネル型トランジスタ３０２の第２端子に電気的に接続され、第２のｎチャネル型トランジスタ３０５の第２端子は、第１の抵抗素子３０６、第２のダイオード３０９を介してグラウンド電位に電気的に接続される。第１のｎチャネル型トランジスタ３０４の第２端子は、第１のダイオード３０８を介してグラウンド電位に電気的に接続される。第３のｐチャネル型トランジスタ３０３の第２端子は、出力配線３１１に電気的に接続され、また、第２の抵抗素子３０７、第３のダイオード３１０を介してグラウンド電位に電気的に接続される。また、第１のダイオード３０８乃至第３のダイオード３１０の第２の電極がグラウンド電位に電気的に接続される。図３に示す接続の回路を構成することにより、参照電圧源回路１０２は昇圧回路１０１からの入力電圧を降圧して、電圧比較回路１０３に供給する参照電圧を生成することができる。
次に図１に示した電圧比較回路１０３の構成例について図４に示す。
図４に示す電圧比較回路１０３は、昇圧回路１０１を構成する複数のチャージポンプの個数に応じた第１の電圧比較回路４０１、第２の電圧比較回路４０２、第３の電圧比較回路４０３、第４の電圧比較回路４０４で構成される。そして、第１の電圧比較回路４０１乃至第４の電圧比較回路４０４の入力端子に第１のチャージポンプ２０１の出力配線２２３、第２のチャージポンプ２０２の出力配線２２４、第３のチャージポンプ２０３の出力配線２２５、第４のチャージポンプ２０４の出力配線２２６が電気的に接続される。また、第１の電圧比較回路４０１の出力配線４１７、第２の電圧比較回路４０２の出力配線４１８、第３の電圧比較回路４０３の出力配線４１９、第４の電圧比較回路４０４の出力配線４２０は、スイッチコントローラ１０４に電気的に接続される。
第１の電圧比較回路４０１は、第１の抵抗素子４０５、第２の抵抗素子４０６、及び第１のコンパレータ４０７を有する構成である。第１の抵抗素子４０５は、第１のチャージポンプ２０１の出力配線２２３、第２の抵抗素子４０６、及び第１のコンパレータ４０７の反転入力端子に電気的に接続される。第２の抵抗素子４０６は接地される。第１のコンパレータ４０７の非反転入力端子は参照電圧源回路１０２の出力に電気的に接続される。なお、第１のチャージポンプ２０１の出力電圧が第１の抵抗素子４０５及び第２の抵抗素子４０６で抵抗分割されることにより得られる電圧を、第１のチャージポンプ２０１の出力電圧に基づく電圧Ｖ＿１という。
同様に第２の電圧比較回路４０２は、第３の抵抗素子４０８、第４の抵抗素子４０９、及び第２のコンパレータ４１０を有する構成である。第３の抵抗素子４０８は第２のチャージポンプ２０２の出力配線２２４、第４の抵抗素子４０９、及び第２のコンパレータ４１０の反転入力端子に電気的に接続される。第２のコンパレータ４１０の非反転入力端子は参照電圧源回路１０２の出力に電気的に接続される。第３の電圧比較回路４０３は、第５の抵抗素子４１１、第６の抵抗素子４１２、及び第３のコンパレータ４１３を有する。第５の抵抗素子４１１は第３のチャージポンプ２０３の出力配線２２５、第６の抵抗素子４１２、及び第３のコンパレータ４１３の反転入力端子に電気的に接続される。第３のコンパレータ４１３の非反転入力端子は参照電圧源回路１０２の出力に電気的に接続される。第４の電圧比較回路４０４は、第７の抵抗素子４１４、第８の抵抗素子４１５、及び第４のコンパレータ４１６を有する。第７の抵抗素子４１４は第４のチャージポンプ２０４の出力配線２２６、第８の抵抗素子４１５、及び第４のコンパレータ４１６の反転入力端子に電気的に接続される。第４のコンパレータ４１６の非反転入力端子は参照電圧源回路１０２の出力に電気的に接続される。なお、第２のチャージポンプ２０２の出力電圧が第３の抵抗素子４０８及び第４の抵抗素子４０９で抵抗分割されることにより得られる電圧を、第２のチャージポンプ２０２の出力電圧に基づく電圧Ｖ＿２という。なお、第３のチャージポンプ２０３の出力電圧が第５の抵抗素子４１１及び第６の抵抗素子４１２で抵抗分割されることにより得られる電圧を、第３のチャージポンプ２０３の出力電圧に基づく電圧Ｖ＿３という。なお、第４のチャージポンプ２０４の出力電圧が第７の抵抗素子４１４及び第８の抵抗素子４１５で抵抗分割されることにより得られる電圧を、第４のチャージポンプ２０４の出力電圧に基づく電圧Ｖ＿４という。
なお、昇圧回路１０１の出力段を切り換える第１のｎチャネル型トランジスタ２０５、第２のｎチャネル型トランジスタ２０６のゲート電極には、上述したように、第２の電圧比較回路４０２の出力配線４１８、第３の電圧比較回路４０３の出力配線４１９が電気的に接続される。図２の昇圧回路１０１の構成において、第１のチャージポンプ２０１と第２のチャージポンプ２０２の間には、ｎチャネル型トランジスタを設けない構成について示しているが、これは昇圧回路１０１の出力電圧を確保するためである。
具体的に説明すると、例えば、第２のチャージポンプ２０２の出力が、昇圧回路１０１の出力電圧とする場合を考える。このとき各チャージポンプの出力電圧に基づく電圧と参照電圧の関係は、Ｖｒｅｆを参照電圧とすると、Ｖ＿１＜Ｖ＿２＜Ｖｒｅｆ＜Ｖ＿３＜Ｖ＿４であり、この関係を維持する限り昇圧回路の出力段の切り換えは行われない。一方、第３のチャージポンプ２０３の出力電圧に基づく電圧Ｖ＿３が参照電圧Ｖｒｅｆより小さく、第４のチャージポンプ２０４の出力電圧に基づく電圧Ｖ＿４が参照電圧Ｖｒｅｆより大きいとき、すなわちＶ＿１＜Ｖ＿２＜Ｖ＿３＜Ｖｒｅｆ＜Ｖ＿４の関係の時、第２のチャージポンプ２０２の出力から第３のチャージポンプ２０３の出力に切り換えられる。また、第２のチャージポンプ２０２の出力電圧に基づく電圧Ｖ＿２が参照電圧Ｖｒｅｆよりも大きくなるとき、すなわちＶ＿１＜Ｖｒｅｆ＜Ｖ＿２＜Ｖ＿３＜Ｖ＿４の関係の時、第２のチャージポンプ２０２の出力から第１のチャージポンプ２０１の出力に昇圧回路１０１の出力段が切り換えられる。本実施の形態では昇圧回路１０１の出力段の切り換えを行うスイッチコントローラ１０４が、出力段の次段までの出力電圧に基づく電圧に応じて、チャージポンプの出力段選択の制御信号として使用する構成としている。昇圧回路１０１の出力段として第１のチャージポンプ２０１が選択されている場合には、常に第２のチャージポンプ２０２の出力電圧を電圧比較回路１０３により監視している必要があるため、第１のチャージポンプ２０１と第２のチャージポンプ２０２との間にトランジスタ等を用いたスイッチを設け、電気的に切り離しを行う必要はない。そのため、本実施の形態では第１のチャージポンプ２０１と第２のチャージポンプ２０２の間にはｎチャネル型トランジスタを設置することなく動作することができ、トランジスタ数の削減といった効果を見込むことができる。
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
第１のチャージポンプ２０１の出力配線２２３から出力された電圧が第１の電圧比較回路４０１に入力され、第１の抵抗素子４０５及び第２の抵抗素子４０６、によって抵抗分割された第１の抵抗素子４０５と第２の抵抗素子４０６との間のノードの中間電圧（Ｖ＿１）と、参照電圧源回路１０２から供給される電圧（Ｖｒｅｆ）を第１のコンパレータ４０７により比較し、その大小関係により第１のコンパレータ４０７の出力信号が決定する。同様にして、Ｖ＿２乃至Ｖ＿４とＶｒｅｆにより、第２のコンパレータ４１０、第３のコンパレータ４１３、及び第４のコンパレータ４１６の出力信号を決定していく。第１乃至第４のコンパレータの出力は”ｈｉｇｈ”（高電位信号、または単にＨ信号ともいう）、または、”ｌｏｗ”（低電位信号、または単にＬ信号ともいう）のデジタル信号である。
次に図１に示したスイッチコントローラ１０４の構成例について図５に示す。
図５に示したスイッチコントローラ１０４は、第１のエクスクルシブ−オア（Ｅｘ−ＯＲ：Ｅｘｃｌｕｓｉｖｅ−ＯＲ）回路５０１、第２のＥｘ−ＯＲ回路５０２、第３のＥｘ−ＯＲ回路５０３を有する。Ｅｘ−ＯＲ回路は、入力された２つの信号が同じであればＬ信号、異なる場合にはＨ信号を出力する回路である。
第１のＥｘ−ＯＲ回路５０１は、第１の電圧比較回路４０１の出力配線４１７、第２の電圧比較回路４０２の出力配線４１８、が入力側の端子に電気的に接続される。第２のＥｘ−ＯＲ回路５０２は、第２の電圧比較回路４０２の出力配線４１８、第３の電圧比較回路４０３の出力配線４１９、が入力側の端子に電気的に接続される。第３のＥｘ−ＯＲ回路５０３は、第３の電圧比較回路４０３の出力配線４１９、第４の電圧比較回路４０４の出力配線４２０、が入力側の端子に電気的に接続される。またスイッチコントローラ１０４より、第４の電圧比較回路４０４の出力配線４２０の信号と、第１のＥｘ−ＯＲ回路５０１乃至第３のＥｘ−ＯＲ回路５０３の出力信号と、が出力される、第１のコントローラ出力配線５０４乃至第４のコントローラ出力配線５０７は、出力切替スイッチ１０５に電気的に接続される。
次に図１に示した出力切替スイッチ１０５の構成例について図６に示す。出力切替スイッチ１０５は、第３のｎチャネル型トランジスタ６０１、第４のｎチャネル型トランジスタ６０２、第５のｎチャネル型トランジスタ６０３、第６のｎチャネル型トランジスタ６０４を有する構成である。第３のｎチャネル型トランジスタ６０１は、第１端子に第１のチャージポンプ２０１の出力配線２２３が電気的に接続され、第２端子に第１の出力配線６０５が電気的に接続され、ゲートに第１のコントローラ出力配線５０４が電気的に接続される。第４のｎチャネル型トランジスタ６０２は、第１端子に第２のチャージポンプ２０２の出力配線２２４が電気的に接続され、第２端子に第２の出力配線６０６が電気的に接続され、ゲートに第２のコントローラ出力配線５０５が電気的に接続される。第５のｎチャネル型トランジスタ６０３は、第１端子に第３のチャージポンプ２０３の出力配線２２５が電気的に接続され、第２端子に第３の出力配線６０７が電気的に接続され、ゲートに第３のコントローラ出力配線５０６が電気的に接続される。第６のｎチャネル型トランジスタ６０４は、第１端子に第４のチャージポンプ２０４の出力配線２２６が電気的に接続され、第２端子に第４の出力配線６０８が電気的に接続され、ゲートに第４のコントローラ出力配線５０７が電気的に接続される。
第３のｎチャネル型トランジスタ６０１乃至第６のｎチャネル型トランジスタ６０４は、第１のチャージポンプ２０１乃至第４のチャージポンプ２０４の出力電圧の論理回路１０６への開閉スイッチとして機能する。昇圧回路１０１における複数のチャージポンプのうち、出力段は常に、選択される１つの段のみとなる。
次に昇圧回路１０１が具備するチャージポンプの段数切り換え（出力段切り換え）の動作について説明する。
通信装置より送信された受信信号を半導体装置がアンテナによって受信する。受信信号より得られる電力は通信装置が出力する電力が一定の場合、通信装置と半導体装置の距離に依存しており、距離が近いほど半導体装置の供給される電力は大きくなる。
通信装置と半導体装置との距離が近い場合、半導体装置が受け取る電力は非常に大きくなる。このとき昇圧回路を構成する１つのチャージポンプを用いて生成される電圧Ｖｉｎは高く、昇圧回路を構成するチャージポンプの個数は少数でも半導体装置内の回路が動作するために必要な電圧を得ることができる。
一方、通信装置と半導体装置との距離が遠い場合、半導体装置が受け取る電力は非常に小さくなる。このとき昇圧回路を構成する１つのチャージポンプを用いて生成される電圧Ｖｉｎは低く、昇圧回路を構成するチャージポンプの個数は多数でなければ半導体装置内の回路が動作するために必要な電圧が得られない。
昇圧回路におけるチャージポンプの段数（昇圧回路１０１における複数のチャージポンプのうち、実際に昇圧するために用いるチャージポンプの個数）は参照電圧Ｖｒｅｆと、第１のチャージポンプ２０１乃至第４のチャージポンプ２０４の各出力を電圧比較回路で比較した結果からスイッチコントローラ１０４によって適切な出力段が選ばれ、切り換えられる。
上述の構成をとることにより、本発明の半導体装置は通信装置との距離が変化し、供給電力量が変化した場合に、その時の通信距離に応じて昇圧回路の出力段を選択し、最適な出力電圧を得ることができる。
次にチャージポンプの出力電圧の状態に合わせて昇圧回路の出力段を選択する具体的な動作について説明する。
昇圧回路の出力切替の具体的な動作を図７乃至図９を用いて説明する。図７乃至図９に示す図は、第１のチャージポンプ２０１、第２のチャージポンプ２０２、第３のチャージポンプ２０３、第４のチャージポンプ２０４、第１のスイッチ７０１、第２のスイッチ７０２、第３のスイッチ７０３、第４のスイッチ７０４、第５のスイッチ７０５、第６のスイッチ７０６、第１のチャージポンプの出力配線２２３、第２のチャージポンプの出力配線２２４、第３のチャージポンプの出力配線２２５、及び第４のチャージポンプの出力配線２２６を有する。なお、図７乃至図９では、各スイッチのオン又はオフの動作について説明するものであるため、昇圧回路についての回路等を詳細に図示しない。また、図７乃至図９ではｎチャネル型トランジスタの電気的接続を表現するため、ｎチャネル型トランジスタの表記をスイッチの表記にして取り扱い、スイッチのオンまたはオフで電気的な接続を説明するものとする。
図７乃至図９に示す各ブロックの接続について簡単に説明する。図７（Ａ）に示すように第１のチャージポンプ２０１乃至第４のチャージポンプ２０４は、アンテナ１１０と電気的に接続される。第１のチャージポンプ２０１は、第２のチャージポンプ２０２に電気的に接続される。第２のチャージポンプ２０２は、第１のスイッチ７０１を介して第３のチャージポンプ２０３に電気的に接続される。第３のチャージポンプ２０３は、第２のスイッチ７０２を介して第４のチャージポンプ２０４に電気的に接続される。第１のチャージポンプ２０１乃至第４のチャージポンプ２０４の出力配線２２３乃至出力配線２２６は各々、第３のスイッチ７０３乃至第６のスイッチ７０６に電気的に接続される。
なお、図７乃至図９の説明では、第ｎ段のチャージポンプの出力電圧をＶｎ、参照電圧源回路の出力電圧をＶｒｅｆと表記する。一例としては、第１のチャージポンプ２０１を第１段とし出力電圧はＶ１、第４のチャージポンプ２０４を第４段とし出力電圧はＶ４となる。また電圧比較回路１０３での第１のチャージポンプ２０１の出力電圧に基づく電圧はＶ＿１、第４のチャージポンプ２０４の出力電圧に基づく電圧はＶ＿４となる。
まず、Ｖ＿１＜Ｖｒｅｆ＜Ｖ＿２＜Ｖ＿３＜Ｖ＿４の場合、図７（Ａ）に示す各スイッチのオン又はオフは図７（Ｂ）に示すようになる。電圧比較回路１０３における第１のコンパレータ４０７の出力配線４１７がＨ信号、第２のコンパレータ４１０の出力配線４１８、第３のコンパレータ４１３の出力配線４１９、及び第４のコンパレータ４１６の出力配線４２０がＬ信号となる。第１のスイッチ７０１のオン又はオフを制御するための信号は、第２のコンパレータ４１０の出力配線４１８の信号と同じであり、第２のスイッチ７０２のオン又はオフを制御するための信号は、第３のコンパレータ４１３の出力配線４１９の信号と同じであるので、各々Ｌ信号が加えられる第１のスイッチ７０１及び第２のスイッチ７０２はオフになる。そのため、第３のチャージポンプ２０３及び第４のチャージポンプ２０４は電気的に接続されていない状態となるため電力供給は行われず、第３のチャージポンプ２０３及び第４のチャージポンプ２０４からの出力電圧も得られない。また、図５で説明したスイッチコントローラ１０４において、第１のコントローラ出力配線５０４の信号はＨ信号、第２のコントローラ出力配線５０５乃至第４のコントローラ出力配線５０７の信号はＬ信号となる。よって、第３のスイッチ７０３はオンになり、第４のスイッチ７０４、第５のスイッチ７０５、及び第６のスイッチ７０６はオフになる。すなわち、第１のチャージポンプ２０１の出力電圧Ｖ１のみが得られる。
次にＶ＿１＜Ｖ＿２＜Ｖｒｅｆ＜Ｖ＿３＜Ｖ＿４の場合、各スイッチのオン又はオフは図８（Ａ）に示すようになる。第１のコンパレータ４０７の出力配線４１７、及び第２のコンパレータ４１０の出力配線４１８がＨ信号、第３のコンパレータ４１３の出力配線４１９、及び第４のコンパレータ４１６の出力配線４２０がＬ信号となる。第１のスイッチ７０１のオン又はオフを制御するための信号は、第２のコンパレータ４１０の出力配線４１８の信号と同じであり、第２のスイッチ７０２のオン又はオフを制御するための信号は、第３のコンパレータ４１３の出力配線４１９の信号と同じであるので、Ｈ信号が加えられる第１のスイッチ７０１はオン、Ｌ信号が加えられる第２のスイッチ７０２はオフとなる。そのため、第３のチャージポンプ２０３は第１のチャージポンプ２０１及び第２のチャージポンプ２０２と電気的に接続されている状態となり出力電圧が得られる。すなわち、第３のチャージポンプ２０３の出力電圧は、半導体装置と通信装置間との距離が変化し供給電力が増加または減少した際に、昇圧回路の出力段を切り換えることで得られるものである。一方、第４のチャージポンプ２０４は第１のチャージポンプ２０１乃至第３のチャージポンプ２０３と電気的に接続されていない状態となり電力供給は行われず、第４のチャージポンプ２０４からの出力電圧も得られない。また、図５で説明したスイッチコントローラ１０４において、第２のコントローラ出力配線５０５の信号はＨ信号、第１のコントローラ出力配線５０４、第３のコントローラ出力配線５０６、及び第４のコントローラ出力配線５０７信号はＬ信号となる。よって、第４のスイッチ７０４はオンになり、第３のスイッチ７０３、第５のスイッチ７０５、及び第６のスイッチ７０６はオフになる。すなわち、第２のチャージポンプ２０２の出力電圧Ｖ２のみが得られる。
Ｖ＿１＜Ｖ＿２＜Ｖ＿３＜Ｖｒｅｆ＜Ｖ＿４の場合、各スイッチのオン又はオフは図８（Ｂ）に示すようになる。第１のコンパレータ４０７の出力配線４１７、第２のコンパレータ４１０の出力配線４１８、及び第３のコンパレータ４１３の出力配線４１９がＨ信号、第４のコンパレータ４１６の出力配線４２０がＬ信号となる。第１のスイッチ７０１のオン又はオフを制御するための信号は、第２のコンパレータ４１０の出力配線４１８の信号と同じであり、第２のスイッチ７０２のオン又はオフを制御するための信号は、第３のコンパレータ４１３の出力配線４１９の信号と同じであるので、Ｈ信号が加えられる第１のスイッチ７０１及び第２のスイッチ７０２は共にオンとなる。そのため、第３のチャージポンプ２０３及び第４のチャージポンプ２０４は第１のチャージポンプ２０１及び第２のチャージポンプ２０２と電気的に接続されている状態となり出力電圧が得られる。すなわち、第４のチャージポンプ２０４の出力電圧は、半導体装置と通信装置間の距離が変化し供給電力が増加または減少した際に、昇圧回路の出力段を切り換えることで得られるものである。また、図５で説明したスイッチコントローラ１０４において、第３のコントローラ出力配線５０６の信号はＨ信号、第１のコントローラ出力配線５０４、第２のコントローラ出力配線５０５、及び第４のコントローラ出力配線５０７の信号はＬ信号となる。よって、第５のスイッチ７０５はオンになり、第３のスイッチ７０３、第４のスイッチ７０４、及び第６のスイッチ７０６はオフになる。すなわち、第３のチャージポンプ２０３の出力電圧Ｖ３のみが得られる。
Ｖ＿１＜Ｖ＿２＜Ｖ＿３＜Ｖ＿４＜Ｖｒｅｆの場合、各スイッチのオン又はオフは図９に示すようになる。第１のコンパレータ４０７の出力配線４１７、第２のコンパレータ４１０の出力配線４１８、第３のコンパレータ４１３の出力配線４１９、及び第４のコンパレータ４１６の出力配線４２０がＨ信号となる。第１のスイッチ７０１のオン又はオフを制御するための信号は、第２のコンパレータ４１０の出力配線４１８の信号と同じであり、第２のスイッチ７０２のオン又はオフを制御するための信号は、第３のコンパレータ４１３の出力配線４１９の信号と同じであるので、Ｈ信号が加えられる第１のスイッチ７０１及び第２のスイッチ７０２は共にオンとなる。そのため、第３のチャージポンプ２０３及び第４のチャージポンプ２０４は第１のチャージポンプ２０１及び第２のチャージポンプ２０２と電気的に接続されている状態となり出力電圧が得られる。すなわち、第４のチャージポンプ２０４の出力電圧は、半導体装置と通信装置間の距離が変化し供給電力が増加または減少した際に、昇圧回路の出力段を切り換えることで得られるものである。また、図５で説明したスイッチコントローラ１０４において、第４のコントローラ出力配線５０７の信号はＨ信号、第１のコントローラ出力配線５０４、第２のコントローラ出力配線５０５、及び第３のコントローラ出力配線５０６の信号はＬ信号となる。よって、第６のスイッチ７０６はオンになり、第３のスイッチ７０３、第４のスイッチ７０４、及び第５のスイッチ７０５はオフになる。すなわち、第４のチャージポンプ２０４の出力電圧Ｖ４のみが得られる。
第３のスイッチ７０３乃至第６のスイッチ７０６のうちの１つがオンになることで、論理回路１０６への昇圧回路１０１からの出力が得られる。スイッチコントローラ１０４及び出力切替スイッチ１０５を図５及び図６のように構成することで、第３のスイッチ７０３乃至第６のスイッチ７０６のうち２つ以上のスイッチは同時にオンにならず、複数のチャージポンプからの出力をなくすことができる。
なお、Ｖｒｅｆ＜Ｖ＿１＜Ｖ＿２＜Ｖ＿３＜Ｖ＿４の場合、各スイッチのオン又はオフは図７（Ａ）に示すようになる。第１のコンパレータ４０７の出力配線４１７、第２のコンパレータ４１０の出力配線４１８、第３のコンパレータ４１３の出力配線４１９、及び第４のコンパレータ４１６の出力配線４２０がＬ信号となる。このとき、第３のスイッチ７０３乃至第６のスイッチ７０６はＬ信号となるので、第３のスイッチ７０３乃至第６のスイッチ７０６はオフになる。そのため、昇圧回路１０１を構成する第１のチャージポンプ２０１乃至第４のチャージポンプ２０４から論理回路１０６への出力は行われない。
ただし、スイッチコントローラ１０４内の論理回路の構成を変更することで、出力数を増減させることは可能である。また、電圧比較回路内の２つの抵抗素子の抵抗比を変更することでチャージポンプの比較用電圧が変化するため、比較用電圧値を調整する場合は抵抗値を変更すれば良い。なお、「昇圧回路の出力段」とは、実際に昇圧するために用いられた複数のチャージポンプのうち最終段に位置するチャージポンプに相当する。例えば、図７（Ｂ）の場合は第１のチャージポンプ２０１、図８（Ａ）の場合は第２のチャージポンプ２０２、図８（Ｂ）の場合は第３のチャージポンプ２０３、図９の場合は第４のチャージポンプ２０４が、昇圧回路１０１の出力段に相当する。
以上のような構成をとることで、半導体装置と通信装置との距離に依存する電圧値を一定の値に制御することが可能となる。これにより、半導体装置の昇圧回路における電力損失の軽減とともに、動作距離範囲の拡大を行うことができる。
（実施の形態２）
本実施の形態では、上記実施の形態で述べた半導体装置を構成するトランジスタの作製例について説明する。本実施の形態では特に、絶縁基板上に形成された半導体膜によりトランジスタを作製し、半導体装置を具備する半導体装置とする形態について説明する。
基板１９０１の一表面に剥離層１９０２を形成し、続けて下地となる絶縁膜１９０３および非晶質半導体膜１９０４（例えば非晶質珪素を含む膜）を形成する（図１０（Ａ））。剥離層１９０２、絶縁膜１９０３および非晶質半導体膜１９０４は、連続して形成することができる。連続して形成することにより、大気に曝されないため不純物の混入を防ぐことができる。
基板１９０１は、ガラス基板、石英基板、金属基板やステンレス基板、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、シリコン基板と比較して集積回路部やアンテナを大きく形成した場合であっても、低コスト化を実現することができる。
なお、本工程では、剥離層１９０２を基板１９０１の全面に設けているが、必要に応じて、基板１９０１の全面に剥離層を設けた後に、フォトリソグラフィ法により剥離層１９０２を選択的に設けてもよい。また、基板１９０１に接するように剥離層１９０２を形成しているが、必要に応じて、基板１９０１に接するように酸化珪素（ＳｉＯｘ）膜、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化珪素（ＳｉＮｘ）膜、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１９０２を形成してもよい。
剥離層１９０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタリング法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることができる。
絶縁膜１９０３は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板１９０１からの不純物の侵入を防止するブロッキング膜として機能する。
半導体膜１９０４は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。半導体膜１９０４としては、例えば、非晶質珪素膜を形成すればよい。
次に、非晶質の半導体膜１９０４にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質の半導体膜１９０４の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、半導体膜１９０４ａ〜１９０４ｄを形成し、当該半導体膜１９０４ａ〜１９０４ｄを覆うようにゲート絶縁膜１９０５を形成する（図１０（Ｂ））。
半導体膜１９０４ａ〜１９０４ｄの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜（例えば、非晶質珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー発振器からレーザー光を照射し、フォトリソグラフィ法を用いることよって半導体膜１９０４ａ〜１９０４ｄを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
レーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
次に、半導体膜１９０４ａ〜半導体膜１９０４ｄを覆うゲート絶縁膜１９０５を形成する。ゲート絶縁膜１９０５は、ＣＶＤ法やスパッタリング法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜を、単層又は積層して形成する。
また、ゲート絶縁膜１９０５は、非晶質の半導体膜１９０４ａ〜半導体膜１９０４ｄに対し高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
ゲート絶縁膜１９０５は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
また、半導体膜に対し、連続発振レーザー光若しくは１０ＭＨｚ以上の周波数で発振するレーザー光を照射しながら一方向に走査して結晶化させて得られた半導体膜１９０４ａ〜１９０４ｄは、そのレーザー光の走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
次に、ゲート絶縁膜１９０５上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、プラズマＣＶＤ法やスパッタ法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート配線を形成するためのエッチング処理を行って、半導体膜１９０４ａ〜１９０４ｄの上方にゲート電極１９０７を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、半導体膜１９０４ａ〜１９０４ｄに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
次に、ゲート絶縁膜１９０５とゲート電極１９０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１９０７の側面に接する絶縁膜１９０８（サイドウォールともよばれる）を形成する。絶縁膜１９０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１９０７および絶縁膜１９０８をマスクとして用いて、半導体膜１９０４ａ〜１９０４ｄにｎ型を付与する不純物元素を添加して、チャネル形成領域１９０６ａと、第１の不純物領域１９０６ｂと、第２の不純物領域１９０６ｃを形成する（図１０（Ｃ））。第１の不純物領域１９０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、第２の不純物領域１９０６ｃはＬＤＤ領域として機能する。第２の不純物領域１９０６ｃが含む不純物元素の濃度は、第１の不純物領域１９０６ｂが含む不純物元素の濃度よりも低い。
続いて、ゲート電極１９０７、絶縁膜１９０８等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタのソース電極又はドレイン電極として機能する導電膜１９３１を形成する。その結果、薄膜トランジスタ１９３０ａ〜１９３０ｄを含む素子層が得られる（図１０（Ｄ））。
絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、絶縁膜を２層で設けた例を示しており、１層目の絶縁膜１９０９として窒化酸化珪素膜で形成し、２層目の絶縁膜１９１０として酸化窒化珪素膜で形成することができる。
なお、絶縁膜１９０９、１９１０を形成する前、または絶縁膜１９０９、１９１０のうちの一方又は両方を形成した後に、半導体膜１９０４ａ〜１９０４ｄの結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
導電膜１９３１は、フォトリソグラフィ法により絶縁膜１９０９、１９１０等をエッチングして、第１の不純物領域１９０６ｂを露出させるコンタクトホールを形成した後、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した半導体膜１９０４ａ〜１９０４ｄの表面にシリサイドを形成してもよい。
また、導電膜１９３１は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１９３１は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１９３１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
次に、導電膜１９３１を覆うように、絶縁膜１９１１を形成する（図１１（Ａ））。絶縁膜１９１１は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法またはスクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜１９１１は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
次に、絶縁膜１９１１の表面にアンテナとして機能する導電膜１９１２を選択的に形成する（図１１（Ｂ））。
導電膜１９１２は、フォトリソグラフィ法により絶縁膜１９１１をエッチングして、導電膜１９３１を露出させるコンタクトホールを形成した後、コンタクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングして形成する。
また導電膜１９１２は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、メッキ処理等を用いて、導電性材料により形成すればよい。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１９１２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。スクリーン印刷法を用いて形成することにより、工程の簡略化が可能となり低コスト化を図ることができる。
次に、アンテナとして機能する導電膜１９１２を覆うように絶縁膜１９１３を形成する（図１２（Ａ））。
絶縁膜１９１３は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料（例えば、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化珪素膜等）、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。
次に、薄膜トランジスタ１９３０ａ〜１９３０ｄやアンテナとして機能する導電膜１９１２を含む素子形成層を基板１９０１から剥離する。
まず、レーザー光を照射することにより開口部１９１８を形成する（図１２（Ｂ））。続いて、素子形成層の一方の面（ここでは、絶縁膜１９１７の表面）を第１のシート材１９２０に貼り合わせた後、物理的な力を用いて基板１９０１から素子形成層を剥離する（図１３（Ａ））。第１のシート材１９２０としては、ホットメルトフィルム等を用いることができる。また、後に第１のシート材１９２０を剥離する場合には、熱を加えることにより粘着力が弱まる熱剥離テープを用いることができる。
なお、剥離する際に水やオゾン水等の水溶液で剥離する面を濡らしながら行うことによって、薄膜トランジスタ１９３０ａ〜薄膜トランジスタ１９３０ｄ等の素子が静電気等によって破壊されることを防止できる。また、素子形成層が剥離された基板１９０１を再利用することによって、低コスト化を実現することができる。
次に、素子形成層の他方の面（基板１９０１から剥離により露出した面）に、第２のシート材１９２１を設ける（図１３（Ｂ））。第２のシート材１９２１は、ホットメルトフィルム等を用い、加熱処理と加圧処理の一方又は両方を行うことにより素子形成層の他方の面に貼り合わせることができる。また、第１のシート材１９２０として熱剥離テープを用いた場合には、第２のシート材１９２１を貼り合わせる際に加えた熱を利用して剥離することができる。
次に、第２のシート材１９２１上に設けられた素子形成層をダイシング、スクライビング又はレーザーカット法等により選択的に分断することによって、複数の半導体装置を得ることができる。第２のシート材１９２１として、プラスチック等の可撓性を有する基板を用いることによって可撓性を有する半導体装置を作製することができる。
なお、本実施の形態では、基板１９０１上に薄膜トランジスタやアンテナ等の素子を形成した後、当該基板１９０１から剥離することによって可撓性を有する半導体装置を作製する場合について示したが、これに限られない。例えば、基板１９０１上に剥離層１９０２を設けずに図１３（Ａ）、図１０（Ａ）の工程を適用することにより、基板１９０１上に薄膜トランジスタやアンテナ等の素子が設けられた半導体装置を作製することができる。
なお本実施の形態では、アンテナを半導体素子と同じ基板上に形成する例について説明したが、この構成に限定されない。半導体素子を形成した後、別途形成したアンテナを、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ））等で圧着させることにより電気的に接続することができる。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態３）
本実施の形態では、半導体装置を構成するトランジスタの作製例について、実施の形態２で説明した構成とは異なる構成について説明する。本実施の形態では特に、単結晶シリコンにより半導体装置を構成するトランジスタを作製する形態について図１４、図１５を用いて説明する。
まず、図１４（Ａ）を用いて、トランジスタの作製工程について説明する。単結晶シリコンからなるシリコン基板２６０１を用意する。そして、ｎ型の導電性が付与されたシリコン基板の主面（素子形成面または回路形成面）の素子形成領域にｐ型ウェル２６０２を選択的に形成する。また、シリコン基板の裏面を研磨する等の手法によって薄くすることも可能である。予め、シリコン基板を薄膜化することによって、半導体装置を軽量で薄型な半導体装置を作製することができる。
次いで、第１の素子形成領域と第２の素子形成領域とを区画するための素子分離領域となるフィールド酸化膜２６０３を形成する。フィールド酸化膜２６０３は厚い熱酸化膜であり、公知のＬＯＣＯＳ法を用いて形成すればよい。なお、素子分離法は、ＬＯＣＯＳ法に限定されず、例えば素子分離領域はトレンチ分離法を用いてトレンチ構造を有していてもよいし、ＬＯＣＯＳ構造とトレンチ構造の組み合わせであってもよい。
次いで、シリコン基板の表面を、例えば熱酸化させることによってゲート絶縁膜２６０４を形成する。ゲート絶縁膜２６０４は、ＣＶＤ法を用いて形成してもよく、酸化窒化珪素膜や酸化珪素膜や窒化珪素膜やそれらの積層膜を用いることができる。
次いで、ポリシリコン層２６０５ａとシリサイド層２６０５ｂとの積層膜を全面に形成し、リソグラフィ技術およびドライエッチング技術に基づき積層膜を形成することによってゲート絶縁膜上にポリサイド構造を有するゲート電極２６０５を形成する。ポリシリコン層２６０５ａは低抵抗化するために予め、１０２１／ｃｍ３程度の濃度でリン（Ｐ）をドープしておいても良いし、ポリシリコン膜を形成した後で濃いｎ型不純物を拡散させても良い。また、シリサイド層２６０５ｂを形成する材料はモリブデンシリサイド（ＭｏＳｉｘ）、タングステンシリサイド（ＷＳｉｘ）、タンタルシリサイド（ＴａＳｉｘ）、チタンシリサイド（ＴｉＳｉｘ）などを適用することが可能であり、公知の方法に従い形成すれば良い。
なおゲート電極の側壁にサイドウォールを形成してもよい。例えば、酸化珪素からなる絶縁材料層を全面にＣＶＤ法にて堆積させ、かかる絶縁材料層をエッチバックすることによってサイドウォールを形成すればよい。エッチバックの際に自己整合的にゲート絶縁膜を選択的に除去してもよい。
次いで、ソース領域およびドレイン領域を形成するために、露出したシリコン基板にイオン注入を行う。ｐチャネル型ＦＥＴを形成すべき素子形成領域をレジスト材料で被覆し、ｎ型不純物であるヒ素（Ａｓ）やリン（Ｐ）をシリコン基板に注入してソース領域２６１３及びドレイン領域２６１４を形成する。また、ｎチャネル型ＦＥＴを形成すべき素子形成領域をレジスト材料で被覆し、ｐ型不純物であるボロン（Ｂ）をシリコン基板に注入してソース領域２６１５及びドレイン領域２６１６を形成する。
次いで、イオン注入された不純物の活性化および、イオン注入によって発生したシリコン基板における結晶欠陥を回復するために、活性化処理を行う。
そして、活性化後に層間絶縁膜や、ソース電極またはドレイン電極となるメタル配線等を形成する。層間絶縁膜２６１７は、プラズマＣＶＤ法や減圧ＣＶＤ法を用いて酸化シリコン膜や酸化窒化シリコン膜などを形成する。なお、さらにその上にリンガラス（ＰＳＧ）、あるいはボロンガラス（ＢＳＧ）、もしくはリンボロンガラス（ＰＢＳＧ）の層間絶縁膜が形成してもよい。
メタル電極２６１９、メタル電極２６２１、メタル電極２６２０、メタル電極２６２２は、層間絶縁膜２６１７とゲート絶縁膜２６０４にそれぞれのＦＥＴのソース領域及びドレイン領域に達するコンタクトホールを形成した後に形成するもので、低抵抗材料として通常良く用いられるアルミニウムを用いると良い。また、アルミニウムとチタンの積層構造としても良い。
なお、コンタクト穴は、電子線直接描画技術によって形成してもよい。電子線直接描画は、ポジ型の電子線描画用レジストを層間絶縁膜２６１７上の全面に形成し、電子線が照射された部分を現像液によって溶解させる。そして、コンタクト穴が形成される箇所のレジストに穴が空き、レジストをマスクとしてドライエッチングを行なうことにより、所定の位置の層間絶縁膜２６１７とゲート絶縁膜２６０４がエッチングされてコンタクト穴を形成することができる。以上のようにして、ｐチャネル型トランジスタ２６５１、ｎチャネル型トランジスタ２６５２を、単結晶基板を用いて作製することができる（図１４（Ａ））。
次に図１４（Ｂ）に示すように層間膜２６２４を形成する。そして層間膜２６２４をエッチングしコンタクトホールを形成し、メタル電極２６２２の一部を露出させる。層間膜２６２４は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２６２４上に、コンタクトホールを介してメタル電極２６２２と接する配線２６２５を形成する。
次にアンテナとして機能する導電膜２６２６を、配線２６２５と接するように形成する。導電膜２６２６は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することができる。導電膜２６２６は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜２６２６は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
導電膜２６２６は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて形成することができる。
なお本実施の形態では、アンテナを半導体素子と同じ基板上に形成する例について説明したが、この構成に限定されない。半導体素子を形成した後、別途形成したアンテナを、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ））等で圧着させることにより電気的に接続することができる。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
次に図１５に示すように、アンテナとして機能する導電膜２６２６を覆うように保護膜２６２７を形成する。保護膜２６２７は、窒化シリコン膜、または酸化シリコン膜、あるいは窒化酸化シリコン膜で形成されている。また、窒化シリコン膜等の代わりに有機樹脂膜、若しくは保護膜の上に有機樹脂膜を積層してもよい。有機樹脂材料として、ポリイミド、ポリアミド、アクリル、ベンゾシクロブテン（ＢＣＢ）などを用いることができる。有機樹脂膜を用いる利点は、膜の形成方法が簡単である点や、比誘電率が低いので寄生容量を低減できる点、平坦化するのに適している点などがある。勿論、上述した以外の有機樹脂膜を用いても良い。
そして、図１５に示すように、フィルム２６２８によって覆い、半導体装置を完成させることができる。フィルム２６２８の表面には、水分や酸素等の侵入を防ぐために、保護膜を形成しても良い。保護膜は、珪素を有する酸化物、又は珪素を有する窒化物によって形成することができる。また、フィルムには半導体装置のブースターアンテナとなるパターンが形成されていてもよい。
このように単結晶基板上に形成された半導体装置は、軽量でより小型化された製品を提供することができる。またこのような半導体装置は小型化された半導体装置を作成することができ、トランジスタ特性のばらつきも小さいため、好適である。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。
（実施の形態４）
本実施の形態では、本発明の半導体装置の用途について説明する。本発明の半導体装置は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設ける、いわゆるＩＣラベル、ＩＣタグ、ＩＣカードとして使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
なお、本明細書において、ＩＣカードとは、プラスチック製カードに薄片化した半導体集積回路（ＩＣチップ）を埋設して情報を記録できるようにしたカードである。データを読み書きする方式の違いによって「接触式」と「非接触式」に分けられる。非接触式カードにはアンテナが内蔵されており、微弱な電波を利用して端末と交信することができるものである。また、ＩＣタグとは、物体の識別に利用される微小なＩＣチップ（特にこの用途のＩＣチップを「ＩＣチップ」ともいう。）に自身の識別コードなどの情報が記録されており、電波を使って管理システムと情報を送受信する能力をもつものをいう。数十ミリメートルの大きさで、電波や電磁波で読み取り器と交信することができる。本発明の無線通信によりデータの交信を行う半導体装置に使うＩＣタグの態様はさまざまであり、カード形式のものや、ラベル類（ＩＣラベルという）、証書類などがある。
本実施の形態では、図１６を参照して、本発明の応用例、及びそれらを付した商品の一例について説明する。
図１６（Ａ）は、本発明に係る半導体装置を有する半導体装置の完成品の状態の一例である。ラベル台紙３００１（セパレート紙）上に、半導体装置３００２を内蔵した複数のＩＣラベル３００３が形成されている。ＩＣラベル３００３は、ボックス３００４内に収納されている。また、ＩＣラベル３００３上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されており、一方、内蔵されている半導体装置には、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、半導体装置内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易な読み取り装置によって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
図１６（Ｂ）は、半導体装置３０１２を内蔵したラベル状のＩＣタグ３０１１を示している。ＩＣタグ３０１１を商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、ＩＣタグを備えることにより、所謂トレーサビリティに優れた商品を流通させることができる。
図１６（Ｃ）は、本発明に係る半導体装置３０２２を内包したＩＣカード３０２１の完成品の状態の一例である。上記ＩＣカード３０２１としては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。
なお図１６（Ｃ）に示したＩＣカードにおいては、半導体装置を構成するトランジスタとして薄膜トランジスタを用いることにより、図１６（Ｄ）に示すように折り曲げた形状に変形させたとしても使用することができる。
図１６（Ｅ）は、無記名債券３０３１の完成品の状態を示している。無記名債券３０３１には、半導体装置３０３２が埋め込まれており、その周囲は樹脂によって成形され、半導体装置を保護している。無記名債券３０３１は、本発明に係るＩＣラベル、ＩＣタグ、ＩＣカードと同じ要領で作成することができる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置３０３２を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。
また、ここでは図示しないが、書籍、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
以上、本発明の半導体装置は物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことができる。すなわち、半導体装置と通信装置との距離に依存する電圧値を一定の値に制御することが可能となる。これにより、半導体装置の昇圧回路における電力損失の軽減とともに、動作距離範囲の拡大を行うことができる。
実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態１を説明するための図。 実施の形態２を説明するための図。 実施の形態２を説明するための図。 実施の形態２を説明するための図。 実施の形態２を説明するための図。 実施の形態３を説明するための図。 実施の形態３を説明するための図。 実施の形態４を説明するための図。
符号の説明
１００ 半導体装置
１０１ 昇圧回路
１０２ 参照電圧源回路
１０３ 電圧比較回路
１０４ スイッチコントローラ
１０５ 出力切替スイッチ
１０６ 論理回路
１１０ アンテナ
２００ 入力配線
２０１ チャージポンプ
２０２ チャージポンプ
２０３ チャージポンプ
２０４ チャージポンプ
２０５ ｎチャネル型トランジスタ
２０６ ｎチャネル型トランジスタ
２０７ 容量素子
２０８ 容量素子
２１５ ダイオード
２１６ ダイオード
２２３ 出力配線
２２４ 出力配線
２２５ 出力配線
２２６ 出力配線
３００ 入力配線
３０１ ｐチャネル型トランジスタ
３０２ ｐチャネル型トランジスタ
３０３ ｐチャネル型トランジスタ
３０４ ｎチャネル型トランジスタ
３０５ ｎチャネル型トランジスタ
３０６ 抵抗素子
３０７ 抵抗素子
３０８ ダイオード
３０９ ダイオード
３１０ ダイオード
３１１ 出力配線
４０１ 電圧比較回路
４０２ 電圧比較回路
４０３ 電圧比較回路
４０４ 電圧比較回路
４０５ 抵抗素子
４０６ 抵抗素子
４０７ コンパレータ
４０８ 抵抗素子
４０９ 抵抗素子
４１０ コンパレータ
４１１ 抵抗素子
４１２ 抵抗素子
４１３ コンパレータ
４１４ 抵抗素子
４１５ 抵抗素子
４１６ コンパレータ
４１７ 出力配線
４１８ 出力配線
４１９ 出力配線
４２０ 出力配線
５０１ Ｅｘ−ＯＲ回路
５０２ Ｅｘ−ＯＲ回路
５０３ Ｅｘ−ＯＲ回路
５０４ コントローラ出力配線
５０５ コントローラ出力配線
５０６ コントローラ出力配線
５０７ コントローラ出力配線
５０８ 信号配線
６０１ ｎチャネル型トランジスタ
６０２ ｎチャネル型トランジスタ
６０３ ｎチャネル型トランジスタ
６０４ ｎチャネル型トランジスタ
６０５ 出力配線
６０６ 出力配線
６０７ 出力配線
６０８ 出力配線
７０１ スイッチ
７０２ スイッチ
７０３ スイッチ
７０４ スイッチ
７０５ スイッチ
７０６ スイッチ
１９０１ 基板
１９０２ 剥離層
１９０３ 絶縁膜
１９０４ 半導体膜
１９０５ ゲート絶縁膜
１９０７ ゲート電極
１９０８ 絶縁膜
１９０９ 絶縁膜
１９１０ 絶縁膜
１９１１ 絶縁膜
１９１２ 導電膜
１９１３ 絶縁膜
１９１７ 絶縁膜
１９１８ 開口部
１９２０ シート材
１９２１ シート材
１９３１ 導電膜
１９５０ 領域
１９５１ 素子層
２６０１ シリコン基板
２６０２ ｐ型ウェル
２６０３ フィールド酸化膜
２６０４ ゲート絶縁膜
２６０５ ゲート電極
２６１３ ソース領域
２６１４ ドレイン領域
２６１５ ソース領域
２６１６ ドレイン領域
２６１７ 層間絶縁膜
２６１９ メタル電極
２６２０ メタル電極
２６２１ メタル電極
２６２２ メタル電極
２６２４ 層間膜
２６２５ 配線
２６２６ 導電膜
２６２７ 保護膜
２６２８ フィルム
２６５１ ｐチャネル型トランジスタ
２６５２ ｎチャネル型トランジスタ
３００１ ラベル台紙
３００２ 半導体装置
３００３ ＩＣラベル
３００４ ボックス
３０１１ ＩＣタグ
３０１２ 半導体装置
３０２１ ＩＣカード
３０２２ 半導体装置
３０３１ 無記名債券
３０３２ 半導体装置
１９０４ａ 半導体膜
１９０４ｂ 半導体膜
１９０４ｃ 半導体膜
１９０４ｄ 半導体膜
１９０６ａ チャネル形成領域
１９０６ｂ 不純物領域
１９０６ｃ 不純物領域
１９３０ａ 薄膜トランジスタ
１９３０ｂ 薄膜トランジスタ
１９３０ｃ 薄膜トランジスタ
１９３０ｄ 薄膜トランジスタ
２６０５ａ ポリシリコン層
２６０５ｂ シリサイド層

Claims (6)

  1. アンテナと、
    前記アンテナに接続され、ダイオード及び容量素子より構成される複数のチャージポンプと、前記チャージポンプ間に設けられたスイッチと、を具備する昇圧回路と、
    参照電圧を生成する参照電圧源回路と、
    前記複数のチャージポンプの各々の出力電圧と、前記参照電圧を比較するための電圧比較回路と、を有し、
    前記昇圧回路の前記スイッチは、前記電圧比較回路の出力信号に基づいてオン又はオフが切り替えられることを特徴とする半導体装置。
  2. アンテナと、
    前記アンテナに接続され、ダイオード及び容量素子より構成される複数のチャージポンプと、前記チャージポンプ間に設けられたスイッチと、を具備する昇圧回路と、
    参照電圧を生成する参照電圧源回路と、
    前記複数のチャージポンプの各々の出力電圧と、前記参照電圧を比較するための電圧比較回路と、
    前記電圧比較回路の出力信号に基づいて出力切替スイッチのオン又はオフを切り替えるスイッチコントローラと、
    前記出力切替スイッチを介して前記昇圧回路に接続された論理回路と、を有し、
    前記昇圧回路の前記スイッチは、前記電圧比較回路の出力信号に基づいてオン又はオフが切り替えられ、
    前記スイッチが切り替えられた前記複数チャージポンプの個数に基づいて、前記スイッチコントローラは前記出力切替スイッチのオン又はオフが切り替えられ、前記昇圧回路と前記論理回路との電気的な接続を行われることを特徴とする半導体装置。
  3. 請求項１または２において、前記電圧比較回路は、前記複数のチャージポンプの個数に対応したコンパレータを有するものであることを特徴とする半導体装置。
  4. 請求項２または３において、前記スイッチコントローラは、前記複数のチャージポンプの個数に対応したエクスクルシブ−オア回路を有することを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、前記半導体装置を構成するトランジスタは、薄膜トランジスタまたは単結晶基板を用いて形成されたトランジスタであることを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一に記載の半導体装置を具備することを特徴とするＩＣラベル、ＩＣタグ、ＩＣカード。
JP2008212587A 2007-08-30 2008-08-21 半導体装置 Expired - Fee Related JP5324161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008212587A JP5324161B2 (ja) 2007-08-30 2008-08-21 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007223644 2007-08-30
JP2007223644 2007-08-30
JP2008212587A JP5324161B2 (ja) 2007-08-30 2008-08-21 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013149060A Division JP5583248B2 (ja) 2007-08-30 2013-07-18 半導体装置

Publications (3)

Publication Number Publication Date
JP2009076884A true JP2009076884A (ja) 2009-04-09
JP2009076884A5 JP2009076884A5 (ja) 2011-09-22
JP5324161B2 JP5324161B2 (ja) 2013-10-23

Family

ID=39829008

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008212587A Expired - Fee Related JP5324161B2 (ja) 2007-08-30 2008-08-21 半導体装置
JP2013149060A Expired - Fee Related JP5583248B2 (ja) 2007-08-30 2013-07-18 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013149060A Expired - Fee Related JP5583248B2 (ja) 2007-08-30 2013-07-18 半導体装置

Country Status (3)

Country Link
US (1) US8127998B2 (ja)
EP (1) EP2031546B1 (ja)
JP (2) JP5324161B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020190974A (ja) * 2019-05-23 2020-11-26 学校法人慶應義塾 無線タグ、無線タグシステム、及び半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5179849B2 (ja) * 2006-12-28 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
EP2000956B1 (en) 2007-05-31 2010-12-15 Semiconductor Energy Laboratory Co., Ltd. power supply for RFID transponder
CN102165579B (zh) * 2008-09-29 2014-03-12 株式会社半导体能源研究所 半导体器件
JP2010267368A (ja) * 2009-04-17 2010-11-25 Semiconductor Energy Lab Co Ltd 半導体記憶装置
KR101712070B1 (ko) * 2010-05-06 2017-03-06 삼성디스플레이 주식회사 전압 발생회로 및 이를 구비한 표시장치
FR2967538B1 (fr) * 2010-11-16 2013-11-01 St Microelectronics Rousset Procede pour moduler l'impedance d'un circuit d'antenne
KR20130022743A (ko) * 2011-08-26 2013-03-07 에스케이하이닉스 주식회사 고전압 생성회로 및 이를 구비한 반도체 장치
EP3800584B1 (en) * 2019-10-02 2022-10-19 Nxp B.V. Rfid transponder and corresponding operating method
EP4002208A1 (en) * 2020-11-20 2022-05-25 Nxp B.V. Rectifier circuits and corresponding methods for rfid devices
US11936295B2 (en) 2022-06-10 2024-03-19 SK Hynix Inc. Charge pump circuit related to overvoltage

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000262044A (ja) * 1999-03-09 2000-09-22 Mitsubishi Electric Corp 半導体集積回路装置
JP2001309642A (ja) * 2000-04-26 2001-11-02 New Japan Radio Co Ltd 可変昇圧回路
JP2003088103A (ja) * 2001-09-17 2003-03-20 Nec Microsystems Ltd チャージポンプ方式電源回路
JP2005191961A (ja) * 2003-12-25 2005-07-14 Sharp Corp 非接触型ｉｃカード、電子情報機器、携帯型電子情報機器、開放型システム、消費電力制御方法、制御プログラムおよび可読記録媒体
WO2006085632A1 (ja) * 2005-02-08 2006-08-17 Rohm Co., Ltd. 電源回路、及び携帯機器
JP2006345611A (ja) * 2005-06-08 2006-12-21 Fujitsu Ten Ltd チャージポンプ回路
WO2007026289A1 (en) * 2005-09-02 2007-03-08 Nxp B.V. Charge pump circuit for rfid integrated circuits
JP2007133500A (ja) * 2005-11-08 2007-05-31 Renesas Technology Corp 半導体集積回路装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2917914B2 (ja) * 1996-05-17 1999-07-12 日本電気株式会社 昇圧回路
JP3646472B2 (ja) * 1997-05-19 2005-05-11 株式会社日立製作所 非接触型ｉｃカードおよび送受信回路
JP3475173B2 (ja) * 1999-12-08 2003-12-08 三洋電機株式会社 チャージポンプ回路
US6989750B2 (en) 2001-02-12 2006-01-24 Symbol Technologies, Inc. Radio frequency identification architecture
JP4222768B2 (ja) 2002-03-27 2009-02-12 三洋電機株式会社 昇圧装置及びこれを用いた撮像装置
JP2004348806A (ja) * 2003-03-26 2004-12-09 Sharp Corp 半導体記憶装置およびそれを備えた携帯電子機器
US7494066B2 (en) 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7015735B2 (en) * 2003-12-19 2006-03-21 Renesas Technology Corp. Semiconductor integrated circuit having built-in PLL circuit
JP2006109429A (ja) * 2004-09-09 2006-04-20 Semiconductor Energy Lab Co Ltd 無線チップ
US7804203B2 (en) 2004-09-09 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
JP4498242B2 (ja) 2005-08-04 2010-07-07 セイコーインスツル株式会社 電子機器
EP1966618B1 (en) * 2005-12-20 2012-08-22 Nxp B.V. Circuit and data carrier with radio frequency interface
US7495501B2 (en) 2005-12-27 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device having the same
KR101301698B1 (ko) * 2006-08-24 2013-08-30 고려대학교 산학협력단 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로
EP2070019A4 (en) 2006-10-02 2015-07-01 Semiconductor Energy Lab SEMICONDUCTOR DEVICE

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000262044A (ja) * 1999-03-09 2000-09-22 Mitsubishi Electric Corp 半導体集積回路装置
JP2001309642A (ja) * 2000-04-26 2001-11-02 New Japan Radio Co Ltd 可変昇圧回路
JP2003088103A (ja) * 2001-09-17 2003-03-20 Nec Microsystems Ltd チャージポンプ方式電源回路
JP2005191961A (ja) * 2003-12-25 2005-07-14 Sharp Corp 非接触型ｉｃカード、電子情報機器、携帯型電子情報機器、開放型システム、消費電力制御方法、制御プログラムおよび可読記録媒体
WO2006085632A1 (ja) * 2005-02-08 2006-08-17 Rohm Co., Ltd. 電源回路、及び携帯機器
JP2006345611A (ja) * 2005-06-08 2006-12-21 Fujitsu Ten Ltd チャージポンプ回路
WO2007026289A1 (en) * 2005-09-02 2007-03-08 Nxp B.V. Charge pump circuit for rfid integrated circuits
JP2009507460A (ja) * 2005-09-02 2009-02-19 エヌエックスピー ビー ヴィ Ｒｆｉｄ集積回路用電荷ポンプ回路
JP2007133500A (ja) * 2005-11-08 2007-05-31 Renesas Technology Corp 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020190974A (ja) * 2019-05-23 2020-11-26 学校法人慶應義塾 無線タグ、無線タグシステム、及び半導体装置

Also Published As

Publication number Publication date
JP2013254967A (ja) 2013-12-19
US8127998B2 (en) 2012-03-06
JP5324161B2 (ja) 2013-10-23
JP5583248B2 (ja) 2014-09-03
EP2031546A2 (en) 2009-03-04
EP2031546B1 (en) 2012-06-06
EP2031546A3 (en) 2010-01-13
US20090057418A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5324161B2 (ja) 半導体装置
US10256669B2 (en) Semiconductor device and power receiving device
US7663447B2 (en) Oscillator circuit having a stable output signal resistant to power supply voltage fluctuation
US8816484B2 (en) Semiconductor device
US7830113B2 (en) Semiconductor device, communication system, and method of charging the semiconductor device
JP4536745B2 (ja) 半導体装置
US7832647B2 (en) Semiconductor device
US8339245B2 (en) Semiconductor device and IC label, IC tag, and IC card provided with the semiconductor device
JP5346459B2 (ja) 発振回路およびそれを備えた半導体装置
JP5334381B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130718

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees