KR100372303B1 - 액정디스플레이패널및그제조방법 - Google Patents

액정디스플레이패널및그제조방법 Download PDF

Info

Publication number
KR100372303B1
KR100372303B1 KR1019950015415A KR19950015415A KR100372303B1 KR 100372303 B1 KR100372303 B1 KR 100372303B1 KR 1019950015415 A KR1019950015415 A KR 1019950015415A KR 19950015415 A KR19950015415 A KR 19950015415A KR 100372303 B1 KR100372303 B1 KR 100372303B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon film
pattern
source
data line
Prior art date
Application number
KR1019950015415A
Other languages
English (en)
Other versions
KR970002399A (ko
Inventor
김양선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019950015415A priority Critical patent/KR100372303B1/ko
Publication of KR970002399A publication Critical patent/KR970002399A/ko
Application granted granted Critical
Publication of KR100372303B1 publication Critical patent/KR100372303B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 리던던시 라인을 데이타 라인 하부에 형성한 액정 디스플레이 패널에 관한 것으로서, 일반적인 액정 디스플레이 패널의 구조에 있어서, 기판위에 아몰퍼스 실리콘막이 형성되어 있고, 상기 아몰퍼스 실리콘막의 상부에 N+ 아몰퍼스 실리콘막이 형성되어 있고, 상기 N+ 아몰퍼스 실리콘막의 상부에 드레인 메탈막이 형성되어 있으며, 상기 아몰퍼스 실리콘, N+ 아몰퍼스 실리콘, 드레인 메탈막의 폭이 동일하게 이루어져 있는 데이타 라인을 갖는 것을 특징으로 한다.

Description

액정 디스플레이 패널 및 그 제조 방법
본 발명은 액정 디스플레이 패널 및 그 제조 방법에 관한 것으로서 특히, 리던던시 라인(redundancy line)을 데이터 라인 하부에 형성한 액정 디스플레이 패널에 관한 것이다.
일반적인 액정 디스플레이 패널의 데이터 라인에 대하여 설명한다.
제1도는 종래의 일반적인 데이터 라인을 갖고 있는 액정 디스플레이 패널이다.
제1도에 도시한 바와 같이, 종래의 일반적인 액정 디스플레이 패널의 데이터 라인은 기판 위에 절연막이 형성되어 있고, 상기 절연막 위에 드레인 메탈막이 형성되어 있는 구조로 이루어져 있다.
그러나, 상기한 액정 디스플레이 패널의 데이터 라인은 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막을 포함하는 이중막이 형성되어 있는 액정 디스플레이의 박막 트랜지스터부와 두께의 차이가 생긴다.
그러므로, 상기한 액정 디스플레이 패널의 데이타 라인은 드레인 메탈막에 균열(Side Crack)이 쉽게 발생하는 단점이 있다.
제2도는 종래의 리던던시 라인이 하부에 형성된 데이터 라인을 갖고 있는 액정 디스플레이 패널이다.
제2도에 도시한 바와 같이, 종래의 리던던시 라인이 있는 일반적인 액정디스플레이 패널의 데이터 라인의 구조는 다음과 같다.
기판 위에 절연막이 형성되어 있고, 상기 절연막 위에 아일랜드 모양으로 패턴된 아몰퍼스 실리콘막이 형성되어 있고, 상기 아몰퍼스 실리콘막과 같은 모양으로 상기 아몰퍼스 실리콘막의 상부에 N+ 아몰퍼스 실리콘막이 형성되어 있으며, 상기 절연막의 상부에 상기 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막을 덮도록 드레인 메탈막이 형성되어 있다.
그러나 상기한 액정 디스플레이 패널의 데이터 라인은 드레인 메탈막을 패턴할 때, 상기 데이터 라인의 하부에 형성되어 있는 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막으로 이루어진 리던던시 라인에 대하여 정확히 좌우로 대칭으로 패턴이 형성되지 않는 경우가 자주 발생하는 문제점이 있다.
그러므로 본 발명의 목적은 상기한 종래의 단점 및 문제점을 해결하기 위한 것으로서, 드레인 메탈막과 동일 크기의 길이와 폭을 지닌 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막으로 이루어진 리던던시 라인을 드레인 메탈막으로 형성된 데이터 라인의 하부에 형성시킨 액정 디스플레이 패널 및 그 제조방 법을 제공하기 위한 것이다.
이러한 목적을 달성하기 위한 본 발명에 따른 액정 디스플레이 패널은,
일반적인 액정디스플레이 패널의 구조에 있어서, 기판 위에 아몰퍼스 실리콘막이 형성되어 있고, 상기 아몰퍼스 실리콘막의 상부에 N+ 아몰퍼스 실리콘막이 형성되어 있고, 상기 N+ 아몰퍼스 실리콘막의 상부에 드레인 메탈막이 형성되어 있으며, 상기 아몰퍼스 실리콘, N+ 아몰퍼스 실리콘, 드레인 메탈막의 폭이 동일하게 이루어져 있는 데이터 라인을 갖는 것을 특징으로 한다.
이러한 목적을 달성하기 위한 본 발명에 따른 액정 디스플레이 패널의 제조방법에서는, 기판 위에 게이트 메탈을 적층한 후 패터닝하여 게이트 전극을 형성하고, 기판 상부에 절연막, 아몰퍼스 실리콘막, N+ 아몰퍼스 실리콘막을 차례로 적층하여 3층막을 형성한다. 이어, 3층막의 상부에 소오스/드레인 메탈을 적층한 후 패니닝하여 소오스/드레인 전극을 형성하여 박막 트랜지스터부를 형성하고, 데이터 메탈 라인을 형성하여 데이터 라인부를 형성한다. 이어, 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막을 패터닝하여 데이터 라인부에서 데이터 메탈 라인 하부에 상기 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막으로 이루어진 리던던시 라인을 형성하고, 박막 트랜지스터부에서 게이트 전극 상부의 N+ 아몰퍼스 실리콘막을 식각한다. 이어, 기판의 상부 전면에 보호막을 적층한 후 패터닝하여 소오스 전극을 드러내는 보호막 콘택홀을 형성하고, 보호막 컨택홀을 통하여 소오스 전극과 접속되는 화소전극을 형성한다.
그러면, 첨부한 도면을 참고로 하여 본 발명에 따른 액정 디스플레이 패널 및 그 제조 방법의 실시예를 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
제3도는 본 발명의 액정 디스플레이 패널의 모양을 나타낸 단면도이고, 제4도의 (가)-(아)는 본 발명의 액정 디스플레이 패널의 제조 방법의 공정 순서를 나타낸 단면도이다.
제3도를 참고로 하여, 본 발명의 한 실시예에 따른 액정 디스플레이 패널을 설명하면 다음과 같다.
본 발명의 실시예에 따른 액정 디스플레이 패널의 구조에 있어서, 기판(1) 위에 아몰퍼스 실리콘막(8)이 형성되어 있고, 상기 아몰퍼스 실리콘막(8)의 상부에N+ 아몰퍼스 실리콘막(10)이 형성되어 있고, 상기 N+ 아몰퍼스 실리콘막(10)의 상부에 드레인 메탈막(12)이 형성되어 있다. 이때, 상기 아몰퍼스 실리콘(8), N+ 아몰퍼스 실리콘(10), 드레인 메탈막(10)의 폭이 동일하게 이루어져 있는 데이터 라인을 갖는 것을 특징으로 한다.
다음, 제4도의 (가)-(사)를 참고로 하여, 본 발명의 한 실시예에 따른 액정 디스플레이 패널의 제조 방법을 설명하면 다음과 같다.
우선, 제4도 (가)에서 보는 바와 같이, 기판(1) 위에 게이트 메탈을 적층한 후, 패터닝하여 게이트 전극(2)을 형성한다.
이어, 제4도 (나)에서 보는 바와 같이, 상기 게이트 전극(2)의 상부를 산화시켜 게이트 전극(2)을 덮는 게이트 산화막(4)을 형성한다.
이어, 제4도 (다)에서 보는 바와 같이, 상기 기판 (1) 상부에 절연막(6), 아몰퍼스 실리콘막(8), N+ 아몰퍼스 실리콘막(10)을 차례로 적층하여 3층막을 형성한다.
이어, 제4도 (라)에서 보는 바와 같이, 상기 N+ 아몰퍼스 실리콘막(10)의 상부에 소오스/드레인 메탈을 적층한 후 패터닝하여 소오스/드레인 전극(12)을 형성하여 박막 트랜지스터부(1000)를 형성하고, 데이터 메탈 라인(12-1)을 형성하여 데이터 라인부(2000)를 형성한다.
이어, 제4도 (마)에서 보는 바와 같이, 데이터 라인부(2000)에서 데이터 메탈 라인(12-1)으로 가리지 않는 N+ 아몰퍼스 실리콘막(10)과 아몰퍼스 실리콘막(8)을 식각하여 데이터 라인(12-1)의 하부에 아몰퍼스 실리콘막(8)과 N+ 아몰퍼스 실리콘막(10)으로 이루어진 리던던시 라인을 형성한다.
이어 제4도 (바)에서 보는 바와 같이, 박막 트랜지스터부(2000)에서 소오스/드레인 전극(12)으로 가리지 않은 게이트 전극(2) 상부의 N+ 아몰퍼스 실리콘막 (10)을 식각한다.
이어, 제4도 (사)에서 보는 바와 같이, 상기 박막 트랜지스터부(2000)와 데이터 라인부(2000)를 포함하는 기판(1)의 상부 전면에 보호막(14)을 적층한 후 패터닝하여 보호막 콘택홀(15)을 형성한다.
이어, 제4도 (아)에서 보는 바와 같이, 상기 보호막 콘택홀(15)을 통하여 상기 소오스 전극(12)과 접속되며 투명 도전성 물질로 이루어진 화소 전극(16)을 형성한다.
따라서, 본 발명에 따른 액정 디스플레이 패널은 아몰퍼스 실리콘막과 N+ 아몰퍼스 실리콘막이 데이터 라인과 동일한 크기의 폭을 갖은 형태로 이루어져 있기 때문에 데이터 라인의 특성이 향상되는 효과가 있다.
제1도는 종래의 일반적인 데이터 라인을 갖고 있는 액정 디스플레이 패널이고,
제2도는 종래의 리던던시 라인이 하부에 형성된 데이터 라인을 갖고 있는 액정 디스플레이 패널이고,
제3도는 본 발명의 액정 디스플레이 패널의 모양을 나타낸 단면도이고,
제4도의 (가)-(아)는 본 발명의 액정 디스플레이 패널의 제조 방법의 공정 순서를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 기판 2 : 게이트 전극 3 : 게이트 산화막
4 : 절연막 6 : 아몰퍼스 8 : 실리콘막
10 : N+ 아몰퍼스 실리콘막 12 : 소오스/드레인 전극
12-1 : 데이터 메탈 라인 14 : 보호막 15 : 보호막 컨택홀
16-1 : 화소 전극 1000 : 박막 트랜지스터부 2000 : 데이터 라인부

Claims (6)

  1. 기판,
    상기 기판 상부에 형성되어 있는 게이트 전극 패턴,
    상기 게이트 전극 패턴을 덮는 절연막 패턴,
    상기 절연막 패턴 상부에 형성되어 있는 아몰퍼스 실리콘막 패턴,
    상기 아몰퍼스 실리콘막 패턴 상부에 형성되어 있는 N+ 아몰퍼스 실리콘막 패턴,
    상기 N+ 아몰퍼스 실리콘막 패턴과 동일한 모양을 가지는 소오스/드레인 전극 패턴 및 데이터 라인 패턴,
    상기 소오스/드레인 전극 패턴 및 데이터 라인 패턴을 덮고 있으며, 상기 아몰퍼스 실리콘막 패턴이 일부와 접하고 있는 보호막 패턴,
    상기 소오스/드레인 전극 패턴과 전기적으로 연결되어 있는 화소 전극 패턴을 포함하는 액정 디스플레이 패널.
  2. 기판 위에 게이트 메탈을 적층한 후 패터닝하여 게이트 전극을 형성하는 단계;
    상기 게이트 전극 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 아몰퍼스 실리콘막, N+ 아몰퍼스 실리콘막 및 소오스/드레인 메탈을 차례로 적층하는 단계;
    상기 소오스/드레인 메탈을 패티닝하여 소오스/드레인 전극과 데이터 라인을 형성하는 단계,
    상기 소오스/드레인 전극과 상기 데이터 라인 하부의 상기 아몰퍼스 실리콘막과 상기 N+ 아몰퍼스 실리콘막을 패터닝하여 아몰퍼스 실리콘막 패턴과 N+ 아몰퍼스 실리콘막 패턴을 형성하는 단계,
    상기 게이트 전극 상부의 상기 N+ 아몰퍼스 실리콘막 패턴을 식각하는 단계,
    상기 기판의 상부 전면에 보호막을 적층한 후 패터닝하여 상기 소오스/드레인 전극을 드러내는 보호막 콘택홀을 형성하는 단계;
    상기 보호막 컨택홀을 통하여 상기 소오스/드레인 전극과 접속되는 화소 전극을 형성하는 단계로 이루어져 있는 것을 특징으로 하는 액정 디스플레이 패널 제조 방법.
  3. 제2항에 있어서,
    상기 데이터 라인 하부에 리던던시 라인을 형성하는 것을 특징으로 하는 액정 디스플레이 패널 제조 방법.
  4. 제2항에 있어서,
    상기 N+ 아몰퍼스 실리콘막 패턴을 식각하는 단계는 마스크로써 상기 소오스/드레인 전극을 사용하는 것을 특징으로 하는 액정 디스플레이 패널 제조 방법.
  5. 제1항에 있어서,
    상기 화소 전극 패턴은 상기 보호막 패턴 상부에 형성되어 있으며, 상기 보호막 패턴의 컨택홀을 통하여 상기 소오스/드레인 전극 패턴과 연결되어 있는 액정 디스플레이 패널.
  6. 제1항에 있어서,
    상기 N+ 아몰퍼스 실리콘막 패턴은 상기 아몰퍼스 실리콘막 패턴 상부에만 형성되어 있는 액정 디스플레이 패널.
KR1019950015415A 1995-06-12 1995-06-12 액정디스플레이패널및그제조방법 KR100372303B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950015415A KR100372303B1 (ko) 1995-06-12 1995-06-12 액정디스플레이패널및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950015415A KR100372303B1 (ko) 1995-06-12 1995-06-12 액정디스플레이패널및그제조방법

Publications (2)

Publication Number Publication Date
KR970002399A KR970002399A (ko) 1997-01-24
KR100372303B1 true KR100372303B1 (ko) 2004-09-18

Family

ID=37416617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015415A KR100372303B1 (ko) 1995-06-12 1995-06-12 액정디스플레이패널및그제조방법

Country Status (1)

Country Link
KR (1) KR100372303B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100341092B1 (ko) * 1999-08-24 2002-06-20 안종운 트랙터 부착용 다목적 농약 살포장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054526A (ko) * 1995-12-30 1997-07-31 김광호 박막트랜지스터-액정표시장치 및 그 제조방법
KR980010573A (ko) * 1996-07-31 1998-04-30 아베 아키라 액정 표시 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054526A (ko) * 1995-12-30 1997-07-31 김광호 박막트랜지스터-액정표시장치 및 그 제조방법
KR980010573A (ko) * 1996-07-31 1998-04-30 아베 아키라 액정 표시 소자

Also Published As

Publication number Publication date
KR970002399A (ko) 1997-01-24

Similar Documents

Publication Publication Date Title
JP2000162646A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US7335538B2 (en) Method for manufacturing bottom substrate of liquid crystal display device
KR20000056867A (ko) 액정표시장치용박막트랜지스터기판및그제조방법
TWI459477B (zh) 畫素結構及其製作方法
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100372303B1 (ko) 액정디스플레이패널및그제조방법
JPS60261174A (ja) マトリツクスアレ−
JPS61224359A (ja) 薄膜トランジスタアレイの製造法
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100190035B1 (ko) 액정표시장치의 제조방법
KR100466387B1 (ko) 5 마스크공정을 이용한 액정 디스플레이의 제조방법
KR100315914B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JP3528388B2 (ja) トランジスタアレイの製造方法
KR100552289B1 (ko) 반사형액정표시장치및그제조방법
KR100372305B1 (ko) 액정표시장치의박막트랜지스터기판및그제조방법
KR100508022B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100459682B1 (ko) 액정표시장치의박막트랜지스터및그제조방법
KR910002194B1 (ko) 액티브 매트릭스 액정표시소자
KR19990050745A (ko) 액정 표시 장치용 기판 및 그 제조 방법
KR100193650B1 (ko) 액정 표시 소자의 박막 트랜지스터 제조방법
KR20080005767A (ko) 박막트랜지스터 기판 및 그 제조방법
KR19990048366A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20020043860A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JPH04106938A (ja) 薄膜電界効果型トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee