KR910002194B1 - 액티브 매트릭스 액정표시소자 - Google Patents

액티브 매트릭스 액정표시소자 Download PDF

Info

Publication number
KR910002194B1
KR910002194B1 KR1019880003835A KR880003835A KR910002194B1 KR 910002194 B1 KR910002194 B1 KR 910002194B1 KR 1019880003835 A KR1019880003835 A KR 1019880003835A KR 880003835 A KR880003835 A KR 880003835A KR 910002194 B1 KR910002194 B1 KR 910002194B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
forming
gate
active matrix
Prior art date
Application number
KR1019880003835A
Other languages
English (en)
Other versions
KR890016410A (ko
Inventor
권순길
Original Assignee
삼성전관 주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 김정배 filed Critical 삼성전관 주식회사
Priority to KR1019880003835A priority Critical patent/KR910002194B1/ko
Publication of KR890016410A publication Critical patent/KR890016410A/ko
Application granted granted Critical
Publication of KR910002194B1 publication Critical patent/KR910002194B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

내용 없음.

Description

액티브 매트릭스 액정표시소자
제1도는 종래의 액티브 매트릭스 액정표시소자의 단면도.
제2도는 본 발명의 액티브 매트릭스 액정표시소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 분리층
3 : 보조전극 4 : 화소전극
5 : 게이트전극 6 : 게이트 절연층
7 : 반도체층 8 : 오믹 접촉층
9 : 데이타전극
본 발명은 액티브 매트릭스 액정표시소자에 관한 것으로, 특히 2층 구조의 게이트전극을 형성하여 단선에 의한 결함을 방지하고 화소전극 보호용으로 하나의 박막만을 증착하므로써 제조공정을 단순화하는 액티브 매트릭스 액정표시장치에 관한 것이다.
제1도는 종래의 액티브 매트릭스 액정표시소자의 단면도를 도시한 것으로, 그 제조방법을 설명하면 다음과 같다.
먼저, 기판(1)상에 보조전극(3)을 형성한 다음 분리층(2)을 전체적으로 증착하고, 분리층(2)위에 화소전극(4)을 형성한 다음 분리층(2)으로 사용된 물질을 다시 증착시킨다.
다음, 신호전극인 게이트전극(5)을 형성하고 게이트 절연층(6), 반도체층(7) 및 오믹 접촉층(8)을 순차적으로 증착한 다음 반도체층(7)과 오믹 접촉층(8)을 도화시킨다.
데이타(Data)전극과 화소전극(4)을 접촉시키기 위한 홀 패턴(Hole pattern)을 화소전극(4)의 일부분에 형성하며, 데이타전극(9)을 전체적으로 증착한 후 패터닝(Patterning)한다.
마지막으로, 채널부분의 오믹 콘택층(8)을 건식 에칭하여 박막트랜지스터 액정표시소자를 제작한다.
액티브 매트릭스 박막 트랜지스터를 이용한 액정표시소자는 미세 패턴으로 형성되어 있다.
따라서, 상기한 액티브 매트릭스 박막트랜지스터는 게이트전극(5)이 단일층으로 구성되어 있기 때문에 단선에 의한 결함이 발생하였으며, 또한 데이타전극(9)과 화소전극(4)을 연결시키기 위한 홀 패턴 형성시 두가지 박막(2,6)을 에칭시켜야 하는 제조공정상의 복잡성이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출된 것으로, 게이트전극을 2층구조로 형성하여 단선에 의한 결함을 제거하며 화소전극위에 하나의 박막만을 증착하여 제조공정의 간편화를 도모할 수 있는 액티브 매트릭스 액정표시소자를 제공함에 그 목적이 있다.
이하에 첨부된 도면에 의거하여 본 발명의 실시예를 상세히 설명한다.
제2도는 본 발명의 액티브 매트릭스 액정표시소자의 단면도를 도시한 것으로서 그 제조방법을 설명하면 다음과 같다.
먼저, 기판(1)상에 보조전극(3)을 형성한 다음 분리층(2)을 전체적으로 증착한다.
상기 증착된 분리층(2)위에 화소전극으로 사용될 투명도전막(4)을 전체적으로 증착하고, 연속적으로 게이트전극용 물질을 증착한다.
게이트전극을 형성하기 위해 게이트전극(5)이 될 부위를 제외한 나머지 게이트전극용 물질을 사진식각술을 이용하여 에칭하며, 또한 투명도전막을 사진식각술을 이용하여 화소전극(4)이 형성된다.
이때, 게이트전극(5)하부에 남아 있는 투명도전막(4)은 게이트전극용 금속으로 마스킹되므로 에칭되지 않고 남게 되어 제2도에 도시된 바와같이 2층구조의 게이트전극을 형성할 수 있다.
다음, 게이트전극(5)과 화소전극(4) 형성한 다음 게이트 절연막(6), 반도체층(7) 및 오믹 접촉층(8)을 순차적으로 증착한다.
반도체층(7) 및 오믹 접촉층(8)을 도화하고, 데이타전극(9)과 화소전극(5)을 접촉시키기 위해 게이트절연막(6)을 에칭시켜 홀 패턴을 형성한다.
홀 패턴 형성시 종래에는 게이트절연막(6)과 분리층(2)의 두 박막을 에칭시켰으나, 본 발명에서는 하나의 박막(6)만을 에칭시키므로 종래보다 간소하게 홀 패턴을 형성시킬 수 있다.
홀 패턴을 형성한 다음 데이타전극(9)을 형성하고 채널부분의 오믹 접촉층(8)을 건식 에칭하므로써 본 발명의 액티브 매트릭스 액정표시소자가 제작된다.
상기한 바와같이 본 발명에 의하면, 별도의 공정을 추가함없이 게이트전극을 2층구조로 제조하여 종래의 단선에 의한 결함을 제거할 수 있다.
또한, 신호전극과 화소전극간의 홀 패턴 형성시 박막 증착공정 및 에칭공정을 각각 하나로 줄여 제조공정을 간편화할 뿐만 아니라 화소전극의 상부박막이 한층으로 줄어들게 되므로써 상하기판 전극사이의 전압 강하를 줄여 액정표시소자의 특성을 향상시킬 수 있다.

Claims (1)

  1. 기판상에 보조전극(3)을 형성하고 분리층(2)을 증착한 다음, 화소전극(4)을 형성하며, 분리층(2)을 다시 증착한 다음 게이트전극(5)을 형성하고, 게이트 절연층(6), 반도체층(7) 및, 오믹 접촉층(8)을 순차적으로 증착시키며, 게이트 절연층(6)과 분리층(2)을 순차적으로 에칭시켜 데이타전극 및 화소전극(5)접촉용 홀패턴을 형성하고, 마지막으로 데이타전극(9)을 증착시켜 제조하는 액티브 매트릭스 액정표시소자에 있어서, 상기 화소전극용 투명도전막(4)과 게이트전극(5)용 물질을 순차적으로 증착시키고 게이트전극(5)부위를 제외한 물질을 에칭시킨 다음 게이트전극(5)을 마스크로하여 투명도전막(4)에칭시켜 2층의 게이트전극(4,5)을 형성하며, 화소전극(5)과 데이타전극(9)접촉용 홀 패턴 형성시 하나의 박막(6)만을 에칭시키는 것을 특징으로 하는 액티브 매트릭스 액정표시소자.
KR1019880003835A 1988-04-06 1988-04-06 액티브 매트릭스 액정표시소자 KR910002194B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880003835A KR910002194B1 (ko) 1988-04-06 1988-04-06 액티브 매트릭스 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880003835A KR910002194B1 (ko) 1988-04-06 1988-04-06 액티브 매트릭스 액정표시소자

Publications (2)

Publication Number Publication Date
KR890016410A KR890016410A (ko) 1989-11-29
KR910002194B1 true KR910002194B1 (ko) 1991-04-06

Family

ID=19273431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003835A KR910002194B1 (ko) 1988-04-06 1988-04-06 액티브 매트릭스 액정표시소자

Country Status (1)

Country Link
KR (1) KR910002194B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394027B1 (ko) * 2000-12-27 2003-08-06 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091684A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터의 액정표시소자 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394027B1 (ko) * 2000-12-27 2003-08-06 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널 및 그 제조방법

Also Published As

Publication number Publication date
KR890016410A (ko) 1989-11-29

Similar Documents

Publication Publication Date Title
KR100303134B1 (ko) 액정표시소자및그제조방법.
US5045485A (en) Method for producing amorphous silicon thin film transistor array substrate
KR920005512B1 (ko) 비정질 실리콘 박막 트랜지스터 어레이 기판 및 그 제조방법
JPH0338065A (ja) 薄膜トランジスタアレイ
JPH0553147A (ja) 液晶表示装置およびその製造方法
US5734449A (en) Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof
KR890015050A (ko) 박막형성방법 및 액티브매트릭스 표시장치와 그 제조방법
JPH03209217A (ja) 液晶表示デバイスおよびその製造方法
JP4166300B2 (ja) 液晶表示装置の製造方法
KR19990006966A (ko) 액티브 매트릭스 기판
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
KR970010774B1 (ko) 액정표시장치용 박막트랜지스터 및 이의 결함제거방법
JPH01217423A (ja) 非晶質シリコン薄膜トランジスタアレイ基板
JPH1048664A (ja) 液晶表示装置及びその製造方法
KR910002194B1 (ko) 액티브 매트릭스 액정표시소자
JPH10170951A (ja) 液晶表示装置の製造方法
JPH0812539B2 (ja) 表示装置及びその製造方法
KR940009148B1 (ko) 액티브 매트릭스 액정의 제조방법
KR100190035B1 (ko) 액정표시장치의 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100267995B1 (ko) 액정표시장치 및 그 제조방법
JPH02157827A (ja) 薄膜トランジスタアレイ装置
JP2656555B2 (ja) 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JPH0618922A (ja) 液晶表示装置
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010308

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee