JP2646614B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2646614B2 JP2646614B2 JP2793288A JP2793288A JP2646614B2 JP 2646614 B2 JP2646614 B2 JP 2646614B2 JP 2793288 A JP2793288 A JP 2793288A JP 2793288 A JP2793288 A JP 2793288A JP 2646614 B2 JP2646614 B2 JP 2646614B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive film
- semiconductor device
- resist
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多結晶シリコンもしくは非晶質シリコンより
成る薄膜トランジスタ（以下TFTと示す）及び透明導電
膜（例えばITO）による配線パターンを同一基板上に有
する半導体装置の製造方法に関する。
成る薄膜トランジスタ（以下TFTと示す）及び透明導電
膜（例えばITO）による配線パターンを同一基板上に有
する半導体装置の製造方法に関する。
従来の、多結晶もしくは非晶質シリコンTFTを用いた
半導体装置は、配線に透明導電膜を有する場合、水素ガ
スもしくは水素を含有するガスもしくはハロゲン元素を
含有するガスのプラズマ雰囲気中に基板を浸す工程を行
う場合は、透明導電膜の形成以前に該工程を行ってい
た。なぜなら、透明導電膜形成以降に該工程を行えば、
透明導電膜（例えばITO）が還元されたり、エッチング
されたりする為である。
半導体装置は、配線に透明導電膜を有する場合、水素ガ
スもしくは水素を含有するガスもしくはハロゲン元素を
含有するガスのプラズマ雰囲気中に基板を浸す工程を行
う場合は、透明導電膜の形成以前に該工程を行ってい
た。なぜなら、透明導電膜形成以降に該工程を行えば、
透明導電膜（例えばITO）が還元されたり、エッチング
されたりする為である。
前記プラズマ状態のガス雰囲気中に基板を浸す理由
は、多結晶もしくは非晶質シリコン中の未結合手に水素
もしくはハロゲン元素を結合させる為であり、この様に
すればTFTの特性が向上（オン電流増大、オフ電流減
少）する事は周知の事実である。
は、多結晶もしくは非晶質シリコン中の未結合手に水素
もしくはハロゲン元素を結合させる為であり、この様に
すればTFTの特性が向上（オン電流増大、オフ電流減
少）する事は周知の事実である。
上記従来例においては、プラズマ状態のガス雰囲気中
に基板を浸す工程と、透明導電膜をパターニングする工
程は別々であった。透明導電膜がITOの場合、パターニ
ングにはウエットエッチング（塩酸と硝酸の混合液等を
用いる）とドライエッチング（アルコールガス、もしく
は四塩化炭素等を用いる）の方法があるが、前述のガス
プラズマ工程と合わせて考えれば２度手間であった。
に基板を浸す工程と、透明導電膜をパターニングする工
程は別々であった。透明導電膜がITOの場合、パターニ
ングにはウエットエッチング（塩酸と硝酸の混合液等を
用いる）とドライエッチング（アルコールガス、もしく
は四塩化炭素等を用いる）の方法があるが、前述のガス
プラズマ工程と合わせて考えれば２度手間であった。
本発明は以上の問題点を解決するもので、その目的と
するところは、高性能なTFTを用いた半導体装置を、工
程数を増加させることなく製造可能とする半導体装置の
製造方法を提供することにある。
するところは、高性能なTFTを用いた半導体装置を、工
程数を増加させることなく製造可能とする半導体装置の
製造方法を提供することにある。
本発明は、基板上に多結晶シリコン薄膜トランジスタ
あるいは非晶質シリコン薄膜トランジスタと透明導電膜
のパターンとが形成されてなる半導体装置の製造方法に
おいて、 該基板上に多結晶シリコン薄膜あるいは非晶質シリコ
ン薄膜を形成する工程と、 該基板上に該透明導電膜を形成して、該透明導電膜上
にマスクとなるレジストを形成する工程とを有し、 しかる後に、ハロゲン元素を含有するプラズマ状態の
ガス雰囲気中で該透明導電膜をパターニングする工程
と、 該レジストを除去する工程とを有することを特徴とす
る。
あるいは非晶質シリコン薄膜トランジスタと透明導電膜
のパターンとが形成されてなる半導体装置の製造方法に
おいて、 該基板上に多結晶シリコン薄膜あるいは非晶質シリコ
ン薄膜を形成する工程と、 該基板上に該透明導電膜を形成して、該透明導電膜上
にマスクとなるレジストを形成する工程とを有し、 しかる後に、ハロゲン元素を含有するプラズマ状態の
ガス雰囲気中で該透明導電膜をパターニングする工程
と、 該レジストを除去する工程とを有することを特徴とす
る。
第１図に本発明の製造方法を用いた半導体装置の断面
図を示す。同図（ａ）は層間絶縁膜形成時、同図（ｂ）
は透明導電膜上のレジスト形成時、同図（ｃ）は透明導
電膜のパターニング終了時の半導体装置の断面図であ
る。同図（ａ）において、101絶縁基板、102はTFTのソ
ース・ドレイン電極部、103はTFTのチャネル部であり、
102及び103は多結晶もしくは非晶質シリコンで形成され
る。104は酸化シリコン等によるゲート絶縁膜、105は多
結晶シリコン等により形成されるゲート電極、106は酸
化シリコン等による層間絶縁膜である。ここまでの製造
方法の一例を示すと、絶縁基板101上に多結晶（非晶
質）シリコン薄膜を形成し、パターニングし、熱酸化法
でゲート絶縁膜104を形成する。そしてゲート電極105を
形成した後、イオン打込法でソース・ドレイン電極102
を形成し、CVD法で層間絶縁膜106を形成する。第１図
（ｂ）において107は透明導電膜（例えばITO）、108は
レジストである。層間絶縁膜106上にスパッタ法等で透
明導電膜107を形成し、パターニング用にレジスト108を
形成する。そして、本発明に於いては、ここでプラズマ
状態の水素ガスもしくはメタノール等の水素を含有する
ガス、もしくは塩素ガスもしくは四塩化炭素等のハロゲ
ン元素を含有するガスの雰囲気中に第１図（ｂ）の状態
の半導体装置を浸す。例えばプラズマ状態の水素ガス中
に基板を浸した場合は、レジスト108に覆われていない
部分の透明導電膜（ITO）107は還元され、黒変する。こ
れと同時に水素は102及び103で構成される多結晶もしく
は非晶質シリコン内部に浸透する。そして黒変したITO1
07を、塩酸と硝酸の混合液で取り除き、レジスト108を
剥離すれば第１図（ｃ）の如き構造が形成され、多結晶
もしくは非晶質シリコン中に充分水素が添加されたTFT
が実現される。水素プラズマ状態の条件によってはレジ
スト108が損傷し、透明導電膜107が残らない状態となる
が、レジスト108の代わりに金属（例えばクロムの如き
もの）を用いれば、完全に第１図（ｃ）の如き構造が形
成される。プラズマ状態のガスにメタノールを用いた場
合はITOがエッチングされる為、その後レジスト108を剥
離するだけでTFTに十分水素が添加された、第１図
（ｃ）の如き構造が実現される。プラズマ状態のガスに
ハロゲン元素を含む物質を用いた場合も同様で、多結晶
もしくは非晶質シリコンに充分ハロゲン元素が添加され
たTFTをもつ、第１図（ｃ）の構造が実現される。
図を示す。同図（ａ）は層間絶縁膜形成時、同図（ｂ）
は透明導電膜上のレジスト形成時、同図（ｃ）は透明導
電膜のパターニング終了時の半導体装置の断面図であ
る。同図（ａ）において、101絶縁基板、102はTFTのソ
ース・ドレイン電極部、103はTFTのチャネル部であり、
102及び103は多結晶もしくは非晶質シリコンで形成され
る。104は酸化シリコン等によるゲート絶縁膜、105は多
結晶シリコン等により形成されるゲート電極、106は酸
化シリコン等による層間絶縁膜である。ここまでの製造
方法の一例を示すと、絶縁基板101上に多結晶（非晶
質）シリコン薄膜を形成し、パターニングし、熱酸化法
でゲート絶縁膜104を形成する。そしてゲート電極105を
形成した後、イオン打込法でソース・ドレイン電極102
を形成し、CVD法で層間絶縁膜106を形成する。第１図
（ｂ）において107は透明導電膜（例えばITO）、108は
レジストである。層間絶縁膜106上にスパッタ法等で透
明導電膜107を形成し、パターニング用にレジスト108を
形成する。そして、本発明に於いては、ここでプラズマ
状態の水素ガスもしくはメタノール等の水素を含有する
ガス、もしくは塩素ガスもしくは四塩化炭素等のハロゲ
ン元素を含有するガスの雰囲気中に第１図（ｂ）の状態
の半導体装置を浸す。例えばプラズマ状態の水素ガス中
に基板を浸した場合は、レジスト108に覆われていない
部分の透明導電膜（ITO）107は還元され、黒変する。こ
れと同時に水素は102及び103で構成される多結晶もしく
は非晶質シリコン内部に浸透する。そして黒変したITO1
07を、塩酸と硝酸の混合液で取り除き、レジスト108を
剥離すれば第１図（ｃ）の如き構造が形成され、多結晶
もしくは非晶質シリコン中に充分水素が添加されたTFT
が実現される。水素プラズマ状態の条件によってはレジ
スト108が損傷し、透明導電膜107が残らない状態となる
が、レジスト108の代わりに金属（例えばクロムの如き
もの）を用いれば、完全に第１図（ｃ）の如き構造が形
成される。プラズマ状態のガスにメタノールを用いた場
合はITOがエッチングされる為、その後レジスト108を剥
離するだけでTFTに十分水素が添加された、第１図
（ｃ）の如き構造が実現される。プラズマ状態のガスに
ハロゲン元素を含む物質を用いた場合も同様で、多結晶
もしくは非晶質シリコンに充分ハロゲン元素が添加され
たTFTをもつ、第１図（ｃ）の構造が実現される。
第１図の構造から光電変換素子を形成した、固体撮像
装置の断面図を第２図に示す。同図において、第１図と
同一の記号は第１図と同一のものを表わす。201は非晶
質シリコン等の光電変換材料、202はアルミニウム等の
配線材料である。第１図（ｃ）の構造から非晶質シリコ
ンを堆積及びパターニングし、層間絶縁膜106にスルー
ホールを開け、アルミニウムを蒸着及びパターニングす
れば、第２図の如き構造の、絶縁基板側から光を入射す
る型の固体撮像装置が実現される。
装置の断面図を第２図に示す。同図において、第１図と
同一の記号は第１図と同一のものを表わす。201は非晶
質シリコン等の光電変換材料、202はアルミニウム等の
配線材料である。第１図（ｃ）の構造から非晶質シリコ
ンを堆積及びパターニングし、層間絶縁膜106にスルー
ホールを開け、アルミニウムを蒸着及びパターニングす
れば、第２図の如き構造の、絶縁基板側から光を入射す
る型の固体撮像装置が実現される。
第３図に、本発明の製造方法を用いた液晶表示装置用
基板の断面図を示す。同図において第１図と同一の記号
は第１図と同一のものを表わす。まずTFTを形成し、層
間絶縁膜106にスルーホールを形成した後、透明導電膜
を形成する。そして第１図における実施例と同様に、パ
ターニング時のレジスト形成後、プラズマガス雰囲気中
に浸し、レジスト剥離すれば第３図の如き構造が形成出
来る。
基板の断面図を示す。同図において第１図と同一の記号
は第１図と同一のものを表わす。まずTFTを形成し、層
間絶縁膜106にスルーホールを形成した後、透明導電膜
を形成する。そして第１図における実施例と同様に、パ
ターニング時のレジスト形成後、プラズマガス雰囲気中
に浸し、レジスト剥離すれば第３図の如き構造が形成出
来る。
また本発明は、第１〜３図における絶縁基板101を、
絶縁体薄膜を介して素子のある半導体装置に置き換える
ことにより、３次元ICにも適用出来る。
絶縁体薄膜を介して素子のある半導体装置に置き換える
ことにより、３次元ICにも適用出来る。
この様に、本発明は多結晶もしくは非晶質シリコンよ
り成るTFTと、透明導電膜による配線を兼ね備えたあら
ゆる半導体装置に適用出来る。
り成るTFTと、透明導電膜による配線を兼ね備えたあら
ゆる半導体装置に適用出来る。
以上述べた如く本発明に用いることにより、高性能な
TFTを用いた半導体装置の製造工程数が軽減される。
TFTを用いた半導体装置の製造工程数が軽減される。
第１図（ａ）〜（ｃ）は本発明の製造方法を用いた半導
体装置の断面図。同図（ａ）（ｂ）（ｃ）はそれぞれ層
間絶縁膜形成時、透明導電膜上のレジスト形成時、透明
導電膜のパターニング終了時の断面図。 第２図は、第１図の構造から光電変換素子を形成した、
固体撮像装置の断面図。 第３図は本発明の製造方法を用いた液晶表示装置用基板
の断面図。 101……絶縁基板 102……TFTのソース・ドレイン電極部 103……TFTのチャネル部 104……ゲート絶縁膜 105……TFTのゲート電極 106……層間絶縁膜 107……透明導電膜 108……レジスト
体装置の断面図。同図（ａ）（ｂ）（ｃ）はそれぞれ層
間絶縁膜形成時、透明導電膜上のレジスト形成時、透明
導電膜のパターニング終了時の断面図。 第２図は、第１図の構造から光電変換素子を形成した、
固体撮像装置の断面図。 第３図は本発明の製造方法を用いた液晶表示装置用基板
の断面図。 101……絶縁基板 102……TFTのソース・ドレイン電極部 103……TFTのチャネル部 104……ゲート絶縁膜 105……TFTのゲート電極 106……層間絶縁膜 107……透明導電膜 108……レジスト
Claims (1)
- 【請求項１】基板上に多結晶シリコン薄膜トランジスタ
あるいは非晶質シリコン薄膜トランジスタと透明導電膜
のパターンとが形成されてなる半導体装置の製造方法に
おいて、 該基板上に多結晶シリコン薄膜あるいは非晶質シリコン
薄膜を形成する工程と、 該基板上に該透明導電膜を形成して、該透明導電膜上に
マスクとなるレジストを形成する工程とを有し、 しかる後に、ハロゲン元素を含有するプラズマ状態のガ
ス雰囲気中で該透明導電膜をパターニングする工程と、 該レジストを除去する工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2793288A JP2646614B2 (ja) | 1988-02-09 | 1988-02-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2793288A JP2646614B2 (ja) | 1988-02-09 | 1988-02-09 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1290897A Division JP2692678B2 (ja) | 1997-01-27 | 1997-01-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01202823A JPH01202823A (ja) | 1989-08-15 |
| JP2646614B2 true JP2646614B2 (ja) | 1997-08-27 |
Family
ID=12234667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2793288A Expired - Lifetime JP2646614B2 (ja) | 1988-02-09 | 1988-02-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2646614B2 (ja) |
-
1988
- 1988-02-09 JP JP2793288A patent/JP2646614B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01202823A (ja) | 1989-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684435A (en) | Method of manufacturing thin film transistor | |
| KR100192347B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| JPH0680685B2 (ja) | 薄膜トランジスタとその製造方法 | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| JPH04171767A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6430272A (en) | Thin film transistor | |
| CN109037151B (zh) | 一种阵列基板的制备方法 | |
| JPS62214669A (ja) | 自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2646614B2 (ja) | 半導体装置の製造方法 | |
| JPS6273669A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPS61224359A (ja) | 薄膜トランジスタアレイの製造法 | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2692678B2 (ja) | 半導体装置の製造方法 | |
| JPH05323380A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH07312426A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH043469A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3599174B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JPH077157A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0951098A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| JPH01255829A (ja) | アルミニウムとｉｔｏとの多層配線 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080509 Year of fee payment: 11 |