JP2692678B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2692678B2 JP2692678B2 JP1290897A JP1290897A JP2692678B2 JP 2692678 B2 JP2692678 B2 JP 2692678B2 JP 1290897 A JP1290897 A JP 1290897A JP 1290897 A JP1290897 A JP 1290897A JP 2692678 B2 JP2692678 B2 JP 2692678B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive film
- semiconductor device
- substrate
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明ほ多結晶シリコンもし
くは非晶質シリコンより成る薄膜トランジスタ（以下Ｔ
ＦＴと示す）及び透明導電膜（例えばＩＴＯ）による配
線パターンを同一基板上に有する半導体装置の製造方法
に関する。
くは非晶質シリコンより成る薄膜トランジスタ（以下Ｔ
ＦＴと示す）及び透明導電膜（例えばＩＴＯ）による配
線パターンを同一基板上に有する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】従来の、多結晶もしくは非晶質シリコン
ＴＦＴを用いた半導体装置は、配線に透明導電膜を有す
る場合、水素ガスもしくは水素を含有するガスもしくは
ハロゲン元素を含有するガスのプラズマ雰囲気中に基板
を浸す工程を行う場合は、透明導電膜の形成以前に該工
程を行っていた。なぜなら、透明導電膜形成以降に該工
程を行えば、透明導電膜（例えばＩＴＯ）が還元された
り、エッチングされたりする為である。
ＴＦＴを用いた半導体装置は、配線に透明導電膜を有す
る場合、水素ガスもしくは水素を含有するガスもしくは
ハロゲン元素を含有するガスのプラズマ雰囲気中に基板
を浸す工程を行う場合は、透明導電膜の形成以前に該工
程を行っていた。なぜなら、透明導電膜形成以降に該工
程を行えば、透明導電膜（例えばＩＴＯ）が還元された
り、エッチングされたりする為である。
【０００３】前記プラズマ状態のガス雰囲気中に基板を
浸す理由は、多結晶もしくは非晶質シリコン中の未結合
手に水素もしくはハロゲン元素を結合させる為であり、
この様にすればＴＦＴの特性が向上（オン電流増大、オ
フ電流減少）する事は周知の事実である。
浸す理由は、多結晶もしくは非晶質シリコン中の未結合
手に水素もしくはハロゲン元素を結合させる為であり、
この様にすればＴＦＴの特性が向上（オン電流増大、オ
フ電流減少）する事は周知の事実である。
【０００４】
【発明が解決しようとする課題】上記従来例において
は、ブラズマ状態のガス雰囲気中に基板を浸す工程と、
透明導電膜をパターニングする工程は別々であった。透
明導電膜がＩＴＯの場合、パターニングにはウエットエ
ッチング（塩酸と硝酸の混合液等を用いる）とドライエ
ッチング（アルコールガス、もしくは四塩化炭素等を用
いる）の方法があるが、前述のガスプラズマ工程と合わ
せて考えれば２度手間であった。
は、ブラズマ状態のガス雰囲気中に基板を浸す工程と、
透明導電膜をパターニングする工程は別々であった。透
明導電膜がＩＴＯの場合、パターニングにはウエットエ
ッチング（塩酸と硝酸の混合液等を用いる）とドライエ
ッチング（アルコールガス、もしくは四塩化炭素等を用
いる）の方法があるが、前述のガスプラズマ工程と合わ
せて考えれば２度手間であった。
【０００５】本発明は以上の問題点を解決するもので、
その目的とするところは、高性能なＴＦＴを用いた半導
体襲置の工程数を軽減することにある。
その目的とするところは、高性能なＴＦＴを用いた半導
体襲置の工程数を軽減することにある。
【０００６】
【課題を解決するための手段】以上の問題点を解決する
ため、本発明は基板上に多結晶シリコン薄膜トランジス
タあるいは非晶質シリコン薄膜トランジスタと透明導電
膜のパターンとが形成されてなる半導体装置の製造方法
において、該基板上に多結晶シリコン薄膜あるいは非晶
質シリコン薄膜を形成する工程と、該基板上に該透明導
電膜を形成して、該透明導電膜上にマスクとなるレジス
トを形成する工程とを有し、しかる後に、メタノールを
含有するプラズマ状態のガス雰囲気中で該透明導電膜を
パターニングする工程と、該レジストを除去する工程と
を有することを特徴とする。
ため、本発明は基板上に多結晶シリコン薄膜トランジス
タあるいは非晶質シリコン薄膜トランジスタと透明導電
膜のパターンとが形成されてなる半導体装置の製造方法
において、該基板上に多結晶シリコン薄膜あるいは非晶
質シリコン薄膜を形成する工程と、該基板上に該透明導
電膜を形成して、該透明導電膜上にマスクとなるレジス
トを形成する工程とを有し、しかる後に、メタノールを
含有するプラズマ状態のガス雰囲気中で該透明導電膜を
パターニングする工程と、該レジストを除去する工程と
を有することを特徴とする。
【０００７】
【発明の実施の形態】図１に本発明の製造方法を用いた
半導体装置の断面図を示す。同図（ａ）は層間絶縁膜形
成時、同図（ｂ）は透明導電膜上のレジスト形成時、同
図（ｃ）は透明導電膜のパター＝ング終了時の半導体装
置の断面図である。同図（ａ）において、１０１は絶縁
基板、１０２はＴＦＴのソース・ドレイン電極部、１０
３はＴＦＴのチャネル部であり、１０２及び１０３は多
結晶もしくは非晶質シリコンで形成される。１０４は酸
化シリコン等によるゲート絶縁膜、１０５は多結晶シリ
コン等により形成されるゲート電極、１０６は酸化シリ
コン等による層間絶縁膜である。ここまでの製造方法の
一例を示すと、絶縁基板１０１上に多結晶（非晶質）シ
リコン薄膜を形成し、パターニングし、熱酸化法でゲー
ト絶縁膜１０４を形成する。そしてゲート電極１０５を
形成した後、イオン打込法でソース・ドレイン電極１０
２を形成し、ＣＶＤ法で層間絶縁膜１０６を形成する。
図１（ｂ）において１０７は透明導電膜（例えばＩＴ
Ｏ）、１０８はレジストである。層間絶縁膜１０６上に
スパッタ法等で透明導電膜１０７を形成し、パターニン
グ用にレジスト１０８を形成する。そして、本発明に於
いては、ここでプラズマ状態のハロゲン元素を含有する
ガスの雰囲気中に図１（ｂ）の状態の半導体装置を浸
す。例えばプラズマ状態の水素ガス中に基板を浸した場
合は、レジスト１０８に覆われていない部分の透明導電
膜（ＩＴＯ）１０７は還元され、黒変する。これと同時
に水素は１０２及び１０４で構成される多結晶もしくは
非晶質シリコン内部に浸透する。そして黒変したＩＴＯ
１０７を、塩酸と硝酸の混合液で取り除き、レジスト１
０８を剥離すれば図１（ｃ）の如き構造が形成され、多
結晶もしくは非晶質シリコン中に充分水素１０８が損傷
し、透明導電膜１０７が残らない状態となるが、レジス
ト１０８の代わりに金属（例えはクロムの如きもの）を
用いれば、完全に図１（ｃ）の如き構造が形成される。
プラズマ状態のガスにメタノールを用いた場合はＩＴＯ
がエッチングされる為、その後レジスト１０８を剥離す
るだけでＴＦＴに十分水素が添加された、図１（ｃ）の
如き構造が実現される。プラズマ状態のガスにハロゲン
元素を含む物質を用いた場合は、多結晶もしくは非晶質
シリコンに充分ハロゲン元素が添加されたＴＦＴをも
つ、図１（ｃ）の構造が実現される。
半導体装置の断面図を示す。同図（ａ）は層間絶縁膜形
成時、同図（ｂ）は透明導電膜上のレジスト形成時、同
図（ｃ）は透明導電膜のパター＝ング終了時の半導体装
置の断面図である。同図（ａ）において、１０１は絶縁
基板、１０２はＴＦＴのソース・ドレイン電極部、１０
３はＴＦＴのチャネル部であり、１０２及び１０３は多
結晶もしくは非晶質シリコンで形成される。１０４は酸
化シリコン等によるゲート絶縁膜、１０５は多結晶シリ
コン等により形成されるゲート電極、１０６は酸化シリ
コン等による層間絶縁膜である。ここまでの製造方法の
一例を示すと、絶縁基板１０１上に多結晶（非晶質）シ
リコン薄膜を形成し、パターニングし、熱酸化法でゲー
ト絶縁膜１０４を形成する。そしてゲート電極１０５を
形成した後、イオン打込法でソース・ドレイン電極１０
２を形成し、ＣＶＤ法で層間絶縁膜１０６を形成する。
図１（ｂ）において１０７は透明導電膜（例えばＩＴ
Ｏ）、１０８はレジストである。層間絶縁膜１０６上に
スパッタ法等で透明導電膜１０７を形成し、パターニン
グ用にレジスト１０８を形成する。そして、本発明に於
いては、ここでプラズマ状態のハロゲン元素を含有する
ガスの雰囲気中に図１（ｂ）の状態の半導体装置を浸
す。例えばプラズマ状態の水素ガス中に基板を浸した場
合は、レジスト１０８に覆われていない部分の透明導電
膜（ＩＴＯ）１０７は還元され、黒変する。これと同時
に水素は１０２及び１０４で構成される多結晶もしくは
非晶質シリコン内部に浸透する。そして黒変したＩＴＯ
１０７を、塩酸と硝酸の混合液で取り除き、レジスト１
０８を剥離すれば図１（ｃ）の如き構造が形成され、多
結晶もしくは非晶質シリコン中に充分水素１０８が損傷
し、透明導電膜１０７が残らない状態となるが、レジス
ト１０８の代わりに金属（例えはクロムの如きもの）を
用いれば、完全に図１（ｃ）の如き構造が形成される。
プラズマ状態のガスにメタノールを用いた場合はＩＴＯ
がエッチングされる為、その後レジスト１０８を剥離す
るだけでＴＦＴに十分水素が添加された、図１（ｃ）の
如き構造が実現される。プラズマ状態のガスにハロゲン
元素を含む物質を用いた場合は、多結晶もしくは非晶質
シリコンに充分ハロゲン元素が添加されたＴＦＴをも
つ、図１（ｃ）の構造が実現される。
【０００８】図１の構造から光電変換素子を形成した、
固体撮像装置の断面図を図２に示す。同図において、図
１と同一の記号は図１と同一のものを表わす。２０１は
非晶質アシリコン等の光電変換材料、２０２はアルミニ
ウム等の配線材料である。
固体撮像装置の断面図を図２に示す。同図において、図
１と同一の記号は図１と同一のものを表わす。２０１は
非晶質アシリコン等の光電変換材料、２０２はアルミニ
ウム等の配線材料である。
【０００９】図１（ｃ）の構造から非晶質シリコンを堆
積及びパターニングし、層間絶縁膜１０６にスルーホー
ルを開け、アルミニウムを蒸着及びバターニングすれ
ば、図２の如き構造の、絶縁基板側から光を入射する型
の固体撮像装置が実現される。
積及びパターニングし、層間絶縁膜１０６にスルーホー
ルを開け、アルミニウムを蒸着及びバターニングすれ
ば、図２の如き構造の、絶縁基板側から光を入射する型
の固体撮像装置が実現される。
【００１０】園３に、本発明の製造方法を用いた液晶表
示装置用基板の断面図を示す。同図において図１と同一
の記号は図１と同一のものを表わす。まずＴＦＴを形成
し、層間絶縁膜１０６にスルーホールを形成した後、透
明導電膜を形成する。そして図１における実施例と同様
に、パターニング時のレジスト形成後、プラズマガス雰
囲気中に浸し、レジスト剥離すれば図５の如き構造が形
成出来る。
示装置用基板の断面図を示す。同図において図１と同一
の記号は図１と同一のものを表わす。まずＴＦＴを形成
し、層間絶縁膜１０６にスルーホールを形成した後、透
明導電膜を形成する。そして図１における実施例と同様
に、パターニング時のレジスト形成後、プラズマガス雰
囲気中に浸し、レジスト剥離すれば図５の如き構造が形
成出来る。
【００１１】また本発明は、図１〜図３における絶縁基
板１０１を、絶縁体薄膜を介して素子のある半導体装置
に置き換えることにより、３次元ＩＣにも適用出来る。
板１０１を、絶縁体薄膜を介して素子のある半導体装置
に置き換えることにより、３次元ＩＣにも適用出来る。
【００１２】この様に、本発明は多結晶もしくは非晶質
シリコンより成るＴＦＴと、透明導電膜による配線を兼
ね備えたあらゆる半導体装置に適用出釆る。
シリコンより成るＴＦＴと、透明導電膜による配線を兼
ね備えたあらゆる半導体装置に適用出釆る。
【００１３】
【発明の効果】以上述べた如く本発明を用いることによ
り、高性能なＴＦＴを用いた半導体装置の製造工程数が
軽減される。
り、高性能なＴＦＴを用いた半導体装置の製造工程数が
軽減される。
【図１】（ａ）〜（ｃ）は本発明の製造方法を用いた半
導体装置の断面図。同図（ａ）（ｂ）（ｃ）はそれぞれ
層間絶縁膜形成時、透明導電膜上のレジスト形成時、透
明導電膜のバターニング終了時の断面図。
導体装置の断面図。同図（ａ）（ｂ）（ｃ）はそれぞれ
層間絶縁膜形成時、透明導電膜上のレジスト形成時、透
明導電膜のバターニング終了時の断面図。
【図２】 図１の構造から光電変換素子を形成した、固
体撮像装置の断面図。
体撮像装置の断面図。
【図３】 本発明の製造方法を用いた液晶表示装置用基
板の断面図。
板の断面図。
１０１・・・絶縁基板 １０２・・・ＴＦＴのソース・ドレイン電極部 １０３・・・ＴＦＴのチャネル部 １０４・・・ゲート絶縁膜 １０５・・・ＴＦＴのゲート電極 １０６・・・層間絶縁膜 １０７・・・透明導電膜 １０８・・・レジスト
Claims (1)
- 【請求項１】 基板上に多結晶シリコン薄膜トランジス
タあるいは非晶質シリコン薄膜トランジスタと透明導電
膜のパターンとが形成されてなる半導体装置の製造方法
において、 該基板上に多結晶シリコン薄膜あるいは非晶質シリコン
薄膜を形成する工程と、 該基板上に該透明導電膜を形成して、該透明導電膜上に
マスクとなるレジストを形成する工程とを有し、 しかる後に、メタノールを含有するプラズマ状態のガス
雰囲気中で該透明導電膜をパターニングする工程と、 該レジストを除去する工程とを有することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1290897A JP2692678B2 (ja) | 1997-01-27 | 1997-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1290897A JP2692678B2 (ja) | 1997-01-27 | 1997-01-27 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2793288A Division JP2646614B2 (ja) | 1988-02-09 | 1988-02-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09191113A JPH09191113A (ja) | 1997-07-22 |
| JP2692678B2 true JP2692678B2 (ja) | 1997-12-17 |
Family
ID=11818466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1290897A Expired - Lifetime JP2692678B2 (ja) | 1997-01-27 | 1997-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692678B2 (ja) |
-
1997
- 1997-01-27 JP JP1290897A patent/JP2692678B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09191113A (ja) | 1997-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746628A (en) | Method for making a thin film transistor | |
| JPS62124775A (ja) | 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| KR100192347B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| TWI408812B (zh) | 畫素結構的製作方法 | |
| US5814553A (en) | Method of fabricating self-align contact window with silicon nitride side wall | |
| WO2017024718A1 (zh) | 薄膜晶体管的制作方法和阵列基板的制作方法 | |
| US6316295B1 (en) | Thin film transistor and its fabrication | |
| JP2692678B2 (ja) | 半導体装置の製造方法 | |
| JPS6430272A (en) | Thin film transistor | |
| JP3062186B1 (ja) | 薄膜トランジスタの製造方法 | |
| JP3431653B2 (ja) | Ｍｉｓ型半導体装置の作製方法 | |
| JP2001102590A (ja) | 半導体製造方法 | |
| JPH0415619B2 (ja) | ||
| JPH0691105B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0951103A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20060079036A1 (en) | Method of manufacturing gate, thin film transistor and pixel | |
| JPH077157A (ja) | 薄膜トランジスタの製造方法 | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| JPH0951098A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3344051B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2705933B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH01202823A (ja) | 半導体装置の製造方法 | |
| KR950006491B1 (ko) | 수직형 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |