KR100730192B1 - 박막 트랜지스터 및 도전막 제조 방법 - Google Patents

박막 트랜지스터 및 도전막 제조 방법 Download PDF

Info

Publication number
KR100730192B1
KR100730192B1 KR1020050129136A KR20050129136A KR100730192B1 KR 100730192 B1 KR100730192 B1 KR 100730192B1 KR 1020050129136 A KR1020050129136 A KR 1020050129136A KR 20050129136 A KR20050129136 A KR 20050129136A KR 100730192 B1 KR100730192 B1 KR 100730192B1
Authority
KR
South Korea
Prior art keywords
gate electrode
source
drain electrodes
wiring
nanoparticles
Prior art date
Application number
KR1020050129136A
Other languages
English (en)
Inventor
서민철
안택
박진성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050129136A priority Critical patent/KR100730192B1/ko
Application granted granted Critical
Publication of KR100730192B1 publication Critical patent/KR100730192B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 게이트 전극과, 상기 게이트 전극과 절연된 소스 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층과, 상기 소스 및 드레인 전극 및 상기 유기 반도체층과 상기 게이트 전극을 절연시키는 절연층과, 상기 게이트 전극에 연결된 제1배선과, 상기 소스 및 드레인 전극 중 어느 하나에 연결된 제2배선을 구비하고, 상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전극 및 상기 제2배선 중 적어도 하나의 표면 조도가 rms 1Å 내지 200Å인 박막 트랜지스터 및 도전막 제조 방법에 관한 것이다. 본 발명을 따르는 박막 트랜지스터는 매우 낮은 표면 조도를 갖는 게이트 전극, 소스 및 드레인 전극 및 각종 배선들은 구비하는 바, 우수한 전기적 특성을 가질 수 있다.

Description

박막 트랜지스터 및 도전막 제조 방법{A thin film transistor and a method for preparing a conductive layer}
도 1은 본 발명을 따르는 박막 트랜지스터의 일 구현예를 도시한 평면도이고,
도 2는 상기 도 1 중 I-I를 따라 절개한 단면도이고,
도 3은 본 발명을 따르는 유기 발광 표시 장치의 일구현예의 단면도이고,
도 4a 및 4b는 각각 레이저 빔을 조사하기 전 배선 두께의 프로파일(profile) 그래프 및 상기 배선의 TEM 사진이고,
도 5a 및 5b는 각각 레이저 빔을 조사한 후 배선 두께의 프로파일 그래프 및 상기 배선의 TEM 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
12, 22 : 게이트 전극 12a : 제1배선
13, 23 : 절연층 14, 14', 24, 24' : 소스 및 드레인 전극
14a : 제2배선 15, 25 : 반도체층
본 발명은 박막 트랜지스터 및 도전막 제조 방법에 관한 것으로서, 보다 구체적으로는, 매우 낮은 표면 조도를 갖는 게이트 전극, 소스 및 드레인 전극, 상기 게이트 전극과 연결된 제1배선 및 상기 소스 및 드레인 전극 중 어느 하나와 연결된 제2배선을 구비한 박막 트랜지스터 및 표면 평탄화 공정을 포함하는 도전막 제조 방법에 관한 것이다. 상기 도전막 제조 방법에 있어서, 상기 도전막은 박막 트랜지스터의 게이트 전극, 소스 및 드레인 전극, 상기 게이트 전극과 연결된 제1배선 및 상기 소스 및 드레인 전극 중 어느 하나와 연결된 제2배선 중 적어도 하나일 수 있다. 상기 박막 트랜지스터는 매우 우수한 표면 조도를 갖는 도전막, 즉, 게이트 전극, 소스 및 드레인 전극, 상기 게이트 전극과 연결된 제1배선 및 상기 소스 및 드레인 전극 중 어느 하나와 연결된 제2배선 중 적어도 하나를 구비하는 바, 우수한 전기적 특성을 가질 수 있다.
차세대 평판 표시 장치, 예를 들면, 유기 발광 표시 장치 등은, 각 픽셀의 동작을 제어하는 스위치 소자 및 픽셀을 구동시키는 구동 소자로서 박막 트랜지스터(Thin Film Transistor : 이하, TFT라고 함)를 구비한다. 상기 TFT는 소스/드레인 영역과 상기 소스/드레인 영역 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 구비된 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
최근의 평판 표시 장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다. 이러한 플렉서블한 특성을 달성하기 위하여 평판 표시 장치의 기판을 종래의 글라스재 기판과 달리 플라스틱 기판을 사용하려는 시도가 많이 이루어 지고 있는데, 상기 플라스틱 기판의 사용은 저온 공정 하에서 이루어져야 한다. 따라서, 종래의 폴리 실리콘계 박막 트랜지스터 대신 유기 반도체층을 구비한 유기 박막 트랜지스터가 대두되고 있다. 유기 반도체층은 저온 공정에서 형성할 수 있어, 저가격형 박막 트랜지스터를 실현할 수 있는 장점이 있다. 이와 같은 유기 반도체층은, 예를 들면 미국 특허 제6,433,359호에 개시되어 있다.
이러한 유기 박막 트랜지스터 중 도전막, 예를 들면 게이트 전극, 상기 게이트 전극에 연결된 게이트 배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 어느 하나에 연결된 소스 및 드레인 전극 배선 등은 예를 들면, 증착법 등의 방법을 이용하여 형성되었다. 그러나, 상기 방법에 의하면, 유기 박막 트랜지스터 제조에 고비용이 소요될 수 있다. 또한, 증착법 등에 수반되는 열 등은 기판 또는 유기 반도체층을 손상시킬 수 있는 바, 이를 개선하기 위하여, 상기 도전막 형성에 인쇄법을 적용하려는 시도가 이루어지고 있다. 그러나, 인쇄법으로 형성한 도전막 표면은 표면 조도가 커, 이러한 도전막을 구비한 박막 트랜지스터에는 기생 커패시턴스 또는 누설 전류가 발생할 수 있는 바, 이의 개선이 필요하다.
본 발명은 전술한 바와 같은 종래 기술의 문제점을 해결하고자 고안된 것으로서, 매우 낮은 표면 조도를 갖는 도전막, 즉, 게이트 전극, 상기 게이트 전극에 연결된 제1배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 어느 하나에 연결된 제2배선을 구비한 박막 트랜지스터를 제공하는 것을 목적으로 한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은, 게이트 전극과, 상기 게이트 전극과 절연된 소스 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 반도체층과, 상기 소스 및 드레인 전극 및 상기 반도체층과 상기 게이트 전극을 절연시키는 절연층과, 상기 게이트 전극에 연결된 제1배선과, 상기 소스 및 드레인 전극 중 어느 하나에 연결된 제2배선을 구비하고, 상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전극 및 상기 제2배선 중 적어도 하나의 표면 조도가 rms 1Å 내지 200Å인 박막 트랜지스터를 제공한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제2태양은, 도전성 나노 입자를 포함하는 페이스트 조성물을 제공하는 제1단계와, 상기 페이스트 조성물을 기판에 제공한 다음, 경화시키는 제2단계와, 상기 제2단계로부터 얻은 막 표면에 레이저 빔을 조사하여, 막 표면을 평탄화시킴으로써, 도전막을 형성하는 제3단계를 포함하는 도전막 제조 방법을 제공한다. 이 때, 상기 도전막은, 박막 트랜지스터의 게이트 전극, 상기 게이트 전극과 연결된 제1배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 어느 하나와 연결된 제2배선 중 적어도 하나일 수 있다.
상기 박막 트랜지스터는 매우 낮은 표면 조도를 갖는 도전막, 즉, 게이트 전극, 소스 및 드레인 전극, 상기 게이트 전극과 연결된 제1배선 및 상기 소스 및 드레인 전극 중 어느 하나와 연결된 제2배선 중 적어도 하나를 구비하는 바, 우수한 전기적 특성을 가질 수 있다.
이하, 도면을 참조하여, 본 발명을 보다 상세히 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터를 도시한 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ에 따라 절개한 단면도이다.
도 1 및 도 2에서 볼 수 있듯이, 본 발명에 따른 박막 트랜지스터(이하, "TFT"라고도 함)는 기판(11) 상에 구비된다. 상기 기판(11)으로서 유리 기판, 플라스틱 기판 또는 메탈 기판이 사용될 수 있다.
상기 유리 기판은 실리콘 산화물, 실리콘 질화물 등으로 이루어질 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, ZInconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 금속 포일일 수 있다. 이 중, 플렉시블 특성을 얻기 위하여, 플라스틱 기 판 또는 금속 기판을 사용할 수 있다.
기판(11)의 일면 또는 양면에는 버퍼층이나, 베리어층, 또는 불순 원소의 확산방지층 등이 더 구비될 수 있다. 특히, 상기 기판(11)이 금속 기판을 포함하는 경우, 상기 기판 상부에 절연층(편의상 미도시함)이 더 구비될 수 있다.
상기 기판(11) 상에는 소정 패턴의 소스 및 드레인 전극(14, 14')가 형성되고, 그 상부에는 유기 반도체층(15)이 구비되어 있다. 상기 소스 및 드레인 전극(14, 14') 및 유기 반도체층(15)을 덮도록 절연층(13)이 구비된 다음, 게이트 전극(12)이 형성되어 있다. 상기 게이트 전극(12)은 도 1에서 볼 수 있듯이, 소스 및 드레인 전극(14, 14')과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다.
도면부호(12a)는 게이트 전극(12)에 게이트 신호를 부여하는 게이트 배선으로서, 게이트 전극(12)에 연결된 제1배선이고, 도면부호(14a)는 소스 및 드레인 전극(14) 중 어느 하나에 연결된 제2배선이다.
상기 게이트 전극(12), 제1배선(12a), 소스 및 드레인 전극(14, 14') 및 제2배선(14a) 중 적어도 하나는, rms 1Å 내지 200Å, 바람직하게는 rms 1Å 내지 100Å, 보다 바람직하게는 1Å 내지 50Å의 표면 조도를 가질 수 있다.
상기 게이트 전극(12), 제1배선(12a), 소스 및 드레인 전극(14, 14') 및 제2배선(14a) 중 적어도 하나와 같은 도전막들은 전술한 바와 같이 매우 낮은 표면 조도를 가지는 바, 상기 도전막들은 그 표면에 불규칙하게 형성되는 돌출부를 실질적으로 갖지 않는다. 그 결과, 이와 같은 도전막을 구비한 박막 트랜지스터가 예를 들어, 유기 발광 표시 장치에 구비될 경우, 상기 도전막들 상부에 구비될 수 있는 층들(예를 들면, 절연층, 유기 발광 소자의 유기층 등)과, 통전되는 것이 방지될 수 있고, 기생 캐패시턴스가 형성되는 것도 방지될 수 있다. 또한, 상기 도전막들의 저항도 균일하게 형성될 수 있어, 박막 트랜지스터의 전기적 특성이 전체적으로 향상될 수 있다.
전술한 바와 같은 게이트 전극(12), 제1배선(12a), 소스 및 드레인 전극(14, 14') 및 제2배선(14a) 중 적어도 하나는 도전성 나노 입자를 포함한다.
상기 도전성 나노 입자의 비제한적인 예에는 Au, Ag, Cu, Ni, Pt, Pd 또는 Al 나노 입자가 포함될 수 있다. 이들 중 2 이상의 조합을 사용하는 것도 가능하다.
상기 도전성 나노 입자는 2.0m2/g 내지 10.0m2/g, 바람직하게는 3.0m2/g 내지 9.0m2/g의 비표면적을 가질 수 있다. 한편, 상기 도전성 나노 입자는 10nm 내지 100nm, 바람직하게는 20nm 내지 90nm의 평균 입경을 가질 수 있다. 상기 도전성 나노 입자의 비표면적이 2.0m2/g 미만 또는 평균 입경이 100nm를 초과하는 경우, 상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전극 및/또는 상기 제2배선의 직선성이 불량해지고, 저항이 증가할 수 있다. 이와는 반대로, 상기 도전성 나노 입자의 비표면적이 10.0m2/g을 초과하거나, 평균 입경이 10nm 미만인 경우, 이를 포함하는 상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전극 및/또는 상기 제2배선에 충분한 도전성을 부여할 수 없을 수 있다.
상기 도전성 나노 입자의 외형은 판상, 무정형 또는 구형 등일 수 있으나, 도전성 나노 입자의 비표면적 및 충진율 등을 고려하여 구형일 수 있다.
한편, 전술한 바와 같은 게이트 전극(12), 제1배선(12a), 소스 및 드레인 전극(14, 14') 및 제2배선(14a) 중 적어도 하나는 도전성 나노 입자 외에, 경화성 수지(curable resin)의 경화물(cured resin)을 선택적으로 더 포함할 수 있다.
상기 경화성 수지의 경화물은 열 또는 광선에 의하여 경화된 수지로서, 상기 경화성 수지의 경화물은 게이트 전극, 제1배선, 소스 및 드레인 전극, 제2배선 등과 같은 도전막에 도전성을 부여할 수 있거나, 또는 상기 도전성 나노 입자의 도전성을 저하시키지 않아야 한다.
상기 경화성 수지의 경화물이 열에 의하여 경화된 것일 경우, 상기 경화성 수지의 경화물은, 예를 들면 200℃ 내지 2000℃의 온도, 바람직하게는 200℃ 내지 1000℃의 온도에서 경화된 수 있는 것이 바람직하다. 상기 경화성 수지의 경화물의 경화 온도가 200℃ 미만인 경우에는 경화성 수지의 경화가 충분히 이루어지지 않아 충분한 막 두께를 얻을 수 없을 수 있고, 상기 경화성 수지의 경화물의 경화 온도가 2000℃를 초과하는 경우에는 유기 반도체층 또는 기판을 손상시킬 수 있어 바람직하지 않기 때문이다. 이 밖에도 상기 경화성 수지의 경화물은 UV광 등과 같은 광선을 이용하여 경화된 것일 수 있다.
상기 경화성 수지의 경화물의 비제한적인 예에는 프탈레이트계 수지, 에폭시계 수지, 우레아계 수지, 멜라민계 수지, 아세틸렌계 수지, 피롤(pyrrole)계 수지, 티오펜계 수지, 올레핀계 수지 및 페놀계 수지로 이루어진 군으로부터 선택된 하나 이상의 수지일 수 있다. 보다 구체적으로, 상기 경화성 수지의 경화물의 예에는 폴리에틸렌프탈레이트, 폴리부틸렌프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 우레아-포름알데히드 수지, 멜라민(2,4,6-트리아미노-1,3,5-트리아진)-포름알데히드 수지, 멜라민-우레아 수지, 멜라민-페놀 수지, 폴리아세틸렌, 폴리피롤, 폴리(3-알킬티오펜), 폴리페닐렌 비닐리덴, 폴리티에틸 비닐리덴 및 ㅌ오상의 포토레지스트로 이루어진 군으로부터 선택될 수 있다.
상기 소스 및 드레인 전극(14, 14') 상부로는 유기 반도체층(15)이 형성된다. 상기 유기 반도체층(15)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플루오렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다. 이들 중 2 이상의 조합을 이용할 수 있다.
본 발명의 박막 트랜지스터는 이상 설명한 바와 같은 적층 구조를 갖는 형태 뿐 아니라, 다양한 적층 구조를 갖도록 형성될 수도 있다. 예를 들면, 기판, 유기 반도체층, 소스 및 드레인 전극, 절연층 및 게이트 전극이 순차적으로 적층된 구조 또는 기판, 게이트 전극, 절연층, 소스 및 드레인 전극 및 유기 반도체층이 순차적으로 적층된 구조 등 다양하게 변형된 구조를 가질 수 있음을 물론이다. 또한, 반도체층을 이루는 재료로서 유기 반도체 물질을 사용하는 경우를 예로 들어 설명하였으나, 본 발명을 따르는 박막 트랜지스터의 반도체층은 다결정 또는 단결정 실리콘으로도 이루어질 있는 등, 다양한 변형이 가능하다.
본 발명의 제2태양에 따르면, 도전성 나노 입자를 포함하는 페이스트 조성물을 제공하는 제1단계와, 상기 페이스트 조성물을 기판에 제공한 다음, 경화시키는 제2단계와, 상기 제2단계로부터 얻은 막 표면에 레이저 빔을 조사하여, 막 표면을 평탄화시킴으로써, 도전막을 형성하는 제3단계를 포함하는 도전막 제조 방법이 제공된다.
상기 도전막 제조 방법 중, 상기 도전막은 박막 트랜지스터의 게이트 전극, 상기 게이트 전극과 연결된 제1배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 어느 하나와 연결된 제2배선 중 적어도 하나일 수 있다. 즉, 본 발명은, 도전성 나노 입자를 포함하는 페이스트 조성물을 제공하는 제1단계와, 상기 페이스트 조성물을 기판에 제공한 다음, 막을 형성하는 제2단계와, 상기 제2단계로부터 얻은 막 표면에 레이저 빔을 조사하여, 막 표면을 평탄화시킴으로써, 게이트 전극, 상기 게이트 전극과 연결된 제1배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 어느 하나와 연결된 제2배선 중 적어도 하나를 형성하는 제3단계를 포함하는 박막 트랜지스터의 제조 방법도 제공한다. 따라서, 이하, 도전막 제조 방법에 대한 상세한 설명은 전술한 바와 같은 박막 트랜지스터의 제조 방법에도 적용가능함을, 당업자는 용이하게 인식할 수 있을 것이다.
상기 페이스트 조성물은 도전성 나노 입자를 포함한다. 한편, 상기 페이스트 조성물은 도전성 나노 입자 외에, 경화성 수지를 선택적으로 더 포함할 수 있다. 상기 도전성 나노 입자 및 경화성 수지에 대한 설명은 전술한 바를 참조한다.
상기 페이스트 조성물은 선택적으로 비이클을 더 포함할 수 있다. 상기 비이클은 상기 페이스트 조성물의 점도 및 인쇄성 등을 조절하는 역할을 하는 것이다. 상기 비이클의 구체적인 예에는 TEOS, 터피네올(terpineol), 부틸 카르비톨(butyl carbitol:BC), 부틸 카르비톨 아세테이트(butyl carbitol acetate:BCA), 톨루엔(toluene) 및 텍사놀(texanol) 등이 포함될 수 있으나, 이에 한정되는 것은 아니다. 이들 중 2 이상의 조합을 사용할 수 있다.
전술한 바와 같이 제조된 페이스트 조성물을 기판 상에 제공한다. 이 때, 상기 "기판"이란, 게이트 전극, 상기 게이트 전극과 연결된 제1배선, 소스 및 드레인 전극 또는 상기 소스 및 드레인 전극 중 어느 하나에 과 연결된 제2배선 중 적어도 하나가 형성될 영역을 갖는 지지체를 가리키는 것으로서, 이는 제조하고자 하는 박막 트랜지스터의 구조에 따라 당업자에게 용이하게 인식될 수 있는 것이다. 예를 들어, 소스 및 드레인 전극, 유기 반도체층 및 게이트 전극을 순차적으로 구비하는 박막 트랜지스터를 형성하고자 하는 경우, 소스 및 드레인 전극의 형성 시 에는 유리 기판 또는 플라스틱재 기판 상에 상기 페이스트 조성물을 제공하고, 이 후, 게이트 전극의 형성 시에는 유기 반도체층과 게이트 전극을 절연시키는 절연층 상부에 상기 페이스트 조성물을 제공한다.
상기 페이스트 조성물 제공 단계는 잉크젯 프린팅법을 이용하여, 수행될 수 있다. 이 때, 상기 조성물은 1cps 내지 100cps, 바람직하게는 10cps 내지 30cps의 점도를 가질 수 있다. 상기 점도 범위를 벗어나는 경우, 흐름성 및 인쇄성이 저하되어 잉크젯 프린팅법에 적합하지 않을 수 있기 때문이다.
이 후, 기판 상부에 제공된 상기 페이스트 조성물로부터 막을 형성한다. 상기 페이스트 조성물을 이용하여 막을 형성하는 공정은 상기 페이스트 조성물에 포함된 성분에 따라 공지된 다양한 방법을 이용할 수 있다. 예를 들어, 상기 페이스트 조성물이 경화성 수지를 더 포함한 경우, 상기 페이스트 조성물을 경화시킴으로써 막을 형성할 수 있으나, 이에 한정되는 것은 아니다. 이 때, 상기 페이스트 조성물의 경화 단계는 사용된 경화성 수지에 따라 다양한 방법을 이용하여 수행될 수 있다. 예를 들면, 열 또는 광을 이용할 수 있다. 열을 이용할 경우, 200℃ 내지 2000℃의 온도를 이용할 수 있다. 광을 이용할 경우, UV 램프 등을 이용할 수 있으나, 이에 한정되는 것은 아니다.
이 후, 이로부터 얻은 막의 표면에 레이저 빔을 조사하여, 막 표면을 평탄화시킨다. 이로써, 잉크젯 프린팅법을 이용함으로써 발생할 수 있는 막 표면의 불규칙한 돌출부들이 제거되어, 낮은 표면 조도를 갖는 도전막을 얻을 수 있게 된다.
상기 레이저 빔의 에너지 범위, 조사 회수 및 조사 시간은 사용한 도전성 나 노 입자 및 경화성 수지의 종류, 도전막의 두께에 따라 상이하나, 통상적으로 막 표면에 존재하는 돌출부 중 최대 피크의 높이가 도전막 두께의 10% 미만이 되도록 조절하는 것이 바람직하다. 예를 들면, 60mJ/cm2 내지 200mJ/cm2의 에너지 범위를 갖는 레이저 빔을 사용할 수 있다. 한편, 상기 레이저 빔으로서 펄스형 레이저(예를 들면, 엑시머 레이저 등)를 사용할 경우, 예를 들면, 1회 내지 100회의 조사가 바람직하다. 또한, 상기 레이저 빔으로서 연속형 레이저를 사용할 경우, 예를 들면, 1초 내지 10초 동안 조사하는 것이 바람직하다.
전술한 바와 같은 에너지 범위 미만의 에너지 밀도를 갖는 레이저 빔을 이용하거나, 레이저 빔의 조사 회수 및 조사 시간이 전술한 바와 같은 범위보다 미만일 경우, 만족스러운 정도의 도전막 표면 평탄화 효과를 얻을 수 없고, 전술한 바와 같은 에너지 범위를 초과하는 에너지 밀도를 갖는 레이저 빔을 이용하거나, 레이저 빔의 조사 회수 및 조사 시간이 전술한 바와 같은 범위를 초과할 경우, 도전막 상부의 돌출부뿐만 아니라, 오히려 도전막 전체를 과식각할 수 있어, 만족스러운 두께를 갖는 도전막을 얻을 수 없을 수 있다.
전술한 바와 같이 제조된 도전막은 rms 1Å 내지 200Å, 보다 바람직하게는 rms 1Å 내지 100Å, 더욱 바람직하게는 rms 1Å 내지 50Å의 표면조도를 가질 수 있어, 이와 같은 평탄한 표면을 갖는 도전막을 구비한 박막 트랜지스터는 우수한 전기적 특성을 가질 수 있다. 따라서, 본 발명을 따르는 제3태양은, 전술한 바와 같은 도전막 제조 방법을 이용하여 얻은 도전막을 구비한 박막 트랜지스터를 제공 한다.
전술한 바와 같은 본 발명의 박막 트랜지스터 및 전술한 바와 같은 도전막 제조 방법을 이용하여 얻은 도전막을 구비한 박막 트랜지스터는 액정 표시 장치(LCD) 또는 유기 발광 표시 장치와 같은 각종 평판 표시 장치에 구비될 수 있다.
도 3은 그 중 한 예인 유기 발광 표시 장치에 상기 TFT를 적용한 것을 나타낸 것이다.
도 3은 유기 전계 발광 표시 장치 중 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 발광 소자를 구비하고 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 별도의 커패시터가 더 구비되어 있다.
이러한 유기 발광 표시 장치는 유기 발광 소자의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
이러한 적(R), 녹(G), 청(B)색의 각 부화소는 도 3에서 볼 수 있는 바와 같은 TFT 구조와 자발광 소자인 유기 발광 소자를 갖는다. 그리고, 박막 트랜지스터를 구비하는 데, 이 박막 트랜지스터는 전술한 실시예들에 따른 박막 트랜지스터가 될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 다양한 구조의 박막 트랜지스터를 구비할 수 있다.
도 3에서 볼 수 있듯이, 기판(21)상에 전술한 박막 트랜지스터(20)가 구비된다. 상기 박막 트랜지스터(20) 중 소스 및 드레인 전극(24, 24') 및 게이트 전극(22) 중 적어도 하나는 전술한 바와 같이 rms 1Å 내지 200Å의 표면 조도를 가질 수 있다. 또한, 도 3에는 미도시되어 있으나, 상기 게이트 전극(22)에 연결된 제1배선 및/또는 상기 소스 및 드레인 전극(24, 24') 중 어느 하나와 연결된 제2배선 중 적어도 하나도 전술한 바와 같이 rms 1Å 내지 200Å의 표면 조도를 가질 수 있다. 본 발명에 따른 박막 트랜지스터(20) 중 게이트 전극(22), 절연층(23), 유기 반도체층(25) 등에 대한 상세한 설명은 전술한 바와 동일하므로 생략한다.
한편, 도 3에 도시된 바와 같은 구조를 갖는 유기 발광 표시 장치 중, 박막 트랜지스터의 절연층(23)은 도 3에 도시된 바와 같이, 유기 발광 소자(30)의 화소 정의막으로서의 역할도 할 수 있다. 이와는 별개로, 박막 트랜지스터(20) 중 게이트 전극(22)을 형성한 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션막 및 화소 정의막을 별도로 형성할 수도 있는 등 다양한 변형이 가능하다. 이 때, 상기 패시베이션 막은 단층 또는 복수층의 구조로 형성될 수 있으며, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.
유기 발광 소자의 화소정의막으로서의 역할도 수행하는 박막 트랜지스터의 절연층(23)을 따라 유기 발광 소자(30)의 유기막(32)이 형성될 수 있다.
상기 유기 발광 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스/드레인 전극(24, 24') 중 어느 한 전극에 연결된 화소 전극(24')과 전체 화소를 덮도록 구비된 대향 전극(33), 상기 화소 전극과 대향 전극 사이에 배치되어 발광하는 유기막(32)으로 구성된다. 도 3에서, 박막 트랜지스터(20)의 드레인 전극(24')은 연장되도록 구비되어 유기 발광 소자(30)의 화소 전극의 역할도 수행한다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 발광 표시 장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 유기막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 화소 전극(24')은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들의 극성은 반대로 되어도 무방하다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 3에서와 같이 각 부화소에 탑 재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
[실시예]
실시예
경화성 수지로서 포토레지스트 잉크(Clariant 사 제품임)와 도전성 나노 입자로서 Ag 입자가 포함된 Ag 잉크(Cabot사 제품임, Ag 입자의 평균 입경은 30nm임)를 준비하여, 9:1의 중량비로 혼합하였다. 상기 혼합물을 게이트 배선의 패턴에 따라 기판 상부에 잉크젯 프린팅법을 이용하여 인쇄하였다. 이 후, 110℃에서 2분 30초 동안 소프트베이킹(softbaking)시킨 다음, 이어서, 130℃에서 3분 동안 하드베이킹(hardbaking)시켜, 너비가 15㎛이고 높이가 1㎛인 게이트 배선의 패턴을 형성하였다.
이로부터 얻은 게이트 배선의 두께 프로파일(profile) 그래프는 도 4a를 참조하고, 상기 게이트 배선의 TEM 사진은 도 4b를 참조한다. 도 4a 및 4b로부터 상기 게이트 배선은 그 중심부 및 에지부(edge)에 불규칙적으로 형성된 돌출부가 형성되어 표면 조도가 매우 불량함을 알 수 있다.
상기 게이트 배선에 대하여, 100mJ/cm2의 에너지를 갖는 엑시머 레이저를 50회 조사하여, 상기 게이트 배선의 표면을 평탄화시켰다. 그 결과 얻은 게이트 배선의 두께 프로파일 그래프 및 TEM 사진은 각각 도 5a 및 5b를 참조한다. 도 5a 및 5b로부터 본 발명을 따르는 게이트 배선은 매우 우수한 표면 조도를 가짐을 확인할 수 있음을 확인할 수 있다.
본 발명의 박막 트랜지스터 중 도전막, 예를 들면, 게이트 전극, 소스 및 드레인 전극, 상기 게이트 전극과 연결된 제1배선 및 상기 소스 및 드레인 전극 중 하나와 연결된 제2배선은 매우 낮은 표면 조도를 갖는다. 이로써, 본 발명을 따르는 박막 트랜지스터는 우수한 전기적 특성을 가질 수 있다. 뿐만 아니라, 상기 도전막은 잉크젯 프린팅법 및 레이저 빔 조사를 통한 평탄화 공정을 이용하여 간단히 형성될 수 있으므로, 저렴한 가격으로 대량 생산이 가능한 바, 박막 트랜지스터의 생산성을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극에 각각 접하는 유기 반도체층;
    상기 소스 및 드레인 전극 및 상기 유기 반도체층과 상기 게이트 전극을 절연시키는 절연층;
    상기 게이트 전극에 연결된 제1배선; 및
    상기 소스 및 드레인 전극 중 어느 하나에 연결된 제2배선을 구비하고,
    상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전극 및 상기 제2배선 중 적어도 하나의 표면 조도가 rms 1Å 내지 200Å인 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전극 및 상기 제2배선 중 적어도 하나가 도전성 나노 입자를 포함하는 것을 특징으로 하는 박막 트랜지스터.
  3. 제2항에 있어서,
    상기 도전성 나노 입자는 Au 나노 입자, Ag 나노 입자, Cu 나노 입자, Ni 나노 입자, Pt 나노 입자, Pd 나노 입자 및 Al 나노 입자로 이루어진 군으로부터 선택된 하나 이상의 입자인 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 게이트 전극, 상기 제1배선, 상기 소스 및 드레인 전극 및 상기 제2배선 중 적어도 하나가 잉크젯 프린팅법 및 레이저 빔을 이용한 평탄화 공정을 이용하여 형성된 것을 특징으로 하는 박막 트랜지스터.
  5. 도전성 나노 입자를 포함하는 경화성 페이스트 조성물을 제공하는 제1단계;
    상기 페이스트 조성물을 기판에 잉크젯 프린팅법을 이용하여 제공한 다음, 막을 형성하는 제2단계; 및
    상기 제2단계로부터 얻은 막 표면에 레이저 빔을 조사하여, 막 표면을 평탄화시킴으로써, 도전막을 형성하는 제3단계;
    를 포함하는 도전막 제조 방법.
  6. 제5항에 있어서,
    상기 도전막이 박막 트랜지스터의 게이트 전극, 상기 게이트 전극과 연결된 제1배선, 소스 및 드레인 전극 및 상기 소스 및 드레인 전극 중 어느 하나와 연결된 제2배선 중 적어도 하나인 것을 특징으로 하는 도전막 제조 방법.
  7. 제5항에 있어서,
    상기 제3단계에서, 60mJ/cm2 내지 200mJ/cm2의 에너지 범위를 갖는 레이저 빔을 사용하는 것을 특징으로 하는 도전막 제조 방법.
  8. 제5항에 있어서,
    상기 제3단계에서, 상기 레이저 빔이 펄스형이고, 상기 펄스형 레이저 빔을 1회 내지 100회 조사하는 것을 특징으로 하는 도전막 제조 방법.
  9. 제5항에 있어서,
    상기 제3단계에서, 상기 레이저 빔이 연속형이고, 상기 연속형 레이저 빔을 1초 내지 10초 동안 조사하는 것을 특징으로 하는 도전막 제조 방법.
  10. 삭제
KR1020050129136A 2005-12-24 2005-12-24 박막 트랜지스터 및 도전막 제조 방법 KR100730192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050129136A KR100730192B1 (ko) 2005-12-24 2005-12-24 박막 트랜지스터 및 도전막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129136A KR100730192B1 (ko) 2005-12-24 2005-12-24 박막 트랜지스터 및 도전막 제조 방법

Publications (1)

Publication Number Publication Date
KR100730192B1 true KR100730192B1 (ko) 2007-06-19

Family

ID=38372815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129136A KR100730192B1 (ko) 2005-12-24 2005-12-24 박막 트랜지스터 및 도전막 제조 방법

Country Status (1)

Country Link
KR (1) KR100730192B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008379B1 (ko) * 2008-04-15 2011-01-14 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
KR101554563B1 (ko) 2013-12-16 2015-09-21 한국과학기술원 미세구리배선의 제조 방법 및 이를 이용한 트랜지스터제조방법
WO2022076592A1 (en) * 2020-10-08 2022-04-14 Amorphyx, Incorporated Low roughness thin-film transistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060062619A (ko) * 2004-12-04 2006-06-12 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060062619A (ko) * 2004-12-04 2006-06-12 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008379B1 (ko) * 2008-04-15 2011-01-14 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
KR101554563B1 (ko) 2013-12-16 2015-09-21 한국과학기술원 미세구리배선의 제조 방법 및 이를 이용한 트랜지스터제조방법
WO2022076592A1 (en) * 2020-10-08 2022-04-14 Amorphyx, Incorporated Low roughness thin-film transistors

Similar Documents

Publication Publication Date Title
EP1677374B1 (en) Method of manufacturing an organic thin film transistor
US8043887B2 (en) Thin film transistor, flat panel display including the thin film transistor, and method for manufacturing the thin film transistor and the flat panel display
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
US7855503B2 (en) Flat panel display and method of manufacturing the same
JP4652951B2 (ja) 有機発光素子及び前記有機発光素子の製造方法
KR100659103B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
US8227795B2 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
US20070134857A1 (en) Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
JP4637787B2 (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、該有機薄膜トランジスタの製造方法
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR100730192B1 (ko) 박막 트랜지스터 및 도전막 제조 방법
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100751360B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100730148B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100657533B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,상기 유기 박막 트랜지스터의 제조방법 및 이 제조에사용되는 섀도우 마스크
KR100659096B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100647707B1 (ko) 전자 장치, 박막 트랜지스터, 및 평판표시장치
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100730188B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
KR100741099B1 (ko) 평판표시장치 및 그의 제조방법
KR100730193B1 (ko) 유기 발광 디스플레이 장치의 제조방법
KR100787430B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR100777741B1 (ko) 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로제조된 유기 박막 트랜지스터를 구비한 평판 표시 장치
KR100730189B1 (ko) 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR100708723B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 상기 유기 박막트랜지스터를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee