KR102254606B1 - 액티브 매트릭스 led 디스플레이 - Google Patents

액티브 매트릭스 led 디스플레이 Download PDF

Info

Publication number
KR102254606B1
KR102254606B1 KR1020197011090A KR20197011090A KR102254606B1 KR 102254606 B1 KR102254606 B1 KR 102254606B1 KR 1020197011090 A KR1020197011090 A KR 1020197011090A KR 20197011090 A KR20197011090 A KR 20197011090A KR 102254606 B1 KR102254606 B1 KR 102254606B1
Authority
KR
South Korea
Prior art keywords
driving circuit
substrate
pixel driving
thin film
active matrix
Prior art date
Application number
KR1020197011090A
Other languages
English (en)
Other versions
KR20190067180A (ko
Inventor
세이이치로 야마구치
준이치 다케야
도모노리 마츠무로
Original Assignee
가부시키가이샤 오르가노 서킷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 오르가노 서킷 filed Critical 가부시키가이샤 오르가노 서킷
Priority to KR1020207031035A priority Critical patent/KR102336491B1/ko
Publication of KR20190067180A publication Critical patent/KR20190067180A/ko
Application granted granted Critical
Publication of KR102254606B1 publication Critical patent/KR102254606B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/40—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character is selected from a number of characters arranged one beside the other, e.g. on a common carrier plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

대면적 LED 디스플레이는, 배선 인출이 많기 때문에 작은 디스플레이 유닛마다 구동 회로를 갖지 않으면 안되어, 케이싱이 대형화되기 때문에 설치 장소에 제약이 있다. 매트릭스상으로 화소 회로 구동 기판 (300) 을 구비한, 액티브 매트릭스 기판 상에 무기 LED 소자 (410, 411, 412) 를 실장한다. 또한, 화소 회로 기판 (300) 도 무기 LED 소자 (410, 411, 412) 와 마찬가지로 별도 기판으로 제작한 것을 실장한다. 이로써, 무기 LED 소자 (410, 411, 412) 를 구동하기 위한 인출 배선수를 대폭 삭감할 수 있어, 저비용으로 여러 장소에 용이하게 설치하는 것이 가능한, 플렉시블하며 또한, 경량인 대형의 액티브 매트릭스 LED 디스플레이를 제공하는 것이 가능해진다.

Description

액티브 매트릭스 LED 디스플레이
본 발명은 대면적의 디스플레이 및 그 제조 방법에 관한 것으로서, 상세하게는 액티브 매트릭스 구동을 할 수 있는 LED 디스플레이 및 그 제조 방법에 관한 것이다.
최근, 액정 디스플레이로 대표되는 플랫 패널형의 디스플레이의 보급이 진전되어, 여러 분야에 침투하게 되었다. 고정세화나 대형화 등 용도에 따라서 기술의 진화도 빨라져, 디스플레이의 플렉시블화라는 기능면에서의 기술 혁신이 진행되고 있다. 표시 방식으로는 액정 방식이 현재의 주류로 되고 있고, 중소형 디스플레이를 중심으로 유기 EL 을 채용한 디스플레이도 쉐어를 늘리고 있다. 또 LED 를 사용한 디스플레이도 옥외 용도 중심으로 대형 디스플레이로서 증가 경향에 있다.
플랫 패널 디스플레이의 새로운 분야로서, 교통 기관이나 소매점 등에서 종이를 대신하는 광고 매체로서 디스플레이를 사용하는 디지털사이니지 시장의 확대가 기대되고 있다. 현재는, 소형의 디스플레이에 의한 전차 내에서의 광고나 정보 발신, 소매점에서의 POP 광고적인 사용법이 주류이지만, 대형 디스플레이에 디지털사이니지에 대한 잠재적인 요구가 높다. 대형 상업 시설이나 번화가 혹은 이벤트 회장에서, 로케이션이나 소비자의 행동 상황에 따른 영상계 광고나 판촉 정보 나아가서는 이벤트·서비스의 안내 등을 대형의 디스플레이를 사용하여 발신함으로써 소비 행동을 촉진하는 것이 검토되고 있다. 대형 디스플레이에 의한 광고 효과의 크기는 실증 실험 등에 의해서도 확인되고 있다.
그런데, 시장의 기대의 크기에 관계없이, 디지털사이니지에 있어서의 디스플레이의 대형화의 진전은 완만하다. 현 상황의 디스플레이 기술에서는 비용 및 기능면에 있어서 과제가 있고, 보급할 수 있는 대형 디스플레이 기술이 존재하지 않는 점에 있다. 비용에 관해서는, 디스플레이 본체의 비용에 더하여 대형으로 인한 설치 비용의 억제도 중요한 요소가 된다. 또, 대형 디스플레이를 설치하는 지점의 대부분은 기존 구조물의 내외부이기 때문에, 기존 구조물에 대한 가공이 최대한 적고, 스페이스를 유효하게 활용할 수 있는 디스플레이 기술이 요구된다. 바꾸어 말하면, 경량이고 굽힐 수 있으며 또한 임의의 형상으로 저비용으로 제조할 수 있는 대형 디스플레이 기술이 요구되고 있다.
그러나, 기존의 플랫 패널 디스플레이의 주류인 액정 디스플레이 기술에서는, 큰 유리 기판 상에 디스플레이를 제조하는 성격상, 대형화에 수반하여 제조 비용이 급격하게 상승되는 데다가, 제조 가능한 사이즈에 상한이 존재한다. 사이니지용 등에서 40 ∼ 50 인치 정도의 액정 디스플레이를 복수 조합함으로써 대형화시키는 사례도 있지만, 디스플레이 전체의 중량 증가나 옥외 등에 대한 설치성이 부족한 것 등으로 인해서 널리 보급되기에 이르지 못했다.
또, 유기 EL 기술은 경량이고 플렉시블 디스플레이를 만드는 것에 제일 적합하고, 이미 굽힐 수 있는 디스플레이가 보급되어 있지만, 대형화의 보급에는 여전히 양산 기술의 과제도 많고, 또한, 사이니지용으로 사용하려면, 요구되는 휘도·수명 특성의 실현에 추가적인 특성의 향상이 필요하다.
한편, LED 를 사용한 디스플레이는, 화소를 적당한 사이즈로 통합한 디스플레이 유닛을 조합하는 방식으로 대형화되기 때문에, 사이즈상의 제한이 원리적으로는 없다. 그 때문에, 옥외 등에서 사용하는 초대형의 디스플레이에는 LED 디스플레이가 채용되고 있다. 그러나, 현 상황의 기술로는 화소를 효율적으로 제어할 수 있는 액티브 매트릭스 방식의 디스플레이를 만들 수 없기 때문에, LED 소자를 실장하는 기판측에 복잡한 배선을 실시하여, 복잡한 제어 회로 장치로 디스플레이 유닛의 화상을 제어할 필요가 있다. 그 때문에, 디스플레이의 비용과 중량 억제가 곤란하여, 보급에 걸림돌이 되고 있다.
일본 공개특허공보 2005-84683 일본 공개특허공보 2002-141492
Technology Development for Printed LSIs Based on Organic Semiconductors, 2014 Symposium on VLSI Circuits Digest of Technical ㎩pers
이와 같은 상황을 감안하여, LED 소자를 구동하기 위한 인출 배선수를 대폭 삭감함으로써 디스플레이 유닛의 대형화가 용이해져, 저비용으로 여러 장소에 용이하게 설치할 수 있으며, 플렉시블하며 또한, 경량인 대형의 액티브 매트릭스 LED 디스플레이를 제공하는 것이 본 발명의 주된 목적이다.
본 발명의 액티브 매트릭스 LED 디스플레이는, 가요성을 갖는 기판재 상에 형성되어 있고, 화소 구동 회로와 전기적으로 접속된 무기 LED 소자를 갖고, 화소 구동 회로는 적어도 1 개 이상의 박막 트랜지스터로 형성되고, 박막 트랜지스터는 유기 박막 트랜지스터이며, 무기 LED 소자는, 화소 구동 회로를 구비한 기판 상에 부품으로서 실장된다.
본 발명의 액티브 매트릭스 LED 디스플레이는, 복수 장의 기판을 열 방향과 행 방향으로 나열함으로써 대형화하고 있고, 열 방향과 행 방향으로 나열된 복수 장의 기판은, 각각 독립된 구동 회로를 갖고 있거나 혹은, 열 방향과 행 방향으로 나열된 복수 장의 기판은 전기적으로 접속되어 있고, 모든 기판은 공통된 구동 회로를 갖고 있다.
본 발명의 액티브 매트릭스 LED 디스플레이의 무기 LED 소자를 실장하기 위한 화소 구동 회로를 구비한 기판은, 기판단 (基板端) 에 기판간 접속 단자를 갖고, 추가로 기판 상에 행 선택선, 열 선택선, 전원선과 그라운드선을 가지며, 또한, 디스플레이의 화소를 구성하는 단위마다 적어도, 편측이 전원선 혹은 그라운드선에 접속된 무기 LED 소자 실장용 단자를 갖고 있다.
본 발명의 액티브 매트릭스 LED 디스플레이는, 화소 구동 회로가 형성된 화소 구동 회로 기판, 무기 LED 소자와 이것들을 실장하기 위한 패턴을 구비한 제 3 기판의 3 부재를 조합하여 구성되어 있고, 화소 구동 회로 기판과 제 3 기판은 가요성을 갖고 있다.
본 발명의 액티브 매트릭스 LED 디스플레이의 화소 구동 회로 기판은, 적어도 행 선택선 접속용 단자, 열 선택선 접속용 단자, 전원선 접속용 단자, 무기 LED 접속용 단자의 4 단자를 갖고 있다.
본 발명의 액티브 매트릭스 LED 디스플레이의 화소 구동 회로 기판과 무기 LED 소자를 실장하기 위한 제 3 기판은, 기판단에 기판간 접속 단자를 갖고, 추가로 기판 상에 행 선택선, 열 선택선, 전원선과 그라운드선을 가지며, 또한, 디스플레이의 화소를 구성하는 단위마다 적어도 행 선택선 접속용 단자, 열 선택선 접속용 단자, 전원선 혹은 그라운드선 접속용 단자, 편측이 전원선 혹은 그라운드선에 접속된 무기 LED 소자 실장용 단자를 갖고 있다.
본 발명의 액티브 매트릭스 LED 디스플레이는, 무기 LED 소자를 실장하기 위한 화소 구동 회로를 구비한 기판 및, 화소 구동 회로가 형성된 화소 구동 회로 기판, 무기 LED 소자와 이것들을 실장하기 위한 패턴을 구비한 제 3 기판으로 구성되어 있고, 기판 단부에 기판끼리를 첩합 (貼合) 하거나 혹은, 전기적으로 접합하기 위한 접합 기구를 구비하고 있다.
본 발명의 액티브 매트릭스 LED 디스플레이는, 무기 LED 소자를 화소 구동 회로가 구비된 기판 상에 부품으로서 실장 공정에서 첩합하고 있다.
본 발명의 액티브 매트릭스 LED 디스플레이는, 화소 구동 회로를 구비한 가요성을 갖는 화소 구동 회로 기판, 무기 LED 소자와 이것들을 실장하기 위한 패턴을 구비한 가요성을 갖는 제 3 기판의 3 부재를 조합하여 구성되어 있고, 화소 구동 회로 기판과 무기 LED 소자는 제 3 기판 상에 실장 공정에서 첩합한다.
본 발명의 액티브 매트릭스 LED 디스플레이를 열 방향과 행 방향으로 복수 나열하여 대형화할 때, 인접하는 액티브 매트릭스 LED 디스플레이와는 적어도 일부에 도전성을 구비한 재료를 함유하는 부재 혹은, 접합 기구를 사용하여 첩합하고 있다.
본 발명에 의하면, 액티브 매트릭스 디스플레이에서 필요해지는 행 선택선, 열 선택선, 전원선, 그라운드선 등의 디스플레이의 표시 에어리어 전체 면에 둘러치게 하는 배선류, 표시 소자, 화소 구동 회로를, 각각에 있어서 가장 경제 효율이 높은 프로세스 방법이나 밀도로 형성할 수 있기 때문에 디스플레이의 대형화에 수반하는, 제조 장치의 대형화를 한정적으로 하는 것이 가능해진다.
구체적으로는, 유기 LED (유기 EL, OLED) 소자와 달리, 무기 LED 소자는 기존의 고체 반도체 프로세스로 형성하고, 고온의 열처리가 실시되는 부재를 무기 LED 소자에 한정할 수 있기 때문에, 이것을 부품으로 하여 기재 상에 실장하는 경우에는 프로세스 제약이 없고, 디스플레이 기판으로서 저렴한 폴리에틸렌테레프탈레이트 (PET) 등의 플렉시블 기판을 이용할 수 있다. 이로써, 디스플레이 기판 상의 표시 에어리어 전체 면에 둘러치게 하는 각종 배선류나 절연막은 저렴한 롤 투 롤 기술이나 인쇄 기술 등으로 형성하는 것이 가능해지고, 또한 화소 구동 회로는 유기 TFT 프로세스에 있어서 가장 경제 효율이 높은 사이즈의 플렉시블 기판 상에 고밀도로 형성하는 것이 가능해진다. 이로써, 디스플레이 전체의 대형화에 수반하는 제조 비용의 증대는 최소한으로 억제할 수 있다. 추가로, 경량이며 또한 플렉시블한 대형 액티브 매트릭스 LED 디스플레이를 실현할 수 있다.
도 1 은, 본 발명의 제 1 실시형태의 기본 개념을 나타낸 도면. 디스플레이 기판 (100) 의 각각의 화소의 소정의 지점에, RGB 각 색의 LED (410, 411, 412) 및, 각각의 LED 를 구동하는 화소 구동 회로를 만들어 넣은 화소 구동 회로 기판 (300) 을 실장하는 모습을 나타내고 있다.
도 2 는, 본 발명의 제 1 실시형태에 있어서, LED 와 화소 구동 회로 기판 (300) 을 실장하기 직전의 디스플레이 기판 (100) 상태를 나타낸 도면. 도면에서는 디스플레이 기판 (100) 의 상면의 일부를 확대한 상면도와, 상면도에 파선으로 나타낸 지점의 단면도를 나타내고 있다. 상면도 중의 일점 쇄선은 각 화소의 경계를 나타내고 있다.
도 3 은, 본 발명의 제 1 실시형태에 있어서의, 화소 구동 회로의 회로도.
도 4 는, 본 발명의 제 1 실시형태에 있어서의, 유기 TFT 의 단면 구조를 나타낸 도면.
도 5 는, 본 발명의 제 2 실시형태에 있어서의, 화소 구동 회로 기판의 유기 TFT 의 단면 구조를 나타낸 도면.
도 6 은, 본 발명의 제 2 실시형태에 있어서의, 제 3 기판의 단면 구조를 나타낸 도면.
도 7, 은 본 발명의 제 2 실시형태에 있어서의, 제 3 기판에 화소 구동 회로 기판 (300) 과 무기 LED 소자 (400) 를 실장한 단면도.
도 8 은, 본 발명의 제 2 실시형태에 있어서의, 제 3 기판을 첩합하여 대형 디스플레이를 실현하기 위한 접합 방법의 예를 나타내는 도면
이하, 도면을 참조하여 본 발명의 실시형태에 대해서 상세하게 설명한다.
실시예 1
본 실시형태에서는, RGB 각 색의 무기 LED 소자를 발광 소자로 하여, 각각의 발광 소자에 유기 TFT 를 사용한 화소 구동 회로를 배치한 액티브 매트릭스형의 무기 LED 디스플레이 제조 기술로, 디지털사이니지용으로서 QHD 규격으로 2.88 m × 1.62 m 사이즈 (화소 사이즈 3 ㎜ × 3 ㎜) 의 디스플레이를 만드는 예를 설명한다.
도 1 은 본 발명의 기본 개념을 나타내는 것으로서, 디스플레이 본체의 기판 (100) 의 각 화소 내의 3 가지의 색 요소마다 화소 구동 회로 기판 (300) 및, RGB 각 색의 표면 실장용의 무기 LED (410, 411, 412) 를 실장하는 모습을 나타내고 있다. 디스플레이 기판 (100) 상에는, 화소 구동 회로 기판과 무기 LED 를 실장하는 단계에서, 행 선택선, 열 선택선, 전원선, 그라운드선과 이들 도체선의 각각과 전기적으로 접속되어 있는 패드 (231, 232, 233, 234) 가 형성되어 있고, 추가로 화소 구동 회로 기판의 출력 단자 (325) 와 LED 의 양극을 접속하기 위한 배선 패턴 (235) 이 형성되어 있다. 화소 구동 회로 기판 상에는 내부 회로에 접속되는 단자 (321, 322, 323, 325) 가 형성되어 있고, 각각이 패드 (231, 232, 233) 및 배선 패턴 (235) 에 접속하도록 페이스 다운에 의해서 실장된다. 각 LED 는 양극이 235, 음극이 234 에 접속되도록 실장된다.
본 실시형태에서는, 액티브 매트릭스를 동작시키기 위해서 필요한 도체선 모두를 화소 구동 회로 기판 및 LED 를 실장하기 전에 형성하고 있지만, 이 일부의 형성 공정이, 화소 구동 회로 기판이나 LED 의 실장 공정과 전후해도 본 발명의 적용 범위로서 상관 없다.
도 2 에 화소 구동 회로 기판 (300) 및 LED 를 실장하기 전의 기판 (100) 상태를 나타낸다. PET (폴리에틸렌테레프탈레이트), PEN (폴리에틸렌나프탈레이트), PI (폴리이미드) 로 대표되는 수지 기재를 재료로 한 디스플레이 본체의 기판 (100) 에 대해서, 그라비아 오프셋 인쇄나 스크린 인쇄로 대표되는 인쇄 기술을 사용하여, 행 선택선 (211), 열 선택선 (212), 전원선 (213), 그라운드선 (214) 을, 추가로 이들 도체선과 LED 및 화소 구동 회로를 전기적으로 접속하기 위한 패드 (231, 232, 233, 234) 와 LED 와 화소 구동 회로의 출력을 접속하기 위한 배선 패턴 (235) 을 형성한다. 도면에서는 생략하고 있지만, 패드 (231, 232, 233, 234) 는 각각 행 선택선, 열 선택선, 전원선, 그라운드선에 VIA 를 개재하여 접속되어 있다. 행 선택선 (211) 은 디스플레이의 장변과 평행하도록 레이아웃되고, 절연막 (110) 을 사이에 두고 행 선택선 (211) 과 직교하도록 열 선택선 (212) 과 전원선 (213) 이, 행 선택선 (211) 과 평행하도록 그라운드선 (214) 이 레이아웃되어 있다. 패드 (231, 232, 233, 234) 및 배선 패턴 (235) 은 절연막 (120) 상에 형성한다.
본 실시형태에서는, 화소 구동 회로로는 도 3 에 나타내는 선택용 TFT 와 구동용 TFT 및 유지용 용량 소자로 구성하는 회로를 예로 들고 있지만, 본 특허의 적용 범위로는 다른 회로 방식을 선택해도 상관 없다.
화소 구동 회로는 비특허 문헌 1 등의 고성능 유기 TFT 회로 프로세스에 의해서 형성할 수 있다. 도 4 에 화소 구동 회로 기판 (300) 내의 유기 트랜지스터의 단면부를 나타낸다. 유리의 지지 기판 (301) 에 PEN 나 PI 등으로 대표되는 수지 기재를 기판재로 하는 화소 구동 회로 기판 (300) 을 맞붙여, 유기 TFT 회로 프로세스 처리를 행한다. 주요했던 공정은, 게이트 전극 (310) 의 형성, 게이트 절연막 (311) 의 형성, 유기 반도체 단결정막 (312) 의 형성, 소스 전극 (313) 및 드레인 전극 (314) 용 금속막의 형성, 유기 반도체 단결정막과 소스 전극 및 드레인 전극의 패터닝, 배선층 (315) 의 형성, 절연막 (316) 의 형성, VIA (317) 의 형성과 접속 단자용 패드 (318) 의 형성으로 이루어진다. 화소 구동 회로는, 유기 TFT 프로세스로서 가장 경제 효율이 높은 사이즈의 기판에 대해서, 다수의 화소 구동 회로를 고밀도로 레이아웃하여 형성한다. 화소 구동 회로의 형성 후, 회로 단위로 화소 구동 회로 기판 (300) 을 지지 기판 (301) 으로부터 박리하여, 디스플레이 기판 (100) 에 실장한다.
도 4 에서는 명시적으로 나타내지 않지만, 화소 구동 회로에 있어서의 유지용 용량 소자는 유전체막으로서 게이트 절연막 (311) 을, 전극으로서 게이트 전극 (310) 및 소스 전극 (313) 이나 드레인 전극 (314) 용의 금속막을 사용한다.
실시예 2
다음으로 본 발명을 실시하기 위한 제 2 실시형태에 대해서 설명한다.
본 실시형태는, 본 발명을 실시하기 위한 제 1 실시형태에서 나타낸 바와 같이, 제 1 기판 상에 유기 반도체 박막으로 구성된 화소 구동 회로를 형성하고, 무기 반도체 프로세스에 의해서 제 2 기판 상에 무기 LED 소자를 형성하며, 제 3 기판 상에 각종 인쇄법이나 포토리소그래피법 등으로 배선이나 단자 패턴을 형성하고, 제 3 기판 상의 소정의 지점에 상기 제 1 기판과 상기 제 2 기판을 첩합하여 실장함으로써 액티브 매트릭스 LED 디스플레이를 제작하는 것이다. 상기 제 1 실시형태와의 차이는, 페이스다운에 대해서 페이스업으로 실장하는 점이다.
다음으로, 본 발명을 실시하기 위한 제 2 실시형태에 대해서 상세하게 설명한다.
처음에, 제 1 기판 상에 도 3 에 나타내는 2 트랜지스터 1 캐패시터 (2Tr1C) 구성의 박막 트랜지스터로 형성된 화소 구동 회로 기판 (300) (도 5) 을 형성한다. 단, 도 5 와 그 이후의 도면에서는 간략화를 위해서 1 트랜지스터의 간략 표시로 설명하지만, 실제로는, 도 3 으로 대표되는 회로를 구성하는 요소가 들어가 있는 것으로 한다.
제 1 기판의 구성은, 공정 중의 핸들링용 가고정 기판 (301) 상에 가요성을 갖는, 화소 구동 회로 기판을 구성하는 수지제 기판 (300) 이 형성되어 있는 것이다. 이 때, 핸들링용 가고정 기판으로는, 무알칼리 유리, 석영 유리, Si 기판 등으로 대표되는 치수 안정성이 좋은 리지드한 기판이면 특별히 제한되는 것은 아니다.
또, 가요성을 갖는 수지제 기판으로는, 예를 들어, 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌나프탈레이트 (PEN), 폴리카보네이트 (PC), 폴리이미드 (PI), 폴리에테르술폰 (PES), 폴리에테르이미드 (PEI), 폴리페닐렌술파이드 (PPS), 전체 방향족 폴리아미드 (별명 : 아라미드), 폴리페닐렌에테르 (PPE), 폴리아릴레이트 (PAR), 폴리부틸렌테레프탈레이트 (PBT), 폴리옥시메틸렌 (POM, 별명 : 폴리아세탈), 폴리에테르에테르케톤 (PEEK), 액정 폴리머 (LCP) (예 : 용융 액정성 전체 방향족 폴리에스테르 (기본 골격 : 파라하이드록시벤조산, 비페놀, 프탈산)), 파릴렌, 금속 호일 기판 등을 들 수 있다.
또, 수지제 기판의 막두께는 1 ㎛ ∼ 500 ㎛ 로 목적에 따라서 자유롭게 설정할 수 있고, 보다 바람직하게는 1 ㎛ ∼ 150 ㎛, 가장 바람직한 것은 1 ㎛ ∼ 50 ㎛ 이다.
다음으로, 수지제 기판 상에 도전성 박막 (310) 을 형성한다. 도전성 박막 (310) 을 형성하는 방법으로는, 예를 들어, 스퍼터링법, 진공 증착법으로 대표되는 PVD 법, 또는, 도전성 막 재료를 함유하는 잉크를 사용한 도포법에 의해서 도전성 박막 (310) 을 수지제 기판 (300) 상에 성막한 후, 포토리소그래피법에 의해서 소정의 형상으로 패터닝을 실시함으로써 형성하는 방법을 들 수 있다.
도전성 박막 (310) 을 형성하는 재료로는, 예를 들어, Au, Ag, Cu, Mo, W, Ti, Al, Pd, Pt, Ta 등의 금속, 이들 금속의 합금, 및, 이들 금속의 화합물을 들 수 있다. 도전성 박막을 형성하는 재료로는, 도전성이 높은 재료가 바람직하다.
또, 도전성 박막 (310) 을 형성하는 다른 방법으로는, 예를 들어, 유판 인쇄법 또는 무판 인쇄법에 의해서, 수지제 기판 (300) 상에, 소정의 형상으로 패터닝된 도전성 박막 (310) 을 직접 형성하는 방법을 들 수 있다. 소정의 형상으로 패터닝된 도전성 박막 (310) 을 직접 형성함으로써, 도전성 박막 (310) 을 형성하는 공정을 간략화할 수 있다.
유판 인쇄법 또는 무판 인쇄법에 의해서, 소정의 형상으로 패터닝된 도전성 박막 (310) 을 직접 형성하는 경우, 여러 가지의 도전성 막 재료를 함유하는 잉크를 사용할 수 있다. 도전성 막 재료를 함유하는 잉크로는, 도전성이 높은 재료를 함유하는 잉크가 바람직하고, 예를 들어, PEDOT/PSS 등의 도전성 고분자 화합물을 함유하는 잉크, 무기 재료의 나노 파티클 미립자를 분산시킨 미립자 분산 잉크, 동염, 은염 등의 금속 화합물 잉크를 들 수 있다. 미립자 분산 잉크에 함유되는 미립자로는, 예를 들어, 나노-Au, 나노-Ag, 나노-Cu, 나노-Pd, 나노-Pt, 나노-Ni, 나노-ITO, 나노-산화은, 나노-산화동을 들 수 있다. 나노-산화은 및 나노-산화동을 함유하는 미립자 분산 잉크에는, 환원제가 함유되어 있어도 된다.
또, 도금법에 의해서 도전성 박막 (310) 을 형성해도 된다. 도금법에 의해서 도전성 박막 (310) 을 형성하는 방법으로는, 예를 들어, 포토리소그래피법, 유판 인쇄법 또는 무판 인쇄법에 의해서, 미리 소정의 형상으로 패터닝된 도금 프라이머층을 수지제 기판 (300) 상에 형성해 놓고, 무전해 도금법, 또는, 무전해 도금법과 전해 도금법의 조합에 의해서, 소정의 위치에 도전성 박막 (310) 을 형성하는 방법을 들 수 있다.
도전성 박막 (310) 의 막두께는 특별히 한정되지 않지만, 20 ㎚ ∼ 1 ㎛ 인 것이 바람직하고, 20 ㎚ ∼ 300 ㎚ 인 것이 보다 바람직하다. 무기 재료의 나노 파티클 미립자를 분산시킨 미립자 분산 잉크를 사용하여 도전성 박막 (310) 을 형성할 경우, 도전성 박막 (310) 의 막두께는, 100 ㎚ ∼ 300 ㎚ 인 것이 바람직하고, 150 ㎚ ∼ 250 ㎚ 인 것이 보다 바람직하다. 미립자 분산 잉크에 함유되는 분산제 성분 등의 잔류나 도전성 박막 (310) 의 성막 후의 베이크 처리에 있어서, 나노 파티클 미립자가 입자 성장함으로써 도전성 박막 (310) 에 함유되는 나노 파티클 미립자가 불균일해짐으로써 도전성의 저해가 발생할 가능성이 있기 때문에, 100 ㎚ 이하의 막두께에서는 도전성이 저하될 가능성이 있기 때문이다.
한편, 은염 등을 사용하여 도전성 박막 (310) 을 형성할 경우에는, 막두께는 20 ㎚ ∼ 100 ㎚ 가 바람직하고, 20 ㎚ ∼ 60 ㎚ 가 보다 바람직하다. 이것은, 은염 등에서는 나노 파티클 미립자의 성장보다 치밀한 막이 형성되어 보다 얇은 막두께에서도 도전성이 발현되기 때문이다. 추가로 얇게 할 수 있음으로써, 게이트 전극의 단차가 낮아지고, 그 위의 절연막의 신뢰성 향상에도 기여할 수 있다.
다음으로, 수지제 기판 (300) 및 도전성 박막 (310) 상에, 게이트 절연막 (311) 을 형성한다. 게이트 절연막 (311) 으로는, 높은 비유전률을 갖는 강유전체나 고분자 화합물을 함유하는 유기 절연막이 바람직하다. 높은 비유전률을 갖는 강유전체로는, 알루미나 (AlxOy), 산화하프늄 (HfxOy) 으로 대표되는 무기 금속 화합물을 들 수 있다. 고분자 화합물로는, 예를 들어, PS 수지, PVP 수지, PMMA 수지, 함불소 수지, PI (폴리이미드) 수지, PC (폴리카보네이트) 수지, PVA (폴리비닐알코올) 수지, 파릴렌 수지 및, 이들 수지에 함유되는 반복 단위를 복수 함유하는 공중합체를 들 수 있다. 이 중에서도, 고분자 화합물로는, 내용제성으로 대표되는 프로세스 내성 및 안정성이 우수하기 때문에, 가교성의 고분자 화합물이 바람직하다.
게이트 절연막 (311) 의 막두께는 특별히 한정되지 않지만, 1 ㎚ ∼ 1 ㎛ 인 것이 바람직하고, 20 ㎚ ∼ 100 ㎚ 인 것이 보다 바람직하며, 30 ㎚ ∼ 80 ㎚ 인 것이 더욱 바람직하다.
게이트 절연막 (311) 을 형성하는 보다 바람직한 구조는, 강유전체와 유기 절연막의 적층막이 보다 바람직하며, 알루미나/PS 수지, 알루미나/PVP 수지, 알루미나/PMMA 수지, 알루미나/함불소 수지, 알루미나/폴리이미드 수지, 알루미나/PVA 수지, 알루미나/파릴렌 수지 등으로 대표되는 구조를 생각할 수 있다. 각 구조의 막두께는, 강유전체가 10 ㎚ ∼ 500 ㎚, 유기 절연막이 10 ㎚ ∼ 500 ㎚ 인 것이 바람직하고, 강유전체가 10 ㎚ ∼ 50 ㎚, 유기 절연막이 10 ㎚ ∼ 100 ㎚ 인 것이 보다 바람직하며, 강유전체가 10 ㎚ ∼ 40 ㎚, 유기 절연막이 10 ㎚ ∼ 40 ㎚ 인 것이 더욱 바람직하다.
다음으로 게이트 절연막 (311) 상에 유기 반도체 박막 (312) 을 형성한다. 유기 반도체 박막 (312) 을 형성하는 방법으로는, 예를 들어, 유기 반도체 박막 (312) 이 형성되어야 할 소정의 영역에만, 선택적으로 유기 반도체 박막 (312) 을 형성하는 재료를 성막하는 방법을 들 수 있다.
구체적으로는, 메탈 마스크 등으로 대표되는 마스크를 개재하여, 진공 증착법으로 대표되는 PVD 법에 의해서 유기 반도체 박막 (312) 을 형성하는 재료를 소정의 영역에만 성막함으로써 유기 반도체 박막 (312) 을 형성한다.
나아가서는, 유기 반도체 박막 (312) 이 형성되어야 할 소정의 영역만, 개구부를 갖는 수지막을 형성하고, 그 후, 유기 반도체 박막 (312) 을 진공 증착법으로 일면에 형성해도 된다. 이 경우, 수지막의 개구부는, 수지제 기판 (300) 으로부터 이간될수록 그 개구 면적이 작아지는 역테이퍼 형상으로 형성되어 있는 것이 바람직하다. 역테이퍼 형상으로 형성된 개구부를 갖는 수지막을 사용함으로써, 개구부 내에 형성된 유기 반도체 박막 (312) 과 수지막 상에 형성된 유기 반도체 박막 (312) 이 절단되게 되어, 수지막이 세퍼레이터로서 바람직하게 기능하기 때문이다.
또, 유기 반도체 박막 (312) 을 형성하는 다른 방법으로는, 예를 들어, 진공 증착법으로 대표되는 PVD 법, 또는, 유기 반도체 재료를 함유하는 잉크를 사용한 도포법에 의해서 유기 반도체 박막 (312) 을 게이트 절연막 (311) 상에 성막한 후, 포토리소그래피법에 의해서 소정의 형상으로 패터닝을 실시함으로써 형성하는 방법을 들 수 있다.
추가로, 유기 반도체 박막 (312) 을 형성하는 다른 방법으로는, 예를 들어, 유판 인쇄법 또는 무판 인쇄법에 의해서, 게이트 절연막 (311) 상에, 소정의 형상으로 패터닝된 유기 반도체 박막 (312) 을 직접 형성하는 방법을 들 수 있다. 소정의 형상으로 패터닝된 유기 반도체 박막 (312) 을 직접 형성함으로써, 유기 반도체 박막 (312) 을 형성하는 공정을 간략화할 수 있다.
단, 본 발명에서는 무기 LED 소자를 구동하기 위해서 높은 전류 능력이 요구되기 때문에, 이 중에서는, 무판 인쇄법을 이용한 도포법에 의해서 게이트 절연막 (311) 상 전체 면에 1 축 방향으로 배향된 유기 단결정막을 성막하고, 포토리소그래피법에 의해서 소정의 형상으로 패터닝된 유기 반도체 박막 (312) 을 얻는 방법이 가장 바람직하다.
무판 인쇄법을 이용한 도포법에 의해서 게이트 절연막 (311) 상 전체 면에 1 축 방향으로 배향한 유기 단결정막을 성막하고, 그 후, 포토리소그래피법에 의해서 소정의 형상으로 패터닝된 유기 반도체 박막 (312) 을 형성할 경우, 여러 가지의 유기 반도체 재료를 함유하는 잉크를 사용할 수 있지만, 저분자 유기 반도체 재료를 함유하는 잉크를 사용하는 것이 바람직하다. 또, 유기 반도체 박막 (312) 을 성막한 후, 유기 반도체 박막 (312) 의 모르폴로지를 제어하기 위해서 또는 유기 반도체 박막 (312) 에 함유되는 용매를 휘발시키기 위해서, 소성 처리를 실시해도 된다. 유기 반도체 박막 (312) 의 막두께는 특별히 한정되지 않지만, 1 ㎚ ∼ 1000 ㎚ 인 것이 바람직하고, 1 ㎚ ∼ 100 ㎚ 인 것이 보다 바람직하며, 1 ㎚ ∼ 50 ㎚ 인 것이 더욱 바람직하다. 최량의 막은, 막두께가 아니고 3 ∼ 5 분자층 이하의 결정막인 것이 보다 바람직하다.
유기 반도체 재료로는, 증착에 의해서 성막 가능한 저분자 화합물로서, 예를 들어, 펜타센 (Pentacene), 구리프탈로시아닌을 들 수 있고, 도포에 의해서 성막 가능한 화합물로서, 예를 들어, 6,13-비스(트리이소프로필실릴에티닐)펜타센 (6,13-bis(triisopropylsilylethynyl)pentacene (Tips-Pentacene)), 13,6-N-술피닐아세트아미도펜타센(13,6-N-sulfinylacetamidopentacene (NSFAAP)), 6,13-디하이드로-6,13-메타노펜타센-15-온 (6,13-Dihydro-6,13-methanopentacene-15-one (DMP)), 펜타센-N-술피닐-n-부틸카르바메이트 부가물 (Pentacene-N-sulfinyl-n-butylcarbamate adduct), 펜타센-N-술피닐-tert-부틸카르바메이트 (Pentacene-N-sulfinyl-tert-butylcarbamate) 등으로 대표되는 펜타센 전구체,［1］벤조티에노［3,2-b］벤조티오펜 (［1］Benzothieno［3,2-b］benzothiophene (BTBT)), 3,11-디데실디나프토［2,3-d : 2',3'-d'］벤조［1,2-b : 4,5-b'］디티오펜 (3,11-didecyldinaphto［2,3-d : 2',3'-d'］benzo［1,2-b : 4,5-b'］dithiophene (C10-DNBDT)), 벤조비스티아디아졸 골격을 갖는 것, 포르피린, 벤조포르피린, 가용성 기로서 알킬기 등을 갖는 올리고티오펜 등으로 대표되는 저분자 화합물 또는 올리고머, 폴리티오펜, 플루오렌코폴리머나 D-A 구조를 갖는 IDT-BT (indacenodithiophene benzothiadiazole), CDT-BT (Cyclopentadithiophene benzothiadiazole) 등으로 대표되는 고분자 화합물을 들 수 있다.
다음으로, 게이트 절연막 (311) 및 유기 반도체 박막 (312) 상에, 패터닝된 도전성 박막 (315) 을 형성한다. 이 도전성 박막 (315) 에 의해서, 유기 박막 트랜지스터의 소스 전극 및 드레인 전극이 형성된다.
도전성 박막 (315) 은, 전술한 도전성 박막 (310) 과 동일한 방법으로 형성할 수 있다. 또한, 도전성 박막 (315) 의 형성은, 도전성 박막 (310) 의 형성과 동일한 방법으로 형성해도 되고 상이한 방법으로 형성해도 된다.
도전성 박막 (315) 의 막두께 (즉, 유기 박막 트랜지스터의 소스 전극 및 드레인 전극의 막두께) 는 특별히 한정되지 않지만, 20 ㎚ ∼ 1 ㎛ 인 것이 바람직하고, 20 ㎚ ∼ 600 ㎚ 인 것이 보다 바람직하며, 20 ㎚ ∼ 500 ㎚ 인 것이 더욱 바람직하다.
다음으로, 게이트 절연막 (311), 유기 반도체 박막 (312) 과 도전성 박막 (315) 상에 절연막 (316) 을 형성한다. 절연막 (316) 을 형성하는 방법으로는, 예를 들어, 진공 증착법으로 대표되는 PVD 법, ALD (atomic layer deposition) 법으로 대표되는 CVD 법, 절연막 재료를 함유하는 잉크를 사용한 도포법에 의해서 절연막 (316) 을 성막한 후, 포토리소그래피법에 의해서 소정의 형상으로 패터닝을 실시함으로써 형성하는 방법을 들 수 있다. 또, 절연막 (316) 을 형성하는 다른 방법으로는, 예를 들어, 유판 인쇄법 또는 무판 인쇄법에 의해서, 소정의 형상으로 패터닝된 절연막 (316) 을 직접 형성하는 방법을 들 수 있다. 소정의 형상으로 패터닝된 절연막 (316) 을 직접 형성함으로써, 절연막 (316) 을 형성하는 공정을 간략화할 수 있다.
이 중에서는, 유판 인쇄법 또는 무판 인쇄법에 의해서, 소정의 형상으로 패터닝된 절연막 (316) 을 직접 형성하는 방법이 바람직하다.
유판 인쇄법 또는 무판 인쇄법에 의해서, 소정의 형상으로 패터닝된 절연막 (316) 을 직접 형성할 경우, 여러 가지의 절연막 재료를 함유하는 잉크를 사용할 수 있다. 절연막 재료를 함유하는 잉크로는, 예를 들어, 무기 재료를 함유하는 분산 잉크, SOG (스핀 온 글래스) 재료, 저분자 절연막 재료를 함유하는 잉크, 고분자 절연막 재료를 함유하는 잉크를 들 수 있지만, 고분자 절연막 재료를 함유하는 잉크가 바람직하다.
절연막 (316) 을 형성하는 재료로는, 예를 들어, 상기한 잉크에 함유되는 재료, SOG 재료 외에, 전술한 게이트 절연막 (311) 에 있어서 예시한 재료와 동일한 것을 들 수 있다.
절연막 (316) 의 막두께는 특별히 한정되지 않지만, 50 ㎚ ∼ 5 ㎛ 인 것이 바람직하고, 500 ㎚ ∼ 3.0 ㎛ 인 것이 보다 바람직하다.
마지막으로, 절연막 (316) 상에 상부 전극 (318) 을 형성함으로써 화소 구동 회로가 형성된 제 1 기판이 완성된다. 상부 전극 (318) 을 형성하는 방법은 특별히 한정되지 않는데, 예를 들어, 포토리소그래피법, 유판 인쇄법 및 무판 인쇄법을 들 수 있고, 그 중에서도 유판 인쇄법의 하나인 스크린 (공판) 인쇄법을 이용하는 방법이 바람직하다.
상술한 제 2 실시형태의 구성요소를 정리하면 다음과 같다. 도 5 에 도시하는 화소 구동 회로 기판 (300) 은 화소 구동 회로를 갖는다. 이 화소 구동 회로는 유기 반도체 박막을 갖는 유기 박막 트랜지스터이다. 화소 구동 회로 기판, 즉 제 1 기판은, 수지제 기판 (300) 에 화소 구동 회로를 형성하여 이루어진다. 여기에서, 화소 구동 회로는, 수지제 기판 (300) 상에 형성된 도전성 박막 (310) 상에 형성된 게이트 절연막 (311), 게이트 절연막 (311) 상에 형성된 개구부를 갖고 또한 역테이퍼 형상을 갖는 수지막, 수지막을 개재하여 게이트 절연막 상에 형성된 유기 반도체 박막 (312), 게이트 절연막 (311) 및 유기 반도체 박막 (312) 상에 형성된, 패터닝된 도전성 박막 (315) 으로 이루어지는 소스 전극 및 드레인 전극, 게이트 절연막 (311), 유기 반도체 박막 (312) 및 도전성 박막 (315) 상에 형성된 절연막 (316), 그리고 절연막 (316) 상에 형성된 상부 전극 (318) 을 구비하여 구성되어 있다.
다음으로, 제 2 기판인 무기 LED 소자 (400) 는, 시판 혹은 직접 메이커로부터 발광 다이오드를 부품으로서 구입하여 칩 마운터를 사용하여 제 3 기판에 실장하면 된다. 보다 바람직한 무기 LED 소자는, 베어 칩의 LED 소자가 가장 바람직하고, 그 크기는 0.25 × 0.27 ㎜ ∼ 0.4 × 0.2 ㎜ (소위, 0201 ∼ 0402) 의 크기가 바람직하다. 혹은, 단색 발광이면 1.6 × 0.8 ㎜ (1608), 풀 컬러의 것이면, 1 칩에 3 색 혼재되어 있는 1.6 × 1.5 ㎜ (1615) 당의 크기의 무기 LED 소자여도 상관 없다. 가장 바람직한 형태는, 풀 컬러형의 베어 칩 무기 LED 소자이다.
다음으로 제 3 기판 (도 6) 을 제작한다. 제 3 기판은 제 1 기판과 마찬가지로 캐리어 기판에 고정되어 있어도 되고, 롤 투 롤로 프로세스를 실시해도 되며, 그 때의 최적의 방법을 이용할 수 있다.
처음에, 제 3 기판 상에 전극 패턴 (510) 을 형성한다. 전극 패턴 (510) 을 패턴 형성하는 방법으로는 스크린 인쇄법이 가장 바람직하지만, 포토리소그래피법을 이용하여 패터닝해도 된다. 그 후, 적절히, 소성 공정 등을 거침으로써 전극 패턴 (510) 을 얻는다.
다음으로 그 위에 기판단의 단자부, 화소 구동 회로 기판 (300) 과 무기 LED 소자 (400) 를 실장하는 위치에 개구가 있는 절연막 패턴 (520) 을 패턴 형성한다. 절연막 패턴 (520) 을 패턴 형성하는 방법으로는 스크린 인쇄법이 가장 바람직하지만, 슬릿 코트 도포나 스핀 코트로 도포를 행하고, 포토리소그래피법을 이용하여 패터닝해도 된다. 이 공정도 또한, 적절히, 소성 공정 등을 거침으로써 절연막 패턴 (520) 을 얻는다. 이 공정을 거침으로써, 제 3 기판이 완성된다.
다음으로 제 3 기판 상에 화소 구동 회로 기판 (300) 과 무기 LED 소자 (400) 를 제 3 기판 상에 실장한다 (도 7). 실장하는 방법으로는, 일반적인 칩 마운터 장치를 사용하여 실장을 행해도 된다. 제 3 기판 상에 화소 구동 회로 기판 (300) 과 무기 LED 소자 (400) 를 고정화하는 방법에 대해서는, 미리 실장할 위치에 접착제 (600) 를 스크린 인쇄법 등으로 패턴 형성하고 있어도 된다. 또한 실장 전후에 스크린 인쇄로 화소 구동 회로 기판 (300) 과 무기 LED 소자 (400) 를 실장할 지점에 소결 전의 Ag 페이스트 (610) 를 도포해 놓고, 실장 후에 소결시킴으로써 실장 부품을 고정화해도 된다.
최량의 실장 방법은, 접착제 (600) 를 미리 화소 구동 회로 기판 (300) 의 실장 지점에 도포해 놓고, 그 위에 페이스업으로 화소 구동 회로 기판 (300) 을 실장하여 고정화, 다음으로 Ag 페이스트 (610) 를 스크린 인쇄로 화소 구동 회로 기판 (300) 의 단자부와 제 3 기판 상에 형성된 화소 구동 회로 기판 (300) 과 접속하기 위한 접속 단자를 걸치도록 인쇄하고, 추가로 동일한 공정에서 무기 LED 소자 (400) 를 실장하기 위한 접속 단자 부분에도 Ag 페이스트 (610) 를 패턴 형성해 놓는다. 다음으로 발광면을 페이스업 방향으로 하여 무기 LED 소자 (400) 를 실장하고, 마지막으로 100 ℃ 30 분, Ag 페이스트 (610) 를 건조시킨다. 이로써, 제 3 기판 상에 대한 부품의 실장은 완료된다.
그런데, 제 3 기판의 크기는, 기본적으로 프린트 회로 기판의 워크 사이즈에 맞추어 설정해도 되고, 그 편이, 스크린 인쇄기 등의 제조 장치의 도입시에 있어서 특별한 사양을 투입할 필요가 없어진다. 예를 들어, 구리 피복 적층판은 1000 (1020) × 1000 (1020) ㎜ 나 1000 (1020) × 1200 (1220) ㎜ 로 최대 사이즈가 정해져 있고, 이것을 4 분할하여 500 (510) × 500 (510) ㎜□ 의 워크 사이즈나 그 이하의 워크 사이즈로서 사용할 수 있다.
다음으로, 제 3 기판끼리를 첩합하여 대형 디스플레이를 제작하는 경우에 대해서 설명한다. 500 × 500 ㎜□ 기판을 열 방향이나 행 방향으로 복수 장 첩합함으로써 대형 액티브 매트릭스 LED 디스플레이를 실현할 수 있는데, 이 때의 제 3 기판끼리를 접속하는 접합면 (700) 은, 적어도 전극 단자부에는 도전성을 갖는 접착제 (710) 를 사용하여 접착을 행하고, 그 이외의 기판 부분은, 수지제의 접착제 (720) 와 접속되어 있는 것이 바람직하다 (도 8(a)). 혹은, 각 패널단에 자석 (730) 등을 사용한 접합 기구 (740) 가 있어, 원터치로 각 기판간이 접속되는 것이 가장 바람직하다 (도 8(b)).
산업상 이용가능성
본 실시형태에 의하면, LED 의 구동이 가능한 고성능 유기 TFT 를 사용한 화소 구동 회로와 무기 LED 소자를, 디스플레이 기판과는 별도의 기판 상에서 독립적으로 제작한 것을 디스플레이 기판 상에 실장함으로써 액티브 매트릭스 방식의 LED 디스플레이를 실현할 수 있는 것을 나타냈지만, 디스플레이 기판 상에 직접 유기 TFT 에 의한 화소 구동 회로를 형성하고, 그 위에 무기 LED 소자를 실장해도 된다. 본 발명에 의해서, 무기 LED 화소의 제어에 필요한 회로나 배선이 최소한이 되어 디스플레이 전체의 경량화를 행할 수 있어, 설치 비용의 삭감이나 대형의 LED 디스플레이 기판의 초(超)플렉시블화를 달성할 수 있다.
100 : 액티브 매트릭스 LED 디스플레이의 기판
110, 120 : 디스플레이 기판 (100) 상의 절연막
211 : 행 선택선
212 : 열 선택선
213 : 전원선
214 : 그라운드선
231 : 행 선택선과의 접속을 취하기 위한 패드
232 : 열 선택선과의 접속을 취하기 위한 패드
233 : 전원선과의 접속을 취하기 위한 패드
234 : 그라운드선과의 접속을 취하기 위한 패드
235 : 화소 구동 회로의 출력과 LED 의 양극의 접속을 취하기 위한 배선 패턴
300 : 화소 구동 회로를 형성하는 기판
301 : 화소 구동 회로 형성 공정시에 사용하는 지지 기판
310 : 유기 TFT 의 게이트 전극
311 : 유기 TFT 의 게이트 절연막
312 : 유기 TFT 의 단결정 유기 반도체막
313 : 유기 TFT 의 소스 전극
314 : 유기 TFT 의 드레인 전극
315 : 유기 TFT 의 회로 배선
316 : 유기 TFT 상의 절연막
317 : 배선층간의 접속을 취하기 위한 VIA
318 : VIA 상의 패드
321 : 화소 구동 회로 기판의 전극 패드에서 행 선택선과 접속하는 단자
322 : 화소 구동 회로 기판의 전극 패드에서 열 선택선과 접속하는 단자
323 : 화소 구동 회로 기판의 전극 패드에서 전원선과 접속하는 단자
325 : 화소 구동 회로 기판의 전극 패드에서 LED 의 양극과 접속하는 단자
350 : 화소 구동 회로에 있어서의 선택용 TFT
360 : 화소 구동 회로에 있어서의 구동용 TFT
370 : 화소 구동 회로에 있어서의 유지용 용량 소자
500 : 제 3 기판
510 : 제 3 기판 상의 전극 패턴
520 : 제 3 기판 상의 절연막 패턴
600 : 구동 회로 기판을 실장하기 위한 접착제
610 : Ag 페이스트
700 : 기판끼리의 접합면
710 : 기판끼리를 접합하기 위한 도전성을 갖는 접착제
720 : 기판끼리를 접합하기 위한 수지제의 접착제
730 : 자석
740 : 접합 기구

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 가요성을 갖는 기판재 상에 형성되는 액티브 매트릭스 LED 디스플레이로서, 화소 구동 회로와, 그 화소 구동 회로와 전기적으로 접속된 무기 LED 소자를 갖는 화소 형성 유닛을 구비하고, 상기 화소 구동 회로는 적어도 1 개 이상의 박막 트랜지스터로 형성되어 있고, 그 박막 트랜지스터가 유기 박막 트랜지스터이고,
    추가로, 상기 화소 구동 회로가 형성된 화소 구동 회로 기판과, 상기 무기 LED 소자와 이것들을 실장하기 위한 패턴을 구비한 제 3 기판을 갖고, 상기 화소 구동 회로 기판과 상기 제 3 기판은 가요성을 갖고 있는 것을 특징으로 하는 액티브 매트릭스 LED 디스플레이.
  8. 제 7 항에 있어서,
    상기 화소 구동 회로 기판은, 적어도 행 선택선 접속용 단자, 열 선택선 접속용 단자, 전원선 접속용 단자, 무기 LED 접속용 단자의 4 단자를 갖고 있는 것을 특징으로 하는 액티브 매트릭스 LED 디스플레이.
  9. 제 7 항에 있어서,
    상기 제 3 기판은, 기판단에 기판간 접속 단자를 갖고, 추가로 기판 상에 행 선택선, 열 선택선, 전원선과 그라운드선을 가지며, 또한, 디스플레이의 화소를 구성하는 단위마다 적어도 행 선택선 접속용 단자, 열 선택선 접속용 단자, 전원선 혹은 그라운드선 접속용 단자, 편측이 전원선 혹은 그라운드선에 접속된 무기 LED 소자 실장용 단자를 갖고 있는 것을 특징으로 하는 액티브 매트릭스 LED 디스플레이.
  10. 제 7 항에 있어서,
    상기 화소 구동 회로가 형성된 화소 구동 회로 기판, 상기 무기 LED 소자와 이것들을 실장하기 위한 패턴을 구비한 상기 제 3 기판은, 기판 단부에 기판끼리를 첩합하거나 혹은, 전기적으로 접합하기 위한 접합 기구를 구비하고 있는 것을 특징으로 하는, 액티브 매트릭스 LED 디스플레이.
  11. 가요성을 갖는 기판재 상에 형성되는 액티브 매트릭스 LED 디스플레이로서, 화소 구동 회로와, 그 화소 구동 회로와 전기적으로 접속된 무기 LED 소자를 갖는 화소 형성 유닛을 구비하고, 상기 화소 구동 회로는 적어도 1 개 이상의 박막 트랜지스터로 형성되어 있고, 그 박막 트랜지스터가 유기 박막 트랜지스터이고,
    상기 화소 구동 회로를 구비한 기판은, 수지제 기판에 상기 화소 구동 회로를 형성하여 이루어지고,
    상기 화소 구동 회로의 상기 유기 박막 트랜지스터는,
    상기 수지제 기판 상에 형성된 도전성 박막,
    상기 도전성 박막 상에 형성된 게이트 절연막,
    상기 게이트 절연막 상에 형성된 개구부를 갖고 또한 역테이퍼 형상을 갖는 수지막,
    상기 수지막을 개재하여 상기 게이트 절연막 상에 형성된 유기 반도체 박막,
    상기 게이트 절연막 및 상기 유기 반도체 박막 상에 형성된 패터닝된 도전성 박막,
    상기 게이트 절연막, 상기 유기 반도체 박막 및 상기 패터닝된 도전성 박막 상에 형성된 절연막, 및
    상기 절연막 상에 형성된 상부 전극을 구비하는 것을 특징으로 하는 액티브 매트릭스 LED 디스플레이.
  12. 삭제
  13. 삭제
  14. 가요성을 갖는 기판재 상에 형성되는 액티브 매트릭스 LED 디스플레이의 제조 방법으로서, 화소 구동 회로 및 이것과 전기적으로 접속된 무기 LED 소자를 갖고, 상기 화소 구동 회로를 박막 트랜지스터로 형성하는 공정을 갖고,
    상기 액티브 매트릭스 LED 디스플레이가 상기 화소 구동 회로를 구비한 가요성을 갖는 화소 구동 회로 기판, 상기 무기 LED 소자, 이것들을 실장하기 위한 패턴을 구비한 가요성을 갖는 제 3 기판의 3 부재를 조합하여 구성되는 액티브 매트릭스 LED 디스플레이로서, 상기 화소 구동 회로 기판과 상기 무기 LED 소자를 상기 제 3 기판 상에 첩합하는 실장 공정을 구비하는 액티브 매트릭스 LED 디스플레이의 제조 방법.
  15. 삭제
KR1020197011090A 2016-10-19 2017-10-17 액티브 매트릭스 led 디스플레이 KR102254606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020207031035A KR102336491B1 (ko) 2016-10-19 2017-10-17 액티브 매트릭스 led 디스플레이

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-205464 2016-10-19
JP2016205464 2016-10-19
PCT/JP2017/038096 WO2018074611A1 (ja) 2016-10-19 2017-10-17 アクティブマトリクスｌｅｄディスプレイ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207031035A Division KR102336491B1 (ko) 2016-10-19 2017-10-17 액티브 매트릭스 led 디스플레이

Publications (2)

Publication Number Publication Date
KR20190067180A KR20190067180A (ko) 2019-06-14
KR102254606B1 true KR102254606B1 (ko) 2021-05-21

Family

ID=62018772

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197011090A KR102254606B1 (ko) 2016-10-19 2017-10-17 액티브 매트릭스 led 디스플레이
KR1020207031035A KR102336491B1 (ko) 2016-10-19 2017-10-17 액티브 매트릭스 led 디스플레이

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020207031035A KR102336491B1 (ko) 2016-10-19 2017-10-17 액티브 매트릭스 led 디스플레이

Country Status (7)

Country Link
US (1) US20190244942A1 (ko)
EP (1) EP3531403B1 (ko)
JP (1) JP7015024B2 (ko)
KR (2) KR102254606B1 (ko)
CN (1) CN109844848A (ko)
TW (1) TWI748086B (ko)
WO (1) WO2018074611A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205770B2 (en) 2018-05-09 2021-12-21 Sakai Display Products Corporation Lift-off method and apparatus for manufacturing flexible light emitting device
US11088122B2 (en) 2018-05-09 2021-08-10 Sakai Display Products Corporation Method and device for manufacturing flexible light emission device
CN112136361A (zh) * 2018-05-09 2020-12-25 堺显示器制品株式会社 柔性发光器件的制造方法以及制造装置
EP3588478B1 (en) * 2018-06-29 2022-03-23 GIO Optoelectronics Corp. Electronic device
US10944027B2 (en) * 2019-06-14 2021-03-09 X Display Company Technology Limited Pixel modules with controllers and light emitters
CN112684631A (zh) * 2019-10-18 2021-04-20 群创光电股份有限公司 显示装置
JPWO2021095603A1 (ko) * 2019-11-11 2021-05-20
KR20220064004A (ko) * 2020-11-11 2022-05-18 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
KR20220068446A (ko) * 2020-11-19 2022-05-26 삼성전자주식회사 디스플레이 모듈, 디스플레이 장치 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159043A1 (en) * 2012-12-10 2014-06-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US20150228704A1 (en) 2014-02-11 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10111517A (ja) * 1996-10-08 1998-04-28 Omron Corp 液晶表示装置
JP2002141492A (ja) 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
JP4887587B2 (ja) 2001-08-01 2012-02-29 ソニー株式会社 画像表示装置及びその製造方法
JP4329368B2 (ja) 2002-03-28 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
EP1513059A1 (en) 2003-09-08 2005-03-09 Barco N.V. A pixel module for use in a large-area display
JP2005101269A (ja) * 2003-09-25 2005-04-14 Toyobo Co Ltd 多層プリント配線板
US7108392B2 (en) * 2004-05-04 2006-09-19 Eastman Kodak Company Tiled flat panel lighting system
US20070001927A1 (en) * 2005-07-01 2007-01-04 Eastman Kodak Company Tiled display for electronic signage
KR100835053B1 (ko) * 2006-01-05 2008-06-03 삼성전기주식회사 반도체 발광 소자를 이용한 플렉서블 디스플레이 및 그제조 방법
JP2008033095A (ja) * 2006-07-31 2008-02-14 Toppan Printing Co Ltd 表示装置
JP4292424B2 (ja) 2006-11-15 2009-07-08 セイコーエプソン株式会社 配線基板およびその製造方法、並びに電子機器
US9013367B2 (en) * 2008-01-04 2015-04-21 Nanolumens Acquisition Inc. Flexible display
JP2010079196A (ja) 2008-09-29 2010-04-08 Dainippon Printing Co Ltd タイリング用トランジスタアレイ、トランジスタアレイ、および表示装置
WO2010061823A1 (ja) * 2008-11-28 2010-06-03 ソニー株式会社 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器
WO2013008776A1 (ja) * 2011-07-13 2013-01-17 シャープ株式会社 表示装置およびマルチディスプレイシステム
GB2511549B (en) * 2013-03-07 2020-04-22 Plastic Logic Ltd Tiled Displays
JP6254674B2 (ja) 2013-03-15 2017-12-27 アップル インコーポレイテッド 冗長性スキームを備えた発光ダイオードディスプレイパネル
JP6128046B2 (ja) 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
CN110060987B (zh) 2014-06-18 2021-03-12 艾克斯展示公司技术有限公司 微组装led显示器
JP2016033635A (ja) 2014-07-31 2016-03-10 有限会社ファイトロニクス 表示器
CN104183606A (zh) * 2014-08-07 2014-12-03 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
JP6823927B2 (ja) 2015-01-21 2021-02-03 株式会社半導体エネルギー研究所 表示システム
US9930277B2 (en) * 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
JP3203462U (ja) * 2016-01-19 2016-03-31 株式会社スリーエス 表示装置
US10103069B2 (en) * 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
CN106206611A (zh) * 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140159043A1 (en) * 2012-12-10 2014-06-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US20150228704A1 (en) 2014-02-11 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2015180924A (ja) * 2014-02-11 2015-10-15 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Also Published As

Publication number Publication date
KR20190067180A (ko) 2019-06-14
TW201917714A (zh) 2019-05-01
EP3531403A4 (en) 2020-05-27
TWI748086B (zh) 2021-12-01
KR20200124781A (ko) 2020-11-03
EP3531403B1 (en) 2022-09-28
EP3531403A1 (en) 2019-08-28
KR102336491B1 (ko) 2021-12-06
WO2018074611A1 (ja) 2018-04-26
US20190244942A1 (en) 2019-08-08
JP7015024B2 (ja) 2022-02-02
CN109844848A (zh) 2019-06-04
JPWO2018074611A1 (ja) 2019-09-12

Similar Documents

Publication Publication Date Title
KR102254606B1 (ko) 액티브 매트릭스 led 디스플레이
CN101667529B (zh) 薄膜沉积用的掩模及用该掩模制造有机发光显示器的方法
CN101341608B (zh) 有机led器件
US7719181B2 (en) Organic EL device, method for producing organic EL device, and electronic apparatus
TW201314986A (zh) 顯示裝置及其製造方法
TW201432977A (zh) 包含可撓式基板之有機發光裝置及其製備方法
WO2013015141A1 (ja) 表示装置およびその製造方法
KR20130033259A (ko) 유기 발광 소자와 그 제조 방법, 유기 표시 패널, 유기 표시 장치
TW200913336A (en) Semiconductor device, manufacturing method thereof and image display device
US11086155B2 (en) Flexible device and method of manufacturing the same, and display apparatus
CN112802975B (zh) 一种显示面板、显示装置及阵列基板的制造方法
CN114072724B (zh) 显示基板和显示装置
KR20100051628A (ko) 반도체 장치와 그 제조 방법 및 화상 표시 장치
KR20200032678A (ko) 픽셀 구조체 및 이를 포함하는 표시장치
CN103026791B (zh) 发光面板、发光面板的制造方法以及成膜系统
US8766262B2 (en) Organic light-emitting display device preventing edge defects between pixel define layer and pixel electrode, and method of manufacturing the same
JP2006243127A (ja) シートディスプレイ
JP6995333B2 (ja) アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
CN111863918B (zh) 显示背板及其制作方法、显示面板和显示装置
CN113571656A (zh) 显示基板及其制造方法、显示装置
WO2013094142A1 (ja) 表示パネルおよび表示装置
JP6283022B2 (ja) 光学装置
WO2012070586A1 (ja) 発光装置及びその製造方法
WO2014162932A1 (ja) 光学装置
KR101032026B1 (ko) 대면적 유기조명을 위한 유기발광 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right