CN104779258A - 阵列基板及其制造方法和显示装置 - Google Patents

阵列基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN104779258A
CN104779258A CN201510181256.1A CN201510181256A CN104779258A CN 104779258 A CN104779258 A CN 104779258A CN 201510181256 A CN201510181256 A CN 201510181256A CN 104779258 A CN104779258 A CN 104779258A
Authority
CN
China
Prior art keywords
layer
active layer
electrode
transparency electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510181256.1A
Other languages
English (en)
Inventor
刘正
白金超
张治超
张小祥
刘明悬
郭总杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510181256.1A priority Critical patent/CN104779258A/zh
Publication of CN104779258A publication Critical patent/CN104779258A/zh
Priority to PCT/CN2015/087633 priority patent/WO2016165256A1/zh
Priority to US14/913,123 priority patent/US20160307930A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板，所述阵列基板被划分为多个像素单元，每个所述像素单元内均设置有第一透明电极、第二透明电极和薄膜晶体管，所述薄膜晶体管包括有源层，所述第一透明电极的一端形成在所述有源层上方，所述薄膜晶体管的漏极设置在所述第一透明电极上，以与所述第一透明电极电连接。本发明还提供一种阵列基板的制造方法和一种显示装置。由于第一透明电极设置在漏极的下方，因此，第一透明电极上形成的台阶厚度变小，从而在形成第一透明电极的过程中不会发生断路现象。

Description

阵列基板及其制造方法和显示装置
技术领域
本发明涉及显示装置的制造领域，具体地，涉及一种阵列基板、该阵列基板的制造方法和一种包括所述阵列基板的显示装置。背景技术
图1中所示的是一种阵列基板的一部分的剖视示意图，如图中所示，所述阵列基板包括薄膜晶体管、第一透明电极200和第二透明电极300，第一透明电极200为像素电极，搭接在薄膜晶体管的漏极520上。为了保持透明度，第一透明电极200通常应具有较小的厚度(一般)。由于薄膜晶体管的漏极520的厚度较大()，而第一透明电极200的厚度又非常小，因此，在沉积形成第一透明电极200时，第一透明电极200上容易产生断路，从而造成产品不良。
因此，如何避免第一透明电极的断路成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种阵列基板、该阵列基板的制造方法和一种包括所述阵列基板的显示装置。在所述阵列基板中，第一透明电极不容易产生断路。
为了实现上述目的，作为本发明的一个方面，提供一种阵列基板，所述阵列基板被划分为多个像素单元，每个所述像素单元内均设置有第一透明电极、第二透明电极和薄膜晶体管，所述薄膜晶体管包括有源层，其中，所述第一透明电极的一端形成在所述有源层上方，所述薄膜晶体管的漏极设置在所述第一透明电极上，以与所述第一透明电极电连接。
优选地，所述有源层由多晶硅制成，所述薄膜晶体管还包括设置在所述有源层上的导电过渡层，所述导电过渡层的位置对应于所述薄膜晶体管的漏极的位置，所述第一透明电极的一端搭接在所述导电过渡层上，以使得所述第一透明电极与所述导电过渡层之间、以及所述有源层和所述导电过渡层之间均形成欧姆接触。
优选地，所述导电过渡层的厚度小于所述漏极的厚度。
优选地，所述导电过渡层的材料与所述漏极的材料相同。
作为本发明的另一个方面，提供一种阵列基板的制造方法，所述阵列基板被划分为多个像素单元，每个所述像素单元内均设置有第一透明电极、第二透明电极和薄膜晶体管，所述薄膜晶体管包括有源层，其中，所述制造方法包括：
形成包括有源层的图形；
在所述有源层的图形上方形成包括第一透明电极的图形；
形成包括漏极的图形，所述漏极位于所述第一透明电极上方。
优选地，所述有源层由多晶硅制成，所述制造方法还包括在形成包括有源层的图形的步骤以及形成包括第一透明电极的图形的步骤之间进行的：
形成包括导电过渡层的步骤，所述导电过渡层对应于所述漏极的位置，其中，
在形成包括第一透明电极的图形的步骤中，所述第一透明电极的一端搭接在所述导电过渡层上，以使得所述第一透明电极与所述导电过渡层之间、以及所述有源层和所述导电过渡层之间均形成欧姆接触。
优选地，所述导电过渡层的厚度小于所述漏极的厚度。
优选地，所述导电过渡层的材料与所述漏极的材料相同。
优选地，形成包括有源层的图形的步骤、形成包括导电过渡层的图形的步骤、形成包括第一透明电极的图形的步骤和形成包括源极和漏极的图形的步骤包括：
形成包括初始有源层的图形和包括初始导电过渡层的图形，所述初始有源层的边缘轮廓对应于所述有源层的轮廓，所述初始导电过渡层的边缘与所述初始有源层的边缘对齐，且所述初始导电过渡层层叠在所述初始有源层的上方；
形成透明电极材料层；
形成第二金属材料层；
在所述第二金属材料层上方形成光刻胶层；
对所述光刻胶层进行曝光显影，以形成第一掩膜图形层，所述第一掩膜图形层包括对应于各个像素单元的第一掩膜图形，所述第一掩膜图形包括对应于所述薄膜晶体管的源极和漏极之间的间隔的沟道孔；
蚀除所述透明电极材料层和所述第二金属材料层上除所述第一掩膜图形所覆盖的区域之外的材料；
对所述第一掩膜图形层进行灰化，以获得第二掩膜图形层，所述第二掩膜图形层包括多个第二掩膜图形，每个所述像素单元内设置有一个所述第二掩膜图形，所述第二掩膜图形所覆盖的区域的形状与源极和漏极上表面的形状一致；
通过刻蚀获得包括源极和漏极的图形，并蚀除所述沟道孔中的金属材料。
优选地，形成包括初始有源层的图形和包括初始导电过渡层的图形的步骤包括：
形成半导体材料层；
形成第一金属材料层；
对所述半导体材料层和所述第一金属材料层进行构图，以获得包括初始有源层的图形和包括初始导电过渡层的图形。
优选地，所述制造方法还包括在形成了包括源极和漏极的图形之后进行的：
对所述有源层上对应于所述沟道孔的部分进行刻蚀，以使得所述有源层上对应于所述沟道孔的部分的厚度小于所述有源层上其他部分的厚度。
作为本发明的另一个方面，提供一种显示装置，所述显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
由于第一透明电极设置在漏极的下方，因此，第一透明电极上形成的台阶厚度变小，从而在形成第一透明电极的过程中不会发生断路现象。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是现有技术中的阵列基板的局部剖视图；
图2是本发明所提供的阵列基板的局部剖视图；
图3是衬底基板上形成有栅极、初始有源图形和初始欧姆接触图形后的示意图；
图4是图3中的衬底基板上形成有透明电极材料层和金属材料层之后的示意图；
图5是图4中的衬底基板上形成有第一掩膜图形后的示意图；
图6是图5中所示的衬底基板上蚀除了沟道后的示意图；
图7是利用第一掩膜图形形成第二掩膜图形后的示意图；
图8是图7中所示的衬底基板获得了薄膜晶体管的源极和漏极后的示意图。
附图标记说明
100：透明基板         200：第一透明电极
300：第二透明电极     400：有源层
510：导电过渡层       510a：附加导电过渡层
200a：附加透明电极    520：漏极
520a：源极            600：栅极
700：栅绝缘层         800：钝化层
A：初始导电过渡层     B：初始有源层
C：透明电极材料层     D：金属材料层
E：第一掩膜图形       E1：沟道孔
F：第二掩膜图形
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
需要指出的是，在本发明中，用到的方位词“上”是指图2至图8中的“上”。
如图2所示，作为本发明的一个方面，提供一种阵列基板，所述阵列基板被划分为多个像素单元，每个所述像素单元内均设置有第一透明电极200、第二透明电极300和薄膜晶体管，所述薄膜晶体管包括有源层400，其中，第一透明电极200的一端形成在有源层400上方，所述薄膜晶体管的漏极520设置在第一透明电极200上，以与该第一透明电极200电连接。
本领域技术人员应当理解的是，漏极520不能够设置在阵列基板的开口区中，并且，当向所述薄膜晶体管的栅极600提供开启电平时，有源层400可以由半导体变成导体，并且，从所述薄膜晶体管的源极520a接入的灰阶信号能够通过有源层400传递给第一透明电极200以及和第一透明电极200电连接的漏极520。
由于第一透明电极200设置在漏极520的下方，因此，第一透明电极200上形成的台阶厚度变小，从而在形成第一透明电极200的过程中不会发生断路现象。
容易理解的是，第一透明电极200、第二透明电极300和薄膜晶体管均是设置在透明基板100上的。
在本发明中，对有源层的具体材料并不做限定，例如，有源层400可以由氧化物制成，也可以由多晶硅制成。
当有源层400由氧化物制成时，在形成第一透明电极200之前，需要在有源层400上形成刻蚀阻挡层；当有源层400由多晶硅制成时，则无需形成刻蚀阻挡层。通常，透明电极由ITO制成，当多晶硅与ITO直接接触时，二者之间为肖基特接触，接触电阻较大。为了减小多晶硅与ITO之间的接触电阻，优选地，可以在多晶硅和ITO之间设置导电过渡层。在本发明中，对导电过渡层的具体材料并不做特殊要求，只要满足以下要求的材料即可：在有源层和导电过渡层之间为欧姆接触、并且在所述第一透明电极和所述导电过渡层之间为欧姆接触。
相应地，在本发明中，当有源层400由多晶硅制成时，所述薄膜晶体管还包括设置在有源层400上的导电过渡层510，该导电过渡层510的位置对应于所述薄膜晶体管的漏极520的位置，第一透明电极200的一端搭接在导电过渡层510上。
在本发明中，形成导电过渡层510时，需要在形成有有源层400的基板上形成一层金属层，然后刻蚀掉对应于源极和漏极之间的区域即可，因此，所述阵列基板上还可以保留有附加导电过渡层510a，该附加导电过渡层510a的位置对应于所述薄膜晶体管的源极520a的位置。保留附加导电过渡层510a的优点在于，在制造阵列基板时，可以连续地形成半导体材料层和用于形成导电过渡层的材料层，然后利用同一道掩模工艺形成初始导电过渡层A和初始有源层B，然后再依次形成透明电极材料层C和金属材料层D，然后通过形成沟道孔E1的方式形成附加导电过渡层510a和导电过渡层510。
当然，在形成导电过渡层510时，也可以不保留附加导电过渡层510a(即，仅保留导电过渡层510，其他部分的金属层全部刻蚀掉)。在这种实施方式中，形成了初始导电过渡层A之后，要再进行一道掩模刻蚀工艺，才能形成导电过渡层510。与上文中所述的保留附加导电过渡层510a相比，多了一道掩模刻蚀步骤。
由此可知，保留附加导电过渡层510a可以简化制造阵列基板的步骤。
相应地，在形成第一透明电极200时，也可以蚀除除第一透明电极200之外其余的透明电极材料，也可以保留位于源极520a下方的附加透明电极200a。需要指出的是，如果保留了附加透明电极200a，则需要同时保留附加导电过渡层510a，以确保通过源极520a导入的信号可以传递至有源层400。优选地，所述薄膜晶体管中保留有附加导电过渡层510a和附加透明电极200a，从而可以简化刻蚀工艺。
为了进一步地确保第一透明电极200不会发生断路，优选地，导电过渡层510的厚度小于漏极520的厚度。由于导电过渡层510厚度较小，因此，可以减小形成第一透明电极200时所需要爬的坡的高度。
在本发明中，对形成导电过渡层510的具体材料也不做特殊的限定。只要能够使得导电过渡层510与第一透明电极200之间、以及过渡层510与有源层400之间形成欧姆接触即可。
为了简化制造方法，优选地，导电过渡层510的材料与所漏极520的材料相同。例如，当漏极520由金属铝制成时，导电过渡层510也由金属铝制成。
当然，导电过渡层510的材料也可以不同于漏极520的材料。例如，可以利用金属铝制成导电过渡层510，但是，可以将漏极制成MoAlMo的三层金属结构。
当然，本发明所提供的阵列基板还可以包括位于栅极层和有源层之间的栅绝缘层700和位于有源层上方的钝化层800。第二透明电极300即形成在钝化层800上，并且，第二透明电极300可以为梳状电极，该第二透明电极300通过过孔和栅极层中的公共电极线电连接。由于第二透明电极300为梳状电极，那么第一透明电极200为块状电极。
作为本发明的另一个方面，提供本发明所述的阵列基板的制造方法，所述阵列基板被划分为多个像素单元，每个所述像素单元内均设置有第一透明电极、第二透明电极和薄膜晶体管，所述薄膜晶体管包括有源层，其中，所述制造方法包括：
形成包括有源层的图形；
在所述有源层的图形上方形成包括第一透明电极的图形；
形成包括漏极的图形，所述漏极位于所述第一透明电极上方。
在包括有源层的图形中，包括对应于各个像素单元的薄膜晶体管的有源层。包括漏极的图形中，除了包括各个薄膜晶体管的漏极之外，还包括各个薄膜晶体管的源极、多条数据线等。
由于第一透明电极位于漏极的下方，因此，在形成第一透明电极时，第一透明电极所爬的坡较矮，所以第一透明电极不容易产生断裂。
如上文中所述，在本发明中，对形成有源层的材料并不做限定，因此，有源层可以由氧化物制成，也可以由多晶硅制成。
当有源层由氧化物制成时，在形成第一透明电极之前，需要在有源层上形成刻蚀阻挡层；当有源层由多晶硅制成时，则无需形成刻蚀阻挡层。
当所述有源层由多晶硅制成时，所述制造方法还包括在形成包括有源层的图形的步骤以及形成包括第一透明电极的图形的步骤之间进行的：
形成包括导电过渡层的步骤，所述导电过渡层对应于所述漏极的位置，其中，
在形成包括第一透明电极的图形的步骤中，所述第一透明电极的一端搭接在所述导电过渡层上，以使得所述第一透明电极与所述导电过渡层之间、以及所述有源层和所述导电过渡层之间均形成欧姆接触。
优选地，所述导电过渡层的厚度小于所述漏极的厚度。
优选地，所述导电过渡层的材料与所述源极和漏极的材料相同。
在本发明中，对形成各个图形层的具体步骤并不做限定。通常，可以通过光刻构图工艺形成。
为了简化所述阵列基板的制造方法的步骤，优选地，形成包括有源层的图形的步骤、形成包括导电过渡层的图形的步骤、形成包括第一透明电极的图形的步骤和形成包括源极和漏极的图形的步骤包括：
形成包括初始有源层B的图形和包括初始导电过渡层A的图形，所述初始有源层B的边缘轮廓对应于所述有源层的轮廓，所述初始导电过渡层A的边缘与所述初始有源层B的边缘对齐，且所述初始导电过渡层A层叠在所述初始有源层B的上方；
形成透明电极材料层C(如图4所示)；
形成第二金属材料层D(如图4所示)；
在第二金属材料层D上方形成光刻胶层；
对所述光刻胶层进行曝光显影，以形成第一掩膜图形层，该第一掩膜图形层包括对应于各个像素单元的第一掩膜图形E(如图5所示)，换言之，每个像素单元内均形成有一个第一掩膜图形E，该第一掩膜图形E包括对应于所述源极和所述漏极之间的间隔的沟道孔E1；
蚀除所述透明电极材料层和所述第二金属材料层上除第一掩膜图形E所覆盖的区域之外的材料(如图6所示)；
对所述第一掩膜图形层进行灰化，以获得第二掩膜图形层，所述第二掩膜图形层包括多个第二掩膜图形F，每个所述像素单元内设置有一个第二掩膜图形F(如图7所示)，所述第二掩膜图形F所覆盖的区域的形状与所述薄膜晶体管中的源极和漏极的上表面的形状一致；
通过刻蚀获得包括源极和漏极的图形，并蚀除沟道孔E1中的金属材料(如图8所示)。经过此次刻蚀可以防止有源层400的表面残留导电材料，从而可以确保薄膜晶体管的打开和关闭性能，有利于提高显示面板的良率。在刻蚀时，第二掩膜图形F可以保护该第二掩膜图形F所覆盖的部分的材料不被刻蚀掉，未被刻蚀掉的材料形成为所述薄膜晶体管的源极和漏极。
需要指出的是，此处所述的“源极和漏极上表面的形状”是指源极的上表面与漏极的上表面形成的组合的形状。
如上文中所述，在通过刻蚀工艺形成源极和漏极之前，并未蚀除有源层上与源极相对应的位置处的初始过渡层材料，从而可以减少一道掩模刻蚀步骤，整体简化了所述制造方法，降低了生产成本。
优选地，在有源层400上，对应于沟道孔E1位置处的厚度小于有源层400上其他位置处的厚度，从而可以确保有源层上没有金属残留。因此，所述制造方法还包括在形成了包括源极和漏极的图形之后进行的：
对所述有源层上对应于所述沟道孔的部分进行刻蚀，以使得所述有源层上对应于所述沟道孔的部分的厚度小于所述有源层上其他部分的厚度。
上述步骤可以通过干刻法进行。
在本发明中，第二金属层可以包括层叠设置的多个子金属层，且相邻两层子金属层的成分不同。例如，第二金属层可以是AlMoAl金属层。
在本发明中，对形成包括初始有源层的图形和包括初始导电过渡层的图形的步骤并没有特殊的要求，该步骤可以包括：
形成半导体材料层；
形成第一金属材料层；
对所述半导体材料层和所述第一金属材料层进行构图，以获得包括初始有源层的图形和包括初始导电过渡层的图形(如图3所示)。
第一金属材料层的成分与第二金属材料层的成分可以相同，也可以不同。
本领域技术人员容易理解的是，所述制造方法还包括在形成有源层之进行的如下步骤：
形成包括栅极的图形；
形成栅绝缘层。
其中，有源层形成在栅绝缘层上。
并且，所述制造方法还包括在形成源漏极之后进行的：
形成钝化层；
形成包括第二透明电极的图形。
其中，钝化层覆盖源漏电极层，而第二透明电极为梳状电极，通过过孔与公共电极线相连。
作为本发明的另一个方面，提供一种显示装置，所述显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
容易理解的是，所述显示装置为液晶显示装置，该显示装置还包括与所述阵列基板对盒设置的对盒基板。可以将彩膜层设置在对盒基板上，以实现彩色显示。
所述显示装置可以是电脑的显示器、笔记本电脑、导航仪、手机、平板电脑等。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种阵列基板，所述阵列基板被划分为多个像素单元，每个所述像素单元内均设置有第一透明电极、第二透明电极和薄膜晶体管，所述薄膜晶体管包括有源层，其特征在于，所述第一透明电极的一端形成在所述有源层上方，所述薄膜晶体管的漏极设置在所述第一透明电极上，以与所述第一透明电极电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述有源层由多晶硅制成，所述薄膜晶体管还包括设置在所述有源层上的导电过渡层，所述导电过渡层的位置对应于所述薄膜晶体管的漏极的位置，所述第一透明电极的一端搭接在所述导电过渡层上，以使得所述第一透明电极与所述导电过渡层之间、以及所述有源层和所述导电过渡层之间均形成欧姆接触。
3.根据权利要求2所述的阵列基板，其特征在于，所述导电过渡层的厚度小于所述漏极的厚度。
4.根据权利要求2或3所述的阵列基板，其特征在于，所述导电过渡层的材料与所述漏极的材料相同。
5.一种阵列基板的制造方法，所述阵列基板被划分为多个像素单元，每个所述像素单元内均设置有第一透明电极、第二透明电极和薄膜晶体管，所述薄膜晶体管包括有源层，其特征在于，所述制造方法包括：
形成包括有源层的图形；
在所述有源层的图形上方形成包括第一透明电极的图形；
形成包括漏极的图形，所述漏极位于所述第一透明电极上方。
6.根据权利要求5所述的制造方法，其特征在于，所述有源层由多晶硅制成，所述制造方法还包括在形成包括有源层的图形的步骤以及形成包括第一透明电极的图形的步骤之间进行的：
形成包括导电过渡层的步骤，所述导电过渡层对应于所述漏极的位置，其中，
在形成包括第一透明电极的图形的步骤中，所述第一透明电极的一端搭接在所述导电过渡层上，以使得所述第一透明电极与所述导电过渡层之间、以及所述有源层和所述导电过渡层之间均形成欧姆接触。
7.根据权利要求6所述的制造方法，其特征在于，所述导电过渡层的厚度小于所述漏极的厚度。
8.根据权利要求6所述的制造方法，其特征在于，所述导电过渡层的材料与所述漏极的材料相同。
9.根据权利要求6至8中任意一项所述的制造方法，其特征在于，形成包括有源层的图形的步骤、形成包括导电过渡层的图形的步骤、形成包括第一透明电极的图形的步骤和形成包括源极和漏极的图形的步骤包括：
形成包括初始有源层的图形和包括初始导电过渡层的图形，所述初始有源层的边缘轮廓对应于所述有源层的轮廓，所述初始导电过渡层的边缘与所述初始有源层的边缘对齐，且所述初始导电过渡层层叠在所述初始有源层的上方；
形成透明电极材料层；
形成第二金属材料层；
在所述第二金属材料层上方形成光刻胶层；
对所述光刻胶层进行曝光显影，以形成第一掩膜图形层，所述第一掩膜图形层包括对应于各个像素单元的第一掩膜图形，所述第一掩膜图形包括对应于所述薄膜晶体管的源极和漏极之间的间隔的沟道孔；
蚀除所述透明电极材料层和所述第二金属材料层上除所述第一掩膜图形所覆盖的区域之外的材料；
对所述第一掩膜图形层进行灰化，以获得第二掩膜图形层，所述第二掩膜图形层包括多个第二掩膜图形，每个所述像素单元内设置有一个所述第二掩膜图形，所述第二掩膜图形所覆盖的区域的形状与源极和漏极上表面的形状一致；
通过刻蚀获得包括源极和漏极的图形，并蚀除所述沟道孔中的金属材料。
10.根据权利要求9所述的制造方法，其特征在于，形成包括初始有源层的图形和包括初始导电过渡层的图形的步骤包括：
形成半导体材料层；
形成第一金属材料层；
对所述半导体材料层和所述第一金属材料层进行构图，以获得包括初始有源层的图形和包括初始导电过渡层的图形。
11.根据权利要求9所述的制造方法，其特征在于，所述制造方法还包括在形成了包括源极和漏极的图形之后进行的：
对所述有源层上对应于所述沟道孔的部分进行刻蚀，以使得所述有源层上对应于所述沟道孔的部分的厚度小于所述有源层上其他部分的厚度。
12.一种显示装置，所述显示装置包括阵列基板，其特征在于，所述阵列基板为权利要求1至4中任意一项所述的阵列基板。
CN201510181256.1A 2015-04-16 2015-04-16 阵列基板及其制造方法和显示装置 Pending CN104779258A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510181256.1A CN104779258A (zh) 2015-04-16 2015-04-16 阵列基板及其制造方法和显示装置
PCT/CN2015/087633 WO2016165256A1 (zh) 2015-04-16 2015-08-20 阵列基板及其制造方法和显示装置
US14/913,123 US20160307930A1 (en) 2015-04-16 2015-08-20 Array substrate, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510181256.1A CN104779258A (zh) 2015-04-16 2015-04-16 阵列基板及其制造方法和显示装置

Publications (1)

Publication Number Publication Date
CN104779258A true CN104779258A (zh) 2015-07-15

Family

ID=53620634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510181256.1A Pending CN104779258A (zh) 2015-04-16 2015-04-16 阵列基板及其制造方法和显示装置

Country Status (3)

Country Link
US (1) US20160307930A1 (zh)
CN (1) CN104779258A (zh)
WO (1) WO2016165256A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016165256A1 (zh) * 2015-04-16 2016-10-20 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220164845A (ko) * 2021-06-04 2022-12-14 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629582A (zh) * 2011-10-19 2012-08-08 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示器件
CN102693938A (zh) * 2011-04-15 2012-09-26 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103972245A (zh) * 2014-03-12 2014-08-06 友达光电股份有限公司 像素结构与其制造方法
US20140353690A1 (en) * 2013-05-30 2014-12-04 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430962B1 (ko) * 2008-03-04 2014-08-18 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 어레이 기판의 제조방법
SG10201610711UA (en) * 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
CN104779258A (zh) * 2015-04-16 2015-07-15 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693938A (zh) * 2011-04-15 2012-09-26 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102629582A (zh) * 2011-10-19 2012-08-08 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示器件
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
US20140353690A1 (en) * 2013-05-30 2014-12-04 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
CN103972245A (zh) * 2014-03-12 2014-08-06 友达光电股份有限公司 像素结构与其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘银春: "《平板显示技术基础》", 31 August 2013 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016165256A1 (zh) * 2015-04-16 2016-10-20 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置

Also Published As

Publication number Publication date
WO2016165256A1 (zh) 2016-10-20
US20160307930A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
CN108376672B (zh) 阵列基板及其制备方法，以及显示装置
CN103296033B (zh) 一种阵列基板及其制作方法
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN103456740B (zh) 像素单元及其制造方法、阵列基板和显示装置
CN103441128B (zh) 一种tft阵列基板及其制造方法
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
CN103730475B (zh) 一种阵列基板及其制造方法、显示装置
CN104201152A (zh) 制作显示面板的方法
CN104064601B (zh) Tft、tft阵列基板及其制造方法、显示面板、显示装置
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
CN103354218A (zh) 阵列基板及其制作方法和显示装置
US9276014B2 (en) Array substrate and method of fabricating the same, and liquid crystal display device
CN112928125B (zh) 阵列基板及显示面板
EP4131217A1 (en) Display substrate and manufacturing method therefor, display motherboard and display device
CN102969311A (zh) 阵列基板及其制作方法、显示装置
CN113948458B (zh) 阵列基板及其制作方法
CN103681514A (zh) 阵列基板及其制作方法、显示装置
CN113725157B (zh) 阵列基板及其制作方法
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
JP6280042B2 (ja) 電子ペーパー能動基板とその製造方法及び電子ペーパーディスプレイスクリーン
CN102593052B (zh) 一种像素结构的制作方法
CN106575062B (zh) 有源矩阵基板及其制造方法
CN104201178B (zh) 阵列基板及其制备方法、显示装置
CN106876415B (zh) 一种薄膜晶体管阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150715