CN104932159A - 显示基板及其制造方法、驱动方法和显示装置 - Google Patents

显示基板及其制造方法、驱动方法和显示装置 Download PDF

Info

Publication number
CN104932159A
CN104932159A CN201510381835.0A CN201510381835A CN104932159A CN 104932159 A CN104932159 A CN 104932159A CN 201510381835 A CN201510381835 A CN 201510381835A CN 104932159 A CN104932159 A CN 104932159A
Authority
CN
China
Prior art keywords
pixel electrode
electrode
layer
display base
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510381835.0A
Other languages
English (en)
Inventor
栗芳芳
文锺源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510381835.0A priority Critical patent/CN104932159A/zh
Publication of CN104932159A publication Critical patent/CN104932159A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种显示基板及其制造方法、驱动方法和显示装置。该显示基板包括：衬底基板和位于衬底基板上方的像素电极层和公共电极层，像素电极层和公共电极层之间形成有绝缘层，像素电极层包括交替设置的多个第一像素电极和第二像素电极；第一像素电极和相邻的第二像素电极之间形成IPS电场；第一像素电极和所述公共电极层之间形成FFS电场；第二像素电极和所述公共电极层之间形成FFS电场。本发明中，IPS电场提高了电极之间的光透过率且FFS电场提高了电极边缘的光透过率，从而提高了显示装置的光透过率。

Description

显示基板及其制造方法、驱动方法和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板及其制造方法、驱动方法和显示装置。
背景技术
随着显示技术的飞速发展，市场对显示装置的画面品质也提出了更高的要求。而边缘场开关(Fringe Field Switching，简称：FFS)模式和平面转换(In-Plane Switching，简称：IPS)模式因自身所具备的高亮度、真彩色、超宽视角等优点，成为了近些年来各大液晶显示器(LiquidCrystal Display，简称：LCD)厂商竞相追逐的先进显示技术。上述两种显示模式共同的特点是均通过水平电场控制液晶的旋转，从而实现对透射光的控制。
对于FFS模式的显示装置，通常在电压开启的状态(on state)下像素电极边缘的水平电场最强，从像素电极边缘到两个像素电极之间的水平电场呈下降趋势，因此在同一驱动电压的情况下，像素电极边缘的光透过率最大,两个像素电极之间的位置光透过率较小且最中间的位置呈现出极小值。FFS模式的显示装置对像素电极边缘的光透射控制的较好。
对于IPS模式的显示装置，通常在电压开启的状态(on state)下像素电极和公共电极之间的水平电场最强像素电极边缘和公共电极边缘的水平电场较弱，而像素电极边缘和公共电极边缘垂直电场较强。因此，在上述电场的排布下，像素电极和公共电极之间的光透过率相对较高，而像素电极边缘和公共电极边缘的光透过率则相对较低。IPS模式的显示装置对像素电极和公共电极之间的光透射控制的较好。
综上所述，FFS模式的显示装置中两个像素电极之间的位置光透过率较小，而IPS模式的显示装置中像素电极边缘和公共电极边缘的光透过率较低。因此，现有技术中的显示装置的光透过率降低。
发明内容
本发明提供一种显示基板及其制造方法、驱动方法和显示装置，用于提高显示装置的光透过率。
为实现上述目的，本发明提供了一种显示基板，包括：衬底基板和位于衬底基板上方的像素电极层和公共电极层，所述像素电极层和公共电极层之间形成有绝缘层，所述像素电极层包括交替设置的多个第一像素电极和第二像素电极；
所述第一像素电极和相邻的所述第二像素电极之间形成IPS电场；
所述第一像素电极和所述公共电极层之间形成FFS电场；
所述第二像素电极和所述公共电极层之间形成FFS电场。
可选地，所述公共电极层包括多个公共电极，所述公共电极与所述第一像素电极和所述第二像素电极相对设置；
所述第一像素电极和相对设置的公共电极之间形成FFS电场；
所述第二像素电极和相对设置的公共电极之间形成FFS电场。
可选地，所述像素电极层位于所述公共电极层的上方，所述第一像素电极位于相对设置的公共电极的正上方，所述第二像素电极位于相对设置的公共电极的正上方。
可选地，所述公共电极的宽度大于所述第一像素电极的宽度，所述公共电极的宽度大于所述第二像素电极的宽度。
可选地，所述公共电极的宽度与所述第一像素电极的宽度的差值包括2μm至6μm，所述公共电极的宽度与所述第二像素电极的宽度的差值包括2μm至6μm。
可选地，所述绝缘层包括保护层和位于所述保护层上方的钝化层，所述第一像素电极和第二像素电极的宽度相同，所述钝化层为有机膜时，所述第一像素电极的宽度包括1μm至4μm，相邻的所述第一像素电极和所述第二像素电极之间的距离包括4μm至10μm，相邻的所述公共电极之间的距离包括2μm至8μm，所述钝化层的厚度包括至
可选地，所述绝缘层包括保护层和位于所述保护层上方的钝化层，所述第一像素电极和第二像素电极的宽度相同，所述钝化层为无机膜时，所述第一像素电极的宽度包括1μm至4μm，相邻的所述第一像素电极和所述第二像素电极之间的距离包括6μm至14μm，相邻的所述公共电极之间的距离包括4μm至10μm，所述钝化层的厚度包括至4μm。
可选地，相邻的所述第一像素电极和所述第二像素电极之间的距离大于或等于8μm且小于或等于10μm。
可选地，所述第一像素电极上加载第一驱动信号，所述第二像素电极上加载第二驱动信号，所述公共电极上加载第三驱动信号，所述第一驱动信号和所述第二驱动信号不同，所述第三驱动信号和所述第一驱动信号的差值为所述第三驱动信号和所述第二驱动信号的差值的负值。
可选地，所述第一像素电极和第二像素电极均为条状结构；
所述公共电极为条状结构或者板状结构。
为实现上述目的，本发明提供了一种显示装置，包括相对设置的对置基板和上述显示基板，所述对置基板和所述显示基板之间设置有液晶。
为实现上述目的，本发明提供了一种显示基板的制造方法，包括：
在衬底基板的上方形成像素电极层、绝缘层和公共电极层，所述绝缘层位于所述像素电极层和公共电极层之间，所述像素电极层包括交替设置的多个第一像素电极和第二像素电极，所述第一像素电极和相邻的所述第二像素电极之间形成IPS电场，所述第一像素电极和所述公共电极层之间形成FFS电场，所述第二像素电极和所述公共电极层之间形成FFS电场。
可选地，所述在衬底基板的上方形成像素电极层、绝缘层和公共电极层包括：
在所述衬底基板的上方形成公共电极层；
在所述衬底基板的上方形成绝缘层，所述绝缘层位于所述公共电极层上方；
在所述衬底基板的上方形成像素电极层，所述像素电极层位于所述绝缘层上方。
可选地，所述绝缘层包括保护层和位于所述保护层上方的钝化层；
所述在所述衬底基板的上方形成公共电极层包括：在衬底基板之上形成公共电极层、栅线和栅极；所述在所述衬底基板的上方形成绝缘层包括：在衬底基板之上形成保护层、有源层、源极、漏极和数据线，在衬底基板之上形成钝化层，并在钝化层上形成第一过孔，所述像素电极层通过第一过孔和漏极连接。
可选地，所述在所述衬底基板的上方形成绝缘层还包括：在钝化层和保护层上形成第二过孔；所述在所述衬底基板的上方形成像素电极层之后包括：在衬底基板之上形成公共电极连接线，公共电极连接线通过第二过孔和公共电极连接结构连接。
可选地，所述公共电极层包括多个公共电极，所述公共电极与所述第一像素电极和所述第二像素电极相对设置；
所述第一像素电极和相对设置的公共电极之间形成FFS电场；
所述第二像素电极和相对设置的公共电极之间形成FFS电场。
可选地，所述第一像素电极和第二像素电极的宽度相同，所述钝化层为有机膜时，所述第一像素电极的宽度包括1μm至4μm，相邻的所述第一像素电极和所述第二像素电极之间的距离包括4μm至10μm，相邻的所述公共电极之间的距离包括2μm至8μm，所述钝化层的厚度包括至
可选地，所述第一像素电极和第二像素电极的宽度相同，所述钝化层为无机膜时，所述第一像素电极的宽度包括1μm至4μm，相邻的所述第一像素电极和所述第二像素电极之间的距离包括6μm至14μm，相邻的所述公共电极之间的距离包括4μm至10μm，所述钝化层的厚度包括至4μm。
可选地，相邻的所述第一像素电极和所述第二像素电极之间的距离大于或等于8μm且小于或等于10μm。
为实现上述目的，本发明提供了一种显示基板的驱动方法，包括：向第一像素电极加载第一驱动信号、向第二像素电极加载第二驱动信号以及向公共电极层加载第三驱动信号，以使所述第一像素电极和相邻的所述第二像素电极之间形成IPS电场、所述第一像素电极和所述公共电极层之间形成FFS电场以及所述第二像素电极和所述公共电极层之间形成FFS电场。
本发明具有以下有益效果：
本发明提供的显示基板及其制造方法、驱动方法和显示装置的技术方案中，像素电极层包括交替设置的多个第一像素电极和第二像素电极，第一像素电极和相邻的第二像素电极之间形成IPS电场，第一像素电极、第二像素电极分别和公共电极层之间形成FFS电场，IPS电场提高了电极之间的光透过率且FFS电场提高了电极边缘的光透过率，从而提高了显示装置的光透过率。
附图说明
图1为本发明实施例一提供的一种显示基板的结构示意图；
图2为图1中显示基板的结构尺寸示意图；
图3为图1中的显示基板的驱动示意图；
图4为图2中显示基板的光透过率的示意图；
图5为本发明实施例三提供的一种显示基板的制造方法的流程图；
图6a为实施例三中形成公共电极层、栅线和栅极的示意图；
图6b为实施例三中形成保护层、有源层、源极、漏极和数据线的示意图；
图6c为实施例三中形成第一过孔的示意图；
图6d为实施例三中形成像素电极层的示意图；
图7为本发明实施例四提供的一种显示基板的制造方法的流程图；
图8a为实施例四中形成公共电极层、栅线和栅极的示意图；
图8b为实施例四中形成保护层、有源层、源极、漏极和数据线的示意图；
图8c为实施例四中形成第一过孔和第二过孔的示意图；
图8d为实施例四中形成像素电极层的示意图；
图8e为实施例四中形成公共电极连接线的示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的显示基板及其制造方法、驱动方法和显示装置进行详细描述。
图1为本发明实施例一提供的一种显示基板的结构示意图，如图1所示，该显示基板包括衬底基板11和位于衬底基板11上方的像素电极层12和公共电极层13，所述像素电极层和公共电极层之间形成有绝缘层14，像素电极层12包括交替设置的多个第一像素电极121和第二像素电极122。第一像素电极121和相邻的第二像素电极122之间形成IPS电场，第一像素电极121和公共电极层13之间形成FFS电场，第二像素电极122和公共电极层13之间形成FFS电场。
本实施例中，公共电极层13包括多个公共电极131，公共电极131与第一像素电极121和第二像素电极122相对设置。具体地，第一像素电极121和相对设置的公共电极131之间形成FFS电场；第二像素电极122和相对设置的公共电极131之间形成FFS电场。
本实施例中，像素电极层12位于公共电极层13的上方，第一像素电极121位于相对设置的公共电极131的正上方，第二像素电极122位于相对设置的公共电极131的正上方。具体地，公共电极131位于衬底基板11的上方，第一像素电极121和第二像素电极122位于绝缘层14之上。
本实施例中，优选地，第一像素电极121、第二像素电极122和公共电极131的均为条状结构。可选地，在实际应用中，公共电极131还以为板状结构，此种情况不再具体画出。
本实施例中，公共电极131的宽度大于第一像素电极121的宽度，公共电极131的宽度大于第二像素电极122的宽度。优选地，公共电极131的宽度与第一像素电极121的宽度的差值包括2μm至6μm，公共电极131的宽度与第二像素电极121的宽度的差值包括2μm至6μm。第一像素电极121和第二像素电极122的宽度可以相同或者不同，优选地，第一像素电极121和第二像素电极122的宽度相同。
图2为图1中显示基板的结构尺寸示意图，如图2所示，绝缘层14包括保护层141和位于保护层141上方的钝化层142。本实施例中，当钝化层142采用不同的材料时，可根据其导电率设计钝化层142的尺寸参数和各个电极的尺寸参数。第一像素电极121和第二像素电极122的宽度相同，钝化层142为有机膜时，第一像素电极121的宽度a包括1μm至4μm，相邻的第一像素电极121和第二像素电极122之间的距离b包括4μm至10μm，相邻的公共电极131之间的距离c包括2μm至8μm，钝化层142的厚度d包括至例如：有机膜的材料可以为陶氏化学公司生产的材料；或者，第一像素电极121和第二像素电极122的宽度相同，钝化层142为无机膜时，第一像素电极121的宽度a包括1μm至4μm，相邻的第一像素电极121和第二像素电极122之间的距离b包括6μm至14μm，相邻的公共电极131之间的距离c包括4μm至10μm，钝化层142的厚度d包括至4μm。其中，优选地，相邻的第一像素电极121和第二像素电极122之间的距离b大于或等于8μm且小于或等于10μm。
本实施例中，优选地，显示基板可以为阵列基板，则该显示基板还可以包括栅线、数据线和薄膜晶体管，栅线、数据线和薄膜晶体管在图1中未具体画出。对保护层、钝化层与上述各个结构之间的位置关系的描述可参见下述实施例三或者实施例四提供的显示基板的制造方法中的描述。
图3为图1中的显示基板的驱动示意图，如图3所示，第一像素电极121上加载第一驱动信号，第二像素电极122上加载第二驱动信号，公共电极131上加载第三驱动信号。第一驱动信号和第二驱动信号使得第一像素电极121和第二像素电极122之间形成IPS电场，第一驱动信号和第三驱动信号使得第一像素电极121和公共电极131之间形成FFS电场，第二驱动信号和第三驱动信号使得第二像素电极122和公共电极131之间形成FFS电场。FFS电场和IPS电场共同驱动液晶23。第一驱动信号和第二驱动信号不同，第三驱动信号和第一驱动信号的差值为第三驱动信号和第二驱动信号的差值的负值，例如：本实施例中，第一驱动信号为0V，第二驱动信号为8V，第三驱动信号为4V，则第三驱动信号和第一驱动信号的差值为4V，第三驱动信号和第二驱动信号的差值为-4V，第二驱动信号和第一驱动信号的差值为8V。
在实际应用中，可选地，公共电极层位于像素电极层的上方，第一像素电极位于相对设置的公共电极的正下方，第二像素电极位于相对设置的公共电极的正下方，此种情况不再具体画出。此种情况下，第一像素电极的宽度大于公共电极的宽度，第二像素电极的宽度大于公共电极的宽度，第一像素电极和第二像素电极的宽度可以相同或者不同，优选地，第一像素电极和第二像素电极的宽度相同。
图4为图2中显示基板的光透过率的示意图，如图4所示，显示基板中除了像素电极中间位置的光透过率略有降低之外，其余位置的光透过率较为均匀。
本实施例提供的显示基板中，像素电极层包括交替设置的多个第一像素电极和第二像素电极，第一像素电极和相邻的第二像素电极之间形成IPS电场，第一像素电极、第二像素电极分别和公共电极层之间形成FFS电场，IPS电场提高了电极之间的光透过率且FFS电场提高了电极边缘的光透过率，从而提高了显示装置的光透过率。第三驱动信号和第一驱动信号的差值的绝对值与第三驱动信号和第二驱动信号的差值的绝对值相同，从而有效确保两个像素电极和公共电极之间形成相同的液晶控制。像素电极之间采用IPS电场控制，第三驱动信号和第一驱动信号的差值为第三驱动信号和第二驱动信号的差值的负值，增强了两个像素电极缝隙之间的电场，使得液晶的驱动电压可以降低，从而降低了功耗。本实施例中，公共电极的形状可以为条状，减少了电极覆盖的区域面积，从而进一步提高了光透过率。
本发明实施例二提供了一种显示装置，该显示装置包括相对设置的对置基板和显示基板，对置基板和显示基板之间设置有液晶，显示基板可采用上述实施例一提供的显示基板。
本实施例中，显示基板可以为阵列基板，则对置基板可以为彩膜基板。
本实施例提供的显示装置中，像素电极层包括交替设置的多个第一像素电极和第二像素电极，第一像素电极和相邻的第二像素电极之间形成IPS电场，第一像素电极、第二像素电极分别和公共电极层之间形成FFS电场，IPS电场提高了电极之间的光透过率且FFS电场提高了电极边缘的光透过率，从而提高了显示装置的光透过率。第三驱动信号和第一驱动信号的差值为第三驱动信号和第二驱动信号的差值的负值，从而有效确保两个像素电极和公共电极之间形成相同的液晶控制。像素电极之间采用IPS电场控制，增强了两个像素电极缝隙之间的电场，使得液晶的驱动电压可以降低，从而降低了功耗。本实施例中，公共电极的形状可以为条状，减少了电极覆盖的区域面积，从而进一步提高了光透过率。
本发明实施例三提供了一种显示基板的制造方法，该方法包括：
在衬底基板的上方形成像素电极层、绝缘层和公共电极层，所述绝缘层位于所述像素电极层和公共电极层之间，所述像素电极层包括交替设置的多个第一像素电极和第二像素电极，所述第一像素电极和相邻的所述第二像素电极之间形成IPS电场，所述第一像素电极和所述公共电极层之间形成FFS电场，所述第二像素电极和所述公共电极层之间形成FFS电场。具体地，在衬底基板的上方形成像素电极层、绝缘层和公共电极层可包括：在衬底基板的上方形成公共电极层；在所述衬底基板的上方形成绝缘层，所述绝缘层位于所述公共电极层上方；在所述衬底基板的上方形成像素电极层，所述像素电极层位于所述绝缘层上方。其中，绝缘层可包括保护层和位于所述保护层上方的钝化层。
下面通过一个具体的例子对实施例三的技术方案进行详细描述。
图5为本发明实施例三提供的一种显示基板的制造方法的流程图，如图5所示，该方法包括：
步骤101、在衬底基板之上形成公共电极层、栅线和栅极。
图6a为实施例三中形成公共电极层、栅线和栅极的示意图，如图6a所示，在衬底基板之上连续制备公共电极材料层和栅极材料层，具体地可通过镀膜工艺在衬底基板之上制备公共电极材料层和栅极材料层；对公共电极材料层和栅极材料层进行构图工艺形成公共电极层13、栅线15和栅极16。构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺，其中，可通过半色调掩膜板(halftone mask)进行曝光工艺。优选地，在形成公共电极层、栅线和栅极的同时，还形成公共电极走线22，该公共电极走线22位于公共电极层13之上且与公共电极层13连接以使不同像素单元中的公共电极层13之间相互连接，从而保证了公共电极层13的均一性。其中，公共电极走线22和栅线15同层设置，栅线15和栅极16同层设置且一体成型。
步骤102、在衬底基板之上形成保护层、有源层、源极、漏极和数据线。
图6b为实施例三中形成保护层、有源层、源极、漏极和数据线的示意图，如图6b所示，在栅线和栅极之上连续制备保护层、有源层材料层、源漏极材料层，具体地可通过镀膜工艺在栅线和栅极之上连续制备保护层、有源层材料层和源漏极材料层；对有源层材料层和源漏极材料层进行构图工艺形成有源层17、源极18、漏极19和数据线20。构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺，其中，可通过半色调掩膜板(halftone mask)进行曝光工艺。
步骤103、在衬底基板之上形成钝化层，并在钝化层上形成第一过孔。
图6c为实施例三中形成第一过孔的示意图，如图6c所示，在数据线之上制备钝化层，具体地可通过镀膜工艺在数据线之上制备钝化层，优选地，钝化层为无机膜，例如：有机膜的材料可以为陶氏化学公司生产的材料；对钝化层进行构图工艺形成第一过孔21，该第一过孔21位于漏极19的上方。构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。
如图2所示，绝缘层14包括保护层141和位于保护层141上方的钝化层142。公共电极层13包括多个公共电极131，公共电极131与第一像素电极121和第二像素电极122相对设置；第一像素电极121和相对设置的公共电极131之间形成FFS电场；第二像素电极122和相对设置的公共电极131之间形成FFS电场。优选地，第一像素电极121和第二像素电极122的宽度相同，钝化层142为有机膜时，第一像素电极121的宽度包括1μm至4μm，相邻的第一像素电极121和第二像素电极122之间的距离包括4μm至10μm，相邻的公共电极131之间的距离包括2μm至8μm，钝化层142的厚度d包括至其中，优选地，相邻的第一像素电极121和第二像素电极122之间的距离b大于或等于8μm且小于或等于10μm，从而实现mura发生几率的最小化。
步骤104、在衬底基板之上形成像素电极层，像素电极层通过第一过孔和漏极连接。
图6d为实施例三中形成像素电极层的示意图，如图6d所示，在钝化层之上制备像素电极材料层，具体地可通过镀膜工艺在钝化层之上形成像素电极材料层；对像素电极材料层进行构图工艺形成像素电极层12。像素电极层12填充于第一过孔21中以与漏极19连接。构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。
本实施例提供的显示基板的制造方法可用于制造上述实施例一提供的显示基板，对显示基板的具体描述可参见上述实施例一，此处不再重复描述。
本实施例提供的显示基板的制造方法制造出的显示基板中，像素电极层包括交替设置的多个第一像素电极和第二像素电极，第一像素电极和相邻的第二像素电极之间形成IPS电场，第一像素电极、第二像素电极分别和公共电极层之间形成FFS电场，IPS电场提高了电极之间的光透过率且FFS电场提高了电极边缘的光透过率，从而提高了显示装置的光透过率。
本发明实施例四提供了一种显示基板的制造方法，该方法包括：
在衬底基板的上方形成像素电极层、绝缘层和公共电极层，所述绝缘层位于所述像素电极层和公共电极层之间，所述像素电极层包括交替设置的多个第一像素电极和第二像素电极，所述第一像素电极和相邻的所述第二像素电极之间形成IPS电场，所述第一像素电极和所述公共电极层之间形成FFS电场，所述第二像素电极和所述公共电极层之间形成FFS电场。具体地，在衬底基板的上方形成像素电极层、绝缘层和公共电极层可包括：在衬底基板的上方形成公共电极层；在所述衬底基板的上方形成绝缘层，所述绝缘层位于所述公共电极层上方；在所述衬底基板的上方形成像素电极层，所述像素电极层位于所述绝缘层上方。其中，绝缘层可包括保护层和位于所述保护层上方的钝化层。
下面通过另一个具体的例子对实施例四的技术方案进行详细描述。
图7为本发明实施例四提供的一种显示基板的制造方法的流程图，如图7所示，该方法包括：
步骤201、在衬底基板之上形成公共电极层、栅线和栅极。
图8a为实施例四中形成公共电极层、栅线和栅极的示意图，如图8a所示，在衬底基板之上连续制备公共电极材料层和栅极材料层，具体地可通过镀膜工艺在衬底基板之上制备公共电极材料层和栅极材料层；对公共电极材料层和栅极材料层进行构图工艺形成公共电极层13、栅线15和栅极16。构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺，其中，可通过半色调掩膜板(halftone mask)进行曝光工艺。优选地，在形成公共电极层、栅线和栅极的同时，还形成公共电极连接结构23，该公共电极连接结构23位于公共电极层13之上且与公共电极层13连接。其中，公共电极连接结构23和栅线15同层设置，栅线15和栅极16同层设置且一体成型。
步骤202、在衬底基板之上形成保护层、有源层、源极、漏极和数据线。
图8b为实施例四中形成保护层、有源层、源极、漏极和数据线的示意图，如图8b所示，在栅线和栅极之上连续制备保护层、有源层材料层、源漏极材料层，具体地可通过镀膜工艺在栅线和栅极之上连续制备保护层、有源层材料层和源漏极材料层；对有源层材料层和源漏极材料层进行构图工艺形成有源层17、源极18、漏极19和数据线20。构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺，其中，可通过半色调掩膜板(halftone mask)进行曝光工艺。
步骤203、在衬底基板之上形成钝化层，在钝化层上形成第一过孔并在钝化层和保护层上形成第二过孔。
图8c为实施例四中形成第一过孔和第二过孔的示意图，如图8c所示，在数据线之上制备钝化层，具体地可通过镀膜工艺在数据线之上制备钝化层，优选地，钝化层为有机膜，例如：无机膜的材料可以为氮化硅或者二氧化硅；对钝化层和保护层进行构图工艺形成第一过孔21和第二过孔24，该第一过孔21位于钝化层上且位于漏极19的上方，该第二过孔24位于钝化层和保护层上且位于公共电极连接结构23的上方。构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺，其中，可通过半色调掩膜板(halftone mask)进行曝光工艺。
如图2所示，绝缘层14包括保护层141和位于保护层141上方的钝化层142。公共电极层13包括多个公共电极131，公共电极131与第一像素电极121和第二像素电极122相对设置；第一像素电极121和相对设置的公共电极131之间形成FFS电场；第二像素电极122和相对设置的公共电极131之间形成FFS电场。优选地，第一像素电极121和第二像素电极122的宽度相同，钝化层142为无机膜时，第一像素电极121的宽度包括1μm至4μm，相邻的第一像素电极和所述第二像素电极之间的距离包括6μm至14μm，相邻的所述公共电极之间的距离包括4μm至10μm，钝化层142的厚度d包括至4μm。其中，优选地，相邻的第一像素电极121和第二像素电极122之间的距离b大于或等于8μm且小于或等于10μm，从而实现mura发生几率的最小化。
步骤204、在衬底基板之上形成像素电极层，像素电极层通过第一过孔和漏极连接。
图8d为实施例四中形成像素电极层的示意图，如图8d所示，在钝化层之上制备像素电极材料层，具体地可通过镀膜工艺在钝化层之上形成像素电极材料层；对像素电极材料层进行构图工艺形成像素电极层12。像素电极层12填充于第一过孔21中以与漏极19连接。构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺，其中，可通过半色调掩膜板(halftone mask)进行曝光工艺。本步骤中，在通过构图工艺形成像素电极层12的过程中还去除了第二过孔24中的像素电极材料层，也就是说暴露出第二过孔24下方的公共电极连接结构23。
步骤205、在衬底基板之上形成公共电极连接线，公共电极连接线通过第二过孔和公共电极连接结构连接。
图8e为实施例四中形成公共电极连接线的示意图，如图8e所示，在衬底基板制备公共电极连接线材料层，具体地可通过镀膜工艺在衬底基板之上制备公共电极连接线材料层，该公共电极连接线材料层可以为金属层；对公共电极连接线材料层进行构图工艺形成公共电极连接线25，该公共电极连接线25部分填充于第二过孔24中以与公共电极连接结构23连接，由于公共电极连接结构23与公共电极层13连接，因此公共电极连接线25通过公共电极连接结构23和公共电极层13连接。该公共电极连接线25可将不同像素单元中的公共电极层13之间相互连接，从而保证了公共电极层13的均一性。其中，公共电极线25上设置有凸出部，该凸出部填充于第二过孔24中以与公共电极连接结构23连接。
本实施例提供的显示基板的制造方法可用于制造上述实施例一提供的显示基板，对显示基板的具体描述可参见上述实施例一，此处不再重复描述。
本实施例提供的显示基板的制造方法制造出的显示基板中，像素电极层包括交替设置的多个第一像素电极和第二像素电极，第一像素电极和相邻的第二像素电极之间形成IPS电场，第一像素电极、第二像素电极分别和公共电极层之间形成FFS电场，IPS电场提高了电极之间的光透过率且FFS电场提高了电极边缘的光透过率，从而提高了显示装置的光透过率。
需要说明的是：上述实施例三或者实施例四中提供的仅为显示基板的两种结构，在实际应用中显示基板还可以采用其他结构，不再一一描述。
本发明实施例五提供了一种显示基板的驱动方法，该驱动方法用于对显示基板进行驱动，该显示基板可采用上述实施例一提供的显示基板，具体描述可参见上述实施例一。
该方法包括：
向第一像素电极加载第一驱动信号、向第二像素电极加载第二驱动信号以及向公共电极层加载第三驱动信号，以使第一像素电极和相邻的第二像素电极之间形成IPS电场、第一像素电极和公共电极层之间形成FFS电场以及第二像素电极和公共电极层之间形成FFS电场。
本实施例提供的显示基板的驱动方法可以可用于驱动上述实施例一提供的显示基板，对显示基板的具体描述可参见上述实施例一，此处不再重复描述。
本实施例提供的显示基板的驱动方法中，像素电极层包括交替设置的多个第一像素电极和第二像素电极，第一像素电极和相邻的第二像素电极之间形成IPS电场，第一像素电极、第二像素电极分别和公共电极层之间形成FFS电场，IPS电场提高了电极之间的光透过率且FFS电场提高了电极边缘的光透过率，从而提高了显示装置的光透过率。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (20)

1.一种显示基板，其特征在于，包括：衬底基板和位于衬底基板上方的像素电极层和公共电极层，所述像素电极层和公共电极层之间形成有绝缘层，所述像素电极层包括交替设置的多个第一像素电极和第二像素电极；
所述第一像素电极和相邻的所述第二像素电极之间形成IPS电场；
所述第一像素电极和所述公共电极层之间形成FFS电场；
所述第二像素电极和所述公共电极层之间形成FFS电场。
2.根据权利要求1所述的显示基板，其特征在于，所述公共电极层包括多个公共电极，所述公共电极与所述第一像素电极和所述第二像素电极相对设置；
所述第一像素电极和相对设置的公共电极之间形成FFS电场；
所述第二像素电极和相对设置的公共电极之间形成FFS电场。
3.根据权利要求2所述的显示基板，其特征在于，所述像素电极层位于所述公共电极层的上方，所述第一像素电极位于相对设置的公共电极的正上方，所述第二像素电极位于相对设置的公共电极的正上方。
4.根据权利要求2所述的显示基板，其特征在于，所述公共电极的宽度大于所述第一像素电极的宽度，所述公共电极的宽度大于所述第二像素电极的宽度。
5.根据权利要求4所述的显示基板，其特征在于，所述公共电极的宽度与所述第一像素电极的宽度的差值包括2μm至6μm，所述公共电极的宽度与所述第二像素电极的宽度的差值包括2μm至6μm。
6.根据权利要求2所述的显示基板，其特征在于，所述绝缘层包括保护层和位于所述保护层上方的钝化层，所述第一像素电极和第二像素电极的宽度相同，所述钝化层为有机膜时，所述第一像素电极的宽度包括1μm至4μm，相邻的所述第一像素电极和所述第二像素电极之间的距离包括4μm至10μm，相邻的所述公共电极之间的距离包括2μm至8μm，所述钝化层的厚度包括至
7.根据权利要求2所述的显示基板，其特征在于，所述绝缘层包括保护层和位于所述保护层上方的钝化层，所述第一像素电极和第二像素电极的宽度相同，所述钝化层为无机膜时，所述第一像素电极的宽度包括1μm至4μm，相邻的所述第一像素电极和所述第二像素电极之间的距离包括6μm至14μm，相邻的所述公共电极之间的距离包括4μm至10μm，所述钝化层的厚度包括至4μm。
8.根据权利要求6或7所述的显示基板，其特征在于，相邻的所述第一像素电极和所述第二像素电极之间的距离大于或等于8μm且小于或等于10μm。
9.根据权利要求2所述的显示基板，其特征在于，所述第一像素电极上加载第一驱动信号，所述第二像素电极上加载第二驱动信号，所述公共电极上加载第三驱动信号，所述第一驱动信号和所述第二驱动信号不同，所述第三驱动信号和所述第一驱动信号的差值为所述第三驱动信号和所述第二驱动信号的差值的负值。
10.根据权利要求2所述的显示基板，其特征在于，所述第一像素电极和第二像素电极均为条状结构；
所述公共电极为条状结构或者板状结构。
11.一种显示装置，其特征在于，包括相对设置的对置基板和显示基板，所述对置基板和所述显示基板之间设置有液晶，所述显示基板包括权利要求1至10任一所述的显示基板。
12.一种显示基板的制造方法，其特征在于，包括：
在衬底基板的上方形成像素电极层、绝缘层和公共电极层，所述绝缘层位于所述像素电极层和公共电极层之间，所述像素电极层包括交替设置的多个第一像素电极和第二像素电极，所述第一像素电极和相邻的所述第二像素电极之间形成IPS电场，所述第一像素电极和所述公共电极层之间形成FFS电场，所述第二像素电极和所述公共电极层之间形成FFS电场。
13.根据权利要求12所述的显示基板的制造方法，其特征在于，所述在衬底基板的上方形成像素电极层、绝缘层和公共电极层包括：
在所述衬底基板的上方形成公共电极层；
在所述衬底基板的上方形成绝缘层，所述绝缘层位于所述公共电极层上方；
在所述衬底基板的上方形成像素电极层，所述像素电极层位于所述绝缘层上方。
14.根据权利要求13所述的显示基板的制造方法，其特征在于，所述绝缘层包括保护层和位于所述保护层上方的钝化层；
所述在所述衬底基板的上方形成公共电极层包括：在衬底基板之上形成公共电极层、栅线和栅极；所述在所述衬底基板的上方形成绝缘层包括：在衬底基板之上形成保护层、有源层、源极、漏极和数据线，在衬底基板之上形成钝化层，并在钝化层上形成第一过孔，所述像素电极层通过第一过孔和漏极连接。
15.根据权利要求14所述的显示基板的制造方法，其特征在于，所述在所述衬底基板的上方形成绝缘层还包括：在钝化层和保护层上形成第二过孔；所述在所述衬底基板的上方形成像素电极层之后包括：在衬底基板之上形成公共电极连接线，公共电极连接线通过第二过孔和公共电极连接结构连接。
16.根据权利要求12所述的显示基板的制造方法，其特征在于，所述公共电极层包括多个公共电极，所述公共电极与所述第一像素电极和所述第二像素电极相对设置；
所述第一像素电极和相对设置的公共电极之间形成FFS电场；
所述第二像素电极和相对设置的公共电极之间形成FFS电场。
17.根据权利要求16所述的显示基板的制造方法，其特征在于，所述第一像素电极和第二像素电极的宽度相同，所述钝化层为有机膜时，所述第一像素电极的宽度包括1μm至4μm，相邻的所述第一像素电极和所述第二像素电极之间的距离包括4μm至10μm，相邻的所述公共电极之间的距离包括2μm至8μm，所述钝化层的厚度包括至
18.根据权利要求16所述的显示基板的制造方法，其特征在于，所述第一像素电极和第二像素电极的宽度相同，所述钝化层为无机膜时，所述第一像素电极的宽度包括1μm至4μm，相邻的所述第一像素电极和所述第二像素电极之间的距离包括6μm至14μm，相邻的所述公共电极之间的距离包括4μm至10μm，所述钝化层的厚度包括至4μm。
19.根据权利要求17或18所述的显示基板的制造方法，其特征在于，相邻的所述第一像素电极和所述第二像素电极之间的距离大于或等于8μm且小于或等于10μm。
20.一种如权利要求1-10任一所述的显示基板的驱动方法，其特征在于，包括：向第一像素电极加载第一驱动信号、向第二像素电极加载第二驱动信号以及向公共电极层加载第三驱动信号，以使所述第一像素电极和相邻的所述第二像素电极之间形成IPS电场、所述第一像素电极和所述公共电极层之间形成FFS电场以及所述第二像素电极和所述公共电极层之间形成FFS电场。
CN201510381835.0A 2015-06-30 2015-06-30 显示基板及其制造方法、驱动方法和显示装置 Pending CN104932159A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510381835.0A CN104932159A (zh) 2015-06-30 2015-06-30 显示基板及其制造方法、驱动方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510381835.0A CN104932159A (zh) 2015-06-30 2015-06-30 显示基板及其制造方法、驱动方法和显示装置

Publications (1)

Publication Number Publication Date
CN104932159A true CN104932159A (zh) 2015-09-23

Family

ID=54119390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510381835.0A Pending CN104932159A (zh) 2015-06-30 2015-06-30 显示基板及其制造方法、驱动方法和显示装置

Country Status (1)

Country Link
CN (1) CN104932159A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105404062A (zh) * 2016-01-04 2016-03-16 京东方科技集团股份有限公司 阵列基板和显示装置
CN107589599A (zh) * 2017-09-05 2018-01-16 昆山龙腾光电有限公司 阵列基板及液晶显示装置
CN107656407A (zh) * 2017-09-28 2018-02-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109239989A (zh) * 2017-07-11 2019-01-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109870857A (zh) * 2017-12-05 2019-06-11 乐金显示有限公司 液晶显示装置
CN110989252A (zh) * 2019-12-30 2020-04-10 上海天马微电子有限公司 一种显示面板、制作方法及电子设备
CN114488631A (zh) * 2022-03-10 2022-05-13 Tcl华星光电技术有限公司 阵列基板和液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359135A (zh) * 2007-08-03 2009-02-04 株式会社日立显示器 液晶显示装置
CN102419500A (zh) * 2010-09-27 2012-04-18 三星电子株式会社 液晶显示器
CN102455558A (zh) * 2010-10-26 2012-05-16 乐金显示有限公司 高透光率面内切换液晶显示装置
CN102629028A (zh) * 2011-08-26 2012-08-08 京东方科技集团股份有限公司 一种面内开关液晶显示器及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359135A (zh) * 2007-08-03 2009-02-04 株式会社日立显示器 液晶显示装置
CN102419500A (zh) * 2010-09-27 2012-04-18 三星电子株式会社 液晶显示器
CN102455558A (zh) * 2010-10-26 2012-05-16 乐金显示有限公司 高透光率面内切换液晶显示装置
CN102629028A (zh) * 2011-08-26 2012-08-08 京东方科技集团股份有限公司 一种面内开关液晶显示器及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105404062A (zh) * 2016-01-04 2016-03-16 京东方科技集团股份有限公司 阵列基板和显示装置
US10197870B2 (en) 2016-01-04 2019-02-05 Boe Technology Group Co., Ltd. Array substrate and display device
CN109239989A (zh) * 2017-07-11 2019-01-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109239989B (zh) * 2017-07-11 2020-08-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11003030B2 (en) 2017-07-11 2021-05-11 Boe Technology Group Co., Ltd. Array substrate and display device
CN107589599A (zh) * 2017-09-05 2018-01-16 昆山龙腾光电有限公司 阵列基板及液晶显示装置
CN107656407A (zh) * 2017-09-28 2018-02-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109870857A (zh) * 2017-12-05 2019-06-11 乐金显示有限公司 液晶显示装置
CN110989252A (zh) * 2019-12-30 2020-04-10 上海天马微电子有限公司 一种显示面板、制作方法及电子设备
CN110989252B (zh) * 2019-12-30 2022-08-26 上海天马微电子有限公司 一种显示面板、制作方法及电子设备
CN114488631A (zh) * 2022-03-10 2022-05-13 Tcl华星光电技术有限公司 阵列基板和液晶显示面板

Similar Documents

Publication Publication Date Title
CN104932159A (zh) 显示基板及其制造方法、驱动方法和显示装置
CN103969865B (zh) Tft阵列基板及其制造方法、显示面板和显示装置
US9524988B2 (en) Array substrate, manufacturing method thereof, liquid crystal panel and liquid crystal display
CN104965333A (zh) Coa型液晶显示面板及其制作方法
CN104777653A (zh) 阵列基板、液晶显示面板和液晶显示装置
CN104871080B (zh) 液晶显示器
CN105097832B (zh) 一种阵列基板及其制作方法、显示装置
US9620537B2 (en) Display substrate and fabricating method thereof, mask plate, and mask plate group
CN103824865B (zh) 一种阵列基板及其制备方法和显示装置
CN203133439U (zh) 一种液晶显示器
CN104934458A (zh) 显示基板及其制造方法和显示装置
CN104216183A (zh) 一种阵列基板及其制备方法、显示装置
CN104409462B (zh) 阵列基板及其制造方法、显示装置
CN104570525B (zh) 液晶显示装置及其制造方法
CN104317123A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN103018977A (zh) 一种阵列基板及其制造方法
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
US10153305B2 (en) Array substrate, manufacturing method thereof, and display device
US20160315158A1 (en) Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device
CN104298018B (zh) 阵列基板及其制作方法、显示面板
CN203117619U (zh) 一种阵列基板及液晶显示装置
CN206619596U (zh) 阵列基板和显示面板
CN102637634A (zh) 一种阵列基板及其制作方法、显示装置
CN202183371U (zh) 阵列基板和液晶显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150923

RJ01 Rejection of invention patent application after publication