CN107656407A - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN107656407A
CN107656407A CN201710896457.9A CN201710896457A CN107656407A CN 107656407 A CN107656407 A CN 107656407A CN 201710896457 A CN201710896457 A CN 201710896457A CN 107656407 A CN107656407 A CN 107656407A
Authority
CN
China
Prior art keywords
electrode
underlay substrate
layer
bulge
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710896457.9A
Other languages
English (en)
Other versions
CN107656407B (zh
Inventor
卢俊宏
李哲
栗鹏
顾可可
李晓吉
范昊翔
刘文亮
朱维
秦鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710896457.9A priority Critical patent/CN107656407B/zh
Publication of CN107656407A publication Critical patent/CN107656407A/zh
Application granted granted Critical
Publication of CN107656407B publication Critical patent/CN107656407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开一种阵列基板及其制造方法、显示装置，属于显示技术领域。阵列基板包括衬底基板以及设置在衬底基板上的第一电极层、绝缘层和第二电极层；第一电极层包括第一公共电极和第一像素电极，第二电极层包括第二公共电极和第二像素电极，绝缘层的凸起结构的侧面与衬底基板之间存在倾角，第二公共电极和第二像素电极覆盖在不同的凸起结构上，第二公共电极在衬底基板上的正投影与第一像素电极在衬底基板上的正投影存在重叠区域，第二像素电极在衬底基板上的正投影与第一公共电极在衬底基板上的正投影存在重叠区域。本发明解决了显示面板的透光率较低的问题，有助于提高显示面板的透光率。本发明用于显示面板。

Description

阵列基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示装置。
背景技术
平面转换(英文：In-Plane Switching；简称：IPS)模式的显示面板是一种典型的液晶显示面板，具有宽视角、高对比度、良好的色彩还原效果等优点，广泛应用于电视(英文：television；简称：TV)和医疗等显示领域。
相关技术中，IPS模式的显示面板包括对盒成形的阵列基板和彩膜基板，以及充填在阵列基板与彩膜基板之间的液晶，阵列基板包括：衬底基板以及依次设置在衬底基板上的栅极、栅绝缘(英文：Gate Insulator；简称：GI)层、有源层、源漏极金属层、钝化(英文：Passivation；简称：PVX)层、电极层和配向层，电极层包括公共电极和像素电极，公共电极和像素电极均为条状电极，且公共电极与像素电极间隔设置。IPS模式的显示面板在使用的过程中，可以向公共电极和像素电极分别施加电压信号，使公共电极与像素电极之间产生横向电场(横向电场指的是平行于显示面板的板面的电场)，该横向电场驱动液晶偏转，实现图像显示。
在实现本发明的过程中，发明人发现相关技术至少存在以下问题：
在IPS模式显示面板中，电极(包括公共电极和像素电极)正上方形成的横向电场较弱，导致位于电极正上方的液晶无法有效偏转，因此，显示面板的透光率较低。
发明内容
本发明提供一种阵列基板及其制造方法、显示装置，可以解决相关技术中显示面板的透光率较低的问题。本发明的技术方案如下：
第一方面，提供一种阵列基板，所述阵列基板包括：
衬底基板以及依次设置在所述衬底基板上的第一电极层、绝缘层和第二电极层；
其中，所述第一电极层包括第一公共电极和第一像素电极，所述第二电极层包括第二公共电极和第二像素电极，所述绝缘层包括多个凸起结构，所述多个凸起结构中的每个凸起结构的侧面与所述衬底基板的板面之间存在倾角，所述第二公共电极和所述第二像素电极覆盖在所述绝缘层的不同的凸起结构上，且所述第二公共电极在所述衬底基板上的正投影与所述第一像素电极在所述衬底基板上的正投影存在重叠区域，所述第二像素电极在所述衬底基板上的正投影与所述第一公共电极在所述衬底基板上的正投影存在重叠区域。
可选地，所述绝缘层的每个凸起结构的纵截面为梯形或三角形，所述每个凸起结构的纵截面与所述衬底基板的板面垂直。
可选地，所述绝缘层的每个凸起结构为圆台形结构、梯台形结构、圆锥形结构或棱锥形结构。
可选地，所述绝缘层为栅绝缘层或钝化层。
可选地，所述第二公共电极在所述衬底基板上的正投影与所述第一像素电极在所述衬底基板上的正投影重合，所述第二像素电极在所述衬底基板上的正投影与所述第一公共电极在所述衬底基板上的正投影重合。
第二方面，提供一种阵列基板的制造方法，所述方法包括：
在衬底基板上形成第一电极层，所述第一电极层包括第一公共电极和第一像素电极；
在形成有所述第一电极层的衬底基板上形成绝缘层，所述绝缘层包括多个凸起结构，所述多个凸起结构中的每个凸起结构的侧面与所述衬底基板的板面之间存在倾角；
在形成有所述绝缘层的衬底基板上形成第二电极层，所述第二电极层包括第二公共电极和第二像素电极，所述第二公共电极和所述第二像素电极覆盖在所述绝缘层的不同的凸起结构上，且所述第二公共电极在所述衬底基板上的正投影与所述第一像素电极在所述衬底基板上的正投影存在重叠区域，所述第二像素电极在所述衬底基板上的正投影与所述第一公共电极在所述衬底基板上的正投影存在重叠区域。
可选地，所述绝缘层的每个凸起结构的纵截面为梯形或三角形，所述每个凸起结构的纵截面与所述衬底基板的板面垂直。
可选地，所述绝缘层的每个凸起结构为圆台形结构、梯台形结构、圆锥形结构或棱锥形结构。
可选地，所述在形成有所述第一电极层的衬底基板上形成绝缘层，所述绝缘层包括多个凸起结构，包括：
在形成有所述第一电极层的衬底基板上形成栅绝缘层，所述绝缘层包括所述多个凸起结构；或者，
在形成有所述第一电极层的衬底基板上形成钝化层，所述钝化层包括所述多个凸起结构。
第三方面，提供一种显示装置，所述显示装置包括第一方面或第一方面的任一可选方式所述的阵列基板。
本发明提供的技术方案带来的有益效果是：
本发明提供的阵列基板及其制造方法、显示装置，由于绝缘层的凸起结构的侧面与衬底基板的板面之间存在倾角，第二公共电极和第二像素电极覆盖在绝缘层的不同的凸起结构上，且第二公共电极在衬底基板上的正投影与第一像素电极在衬底基板上的正投影存在重叠区域，第二像素电极在衬底基板上的正投影与第一公共电极在衬底基板上的正投影存在重叠区域，因此，可以增强电极(包括公共电极和像素电极)正上方的横向电场，解决了相关技术中显示面板的透光率较低的问题，有助于提高显示面板的透光率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种显示面板的结构示意图；
图2是相关技术提供的一种公共电极与像素电极之间形成的电场的示意图；
图3是本发明实施例提供的一种阵列基板的结构示意图；
图4是本发明实施例提供的一种公共电极与像素电极之间形成的电场的示意图；
图5是本发明实施例提供的一种凸起结构的纵截面的示意图；
图6是本发明实施例提供的另一种阵列基板的结构示意图；
图7是本发明实施例提供的再一种阵列基板的结构示意图；
图8是本发明实施例提供的一种显示面板的VOP与透光率的曲线图；
图9是本发明实施例提供的一种显示面板的透光率的曲线图；
图10是本发明实施例提供的另一种显示面板的VOP与透光率的曲线图；
图11是本发明实施例提供的另一种显示面板的透光率的曲线图；
图12是本发明实施例提供的一种阵列基板的制造方法的方法流程图；
图13是本发明实施例提供的另一种阵列基板的制造方法的方法流程图；
图14是本发明实施例提供的一种在衬底基板上形成第一电极层后的示意图；
图15是本发明实施例提供的一种在形成有第一电极层的衬底基板上依次形成电极绝缘层、栅极、栅绝缘层、有源层和源漏极金属层后的示意图；
图16是本发明实施例提供的一种在形成有源漏极金属层的衬底基板上形成钝化层后的示意图；
图17是本发明实施例提供的一种在形成有钝化层的衬底基板上形成第二电极层后的示意图；
图18是本发明实施例提供的再一种阵列基板的制造方法的方法流程图；
图19是本发明实施例提供的一种在形成有第一电极层的衬底基板上依次形成电极绝缘层、栅极、栅绝缘层、有源层和源漏极金属层后的示意图；
图20是本发明实施例提供的一种在形成有源漏极金属层的衬底基板上形成钝化层后的示意图；
图21是本发明实施例提供的一种在形成有钝化层的衬底基板上形成第二电极层后的示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参考图1，其示出了相关技术提供的一种显示面板0的结构示意图，该显示面板0可以为IPS模式的显示面板，参见图1，该显示面板0包括对盒成形的阵列基板01和彩膜基板02，以及充填在阵列基板01与彩膜基板02之间的液晶03。如图1所示，阵列基板01包括：衬底基板011以及依次设置在衬底基板011上的栅极(图1中未示出)、GI层012、有源层(图1中未示出)、源漏极金属层(图1中未示出)、PVX层013、电极层014和配向层015，电极层014包括公共电极0141和像素电极0142，公共电极0141和像素电极0142均为条状电极，且公共电极0141和像素电极0142间隔设置。彩膜基板02包括衬底基板021以及依次设置在衬底基板021上的黑矩阵(图1中未示出)、彩色滤光层(图1中未示出)、隔垫物(图1中未示出)和配向层022。
需要说明的是，在图1所示的显示面板0中，电极层014的每个电极(包括公共电极0141和像素电极0142)的宽度可以为W，任意相邻的两个电极之间的距离(电极间隙)可以为S，电极宽度与电极间隙比可以为W/S＝3/11，GI层012的厚度可以为0.4um(微米)，PVX层013的厚度可以为0.6um或者PVX层013的厚度可以为0.1um，显示面板0的厚度可以为2.80um。
该图1所示的显示面板01在使用的过程中，向公共电极0141和像素电极0142分别施加电压信号，公共电极0141与像素电极0142之间产生如图2所示的横向电场，该横向电场驱动液晶03偏转，实现图像显示。但是，结合图1和图2，在显示面板0中，电极层014上方的区域中，公共电极0141与像素电极0142之间的区域的横向电场较强，公共电极0141正上方的区域和像素电极0142正上方的区域的横向电场较弱，从而公共电极0141与像素电极0142之间的区域可以称为电场强区，公共电极0141正上方的区域和像素电极0142正上方的区域可以称为电场弱区，位于电场强区的液晶能够有效偏转，位于电场弱区的液晶无法有效偏转，从而电场强区的透光率较高，电场弱区的透光率较低，导致显示面板0的整体透光率较低。
请参考图3，其示出了本发明实施例提供的一种阵列基板11的结构示意图，参见图3，该阵列基板11包括衬底基板111以及依次设置在衬底基板111上的第一电极层112、绝缘层Y和第二电极层113。
其中，第一电极层112包括第一公共电极1121和第一像素电极1122，第二电极层113包括第二公共电极1131和第二像素电极1132，绝缘层Y包括多个凸起结构Y1，多个凸起结构Y1中的每个凸起结构Y1的侧面(图1中未标出)与衬底基板111的板面之间存在倾角(图1中未示出)，第二公共电极1131和第二像素电极1132覆盖在绝缘层Y的不同的凸起结构Y1上，且第二公共电极1131在衬底基板111上的正投影与第一像素电极1122在衬底基板111上的正投影存在重叠区域，第二像素电极1132在衬底基板111上的正投影与第一公共电极1121在衬底基板111上的正投影存在重叠区域。
在图3所示的阵列基板11中，在向第一公共电极1121、第一像素电极1122、第二公共电极1131和第二像素电极1132分别施加电压信号时，如图4所示，第一公共电极1121与第一像素电极1122之间，以及，第二公共电极1131与第二像素电极1132之间均会产生横向电场，这样一来，可以增强电场强区的电场，且第一公共电极1121与第二像素电极1132之间，以及，第一像素电极1122与第二公共电极1131之间也会产生电场，第一公共电极1121与第二像素电极1132之间产生的电场，以及第一像素电极1122与第二公共电极1131之间产生的电场均会存在横向分量，该横向分量可以增强电场弱区的电场，从而增强整个阵列基板11形成的电场，提高显示面板的透光率。
综上所述，本发明实施例提供的阵列基板，由于绝缘层的凸起结构的侧面与衬底基板的板面之间存在倾角，第二公共电极和第二像素电极覆盖在绝缘层的不同的凸起结构上，且第二公共电极在衬底基板上的正投影与第一像素电极在衬底基板上的正投影存在重叠区域，第二像素电极在衬底基板上的正投影与第一公共电极在衬底基板上的正投影存在重叠区域，因此，可以增强电极正上方的横向电场，解决了相关技术中显示面板的透光率较低的问题，有助于提高显示面板的透光率。
可选地，在本发明实施例中，第二公共电极1131在衬底基板111上的正投影与第一像素电极1122在衬底基板111上的正投影重合，第二像素电极1132在衬底基板111上的正投影与第一公共电极1121在衬底基板111上的正投影重合，这样可以避免第一公共电极1121与第二像素电极1132之间，以及，第二公共电极1131与第一像素电极1122之间产生寄生电容。
可选地，第一公共电极1121和第一像素电极1122均为条状电极，第二公共电极1131和第二像素电极1132的俯视结构均为条状结构，且第一公共电极1121与第一像素电极1122间隔排布，第二公共电极1131与第二像素电极1132间隔排布。第一电极层112的所有电极(包括所有的第一公共电极1121和第一像素电极1122)的宽度相等，第二电极层113的所有电极(包括所有的第二公共电极1131和第二像素电极1132)的宽度相等，且第一电极层112的电极间隙(任意相邻的两个电极之间的距离)与第二电极层113的电极间隙相等，假设第一电极层112的任一电极的宽度为W1，第一电极层112的电极间隙为S1，第二电极层113的任一电极的宽度为W2，第二电极层113的电极间隙为S2，则由于第二公共电极1131在衬底基板111上的正投影与第一像素电极1122在衬底基板111上的正投影重合，第二像素电极1132在衬底基板111上的正投影与第一公共电极1121在衬底基板111上的正投影重合，因此，W1＝W2，S1＝S2，且W1的中心与W2的中心共线，S1的中心与S2的中心共线。
可选地，如图3所示，绝缘层Y的每个凸起结构Y1的纵截面为梯形，该每个凸起结构Y1的纵截面与衬底基板111的板面垂直。其中，该梯形可以为直角梯形或等腰梯形等。示例地，如图5所示，其示出了本发明实施例提供的凸起结构Y1的纵截面的示意图，参见图5，凸起结构Y1的纵截面为等腰梯形，该等腰梯形的上底的宽度为L1，下底的宽度为L2，高度为H，实际应用中，凸起结构Y1的纵截面的上底的宽度为L1可以为2.2um，下底的宽度为L2可以为3um，高度H可以为0.4um。需要说明的是，实际应用中，每个凸起结构Y1的纵截面还可以为三角形或者其他形状，且三角形可以为直角三角形、等腰三角形或等边三角形等，只要保证能够实现凸起结构Y1的侧面与衬底基板111的板面之间存在倾角即可。
可选地，在本发明实施例中，当每个凸起结构Y1的纵截面为梯形时，绝缘层Y的每个凸起结构Y1可以为圆台形结构或梯台形结构；当每个凸起结构Y1的纵截面为三角形时，绝缘层Y的每个凸起结构Y1可以为圆锥形结构或棱锥形结构，本发明实施例对此不作限定。
在本发明实施例中，阵列基板11可以包括栅绝缘层和钝化层，绝缘层Y可以为栅绝缘层或钝化层。
可选地，请参考图6，其示出了本发明实施例提供的另一种阵列基板11的结构示意图，该图6以绝缘层Y为钝化层为例进行说明。参见图6，阵列基板11包括：衬底基板111，以及依次设置在衬底基板111上的第一电极层112、电极绝缘层(图6中未示出)、栅极(图6中未示出)、栅绝缘层114、有源层(图6中未示出)、源漏极金属层(图6中未示出)、钝化层115、第二电极层113和配向层116。第一电极层112包括第一公共电极1121和第一像素电极1122，第二电极层113包括第二公共电极1131和第二像素电极1132，钝化层115包括多个凸起结构1151，多个凸起结构1151中的每个凸起结构1151的侧面(图6中未标出)与衬底基板111的板面之间存在倾角(图6中未示出)，第二公共电极1131和第二像素电极1132覆盖在钝化层115的不同的凸起结构1151上，且第二公共电极1131在衬底基板111上的正投影与第一像素电极1122在衬底基板111上的正投影重合，第二像素电极1132在衬底基板111上的正投影与第一公共电极1121在衬底基板111上的正投影重合。
需要说明的是，在图6所示的阵列基板11中，钝化层115可以通过一次构图工艺或者两次构图工艺形成。第一电极层112的每个电极的宽度可以为W1，第一电极层112的电极间隙可以为S1，第二电极层113的每个电极的宽度可以为W2，第二电极层113的电极间隙为S2，且W1＝W2＝3um(微米)，S1＝S2＝11um，栅绝缘层114的厚度可以为0.4um，钝化层115的凸起结构1151下方的平坦部位的厚度可以为0.2um，该图6所示的阵列基板11可以与彩膜基板对盒形成显示面板1，且阵列基板11与彩膜基板之间还可以设置液晶层，彩膜基板可以包括衬底基板以及依次设置在衬底基板上的黑矩阵、彩色滤光层、隔垫物和配向层，显示面板1的目标盒厚(指的是钝化层115的平坦部位与彩膜基板的配向层之间的距离)可以为2.90um，这样可以保证显示面板1的平均盒厚为2.80um。需要说明的是，本发明实施例是以W1＝W2为例进行说明的，实际应用中，W1也可以不等于W2，W1和W2的具体取值可以根据实际情况设置，本发明实施例对此不作限定。
可选地，请参考图7，其示出了本发明实施例提供的再一种阵列基板11的结构示意图，该图7以绝缘层Y为栅绝缘层为例进行说明。参见图7，阵列基板11包括：衬底基板111，以及依次设置在衬底基板111上的第一电极层112、电极绝缘层(图7中未示出)、栅极(图7中未示出)、栅绝缘层114、有源层(图7中未示出)、源漏极金属层(图7中未示出)、钝化层115、第二电极层113和配向层116。第一电极层112包括第一公共电极1121和第一像素电极1122，第二电极层113包括第二公共电极1131和第二像素电极1132，栅绝缘层114包括多个凸起结构1141，多个凸起结构1141中的每个凸起结构1141的侧面(图7中未标出)与衬底基板111的板面之间存在倾角(图7中未示出)，第二公共电极1131和第二像素电极1132覆盖在栅绝缘层114的不同的凸起结构1141在钝化层115的对应区域上，且第二公共电极1131在衬底基板111上的正投影与第一像素电极1122在衬底基板111上的正投影重合，第二像素电极1132在衬底基板111上的正投影与第一公共电极1121在衬底基板111上的正投影重合。
需要说明的是，在图7所示的阵列基板11中，第一电极层112的每个电极的宽度可以为W1，第一电极层112的电极间隙可以为S1，第二电极层113的每个电极的宽度可以为W2，第二电极层113的电极间隙为S2，且W1＝W2＝3um(微米)，S1＝S2＝11um，栅绝缘层114的凸起结构1141的厚度可以为0.4um，钝化层115的厚度可以为0.1um，该图7所示的阵列基板11可以与彩膜基板对盒形成显示面板2，且阵列基板11与彩膜基板之间还可以设置液晶层，彩膜基板可以包括衬底基板以及依次设置在衬底基板上的黑矩阵、彩色滤光层、隔垫物和配向层，显示面板2的目标盒厚(指的是钝化层115位于栅绝缘层114的平坦部位的部分与彩膜基板的配向层之间的距离)可以为2.90um，这样可以保证显示面板1的平均盒厚为2.80um。需要说明的是，本发明实施例是以W1＝W2为例进行说明的，实际应用中，W1也可以不等于W2，W1和W2的具体取值可以根据实际情况设置，本发明实施例对此不作限定。
在本发明实施例中，衬底基板111可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。第一电极层112和第二电极层113均可以采用可以采用氧化铟锡(英文：Indium tin oxide；简称：ITO)材料或者氧化铟锌(英文：Indium zinc oxide；简称：IZO)材料形成，且第一电极层112的形成材料与第二电极层113的形成材料可以相同，也可以不同。电极绝缘层和栅绝缘层114均可以采用氧化硅、氮化硅、氧化铝等无机材料形成，且电极绝缘层的形成材料与栅绝缘层114的形成材料可以相同，也可以不同。栅极和源漏极金属层均可以采用金属Mo(中文：钼)、金属Cu(中文：铜)、金属Al(中文：铝)及其合金材料形成，且源漏极金属层可以包括源极和漏极，栅极的形成材料与源漏极金属层的形成材料可以相同，也可以不同。有源层可以采用非晶硅、多晶硅(多晶硅退火得到)、铟镓锌氧化物(英文：indium gallium zinc oxide；简称：IGZO)等材料形成。钝化层115可以采用氧化硅、氮化硅、氧化铝等无机材料形成。配向层116可以采用聚酰亚胺(英文：Polyimide；简称：PI)形成。
假设图6所示的阵列基板11与彩膜基板对盒成形形成的显示面板为显示面板1，图7所示的阵列基板11与彩膜基板对盒成形形成的显示面板为显示面板2。下面结合图8和图9对显示面板1与图1所示的显示面板0的透光率进行对比说明，结合图10和图11对显示面板2与与图1所示的显示面板0的透光率进行对比说明。
请参考图8，其示出了显示面板1的工作电压(英文：Operation Voltage；简称：VOP)与显示面板1的透光率的曲线图，以及显示面板0的工作电压与显示面板0的透光率的曲线图，参见图8，曲线0表示显示面板0的工作电压与显示面板0的透光率的曲线图，曲线1表示显示面板1的工作电压与显示面板1的透光率的曲线图，在同样的工作电压下，显示面板1的透光率大于显示面板0的透光率，这说明包括图6的阵列基板11的显示面板的透光率大于相关技术中的显示面板0的透光率。图9示出了显示面板1的不同位置的透光率与显示面板0的不同位置的透光率的曲线图，参见图9，曲线0表示显示面板0不同位置的透光率的曲线图，曲线1表示显示面板1不同位置的透光率的曲线图，透光率在0.1附近的位置点为显示面板的电场弱区的位置点，透光率在0.35附近的位置点为显示面板的电场强区的位置点，显示面板1的电场弱区的透光率大于显示面板0的电场弱区的透光率，且显示面板1的电场强区的透光率大于显示面板0的电场强区的透光率，说明显示面板1的透光率大于显示面板0的透光率，也即是，包括图6的阵列基板11的显示面板的透光率大于相关技术中的显示面板0的透光率，包括图6的阵列基板11的显示面板明显改善了电极上方电场弱区的透光率，电场强区的透光率也有显著提高。相比于显示面板0，显示面板1可以将位于0.303至0.323之间的透光率提升约6.6％(百分之)。
请参考图10，其示出了显示面板2的工作电压VOP与显示面板2的透光率的曲线图，以及显示面板0的工作电压与显示面板0的透光率的曲线图，参见图10，曲线0表示显示面板0的工作电压与显示面板0的透光率的曲线图，曲线2表示显示面板2的工作电压与显示面板2的透光率的曲线图，在同样的工作电压下，显示面板2的透光率大于显示面板0的透光率，这说明包括图7的阵列基板11的显示面板的透光率大于相关技术中的显示面板0的透光率。图11示出了显示面板2的不同位置的透光率与显示面板0的不同位置的透光率的曲线图，参见图11，曲线0表示显示面板0不同位置的透光率的曲线图，曲线2表示显示面板2不同位置的透光率的曲线图，透光率在0.1附近的位置点为显示面板的电场弱区的位置点，透光率在0.35附近的位置点为显示面板的电场强区的位置点，显示面板2的电场弱区的透光率大于显示面板0的电场弱区的透光率，且显示面板2的电场强区的透光率大于显示面板0的电场强区的透光率，说明显示面板2的透光率大于显示面板0的透光率，也即是，包括图7的阵列基板11的显示面板的透光率大于相关技术中的显示面板0的透光率，且包括图7的阵列基板11的显示面板明显改善了电极上方电场弱区的透光率，电场强区的透光率也有显著提高。相比于显示面板0，显示面板2可以将位于0.303至0.318之间的透光率提升约4.9％(百分之)。
本发明实施例提供的阵列基板，通过设置第一电极层和第二电极层，且第二电极层的电极覆盖在绝缘层的凸起结构的表面上，能够增强电场弱区的电场，且增强电场强区的电场，在提升显示面板的透光率的同时，可以保证显示面板的工作电压基本不变。
需要说明的是，本发明实施例是以阵列基板为IPS模式的阵列基板为例进行说明的，实际应用中，阵列基板还可以为高级超维场转换(英文：Advanced Super DimensionSwitch；简称：ADS)模式的阵列基板，或者其他任何像素电极与公共电极位于同一基板的阵列基板，本发明实施例对此不作限定。
综上所述，本发明实施例提供的阵列基板，由于绝缘层的凸起结构的侧面与衬底基板的板面之间存在倾角，第二公共电极和第二像素电极覆盖在绝缘层的不同的凸起结构上，且第二公共电极在衬底基板上的正投影与第一像素电极在衬底基板上的正投影存在重叠区域，第二像素电极在衬底基板上的正投影与第一公共电极在衬底基板上的正投影存在重叠区域，因此，可以增强电极正上方的横向电场，解决了相关技术中显示面板的透光率较低的问题，有助于提高显示面板的透光率。
本发明实施例提供的阵列基板可以应用于下文的方法，本发明实施例中阵列基板的制造方法和制造原理可以参见下文各实施例中的描述。
请参考图12，其示出了本发明实施例提供的一种阵列基板的制造方法的方法流程图，该阵列基板的制造方法可以用于制造图3、图6或图7所示的阵列基板11。参见图12，该方法包括：
步骤101、在衬底基板上形成第一电极层，第一电极层包括第一公共电极和第一像素电极。
步骤102、在形成有第一电极层的衬底基板上形成绝缘层，绝缘层包括多个凸起结构，多个凸起结构中的每个凸起结构的侧面与衬底基板的板面之间存在倾角。
步骤103、在形成有绝缘层的衬底基板上形成第二电极层，第二电极层包括第二公共电极和第二像素电极，第二公共电极和第二像素电极覆盖在绝缘层的不同的凸起结构上，且第二公共电极在衬底基板上的正投影与第一像素电极在衬底基板上的正投影存在重叠区域，第二像素电极在衬底基板上的正投影与第一公共电极在衬底基板上的正投影存在重叠区域。
可选地，绝缘层的每个凸起结构的纵截面为梯形或三角形，每个凸起结构的纵截面与衬底基板的板面垂直。例如，绝缘层的每个凸起结构为圆台形结构、梯台形结构、圆锥形结构或棱锥形结构。
可选地，步骤102包括：
在形成有第一电极层的衬底基板上形成栅绝缘层，绝缘层包括多个凸起结构；或者，
在形成有第一电极层的衬底基板上形成钝化层，钝化层包括多个凸起结构。
综上所述，本发明实施例提供的阵列基板的制造方法，由于绝缘层的凸起结构的侧面与衬底基板的板面之间存在倾角，第二公共电极和第二像素电极覆盖在绝缘层的不同的凸起结构上，且第二公共电极在衬底基板上的正投影与第一像素电极在衬底基板上的正投影存在重叠区域，第二像素电极在衬底基板上的正投影与第一公共电极在衬底基板上的正投影存在重叠区域，因此，可以增强电极正上方的横向电场，解决了相关技术中显示面板的透光率较低的问题，有助于提高显示面板的透光率。
请参考图13，其示出了本发明实施例提供的另一种阵列基板的制造方法的方法流程图，本实施例以制造图6所示的阵列基板11为例进行说明。参见图13，该方法包括：
步骤201、在衬底基板上形成第一电极层，第一电极层包括第一公共电极和第一像素电极。
请参考图14，其示出了本发明实施例提供的一种在衬底基板111上形成第一电极层112后的示意图。其中，衬底基板111可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。第一电极层112包括第一公共电极1121和第一像素电极1122，第一公共电极1121和第一像素电极1122均可以为条状电极，且第一公共电极1121与第一像素电极1122间隔排布，所有的第一公共电极1121的宽度相等，所有的第一像素电极1122的宽度相等，且第一电极层112的所有电极间隙(相邻的两个电极之间的距离)相等。其中，第一电极层112可以采用ITO或IZO形成，且第一电极层112的厚度的取值范围可以根据实际需要设置。
示例地，可以采用磁控溅射、热蒸发或者等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板111上沉积一层具有一定厚度的ITO，得到ITO材质层，然后通过一次构图工艺对ITO材质层进行处理得到第一电极层112。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺对ITO材质层进行处理得到第一电极层112可以包括：在ITO材质层上涂覆一层具有一定厚度的光刻胶得到光刻胶层，采用掩膜版对光刻胶层进行曝光，使光刻胶层形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对ITO材质层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，ITO材质层上非曝光区对应的区域形成第一公共电极1121和第一像素电极1122，得到第一电极层112。需要说明的是，本发明实施例是以采用正性光刻胶形成第一电极层112为例进行说明的，实际应用中，还可以采用负性光刻胶形成第一电极层112，本发明实施例对此不做限定。
步骤202、在形成有第一电极层的衬底基板上依次形成电极绝缘层、栅极、栅绝缘层、有源层和源漏极金属层。
请参考图15，其示出了本发明实施例提供的一种在形成有第一电极层112的衬底基板111上依次形成电极绝缘层(图15中未标出)、栅极(图15中未标出)、栅绝缘层114、有源层(图15中未标出)和源漏极金属层(图15中未标出)后的示意图。其中，电极绝缘层和栅绝缘层114均可以采用氧化硅、氮化硅、氧化铝等无机材料形成，栅极和源漏极金属层均可以采用金属Mo、金属Cu、金属Al及其合金材料形成，有源层可以采用非晶硅、多晶硅、IGZO等材料形成，且源漏极金属层可以包括源极和漏极。
可选地，可以先在形成有第一电极层112的衬底基板111上形成电极绝缘层。然后在形成有电极绝缘层的衬底基板111上形成栅极，然后在形成有栅极的衬底基板111上形成栅绝缘层114，之后在形成有栅绝缘层114的衬底基板111上形成有源层，最后在形成有有源层的衬底基板111上形成源漏极金属层。
示例地，在形成有第一电极层112的衬底基板111上形成电极绝缘层可以包括：采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有第一电极层112的衬底基板111上沉积一层具有一定厚度的二氧化硅，得二氧化硅材质层，并进行烘烤处理形成电极绝缘层。实际应用中，当电极绝缘层包括图形时，还可以通过一次构图工艺对二氧化硅材质层进行处理得到电极绝缘层，本发明实施例在此不再赘述。
示例地，在形成有电极绝缘层的衬底基板111上形成栅极可以包括：采用磁控溅射、热蒸发或者PECVD等方法在形成有电极绝缘层的衬底基板111上沉积一层具有一定厚度的金属材料，得到金属材质层，然后通过一次构图工艺对金属材质层进行处理得到栅极。通过一次构图工艺对金属材质层进行处理得到栅极的过程可以参考步骤201中通过一次构图工艺对ITO材质层进行处理得到第一电极层112的过程，本步骤在此不再赘述。
示例地，在形成有栅极的衬底基板111上形成栅绝缘层114可以包括：采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅极的衬底基板111上沉积一层具有一定厚度的二氧化硅，得二氧化硅材质层，并进行烘烤处理形成栅绝缘层114。实际应用中，当栅绝缘层114包括图形时，还可以通过一次构图工艺对二氧化硅材质层进行处理得到栅绝缘层114，本发明实施例在此不再赘述。
示例地，在形成有栅绝缘层114的衬底基板111上形成有源层可以包括：采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅绝缘层114的衬底基板111上沉积一层具有一定厚度的IGZO，得到IGZO材质层，然后通过一次构图工艺对IGZO材质层进行处理得到有源层。
示例地，形成有有源层的衬底基板111上形成源漏极金属层可以包括：采用磁控溅射、热蒸发或者PECVD等方法在形成有有源层的衬底基板111上沉积一层具有一定厚度的金属材料，得到金属材质层，然后通过一次构图工艺对金属材质层进行处理得到源漏极金属层。通过一次构图工艺对金属材质层进行处理得到源漏极金属层的过程可以参考步骤201中通过一次构图工艺对ITO材质层进行处理得到第一电极层112的过程，本步骤在此不再赘述。
步骤203、在形成有源漏极金属层的衬底基板上形成钝化层，钝化层包括多个凸起结构，多个凸起结构中的每个凸起结构的侧面与衬底基板的板面之间存在倾角。
请参考图16，其示出了本发明实施例提供的一种在形成有源漏极金属层的衬底基板111上形成钝化层115后的示意图，参见图15，钝化层115包括多个凸起结构1151，每个凸起结构1151的侧面与衬底基板111的板面之间存在倾角。其中，钝化层115可以采用氧化硅、氮化硅、氧化铝等无机材料形成，且钝化层115可以通过一次构图工艺形成，也可以通过两次构图工艺形成，本发明实施例对此不作限定。
当钝化层115通过一次构图工艺形成时，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有源漏极金属层的衬底基板111上沉积一层具有一定厚度的氧化硅，得到氧化硅材质层，然后通过一次构图工艺对氧化硅材质层进行处理得到钝化层115。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺对氧化硅材质层进行处理得到钝化层115可以包括：在氧化硅材质层上涂覆一层具有一定厚度的光刻胶得到光刻胶层，采用掩膜版对光刻胶层进行曝光，使光刻胶层形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用半刻蚀工艺对氧化硅材质层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，氧化硅材质层上非曝光区对应的区域形成凸起结构1151，得到钝化层115。
当钝化层115通过两次构图工艺形成时，在第一次构图工艺中，采用磁控溅射、热蒸发或者PECVD等方法在形成有源漏极金属层的衬底基板111上沉积一层具有一定厚度的氧化硅，得到第一氧化硅材质层；在第二次构图工艺中，采用磁控溅射、热蒸发或者PECVD等方法在形成有第一氧化硅材质层的衬底基板111上沉积一层具有一定厚度的氧化硅，得到第二氧化硅材质层，然后通过一次构图工艺对第二氧化硅材质层进行处理得到凸起结构1151，第一氧化硅材质层和凸起结构1151叠加形成钝化层115。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺对第二氧化硅材质层进行处理得到凸起结构1151可以包括：在第二氧化硅材质层上涂覆一层具有一定厚度的光刻胶得到光刻胶层，采用掩膜版对光刻胶层进行曝光，使光刻胶层形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用全刻蚀工艺对氧化硅材质层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，氧化硅材质层上非曝光区对应的区域形成凸起结构1151。
步骤204、在形成有钝化层的衬底基板上形成第二电极层，第二电极层包括第二公共电极和第二像素电极，第二公共电极和第二像素电极覆盖在钝化层的不同的凸起结构上，且第二公共电极在衬底基板上的正投影与第一像素电极在衬底基板上的正投影存在重叠区域，第二像素电极在衬底基板上的正投影与第一公共电极在衬底基板上的正投影存在重叠区域。
请参考图17，其示出了本发明实施例提供的一种在形成有钝化层115的衬底基板111上形成第二电极层113后的示意图。参见图17，第二电极层113包括第二公共电极1131和第二像素电极1132，第二公共电极1131和第二像素电极1132覆盖在钝化层115的不同的凸起结构1151上，第二公共电极1131在衬底基板111上的正投影与第一像素电极1122在衬底基板111上的正投影存在重叠区域，第二像素电极1132在衬底基板111上的正投影与第一公共电极1121在衬底基板111上的正投影存在重叠区域。可选地，第二公共电极1131在衬底基板111上的正投影与第一像素电极1122在衬底基板111上的正投影重合，第二像素电极1132在衬底基板111上的正投影与第一公共电极1121在衬底基板111上的正投影重合。在本发明实施例中，第二公共电极1131和第二像素电极1132的俯视结构均可以为条状结构，第二公共电极1131和第二像素电极1132间隔排布，所有的第二公共电极1131的宽度相等，所有的第二像素电极1132的宽度相等，且第二电极层113的所有电极间隙相等，第二电极层113的电极间隙与第一电极层112的电极间隙相等。其中，第二电极层113可以采用ITO或IZO形成，且第二电极层113的厚度的取值范围可以根据实际需要设置。
示例地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有钝化层115的衬底基板111上沉积一层具有一定厚度的ITO，得到ITO材质层，然后通过一次构图工艺对ITO材质层进行处理得到第二电极层113。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺对ITO材质层进行处理得到第二电极层113可以包括：在ITO材质层上涂覆一层具有一定厚度的光刻胶得到光刻胶层，采用掩膜版对光刻胶层进行曝光，使光刻胶层形成完全曝光区和非曝光区，非曝光区与第二公共电极1131和第二像素电极1132对应，完全曝光区与电极间隙对应，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对ITO材质层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，ITO材质层上非曝光区对应的区域形成第二公共电极1131和第二像素电极1132，得到第二电极层113。
步骤205、在形成有第二电极层的衬底基板上形成配向层。
其中，在形成有第二电极层113的衬底基板111上形成配向层116后的示意图可以参考图6，该配向层116可以采用PI形成。示例地，可以将浸有PI溶液的转印版包裹在辊轮的侧面，并将转印版与辊轮固定，之后采用包裹有转印版的辊轮在形成有第二电极层113的衬底基板111上滚动，将PI溶液印刷在形成有第二电极层113的衬底基板111上，之后对涂覆好的PI溶液进行加热，使PI溶液中的有机溶剂挥发，溶质保留在形成有第二电极层113的衬底基板111，以在形成有第二电极层113的衬底基板111形成配向层116。
综上所述，本发明实施例提供的阵列基板的制造方法，由于绝缘层的凸起结构的侧面与衬底基板的板面之间存在倾角，第二公共电极和第二像素电极覆盖在绝缘层的不同的凸起结构上，且第二公共电极在衬底基板上的正投影与第一像素电极在衬底基板上的正投影存在重叠区域，第二像素电极在衬底基板上的正投影与第一公共电极在衬底基板上的正投影存在重叠区域，因此，可以增强电极正上方的横向电场，解决了相关技术中显示面板的透光率较低的问题，有助于提高显示面板的透光率。
请参考图18，其示出了本发明实施例提供的再一种阵列基板的制造方法的方法流程图，本实施例以制造图7所示的阵列基板11为例进行说明。参见图18，该方法包括：
步骤301、在衬底基板上形成第一电极层，第一电极层包括第一公共电极和第一像素电极。
该步骤301的实现过程可以参考上述图13中的步骤201，本实施例在此不再赘述。
步骤302、在形成有第一电极层的衬底基板上依次形成电极绝缘层、栅极、栅绝缘层、有源层和源漏极金属层，栅绝缘层包括多个凸起结构，多个凸起结构中的每个凸起结构的侧面与衬底基板的板面之间存在倾角。
请参考图19，其示出了本发明实施例提供的一种在形成有第一电极层112的衬底基板111上依次形成电极绝缘层(图19中未示出)、栅极(图19中未示出)、栅绝缘层114、有源层(图19中未示出)和源漏极金属层(图19中未示出)后的示意图。参见图19，栅绝缘层114包括多个凸起结构1141，多个凸起结构1141中的每个凸起结构1141的侧面与衬底基板111的板面之间存在倾角。其中，电极绝缘层和栅绝缘层114均可以采用氧化硅、氮化硅、氧化铝等无机材料形成，栅极和源漏极金属层均可以采用金属Mo、金属Cu、金属Al及其合金材料形成，有源层可以采用非晶硅、多晶硅、IGZO等材料形成，且源漏极金属层可以包括源极和漏极。
可选地，可以先在形成有第一电极层112的衬底基板111上形成电极绝缘层。然后在形成有电极绝缘层的衬底基板111上形成栅极，然后在形成有栅极的衬底基板111上形成栅绝缘层114，之后在形成有栅绝缘层114的衬底基板111上形成有源层，最后在形成有有源层的衬底基板111上形成源漏极金属层。其中，电极绝缘层、栅极、有源层和源漏极金属层的形成过程可以参考图13中的步骤202，本实施例在此不再赘述。这里主要以形成栅绝缘层114为例进行说明。
示例地，在形成有栅极的衬底基板111上形成栅绝缘层114可以包括：采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅极的衬底基板111上沉积一层具有一定厚度的二氧化硅，得二氧化硅材质层，然后通过一次构图工艺对二氧化硅材质层进行处理得到凸起结构1141，从而得到栅绝缘层114。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，通过一次构图工艺对二氧化硅材质层进行处理得到凸起结构1141可以包括：在二氧化硅材质层上涂覆一层具有一定厚度的光刻胶得到光刻胶层，采用掩膜版对光刻胶层进行曝光，使光刻胶层形成完全曝光区和非曝光区，非曝光区与凸起结构1141对应，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对二氧化硅材质层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，二氧化硅材质层上非曝光区对应的区域形成凸起结构1141。需要说明的是，图19是以采用半刻蚀工艺对二氧化硅材质层上完全曝光区对应的区域进行刻蚀为例进行说明的，实际应用中，还可以采用全刻蚀工艺对二氧化硅材质层上完全曝光区对应的区域进行刻蚀，以完全刻蚀掉二氧化硅材质层上完全曝光区对应的区域的二氧化硅，本发明实施例对此不作限定。
步骤303、在形成有源漏极金属层的衬底基板上形成钝化层。
请参考图20，其示出了本发明实施例提供的一种在形成有源漏极金属层的衬底基板111上形成钝化层115后的示意图，其中，该钝化层115可以采用氧化硅、氮化硅、氧化铝等无机材料形成。示例地，可以采用磁控溅射、热蒸发或者PECVD等方法在形成有源漏极金属层的衬底基板111上沉积一层具有一定厚度的氧化硅，得到氧化硅材质层，然后对氧化硅材质层进行烘烤得到钝化层115。
步骤304、在形成有钝化层的衬底基板上形成第二电极层，第二电极层包括第二公共电极和第二像素电极，第二公共电极和第二像素电极覆盖在栅绝缘层的不同的凸起结构在钝化层的对应区域上，且第二公共电极在衬底基板上的正投影与第一像素电极在衬底基板上的正投影存在重叠区域，第二像素电极在衬底基板上的正投影与第一公共电极在衬底基板上的正投影存在重叠区域。
请参考图21，其示出了本发明实施例提供的一种在形成有钝化层115的衬底基板111上形成第二电极层113后的示意图，参见图21，第二电极层113包括第二公共电极1131和第二像素电极1132，第二公共电极1131和第二像素电极1132覆盖在栅绝缘层114的不同的凸起结构1141在钝化层115的对应区域上，第二公共电极1131在衬底基板111上的正投影与第一像素电极1122在衬底基板111上的正投影存在重叠区域，第二像素电极1132在衬底基板111上的正投影与第一公共电极1121在衬底基板111上的正投影存在重叠区域。其中，该步骤304的实现过程可以参考图13中的步骤204，本实施例在此不再赘述。
步骤305、在形成有第二电极层的衬底基板上形成配向层。
在形成有第二电极层113的衬底基板111上形成配向层116后的示意图可以参考图7，该步骤305的实现过程可以参考图13中的步骤205，本实施例在此不再赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，由于绝缘层的凸起结构的侧面与衬底基板的板面之间存在倾角，第二公共电极和第二像素电极覆盖在绝缘层的不同的凸起结构上，且第二公共电极在衬底基板上的正投影与第一像素电极在衬底基板上的正投影存在重叠区域，第二像素电极在衬底基板上的正投影与第一公共电极在衬底基板上的正投影存在重叠区域，因此，可以增强电极正上方的横向电场，解决了相关技术中显示面板的透光率较低的问题，有助于提高显示面板的透光率。
本发明实施例还提供了一种显示装置，该显示装置包括图3、图6或图7所示的阵列基板11，该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板以及依次设置在所述衬底基板上的第一电极层、绝缘层和第二电极层；
其中，所述第一电极层包括第一公共电极和第一像素电极，所述第二电极层包括第二公共电极和第二像素电极，所述绝缘层包括多个凸起结构，所述多个凸起结构中的每个凸起结构的侧面与所述衬底基板的板面之间存在倾角，所述第二公共电极和所述第二像素电极覆盖在所述绝缘层的不同的凸起结构上，且所述第二公共电极在所述衬底基板上的正投影与所述第一像素电极在所述衬底基板上的正投影存在重叠区域，所述第二像素电极在所述衬底基板上的正投影与所述第一公共电极在所述衬底基板上的正投影存在重叠区域。
2.根据权利要求1所述的阵列基板，其特征在于，所述绝缘层的每个凸起结构的纵截面为梯形或三角形，所述每个凸起结构的纵截面与所述衬底基板的板面垂直。
3.根据权利要求2所述的阵列基板，其特征在于，所述绝缘层的每个凸起结构为圆台形结构、梯台形结构、圆锥形结构或棱锥形结构。
4.根据权利要求1至3任一所述的阵列基板，其特征在于，所述绝缘层为栅绝缘层或钝化层。
5.根据权利要求1至3任一所述的阵列基板，其特征在于，
所述第二公共电极在所述衬底基板上的正投影与所述第一像素电极在所述衬底基板上的正投影重合，所述第二像素电极在所述衬底基板上的正投影与所述第一公共电极在所述衬底基板上的正投影重合。
6.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成第一电极层，所述第一电极层包括第一公共电极和第一像素电极；
在形成有所述第一电极层的衬底基板上形成绝缘层，所述绝缘层包括多个凸起结构，所述多个凸起结构中的每个凸起结构的侧面与所述衬底基板的板面之间存在倾角；
在形成有所述绝缘层的衬底基板上形成第二电极层，所述第二电极层包括第二公共电极和第二像素电极，所述第二公共电极和所述第二像素电极覆盖在所述绝缘层的不同的凸起结构上，且所述第二公共电极在所述衬底基板上的正投影与所述第一像素电极在所述衬底基板上的正投影存在重叠区域，所述第二像素电极在所述衬底基板上的正投影与所述第一公共电极在所述衬底基板上的正投影存在重叠区域。
7.根据权利要求6所述的方法，其特征在于，所述绝缘层的每个凸起结构的纵截面为梯形或三角形，所述每个凸起结构的纵截面与所述衬底基板的板面垂直。
8.根据权利要求7所述的方法，其特征在于，所述绝缘层的每个凸起结构为圆台形结构、梯台形结构、圆锥形结构或棱锥形结构。
9.根据权利要求6至8任一所述的方法，其特征在于，所述在形成有所述第一电极层的衬底基板上形成绝缘层，所述绝缘层包括多个凸起结构，包括：
在形成有所述第一电极层的衬底基板上形成栅绝缘层，所述绝缘层包括所述多个凸起结构；或者，
在形成有所述第一电极层的衬底基板上形成钝化层，所述钝化层包括所述多个凸起结构。
10.一种显示装置，其特征在于，所述显示装置包括权利要求1至5任一所述的阵列基板。
CN201710896457.9A 2017-09-28 2017-09-28 阵列基板及其制造方法、显示装置 Active CN107656407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710896457.9A CN107656407B (zh) 2017-09-28 2017-09-28 阵列基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710896457.9A CN107656407B (zh) 2017-09-28 2017-09-28 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN107656407A true CN107656407A (zh) 2018-02-02
CN107656407B CN107656407B (zh) 2020-12-29

Family

ID=61117235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710896457.9A Active CN107656407B (zh) 2017-09-28 2017-09-28 阵列基板及其制造方法、显示装置

Country Status (1)

Country Link
CN (1) CN107656407B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108681158A (zh) * 2018-05-21 2018-10-19 南京中电熊猫平板显示科技有限公司 一种自配向显示装置及其配向方法
CN109324449A (zh) * 2018-11-15 2019-02-12 昆山龙腾光电有限公司 液晶显示装置及其驱动方法
CN110609423A (zh) * 2019-09-04 2019-12-24 深圳市华星光电半导体显示技术有限公司 阵列基板、液晶面板
CN112130370A (zh) * 2020-09-30 2020-12-25 厦门天马微电子有限公司 显示面板和显示装置
CN113534519A (zh) * 2021-07-30 2021-10-22 惠科股份有限公司 液晶显示面板及显示装置
CN113934064A (zh) * 2021-10-27 2022-01-14 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
WO2024000301A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示基板、其制作方法及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359135A (zh) * 2007-08-03 2009-02-04 株式会社日立显示器 液晶显示装置
KR20100061239A (ko) * 2008-11-28 2010-06-07 엘지디스플레이 주식회사 횡전계형 액정표시장치
CN102789104A (zh) * 2012-08-30 2012-11-21 南京中电熊猫液晶显示科技有限公司 一种横向电场电极及其制造方法
US20150085218A1 (en) * 2013-09-20 2015-03-26 Japan Display Inc. Liquid crystal display panel
CN104932159A (zh) * 2015-06-30 2015-09-23 合肥鑫晟光电科技有限公司 显示基板及其制造方法、驱动方法和显示装置
CN105824158A (zh) * 2016-05-30 2016-08-03 京东方科技集团股份有限公司 阵列基板、显示装置及阵列基板制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359135A (zh) * 2007-08-03 2009-02-04 株式会社日立显示器 液晶显示装置
KR20100061239A (ko) * 2008-11-28 2010-06-07 엘지디스플레이 주식회사 횡전계형 액정표시장치
CN102789104A (zh) * 2012-08-30 2012-11-21 南京中电熊猫液晶显示科技有限公司 一种横向电场电极及其制造方法
US20150085218A1 (en) * 2013-09-20 2015-03-26 Japan Display Inc. Liquid crystal display panel
CN104932159A (zh) * 2015-06-30 2015-09-23 合肥鑫晟光电科技有限公司 显示基板及其制造方法、驱动方法和显示装置
CN105824158A (zh) * 2016-05-30 2016-08-03 京东方科技集团股份有限公司 阵列基板、显示装置及阵列基板制作方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108681158B (zh) * 2018-05-21 2021-12-03 南京京东方显示技术有限公司 一种自配向显示装置及其配向方法
CN108681158A (zh) * 2018-05-21 2018-10-19 南京中电熊猫平板显示科技有限公司 一种自配向显示装置及其配向方法
CN109324449A (zh) * 2018-11-15 2019-02-12 昆山龙腾光电有限公司 液晶显示装置及其驱动方法
CN109324449B (zh) * 2018-11-15 2021-06-22 昆山龙腾光电股份有限公司 液晶显示装置及其驱动方法
CN110609423A (zh) * 2019-09-04 2019-12-24 深圳市华星光电半导体显示技术有限公司 阵列基板、液晶面板
CN110609423B (zh) * 2019-09-04 2021-06-22 苏州华星光电技术有限公司 阵列基板、液晶面板
US11256147B2 (en) 2019-09-04 2022-02-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and liquid crystal panel
CN112130370A (zh) * 2020-09-30 2020-12-25 厦门天马微电子有限公司 显示面板和显示装置
CN112130370B (zh) * 2020-09-30 2022-08-05 厦门天马微电子有限公司 显示面板和显示装置
CN113534519A (zh) * 2021-07-30 2021-10-22 惠科股份有限公司 液晶显示面板及显示装置
CN113534519B (zh) * 2021-07-30 2023-03-24 惠科股份有限公司 液晶显示面板及显示装置
CN113934064A (zh) * 2021-10-27 2022-01-14 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
CN113934064B (zh) * 2021-10-27 2023-11-03 京东方科技集团股份有限公司 阵列基板、液晶显示面板及显示装置
WO2024000301A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示基板、其制作方法及显示装置

Also Published As

Publication number Publication date
CN107656407B (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
CN107656407A (zh) 阵列基板及其制造方法、显示装置
CN108288621A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN100428038C (zh) 液晶显示器件及其制造方法
JP4759089B2 (ja) 液晶表示装置の製造方法
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN103454798B (zh) 阵列基板及其制作方法、显示装置
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
CN104678643B (zh) 显示基板及显示面板的制作方法
CN104779256B (zh) 阵列基板及其制备方法、液晶面板
CN103646852B (zh) 一种基板的制作方法
CN105957867B (zh) 阵列基板母板及其制作方法、显示装置
WO2019205834A1 (zh) 有机发光显示面板及其制备方法、显示装置
CN104078470B (zh) 阵列基板及其制作方法、显示装置
CN107132710A (zh) 一种阵列基板及其制备方法、显示面板
CN108511394A (zh) 阵列基板及其制造方法、显示装置
CN106019751A (zh) 阵列基板及其制造方法、显示装置
CN106932956A (zh) 阵列基板、显示面板及显示装置
CN104882450B (zh) 一种阵列基板及其制作方法、显示装置
CN105070765B (zh) 薄膜晶体管、阵列基板、显示装置及制造方法
CN104091806B (zh) 一种阵列基板及其制作方法和显示面板
CN107037655A (zh) 一种显示基板及其制作方法、显示器件
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN105446037B (zh) 显示基板及其制作方法、显示器件
CN106129071B (zh) 一种阵列基板的制作方法及相应装置
CN107329338A (zh) 一种阵列基板及其制作方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant